JP2013088941A

JP2013088941A - 電子機器

Info

Publication number: JP2013088941A
Application number: JP2011227343A
Authority: JP
Inventors: Satoshi Goshima; 諭五島
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2011-10-14
Filing date: 2011-10-14
Publication date: 2013-05-13

Abstract

【課題】電子機器において、省エネモードから通常モードへの復帰に要する時間を短くする。
【解決手段】電子機器において、通常モードから省エネモードへの移行時に、ＲＡＭ１３，２３内のデータおよび／またはプログラムは、ＲＡＭ１４内に記憶され、サブＣＰＵ２１は、省エネモードから通常モードへの復帰時に、ＲＡＭ１４からＲＡＭ１３，２３へデータおよび／またはプログラムを戻しＲＡＭ１３，２３内に記憶されているデータおよび／またはプログラムを読み出して使用するか、ＲＡＭ１４内に記憶されているデータおよび／またはプログラムを読み出して使用するか、を選択する。
【選択図】図１

Description

本発明は、電子機器に関するものである。

電子機器には、動作モードとして省エネモードを有しているものがある（例えば特許文献１，２参照）。ある電子機器では、通常モードから省エネモードへの移行時にレジスター設定値がＲＡＭ（Random Access Memory）に保存され、省エネモードから通常モードへの復帰時に、ＣＰＵ（Central Processing Unit）の起動後、ＤＭＡ（Direct Memory Access）コントローラーが、ＤＭＡ転送でレジスター設定値を読み出して、レジスター設定値を復元する（例えば特許文献１参照）。

また、ある電子機器は、通常モードから省エネモードへの移行時に、第１ＲＡＭ上のプログラムを、別の第２ＲＡＭに記録し、その第２ＲＡＭをセルフリフレッシュ状態とした上で、第１ＲＡＭの給電を停止し、省エネモードから通常モードへの復帰時に、第１ＲＡＭの給電を再開するとともに第２ＲＡＭのセルフリフレッショ状態を解除し、第２ＲＡＭから第１ＲＡＭへプログラムを戻す（例えば特許文献２参照）。

特開２０１０−０６８３５５号公報特開２０１１−０５９９３７号公報

しかしながら、上述の技術では、省エネモードから通常モードへの復帰時に、データやプログラムを復元する必要がなくても、一律にデータやプログラムを復元しているので、復元不要なデータやプログラムの復元に余計な時間を費やしており、省エネモードから通常モードへの復帰に要する時間が長くなってしまう。

本発明は、上記の問題に鑑みてなされたものであり、省エネモードから通常モードへの復帰に要する時間が短い電子機器を得ることを目的とする。

上記の課題を解決するために、本発明では以下のようにした。

本発明に係る電子機器は、省エネモード時に給電を停止されるメインプロセッサーと、省エネモード時に動作するサブプロセッサーと、省エネモード時に給電を停止される第１揮発性メモリーと、省エネモード時および通常モード時に給電される第２揮発性メモリーとを備える。通常モードから省エネモードへの移行時に、第１揮発性メモリー内のデータおよび／またはプログラムは、第２揮発性メモリー内に記憶され、サブプロセッサーは、省エネモードから通常モードへの復帰時に、第２揮発性メモリーから第１揮発性メモリーへデータおよび／またはプログラムを戻し第１揮発性メモリー内に記憶されているデータおよび／またはプログラムを読み出して使用するか、第２揮発性メモリー内に記憶されているデータおよび／またはプログラムを読み出して使用するかを選択する。

これにより、省エネモードから通常モードへの復帰時に復元が不要なデータおよび／またはプログラムは第２揮発性メモリーでそのまま維持され、サブプロセッサーは、第２揮発性メモリー内のそのデータおよび／またはプログラムにアクセスするため、そのデータおよび／またはプログラムについての復元処理が不要となり、省エネモードから通常モードへの復帰に要する時間が短くなる。

また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、電子機器は、通常モードから省エネモードへの移行時に第１揮発性メモリー内のデータおよび／またはプログラムを第２揮発性メモリー内に記憶し、省エネモードから通常モードへの復帰時に第２揮発性メモリーから第１揮発性メモリーへデータおよび／またはプログラムを戻す専用回路を、メインプロセッサーおよびサブプロセッサーとは別に備える。

これにより、メインプロセッサーの起動を待たずに専用回路でデータおよび／またはプログラムについての復元処理を開始できるため、省エネモードから通常モードへの復帰に要する時間が短くなる。

また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、電子機器は、上述のメインプロセッサーを有するメインシステムと、上述のサブプロセッサーを有するサブシステムとを備える。メインシステムとサブシステムとは、インターフェイスで接続されており、第１揮発性メモリーは、メインプロセッサーまたはサブシステム内に設けられており、第２揮発性メモリーは、メインシステム内に設けられている、第１揮発性メモリー以上の記憶容量を有する。

これにより、通常、メインシステム内には、サブシステムに比べ、記憶容量の大きな揮発性メモリーが設けられており、その揮発性メモリーを第２揮発性メモリーとして使用することで、大きなサイズのデータおよび／またはプログラムを省エネモード時に維持することができる。

また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、電子機器は、メインプロセッサーを有するメインシステムと、サブプロセッサーを有するサブシステムとを備える。メインシステムとサブシステムとは、インターフェイスで接続されており、第１揮発性メモリーは、メインシステムまたはサブシステム内に設けられており、第２揮発性メモリーは、サブシステム内に設けられている。

これにより、第２揮発性メモリーがサブシステム内に設けられているので、省エネモードから通常モードへ復帰した後に、サブプロセッサーが第２揮発性メモリー内に記憶されているデータおよび／またはプログラムを読み出して使用する場合には、第２揮発性メモリーがメインシステム内に設けられている場合に比べ、データおよび／またはプログラムへのアクセス速度が高くなる。

また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、第２揮発性メモリーは、画像データを記憶するためのメモリーであり、第１揮発性メモリーは、少なくともメインプロセッサーまたはサブプロセッサーのプログラムを記憶するためのメモリーである。

これにより、通常、画像データのサイズはメインプロセッサーまたはサブプロセッサーのプログラムのサイズより大きいため、省エネモード時において、メインプロセッサーまたはサブプロセッサーのプログラムを第２揮発性メモリーで維持できる。

また、本発明に係る電子機器は、上記の電子機器に加え、次のようにしてもよい。この場合、サブプロセッサーは、省エネモードから通常モードへの復帰時に、第２揮発性メモリー内に記憶されているデータおよび／またはプログラムを読み出して使用することを選択した場合において、並行して、第２揮発性メモリーから第１揮発性メモリーへデータおよび／またはプログラムを戻し、第１揮発性メモリーへのデータおよび／またはプログラムの復元が完了したら、第１揮発性メモリー内に記憶されているデータおよび／またはプログラムを読み出して使用する。

これにより、データおよび／またはプログラムについての復元を待たずに、省エネモードから通常モードへ復帰した後、サブプロセッサーは、そのデータおよび／またはプログラムを、ただちに第２揮発性メモリーから読み出せるとともに、復元後は、本来の第１揮発性メモリーから読み出せる。

本発明によれば、電子機器において、省エネモードから通常モードへの復帰に要する時間が短くなる。

図１は、本発明の実施の形態１に係る電子機器の構成を示すブロック図である。図２は、実施の形態１に係る電子機器の動作について説明するフローチャートである。図３は、実施の形態２に係る電子機器の動作について説明するフローチャートである。図４は、本発明の実施の形態３に係る電子機器の構成を示すブロック図である。図５は、実施の形態３に係る電子機器の動作について説明するフローチャートである。図６は、実施の形態４に係る電子機器の動作について説明するフローチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態１．

図１は、本発明の実施の形態１に係る電子機器の構成を示すブロック図である。図１に示す電子機器は、例えば、プリンター、複合機などの画像形成装置である。

この電子機器は、メインシステム１、およびサブシステム２を有する。メインシステム１は、メインＣＰＵ１１、ＲＯＭ（Read Only Memory）１２、ＲＡＭ１３、ＲＡＭ１４、バスインターフェイス１５、およびデータ転送回路１６を有する。一方、サブシステム２は、サブＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、およびバスインターフェイス２４を有する。

この電子機器の動作モードは、通常モードおよび省エネモードのいずれかとなる。通常モードでは、メインシステム１およびサブシステム２が給電され動作する。

実施の形態１では、省エネモードでは、メインシステム１におけるＲＡＭ１４以外の部分への給電が停止され、サブシステム２におけるＲＡＭ２３以外の部分は給電され動作する。このため、省エネモードでの消費電力は、通常モードでの消費電力より低くなる。

メインシステム１において、メインＣＰＵ１１は、ＲＡＭ１３にロードされたプログラムまたはＲＯＭ１２に記憶されているプログラムを実行して各種処理を行う。

また、ＲＯＭ１２は、プログラムやデータを予め記憶された不揮発性メモリーである。

また、ＲＡＭ１３は、通常モードにおいてはメインＣＰＵ１１用のプログラムをロードされ、メインＣＰＵ１１用のプログラムやデータを記憶する揮発性メモリーである。

また、ＲＡＭ１４は、メインＣＰＵ１１や図示せぬ画像処理回路が取り扱う画像データを記憶するための揮発性メモリーである。なお、ＲＡＭ１４の記憶容量は、ＲＡＭ１３の記憶容量以上であり、かつＲＡＭ２３の記憶容量以上である。さらに、実施の形態１では、ＲＡＭ１４の記憶容量は、ＲＡＭ１３の記憶容量とＲＡＭ２３の記憶容量との和以上である。

また、バスインターフェイス１５は、サブシステム２との通信を行うインターフェイス回路である。この実施の形態１では、バスインターフェイス１５は、ＰＣＩｅ（Peripheral Component Interconnect Express）のシリアルバス用のインターフェイス回路である。

また、データ転送回路１６は、メインＣＰＵ１１およびサブＣＰＵ２１とは別に設けられたＡＳＩＣ（Application Specific Integrated Circuit）などの専用回路であって、ダイレクトメモリーアクセスで、ＲＡＭ間でデータを転送する。

実施の形態１では、データ転送回路１６は、通常モードから省エネモードへの移行時に、ＲＡＭ１３およびＲＡＭ２３内のデータおよび／またはプログラムを、ＲＡＭ１４内に記憶し、省エネモードから通常モードへの復帰時に、データおよび／またはプログラムを復元する場合には、ＲＡＭ１４からＲＡＭ１３およびＲＡＭ２３へデータおよび／またはプログラムを戻す。

サブシステム２において、サブＣＰＵ２１は、ＲＡＭ１３，１４，１５内のプログラムまたはＲＯＭ２２に記憶されているプログラムを実行して各種処理を行う。サブＣＰＵ２１は、メインＣＰＵ１１からの指令やプログラムに従って、動作モードの切換時における各部への給電のオン／オフ制御を行う。

また、ＲＯＭ２２は、プログラムやデータを予め記憶された不揮発性メモリーである。

また、ＲＡＭ２３は、通常モードにおいてはサブＣＰＵ２１用のプログラムをロードされ、サブＣＰＵ２１用のプログラムやデータを記憶する揮発性メモリーである。

バスインターフェイス２４は、メインシステム１（バスインターフェイス１５）との通信を行うインターフェイス回路である。この実施の形態１では、バスインターフェイス２４は、ＰＣＩｅのシリアルバス用のインターフェイス回路である。

次に、実施の形態１に係る電子機器の動作について説明する。図２は、実施の形態１に係る電子機器の動作について説明するフローチャートである。

この電子機器は、通常モードで起動し、通常モードにおいて所定の条件（所定時間、ジョブが発生しないこと、ユーザー操作など）が成立すると、省エネモードへ移行し、省エネモードにおいて所定の条件（ジョブ要求の発生、ユーザー操作など）が成立すると通常モードへ復帰する。

通常モードから省エネモードへ移行するとき、サブＣＰＵ２１は、データ転送回路１６へ、データおよび／またはプログラムの退避を行わせる。データ転送回路１６は、ＲＡＭ１３内のデータおよび／またはプログラムを読み出しＲＡＭ１４へ記憶させるとともに、バスインターフェイス１５，２４を介してＲＡＭ２３内のデータおよび／またはプログラムを読み出しＲＡＭ１４へ記憶させる（ステップＳ１）。

その後、サブＣＰＵ２１は、メインシステム１のＲＡＭ１４をセルフリフレッシュ状態とし、メインシステム１のＲＡＭ１４以外の部分およびサブシステム２のＲＡＭ２３の給電を停止させる（ステップＳ２）。

このようにして、通常モードから省エネモードへの移行が行われる。

省エネモードでは、サブＣＰＵ２１はＲＯＭ２２のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブＣＰＵ２１は、メインシステム１のＲＡＭ１４以外の部分およびサブシステム２のＲＡＭ２３の給電を再開させ、メインシステム１のＲＡＭ１４に対するセルフリフレッシュ状態を解除する（ステップＳ３）。さらに、サブＣＰＵ２１は、ステップＳ１でＲＡＭ１４に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，２３）に復元するか否かを判定する（ステップＳ４）。

このとき、サブＣＰＵ２１は、データおよび／またはプログラムの種別に応じて、そのデータおよび／またはプログラムを復元するか否かを判定するようにしてもよい。また、通常モードから省エネモードへの移行時に、メインＣＰＵ１１が、メインシステム１のＲＡＭ１３内のデータおよび／またはプログラムのうち、復元すべきデータおよび／またはプログラムを、サブＣＰＵ２１に対して指定し、サブＣＰＵ２１が、サブシステム２のＲＡＭ２３内のデータおよび／またはプログラムのうち、復元すべきデータおよび／またはプログラムを指定するようにしてもよい。

サブＣＰＵ２１は、ステップＳ１でＲＡＭ１４に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，２３）に復元すると判定した場合、データ転送回路１６にそのデータおよび／またはプログラムの復元を実行させる。データ転送回路１６は、ステップＳ１でＲＡＭ１３およびＲＡＭ２３からＲＡＭ１４に保持させたデータおよび／またはプログラムを読み出し、ＲＡＭ１３およびＲＡＭ２３へそれぞれ書き込む（ステップＳ５）。

なお、データおよび／またはプログラムの復元後、ＲＡＭ１４内のそのデータおよび／またはプログラムを消去してもよいし、そのまま残しメインＣＰＵ１１またはサブＣＰＵ２１が使用するようにしてもよい。

一方、サブＣＰＵ２１は、ステップＳ１でＲＡＭ１４に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，２３）に復元しないと判定した場合、そのデータおよび／またはプログラムの復元を実行せず、そのデータおよび／またはプログラムを読み出す場合には、バスインターフェイス１５，２４を介してＲＡＭ１４にアクセスする。

このようにして、省エネモードから通常モードへの移行が行われる。

以上のように、上記実施の形態１によれば、サブＣＰＵ２１は、省エネモードから通常モードへの復帰時に、（ａ）ＲＡＭ１４からＲＡＭ１３，２３へデータおよび／またはプログラムを戻しＲＡＭ１３，２３内に記憶されているデータおよび／またはプログラムを読み出して使用するか、（ｂ）ＲＡＭ１４内に記憶されているデータおよび／またはプログラムを読み出して使用するか、を選択する。

これにより、省エネモードから通常モードへの復帰時に復元が不要なデータおよび／またはプログラムはＲＡＭ１４でそのまま維持され、サブプロセッサー２１は、ＲＡＭ１４内のそのデータおよび／またはプログラムにアクセスするため、そのデータおよび／またはプログラムについての復元処理が不要となり、省エネモードから通常モードへの復帰に要する時間が短くなる。

また、上記実施の形態１によれば、専用回路であるデータ転送回路１６が、ＲＡＭ１４とＲＡＭ１３，２３との間のデータおよび／プログラムの転送を行うので、メインＣＰＵ１１の起動を待たずにデータおよび／またはプログラムについての復元処理が開始されるため、省エネモードから通常モードへの復帰に要する時間が短くなる。

また、上記実施の形態１では、記憶容量の大きいＲＡＭ１４にデータおよび／またはプログラムを退避させるため、大きなサイズのデータおよび／またはプログラムを省エネモード時に維持することができる。

実施の形態２．

本発明の実施の形態２に係る電子機器は、実施の形態１に係る電子機器と同様の構成（図１）を有するが、実施の形態２では、省エネモードでは、メインシステム１への給電が停止され、サブシステム２は給電され動作する。そして、実施の形態２では、データ転送回路１６は、通常モードから省エネモードへの移行時に、ＲＡＭ１３およびＲＡＭ１４内のデータおよび／またはプログラムをＲＡＭ２３内に記憶し、省エネモードから通常モードへの復帰時にデータおよび／またはプログラムを復元する場合には、ＲＡＭ２３からＲＡＭ１３およびＲＡＭ１４へデータおよび／またはプログラムを戻す。省エネモードから通常モードへの復帰時にデータおよび／またはプログラムを復元しない場合には、メインＣＰＵ１１およびサブＣＰＵ２１は、ＲＡＭ２３内のデータおよび／またはプログラムを読み出して使用する。

次に、実施の形態２に係る電子機器の動作について説明する。図３は、実施の形態２に係る電子機器の動作について説明するフローチャートである。

通常モードから省エネモードへ移行するとき、サブＣＰＵ２１は、データ転送回路１６へ、データおよび／またはプログラムの退避を行わせる。実施の形態２では、データ転送回路１６は、ＲＡＭ１３，１４内のデータおよび／またはプログラムを読み出し、バスインターフェイス１５，２４を介してＲＡＭ２３へ記憶させる（ステップＳ１１）。

その後、サブＣＰＵ２１は、メインシステム１の給電を停止させる（ステップＳ１２）。

省エネモードでは、サブＣＰＵ２１は、ＲＯＭ２２またはＲＡＭ２３内のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブＣＰＵ２１は、メインシステム１の給電を再開させる（ステップＳ１３）。さらに、サブＣＰＵ２１は、ステップＳ１１でＲＡＭ２３に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，１４）に復元するか否かを実施の形態１と同様に判定する（ステップＳ１４）。

サブＣＰＵ２１は、ステップＳ１１でＲＡＭ２３に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，１４）に復元すると判定した場合、データ転送回路１６にそのデータおよび／またはプログラムの復元を実行させる。データ転送回路１６は、ステップＳ１１でＲＡＭ１３，１４からＲＡＭ２３に保持させたデータおよび／またはプログラムを、バスインターフェイス１５，２４を介して読み出し、ＲＡＭ１３，１４へそれぞれ書き込む（ステップＳ１５）。

なお、データおよび／またはプログラムの復元後、ＲＡＭ２３内のそのデータおよび／またはプログラムを消去してもよいし、そのまま残しメインＣＰＵ１１またはサブＣＰＵ２１が使用するようにしてもよい。

一方、サブＣＰＵ２１は、ステップＳ１１でＲＡＭ２３に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，１４）に復元しないと判定した場合、そのデータおよび／またはプログラムの復元を実行せず、そのデータおよび／またはプログラムを読み出す場合にはＲＡＭ２３にアクセスする。

以上のようにして、上記実施の形態２によれば、サブシステム２内のＲＡＭ２３に、データおよび／またはプログラムを退避させるため、省エネモードから通常モードへ復帰した後に、サブＣＰＵ２１がＲＡＭ２３内に記憶されているデータおよび／またはプログラムを読み出して使用する場合には、メインシステム１内にデータなどを退避させる場合に比べ、そのデータおよび／またはプログラムへのアクセス速度が高くなる。

実施の形態３．

図４は、本発明の実施の形態３に係る電子機器の構成を示すブロック図である。

本発明の実施の形態３に係る電子機器では、所定の画像処理専用の画像処理回路４１が、メインＣＰＵ１１とサブＣＰＵ２１との間に設けられており、画像処理回路４１には、上述のＲＡＭ１４と同様の、画像データ用のＲＡＭ４２が接続されている。ＲＡＭ４２の記憶容量は、ＲＡＭ１３の記憶容量以上であり、かつＲＡＭ２３の記憶容量以上である。さらに、実施の形態３では、ＲＡＭ４２の記憶容量は、ＲＡＭ１３の記憶容量とＲＡＭ２３の記憶容量との和以上である。

画像処理回路４１は、例えばＡＳＩＣで構成され、画像データに対して所定の画像処理を実行する。画像処理の前および／または後の画像データは、ＲＡＭ４２に記憶される。また、画像処理回路４１は、メインシステム１のバスインターフェイス１５に接続されるバスインターフェイス５１と、サブシステム２のバスインターフェイス２４に接続されるバスインターフェイス５２とを有する。したがって、メインシステム１は、バスインターフェイス５１とバスインターフェイス５２とを介して、サブシステム２のＲＡＭ２３にアクセス可能であり、サブシステム２は、バスインターフェイス５１とバスインターフェイス５２とを介して、メインシステム１のＲＡＭ１３にアクセス可能である。また、メインシステム１は、バスインターフェイス５１を介して画像処理回路４１に接続されたＲＡＭ４２にアクセス可能であり、サブシステム２は、バスインターフェイス５２を介して画像処理回路４１に接続されたＲＡＭ４２にアクセス可能である。

なお、図４におけるその他の構成要素は、実施の形態１のものと同様であるが、サブＣＰＵ２１およびデータ転送回路１６は、以下のように動作する。

次に、実施の形態３に係る電子機器の動作について説明する。図５は、実施の形態３に係る電子機器の動作について説明するフローチャートである。

通常モードから省エネモードへ移行するとき、サブＣＰＵ２１は、データ転送回路１６へ、データおよび／またはプログラムの退避を行わせる。実施の形態３では、データ転送回路１６は、ＲＡＭ１３内のデータおよび／またはプログラムを読み出し、バスインターフェイス１５，５１を介してＲＡＭ４２へ記憶させるとともに、バスインターフェイス１５，５１，５２，２４を介してＲＡＭ２３内のデータおよび／またはプログラムを読み出し、ＲＡＭ４２へ記憶させる（ステップＳ２１）。

その後、サブＣＰＵ２１は、メインシステム１、画像処理回路４１、およびＲＡＭ２３の給電を停止させる（ステップＳ２２）。

省エネモードでは、サブＣＰＵ２１は、ＲＯＭ２２のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブＣＰＵ２１は、メインシステム１、画像処理回路４１およびＲＡＭ２３の給電を再開させる（ステップＳ２３）。さらに、サブＣＰＵ２１は、ステップＳ２１でＲＡＭ４２に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，２３）に復元するか否かを実施の形態１と同様に判定する（ステップＳ２４）。

サブＣＰＵ２１は、ステップＳ２１でＲＡＭ４２に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，２３）に復元すると判定した場合、データ転送回路１６にそのデータおよび／またはプログラムの復元を実行させる。データ転送回路１６は、ステップＳ２１でＲＡＭ１３，２３からＲＡＭ４２に保持させたデータおよび／またはプログラムを読み出し、ＲＡＭ１３，２３へそれぞれ書き込む（ステップＳ２５）。

なお、データおよび／またはプログラムの復元後、ＲＡＭ４２内のそのデータおよび／またはプログラムを消去してもよいし、そのまま残しメインＣＰＵ１１および／またはサブＣＰＵ２１が使用するようにしてもよい。

サブＣＰＵ２１は、ステップＳ２１でＲＡＭ４２に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，２３）に復元しないと判定した場合、そのデータおよび／またはプログラムの復元を実行せず、そのデータおよび／またはプログラムを読み出す場合には、バスインターフェイス２４，５２を介してＲＡＭ４２にアクセスする。

以上のように、上記実施の形態３によれば、記憶容量の大きいＲＡＭ４２にデータおよび／またはプログラムを退避させるため、大きなサイズのデータおよび／またはプログラムを省エネモード時に維持することができる。

実施の形態４．

本発明の実施の形態４に係る電子機器は、実施の形態３に係る電子機器と同様の構成（図４）を有するが、実施の形態４では、省エネモードでは、メインシステム１、画像処理回路４１およびＲＡＭ４２への給電が停止され、サブシステム２は給電され動作する。そして、実施の形態４では、データ転送回路１６は、通常モードから省エネモードへの移行時に、ＲＡＭ１３およびＲＡＭ４２内のデータおよび／またはプログラムを、ＲＡＭ２３内に記憶し、省エネモードから通常モードへの移行時に、データおよび／またはプログラムを復元する場合には、ＲＡＭ２３からＲＡＭ１３およびＲＡＭ４２へデータおよび／またはプログラムを戻す。省エネモードから通常モードへの復帰時にデータおよび／またはプログラムを復元しない場合には、メインＣＰＵ１１およびサブＣＰＵ２１は、ＲＡＭ２３内のデータおよび／またはプログラムを読み出して使用する。

次に、実施の形態４に係る電子機器の動作について説明する。図６は、実施の形態４に係る電子機器の動作について説明するフローチャートである。

通常モードから省エネモードへ移行するとき、サブＣＰＵ２１は、データ転送回路１６へ、データおよび／またはプログラムの退避を行わせる。実施の形態２では、データ転送回路１６は、ＲＡＭ１３内のデータおよび／またはプログラムを読み出し、バスインターフェイス１５，５１，５２，２４を介してＲＡＭ２３へ記憶させるとともに、ＲＡＭ４２内のデータおよび／またはプログラムを読み出し、ＲＡＭ２３へ記憶させる（ステップＳ３１）。

その後、サブＣＰＵ２１は、メインシステム１、画像処理回路４１、およびＲＡＭ４２の給電を停止させる（ステップＳ３２）。

省エネモードでは、サブＣＰＵ２１は、ＲＯＭ２２またはＲＡＭ２３内のプログラムに従って動作する。その後、省エネモードから通常モードへ復帰するとき、サブＣＰＵ２１は、メインシステム１、画像処理回路４１、およびＲＡＭ４２の給電を再開させる（ステップＳ３３）。さらに、サブＣＰＵ２１は、ステップＳ３１でＲＡＭ２３に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，４２）に復元するか否かを実施の形態１と同様に判定する（ステップＳ３４）。

サブＣＰＵ２１は、ステップＳ３１でＲＡＭ２３に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，４２）に復元すると判定した場合、データ転送回路１６にそのデータおよび／またはプログラムの復元を実行させる。データ転送回路１６は、ステップＳ３１でＲＡＭ１３，４２からＲＡＭ２３に保持させたデータおよび／またはプログラムを読み出し、ＲＡＭ１３，４２へそれぞれ書き込む（ステップＳ３５）。

なお、データおよび／またはプログラムの復元後、ＲＡＭ４２内のそのデータおよび／またはプログラムを消去してもよいし、そのまま残しメインＣＰＵ１１またはサブＣＰＵ２１が使用するようにしてもよい。

サブＣＰＵ２１は、ステップＳ３１でＲＡＭ２３に保持させたデータおよび／またはプログラムを元のＲＡＭ（ＲＡＭ１３，４２）に復元しないと判定した場合、そのデータおよび／またはプログラムの復元を実行せず、そのデータおよび／またはプログラムを読み出す場合にはＲＡＭ２３にアクセスする。

以上のように、上記実施の形態４によれば、サブシステム２内のＲＡＭ２３に、データおよび／またはプログラムを退避させるため、省エネモードから通常モードへ復帰した後に、サブＣＰＵ２１がＲＡＭ２３内に記憶されているデータおよび／またはプログラムを読み出して使用する場合には、メインシステム１内にデータなどを退避させる場合に比べ、アクセス速度が高くなる。

なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上述の実施の形態１〜４において、サブＣＰＵ２１は、省エネモードから通常モードへの復帰時に、退避先のＲＡＭ内に記憶されているデータおよび／またはプログラムを読み出して使用することを選択した場合において、並行して、退避先のＲＡＭから元のＲＡＭへデータおよび／またはプログラムを戻し、元のＲＡＭへのデータおよび／またはプログラムの復元が完了したら、元のＲＡＭ内に記憶されているデータおよび／またはプログラムを読み出して使用するようにしてもよい。

また、上記の実施の形態１〜４では、データ転送回路１６は、メインシステム１内に設けられているが、サブシステム２内に設けてもよい。

本発明は、例えば、プリンター、複合機などの画像形成装置に適用可能である。

１メインシステム
２サブシステム
１１メインＣＰＵ（メインプロセッサーの一例）
１３ＲＡＭ（第１揮発性メモリーの一例）
１４ＲＡＭ（第１揮発性メモリーの一例，第２揮発性メモリーの一例）
１５，２４，５１，５２バスインターフェイス（インターフェイスの一例）
１６データ転送回路（専用回路の一例）
２１サブＣＰＵ（サブプロセッサーの一例）
２３ＲＡＭ（第１揮発性メモリーの一例，第２揮発性メモリーの一例）
４２ＲＡＭ（第１揮発性メモリーの一例，第２揮発性メモリーの一例）

Claims

省エネモード時に給電を停止されるメインプロセッサーと、
前記省エネモード時に動作するサブプロセッサーと、
前記省エネモード時に給電を停止される第１揮発性メモリーと、
前記省エネモード時および通常モード時に給電される第２揮発性メモリーとを備え、
前記通常モードから前記省エネモードへの移行時に、前記第１揮発性メモリー内のデータおよび／またはプログラムは、前記第２揮発性メモリー内に記憶され、
前記サブプロセッサーは、前記省エネモードから前記通常モードへの復帰時に、前記第２揮発性メモリーから前記第１揮発性メモリーへ前記データおよび／またはプログラムを戻し前記第１揮発性メモリー内に記憶されている前記データおよび／またはプログラムを読み出して使用するか、前記第２揮発性メモリー内に記憶されている前記データおよび／またはプログラムを読み出して使用するかを選択すること、
を特徴とする電子機器。
前記通常モードから前記省エネモードへの移行時に前記第１揮発性メモリー内のデータおよび／またはプログラムを前記第２揮発性メモリー内に記憶し、前記省エネモードから前記通常モードへの復帰に前記第２揮発性メモリーから前記第１揮発性メモリーへ前記データおよび／またはプログラムを戻す専用回路を、前記メインプロセッサーおよび前記サブプロセッサーとは別に備えることを特徴とする請求項１記載の電子機器。
前記メインプロセッサーを有するメインシステムと、
前記サブプロセッサーを有するサブシステムとを備え、
前記メインシステムと前記サブシステムとは、インターフェイスで接続されており、
前記第１揮発性メモリーは、前記メインプロセッサーまたは前記サブシステム内に設けられており、
前記第２揮発性メモリーは、前記メインシステム内に設けられている、前記第１揮発性メモリー以上の記憶容量を有すること、
を特徴とする請求項１記載の電子機器。
前記メインプロセッサーを有するメインシステムと、
前記サブプロセッサーを有するサブシステムとを備え、
前記メインシステムと前記サブシステムとは、インターフェイスで接続されており、
前記第１揮発性メモリーは、前記メインシステムまたは前記サブシステム内に設けられており、
前記第２揮発性メモリーは、前記サブシステム内に設けられていること、
を特徴とする請求項１記載の電子機器。
前記第２揮発性メモリーは、画像データを記憶するためのメモリーであり、
前記第１揮発性メモリーは、少なくとも前記メインプロセッサーまたは前記サブプロセッサーのプログラムを記憶するためのメモリーであること、
を特徴とする請求項１から請求項４のうちのいずれか１項記載の電子機器。
前記サブプロセッサーは、前記省エネモードから前記通常モードへの復帰時に、前記第２揮発性メモリー内に記憶されている前記データおよび／またはプログラムを読み出して使用することを選択した場合において、並行して、前記第２揮発性メモリーから前記第１揮発性メモリーへ前記データおよび／またはプログラムを戻し、前記第１揮発性メモリーへの前記データおよび／またはプログラムの復元が完了したら、前記第１揮発性メモリー内に記憶されている前記データおよび／またはプログラムを読み出して使用することを特徴とする請求項１から請求項５のうちのいずれか１項記載の電子機器。