JP2013082571A - シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法 - Google Patents

シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法 Download PDF

Info

Publication number
JP2013082571A
JP2013082571A JP2011222466A JP2011222466A JP2013082571A JP 2013082571 A JP2013082571 A JP 2013082571A JP 2011222466 A JP2011222466 A JP 2011222466A JP 2011222466 A JP2011222466 A JP 2011222466A JP 2013082571 A JP2013082571 A JP 2013082571A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
wafer
carbon
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011222466A
Other languages
English (en)
Other versions
JP5617812B2 (ja
Inventor
Masahiro Sakurada
昌弘 櫻田
Ryoji Hoshi
亮二 星
Izumi Fusegawa
泉 布施川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011222466A priority Critical patent/JP5617812B2/ja
Publication of JP2013082571A publication Critical patent/JP2013082571A/ja
Application granted granted Critical
Publication of JP5617812B2 publication Critical patent/JP5617812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

【課題】デバイスプロセスにおいて、電気特性を阻害しないシリコン単結晶ウエーハを提供する。
【解決手段】チョクラルスキー法により石英ルツボ12b中のシリコン融液から引き上げられ、炭素がドープされたシリコン単結晶から製造されたシリコン単結晶ウエーハであって、炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下であり、炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内のものである。
【選択図】図1

Description

本発明は、チョクラルスキー法により育成されたシリコン単結晶から製造されたシリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法に関するものである。
メモリーやCPUなど半導体デバイスの基板として用いられるシリコン単結晶ウエーハを切り出すシリコン単結晶は、主にチョクラルスキー(CZ)法により製造されている。CZ法により作製されたシリコン単結晶中には酸素原子が含まれており、該シリコン単結晶から切り出されるシリコン単結晶ウエーハを用いてデバイスを製造する際、シリコン原子と酸素原子とが結合し酸素析出物やBMDが形成される。これらはウエーハ内部の重金属などの汚染原子を捕獲しデバイス特性を向上させるIG能力を有することが知られ、ウエーハのバルク部での酸素析出量やBMD密度が高くなるほど高性能かつ信頼性の高いデバイスを得ることができる。
近年ではシリコン単結晶ウエーハ中の結晶欠陥を制御しつつ十分なIG能力を付与するために、炭素や窒素を意図的にドープしてシリコン単結晶を製造することが行われている。シリコン単結晶に炭素をドープする方法に関しては、ガスドープ、高純度炭素粉末、炭素塊、炭素粉末を入れたシリコン多結晶製容器、炭素を気相成膜したシリコン単結晶ウエーハ、炭素粒子を含む有機溶剤を塗布しベーキングしたシリコン単結晶ウエーハ、あるいは炭素を所定量含有させた多結晶シリコンをルツボ内に投入することによりシリコン単結晶に炭素をドープする方法などが提案されている。
炭素をドープし、CZ法により引き上げたシリコン単結晶のBMD密度の面内分布において、その均一性を維持すべく、特許文献1などに記載されている製造方法が提案されている。シリコン単結晶ウエーハのIG能力の信頼性を高めるには、酸素析出量およびBMD密度の制御のみならずその面内分布の制御や均一性の制御が重要である。そのため、同時にこれらを制御する役割を果たしている炭素濃度およびその面内分布の制御が重要となる。炭素は酸素析出およびBMD形成を著しく促進させる働きがあり、そのシリコン単結晶ウエーハ中の濃度および面内分布が析出に影響を及ぼす。特許文献1には単結晶中の炭素濃度の面内分布について述べられており、単結晶の外周部における炭素濃度を面内中心部における炭素濃度の1.2倍以上に制御する方法が記載されている。
ここでウエーハ面内のBMD密度を均一に制御する技術について、特許文献2および特許文献3に記述がある。特許文献2では、BMDをウエーハ面内に均一に制御できるが、析出量を低く抑える方法が記載されている。一方、炭素ドープでは、BMD密度を高密度に制御できるため、ウエーハに充分なゲッタリング能力を付与することができる。
これに対し、特許文献3に記載される方法では、高いBMD密度を付与できるが、Vリッチのシリコン単結晶を高速で引き上げることができない上、Nv領域に限定した特定のシリコン単結晶の製造に限られる。特に、エピタキシャルウエーハ基板用にシリコン単結晶を引き上げる際は、通常、製造コストを低く抑えるために高速に制御する。高速成長の引き上げ結晶は、炉内における成長時間が短いため、デバイスプロセスにおいて高密度で充分なゲッタリング能力を備えたBMDを形成することができない。炭素ドープはそのような欠点を補い、高速成長のシリコン単結晶から作製されたウエーハでも、デバイスプロセスにおいてBMDを高密度に形成させることができる。
特許文献4には炭素ドープ結晶で結晶中心部が成長する平均速度と結晶周辺が成長する平均速度の差を限定し引き上げる技術によって、ウエーハ面内のBMD密度を均一に制御する方法が記載されている。しかし特許文献4の場合、ウエーハ中心部と周辺部との炭素濃度差について記述があるものの、実際には製法によって炭素濃度の面内のピークの位置が変化する場合がある。
特開2011−37678号公報 国際公開WO2002/2852号公報 特開2003−327493号公報 特開2009−274888号公報 特開2005−320203号公報 特開2008−297139号公報
育成中のシリコン単結晶の固液界面からシリコン単結晶のバルク中に取り込まれる炭素原子による半導体デバイスの電気特性に及ぼす悪影響を排除するためには、いくつか解決すべき問題点がある。前記シリコン単結晶のスライス加工によって作製されたシリコン単結晶ウエーハ中の炭素濃度が低濃度であれば、十分なIG能力を付与できず、一方高濃度の場合には過剰な量のBMDや炭素を含んだ巨大な析出物が半導体デバイスの活性領域にダメージを与え、電気特性の阻害要因となりうる。
本発明は上記問題点に鑑みてなされたものであり、デバイスプロセスにおいて、電気特性を阻害しないシリコン単結晶ウエーハと、該シリコン単結晶ウエーハを安定的に供給することができる製造方法を提供することを目的とする。また、デバイスプロセスにおいて、エピタキシャル層に過剰なBMDや炭素を含んだ巨大な析出物が形成されないエピタキシャルウエーハとその製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたものであって、チョクラルスキー法により石英ルツボ中のシリコン融液から引き上げられ、炭素がドープされたシリコン単結晶から製造されたシリコン単結晶ウエーハであって、
該シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下であり、
前記シリコン単結晶ウエーハの炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内のものであることを特徴とするシリコン単結晶ウエーハを提供する。
このような面内分布としてシリコン単結晶ウエーハの中心部と外周部での炭素濃度を均一化することにより、デバイスプロセス中において充分なゲッタリング能力を備えたBMDを形成できるとともに、BMDの面内分布を均一に制御できるため、デバイスプロセス中において電気特性を阻害しないシリコン単結晶ウエーハとなる。特に、炭素濃度が1×1016atoms/cm以上であれば十分なIG能力を備えたBMD密度を付与でき、炭素濃度が5×1016atoms/cm以下であればデバイスの活性領域にダメージを与え、リーク不良などの原因となる過剰な量のBMDの形成を抑制できる。また、炭素を含んだ巨大な析出物が形成されることを防止することができる。
さらに、本発明では、上記のシリコン単結晶ウエーハ上にエピタキシャル層を有するエピタキシャルウエーハを提供する。
このように本発明のシリコン単結晶ウエーハを鏡面加工し、鏡面加工したウエーハ表面にエピタキシャル層を成長させたエピタキシャルウエーハとすれば、エピタキシャル層に形成されるデバイスの作製時に面内均一で充分なIG能力が発揮され、高品質のデバイスを高歩留まりで得ることができる。また、デバイスプロセス中に基板からエピタキシャル層へ高濃度の酸素や炭素が拡散し、エピタキシャル層にBMDが形成され、ウエーハ面内全域において電気特性が阻害されることを回避することができる。
また、本発明では、チョクラルスキー法により石英ルツボ中のシリコン融液から、炭素がドープされたシリコン単結晶を引き上げ、該シリコン単結晶からシリコン単結晶ウエーハを製造する方法であって、
前記シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下となるように制御し、かつ、前記シリコン単結晶ウエーハの炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内となるように炭素ドープ剤投入量を制御して、前記シリコン単結晶の引き上げを行い、該シリコン単結晶からシリコン単結晶ウエーハの製造を行うことを特徴とするシリコン単結晶ウエーハの製造方法を提供する。
このような製造方法であれば前記シリコン単結晶ウエーハを安定的に供給することができる。さらに、炭素濃度が1×1016atoms/cm以上となるように炭素ドープ剤投入量を制御すれば十分なIG能力を備えたBMD密度を付与でき、炭素濃度が5×1016atoms/cm以下となるように炭素ドープ剤投入量を制御すれば、デバイスの活性領域にダメージを与え、リーク不良などの原因となる過剰な量のBMDの形成を抑制できる。また、炭素を含んだ巨大な析出物が形成されることを防止することができる。
また、前記シリコン単結晶の引き上げにおいて、シリコン単結晶の引き上げ速度F(mm/min)とシリコンの融点から1400℃までの間の引き上げ軸方向の結晶温度勾配の平均値G(℃/mm)の比F/G(mm/℃・min)が0.22以上0.3以下となり、
シリコン単結晶の引き上げ軸方向と直交する面の中心部の結晶軸方向温度勾配Gc(℃/mm)と前記面の外周部の結晶軸方向温度勾配Ge(℃/mm)の比Gc/Geが1.1以下となるようにして前記シリコン単結晶を引き上げることが好ましい。
このような引き上げ条件であれば、結晶成長中に微小サイズの空孔が高密度に形成するため、デバイスプロセス中に高密度な酸素析出物を面内に均一に生成するシリコン単結晶ウエーハを製造することができる。したがって、単結晶面内の外周部に炭素を高濃度に取り込む必要が無くなり、炭素を含んだ巨大な析出物によるデバイスの電気特性を阻害せず、尚且つ、高いゲッタリング能力を備えたシリコン単結晶ウエーハを製造することができる。
さらに、前記シリコン単結晶の引き上げにおいて、シリコンの融点から1400℃までの間の引き上げ軸方向の結晶温度勾配の平均値G(℃/mm)を3.5℃/mm以下とし、シリコン単結晶の面内の中心部と外周部の中間(R/2)から外周部にかけてのシリコン単結晶の成長界面の曲率半径を430mm以上とすることで、比(Cmax/Cmin)が1.00以上1.07以下となるように制御することが好ましい。
このようにすることで、成長界面形状がよりフラット形状に近づくため、幾何学的に面内中心部と外周部でより同レベルに近い濃度の炭素偏析を実現することができ、比(Cmax/Cmin)を制御することができる。
また、前記シリコン単結晶の引き上げにおいて、シリコン単結晶を0.85rad/s以上の回転速度で引き上げることで、比(Cmax/Cmin)が1.00以上1.07以下となるように制御することが好ましい。
このようなシリコン単結晶の回転速度であれば、面内方向における炭素濃度がより均一となり、比(Cmax/Cmin)を制御することができる。
さらに、本発明では、前記シリコン単結晶ウエーハの製造方法により製造されたシリコン単結晶ウエーハ上にエピタキシャル層を成長させるエピタキシャルウエーハの製造方法を提供する。
このようにエピタキシャルウエーハを製造することで、エピタキシャル層に形成されるデバイスの作製時に面内均一で充分なIG能力が発揮され、高品質のデバイスを高歩留まりで得ることができる。また、デバイスプロセス中に基板からエピタキシャル層へ高濃度の酸素や炭素が拡散し、エピタキシャル層にBMDが形成され、ウエーハ面内全域において電気特性が阻害されることを回避することができる。
以上説明したように、本発明のシリコン単結晶ウエーハであれば、デバイスプロセスにおいて、電気特性を阻害しないものとなる。特に、BMDの面内分布を均一に制御できるため、デバイスプロセス中において充分なゲッタリング能力を備えたBMDを形成できるシリコン単結晶ウエーハとなる。さらに、BMDの面内分布を均一に制御することで、デバイスの活性領域にダメージを与え、リーク不良などの原因となる肥大化したBMDが発生することを抑制できるシリコン単結晶ウエーハとなる。また、本発明のシリコン単結晶ウエーハの製造方法であれば、このようなシリコン単結晶ウエーハを安定的に供給することができる。さらに、本発明のシリコン単結晶ウエーハを用いたエピタキシャルウエーハ及びその製造方法であれば、デバイスプロセスにおいて、面内で均一にデバイスを作製することができ高歩留まりが達成できるとともに、酸素や炭素が拡散し、エピタキシャル層にBMDが形成され、ウエーハ面内全域において電気特性が阻害されることを回避することができる。
本発明のシリコン単結晶ウエーハの製造方法に用いられる単結晶育成装置の一例を示す図である。 比較例のシリコン単結晶ウエーハの製造方法に用いられる単結晶育成装置の一例を示す図である。 シリコン単結晶を引き上げるにあたり炭素をドープする方法の一例について説明する図である。 シリコン単結晶の引き上げ速度F(mm/min)を高速側から低速側へ漸減させた場合において、成長方向に形成される各結晶欠陥領域を示した図である。
以下、本発明を詳細に説明するが、本発明はこれに限定されるものではない。
前述したように、特許文献1にはシリコン単結晶の外周部における炭素濃度を面内中心部における炭素濃度の1.2倍以上に制御する方法が記載されている。しかしながら、このような炭素濃度の高濃度化はデバイスプロセスにおいて過剰な量のBMDの形成を促進する。そのため、このような炭素濃度の高濃度化は、シリコン単結晶の面内の外周部のように成長中の急冷によって微小サイズの空孔が凍結され、過剰なBMDが形成されやすい領域内ではデバイスの電気特性にとって阻害要因となる。
また、炭素もデバイスプロセスにおいて析出物となり得る元素であり、BMDの肥大化を助長する。デバイスプロセス後の炭素の析出量は800℃を下回る温度領域を長時間通過した結晶部位で著しく生成される。特に、シリコン単結晶の面内の外周部は前述のとおり結晶が成長中に急激に冷却されるため、外周部における炭素濃度は最高密度となる。そのため、たとえシリコン単結晶全体に取り込まれる炭素が低濃度であっても、デバイスプロセス中の析出物の肥大成長を鑑みて、シリコン単結晶面内の外周部と面内の中心部の炭素濃度の格差を縮める、あるいは面内の外周部の炭素濃度を面内の中心部より低く制御することが重要であることを本発明者らは見出した。また、このような肥大化しすぎたBMDは、時折デバイスの活性領域にダメージを与え、リーク不良等の原因となり得る。
そこで本発明者らは鋭意検討を重ねた結果、炭素をドープしたシリコン単結晶ウエーハの炭素濃度の面内分布の均一性に注目し、シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下で、炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内であれば上記問題を解決できることを見出し、本発明を完成させた。以下、図を参照して本発明をより詳細に説明する。
本発明のシリコン単結晶ウエーハはチョクラルスキー法により石英ルツボ中のシリコン融液から引き上げられ、炭素がドープされたシリコン単結晶から製造されたものである。このシリコン単結晶ウエーハの炭素濃度の面内分布が均一で、比(Cmax/Cmin)が1.00以上1.07以下であれば、BMDの面内分布を均一に制御できるため、デバイスプロセスにおいて電気特性を阻害しないシリコン単結晶ウエーハとなる。また、BMDの面内分布を均一に制御できるため、面内全体でデバイスプロセス中において充分なゲッタリング能力を備えたBMDを形成できるシリコン単結晶ウエーハとなる。
また、本発明のシリコン単結晶ウエーハは炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内のものである。このように、炭素濃度が1×1016atoms/cm以上であれば十分なIG能力を備えたBMD密度を付与でき、炭素濃度が5×1016atoms/cm以下であればデバイスの活性領域にダメージを与え、リーク不良などの原因となる過剰な量のBMDの形成を抑制できる。また、炭素を含んだ巨大な析出物が形成されることを防止することができる。
さらに本発明のシリコン単結晶ウエーハはそのまま鏡面研磨し使用することもできるが、鏡面研磨したウエーハ表面にエピタキシャル層を成長させたエピタキシャルウエーハとすることもできる。エピタキシャル層に形成されるデバイスの作製時に面内均一で充分なIG能力が発揮され、高品質のデバイスを高歩留まりで得ることができる。本発明のシリコン単結晶ウエーハの場合、例えば5μm以下の膜厚のエピタキシャル層であってもデバイスプロセス中に酸素や炭素が拡散し、エピタキシャル層にBMDが形成され、ウエーハ面内全域において電気特性が阻害されることを回避することができる。
このような本発明のシリコン単結晶ウエーハは、チョクラルスキー法により石英ルツボ中のシリコン融液から、炭素がドープされたシリコン単結晶を引き上げ、該シリコン単結晶からシリコン単結晶ウエーハを製造する方法であって、
前記シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下となるように制御し、かつ、前記シリコン単結晶ウエーハの炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内となるように炭素ドープ剤投入量を制御して、引き上げられたシリコン単結晶から製造を行う方法により製造される。
図1は、本発明における炭素をドープしたシリコン単結晶を製造する際に用いる単結晶育成装置の一例を示す図である。単結晶育成装置のメインチャンバー10内には、溶融された原料融液を収容するための石英ルツボ12bと石英ルツボ12bを支持する黒鉛ルツボ12aが設けられている。更にメインチャンバー10上部からの除熱を抑えるように上部断熱材1を配するなどの工夫がされている。その他の断熱方法としては、図1に示されたガス整流筒2の下端からシリコンメルト表面までの距離を広げる、メインヒーター3の駆動により発熱中心を上方へ移動するなどの方法がある。
また、図4はシリコン単結晶の引き上げ速度F(mm/min)を高速側から低速側へ漸減させた場合において、単結晶の成長方向に形成された各結晶欠陥領域を示した図である。図4中のタイプAは比Gc/Geが1.0より小さい場合、タイプBは比Gc/Geが1.0より大きい場合の典型例を示す。特に、図4に示したAの結晶成長領域は、結晶成長中に微小サイズの空孔が高密度に形成するため、デバイスプロセス中に高密度な酸素析出物を面内に均一に生成する。したがって、単結晶面内の外周部に炭素を過剰な高濃度に取り込む必要が無くなり、炭素を含んだ巨大な析出物によるデバイスの電気特性を阻害せず、尚且つ、高いゲッタリング能力を備えたシリコンウエーハを供給することができる。
このようなシリコン単結晶を引き上げるためのメインチャンバー内に装備するホットゾーンの最適構造や湯面、発熱中心の位置関係などの最適条件は、熱数値解析シュミレーションソフトFEMAGの計算により算出した結果を用いることができる。
FEMAGによる熱数値解析から、シリコン単結晶の引き上げにおいて、シリコン単結晶の引き上げ速度F(mm/min)とシリコンの融点から1400℃までの間の引き上げ軸方向の結晶温度勾配の平均値G(℃/mm)の比F/G(mm/℃・min)が0.22以上0.3以下となり、
シリコン単結晶の引き上げ軸方向と直交する面の中心部の結晶軸方向温度勾配Gc(℃/mm)と前記面の外周部の結晶軸方向温度勾配Ge(℃/mm)の比Gc/Geが1.1以下となるようにして前記シリコン単結晶を引き上げることが好ましいとする結果が得られた。
このような製造条件で製造することで、シリコン単結晶の成長中に微小サイズの空孔が高密度に形成するため、デバイスプロセス中に高密度な酸素析出物を面内に均一に生成するシリコン単結晶ウエーハとなる。したがって、シリコン単結晶の面内の外周部に炭素を高濃度に取り込む必要が無くなり、炭素を含んだ巨大な析出物によるデバイスの電気特性を阻害せず、尚且つ、高いゲッタリング能力を備えたシリコン単結晶ウエーハを供給することができる。
比F/G(mm/℃・min)が0.22以上0.3以下の範囲であれば、上記Aの領域となりOSFリングのウエーハ面内発生面積が小さくなり、同時に炭素起因の巨大析出物の形成も一層抑制される。また、比Gc/Geが1.1以下であればり一層均一な高密度な酸素析出物の面内分布を得ることができる。
図1に示すように、本発明で用いる単結晶育成装置にはメインチャンバー10及びプルチャンバー11を備えることができる。メインチャンバー10の内部には黒鉛ルツボ12aとその内側に石英ルツボ12bが設置されている。これらのルツボ12はペデスタル9と呼ばれる支持軸の上の受け皿を介して支持されている。ルツボ12の外側にはメインヒーター3が設置され、さらにその外側に断熱材13がメインチャンバー10の内壁に沿って設置されている。ルツボ12の上方には下端部に断熱カラー付きの円筒形状の黒鉛材からなるガス整流筒2が設置されている。
そこで比F/G(mm/℃・min)が0.22以上0.3以下、比Gc/Geが1.1以下となるように制御する具体的な方法としては、図1に示すように、メルトより上部にある冷却チャンバー側方や上部内壁からの除熱量を抑えるため、ホットゾーン上部を上部断熱材1で覆った装置A、冷却チャンバーの上方からの徐熱量を抑えてさらに徐冷効果を高めるため、冷却チャンバー上方の引き上げ結晶通路部の内壁を断熱部材で覆った断熱筒4を有する装置B、又は強制冷却のための冷却筒5が付帯設備された引き上げ装置であって冷却筒5の内壁を冷却筒被覆断熱材6で覆った装置Cなどの手段を用いることができる。あるいは、メルトより上部のガス整流筒2の設置部分に加熱手段を設けることや、メインヒーター3の加熱部分(スリット)を延伸させたり、発熱中心を上方に移動させるなどにより、さらに徐冷効果を高めた単結晶育成装置を用いてもよい。さらに、ガス整流筒2の下端と融液の表面との間隔を調整することで、容易に比Gc/Geを1.1以下の範囲内に制御することができる。
このような単結晶育成装置の石英ルツボ中に、シリコン単結晶の原料である多結晶シリコンと炭素ドープ剤を充填する。例えば、図3に示すように石英ルツボ内に、シリコン多結晶原料と高純度炭素粉末7をケミカルエッチドウエーハ8に挟んで充填することができる。
なお、シリコン単結晶に炭素をドープする方法に関しては、上記に限定されず、ガスドープ、炭素塊、炭素粉末を入れたシリコン多結晶製容器、炭素を気相成膜したシリコン単結晶ウエーハ、炭素粒子を含む有機溶剤を塗布しベーキングしたシリコン単結晶ウエーハ、あるいは炭素を所定量含有させた多結晶シリコンをルツボ内に投入すること等によりシリコン単結晶に炭素をドープすることも可能である。
この時育成するシリコン単結晶の直胴部に取り込まれる炭素濃度が、1×1016atoms/cm以上5×1016atoms/cm以下となるように炭素ドープ剤の投入量を調整する。これにより、製造されるシリコン単結晶ウエーハの炭素濃度を1×1016atoms/cm以上5×1016atoms/cm以下の範囲内とすることができ、十分なIG能力を備えたBMD密度を有し、かつデバイスの活性領域にダメージを与え、リーク不良などの原因となる過剰な量のBMDの形成を抑制できるシリコン単結晶ウエーハを製造することができる。
またシリコン単結晶ウエーハの抵抗率を決定するリンやホウ素などの抵抗率制御用のドーパントも添加する。本発明に用いられる炭素ドープ剤およびドープ方法は、特許文献5及び特許文献6に記載されているものを用いることができる。
石英ルツボに原料を充填した後、真空ポンプを稼動させてガス排出口から排気しながら引き上げチャンバーに設置されたガス導入口からArガスを流入し、内部をAr雰囲気に置換する。次に黒鉛ルツボ12aを囲繞するように配置されたメインヒーター3で加熱し、原料を溶融させて原料融液を得る。原料溶融後、種結晶を原料融液に浸漬し、種結晶を回転させながら引き上げて棒状のシリコン単結晶を育成する。こうして所望濃度の炭素がドープされたシリコン単結晶を製造する。
ここでシリコン単結晶を引き上げる際に、炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下となるよう制御する。その制御方法としては、シリコンの融点から1400℃までの間の引き上げ軸方向の結晶温度勾配の平均値G(℃/mm)を3.5℃/mm以下、好ましくは3.0℃/mm以下とし、シリコン単結晶の面内の中心部と外周部の中間(R/2)から外周部にかけてのシリコン単結晶の成長界面の曲率半径を430mm以上とすることが挙げられる。これにより、成長界面形状がよりフラット形状に近づくため、幾何学的に面内中心部と外周部でより同レベルに近い濃度の炭素偏析を実現することができ、比(Cmax/Cmin)を制御することができる。
また、他の制御方法として、シリコン単結晶を0.85rad/s以上の回転速度で回転させながら引き上げることが挙げられる。このようなシリコン単結晶の回転速度であれば、面内方向における炭素濃度がより均一となり、比(Cmax/Cmin)を制御することができる。
さらに、本発明のシリコン単結晶ウエーハの製造方法により製造されたシリコン単結晶ウエーハ上にエピタキシャル層を成長させることでエピタキシャルウエーハを製造することができる。このようにエピタキシャルウエーハを製造することで、エピタキシャル層に形成されるデバイスの作製時に面内均一で充分なIG能力が発揮され、高品質のデバイスを高歩留まりで得ることができる。また、デバイスプロセス中に基板からエピタキシャル層への高濃度の酸素や炭素が拡散し、エピタキシャル層にBMDが形成され、ウエーハ面内全域において電気特性が阻害されることを回避することができる。
以下、本発明の実施例および比較例を挙げてさらに詳細に説明するが、本発明は下記の実施例に限定されるものではない。
〔実施例1−1〜3〕
図1に示された引き上げ装置Aのメインチャンバー内に設置された口径32インチ(800mm)の石英ルツボ内に、シリコン多結晶原料360kgと高純度炭素粉末7をケミカルエッチドウエーハ8に挟んで充填した(図3)。このとき直胴140cmでシリコン単結晶中心部の炭素濃度が約4.5×1016atoms/cc(New ASTM)となるように計算して炭素粉末量を調整した。さらに抵抗調整用のボロンドーパントも充填し、ヒーターを用いて加熱し原料を溶融した。そして、MCZ(Magnetic field applied czochralski)法を用い、中心磁場強度3000Gの水平磁場を印加しながら、直径300mm、直胴長さ140cmのP型シリコン単結晶を育成した。
この際、シリコン単結晶を0.85rad/sの回転速度で引き上げることでシリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下となるように制御した。また、F/G(mm/℃・min)の値が0.26、Gc/Geの値が0.96となるよう、ガス整流筒の下端と融液の表面との間隔を調整した。
さらに、上記のようにして育成されたP型シリコン単結晶を結晶位置50cm(実施例1−1)、100cm(実施例1−2)、140cm(実施例1−3)でスライスしてシリコン単結晶ウエーハとした。このシリコン単結晶ウエーハの中心から外周方向へFT−IR(フーリエ変換型赤外吸収)法により5mmピッチで炭素濃度を測定した。そして、中心部(0mm)の炭素濃度に対する外周10mm(140mm)までの位置での炭素濃度の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)を求めた。さらに、FTIR法により析出熱処理前後の格子間酸素濃度を測定し、その差分を酸素析出量とし、面内分布を確認した。ここで径方向面内酸素析出量の最大値([Op]max)と最小値([Op]min)の比([Op]max/[Op]min)をとった値によって、酸素析出量の面内分布の均一性を評価した。以上の結果を表1に示す。
また、このシリコン単結晶ウエーハを鏡面研磨して、ウエーハ表面に約8μmの膜厚のエピタキシャル層を成長させてエピタキシャルウエーハを製造した。その後3段熱処理を施し、アングルポリッシュによりシリコン基板の厚み方向断面のTEM像により巨大BMDを観察した。尚、3段熱処理としては650℃窒素雰囲気中で20分間処理し、800℃で4時間ドライ酸化処理し、1000℃で14時間ドライ酸化処理後冷却処理をした。なお、巨大BMDとは、0.15μm以上のサイズのBMDのことである。このエピタキシャルウエーハのエピタキシャル層のBMDの観察結果を表1に示す。なお、エピタキシャル層で巨大なBMDが観察された場合は×で示し、観察されなかった場合は○で示した。
〔実施例2−1、比較例1−1〜2〕
直胴140cmでシリコン単結晶中心部の炭素濃度が約1.0×1017atoms/cc(New ASTM)となるように計算して炭素粉末量を調整した以外は、実施例1と同様にしてP型シリコン単結晶を育成した。
さらに、上記のようにして育成されたP型シリコン単結晶を結晶位置50cm(実施例2−1)、100cm(比較例1−1)、140cm(比較例1−2)でスライスしてシリコン単結晶ウエーハとした。このシリコン単結晶ウエーハのCmax、Cmin、Cmax/Cmin、[Op]max/[Op]minを実施例1と同様に調べた結果を表1に示す。
また、実施例1同様にこのシリコン単結晶ウエーハを鏡面研磨してエピタキシャル層を成長させてエピタキシャルウエーハを製造した。このエピタキシャルウエーハのエピタキシャル層のBMDを実施例1と同様に観察した結果を表1に示す。
実施例1−1〜3では、引き上げたシリコン単結晶の全域において径方向面内炭素濃度比(Cmax/Cmin)が1.00以上1.07以下の範囲内であり、炭素濃度最大値(Cmax)については単結晶直胴部全体にわたり、1.0×1016atoms/cc以上5.0×1016atoms/cc以下の範囲内であった。実施例1−1〜3のエピタキシャルウエーハに3段熱処理を施したところ、エピタキシャル層に巨大なBMDは確認されなかった。
一方、実施例2−1、比較例1−1〜2では、引き上げたシリコン結晶の全域において径方向面内炭素濃度比(Cmax/Cmin)が1.00以上1.07以下の範囲内であったものの、炭素濃度最大値(Cmax)は単結晶直胴前半領域(結晶位置50cm(実施例2−1))のシリコン単結晶ウエーハでは1.0×1016atoms/cc以上5.0×1016atoms/cc以下の範囲であり、単結晶直胴後半領域(結晶位置100cm(比較例1−1)、140cm(比較例1−2))のシリコン単結晶ウエーハでは5.0×1016atoms/ccを超えていた。実施例1と同様に、実施例2−1、比較例1−1〜2のエピタキシャルウエーハのエピタキシャル層のBMD形成の確認を行ったところ、炭素濃度が5.0×1016atoms/ccを超えていた比較例1−1〜2ではエピタキシャル層に0.15μm以上のサイズの巨大なBMDを確認した。
また、実施例1−1〜3および実施例2−1、共に[Op]max/[Op]minの値が1.1を下回り酸素析出量の面内分布が均一性を有することが示された。これによりデバイスプロセスにおいて、電気特性を阻害しないシリコン単結晶ウエーハとなることが示された。
〔比較例2−1〜3〕
図2に示された引き上げ装置を用い、メインチャンバー内に設置された口径32インチ(800mm)の石英ルツボ内に、シリコン多結晶原料360kgと高純度炭素粉末7をケミカルエッチドウエーハ8に挟んで充填した。このとき直胴140cmでシリコン中心部の炭素濃度が約1.0×1017atoms/cc(New ASTM)となるように計算して炭素粉末量を調整した。さらに抵抗調整用のボロンドーパントも充填し、ヒーターを用いて加熱し原料を溶融した。そして、MCZ法を用い、中心磁場強度3000Gの水平磁場を印加しながら、直径300mm、直胴長さ140cmのP型シリコン単結晶を育成した。
この際、シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下となるように制御しなかった。なお、比F/G(mm/℃・min)は0.33、比Gc/Geは1.17であった。
さらに、上記のようにして育成されたP型シリコン単結晶を結晶位置50cm(比較例2−1)、100cm(比較例2−2)、140cm(比較例2−3)でスライスしてシリコン単結晶ウエーハとした。このシリコン単結晶ウエーハのCmax、Cmin、Cmax/Cmin、[Op]max/[Op]minを実施例1と同様に調べた結果を表1に示す。
また、実施例1と同様にこのシリコン単結晶ウエーハを鏡面研磨してエピタキシャル層を成長させてエピタキシャルウエーハを製造した。このエピタキシャルウエーハのエピタキシャル層のBMDを実施例1と同様に観察した結果を表1に示す。
比較例2−1〜3は、引き上げたシリコン単結晶の全域において径方向面内炭素濃度比(Cmax/Cmin)が1.07を超えており、炭素濃度最大値(Cmax)については、径方向面内炭素濃度比が1.2を超えていたことから、単結晶の直胴50cmの位置より後半の領域において5.0×1016atoms/ccをすでに超えていた。また、[Op]max/[Op]minの値を評価したところ、1.1を上回り、酸素析出量の面内分布が不均一であることが示された。これによりデバイスプロセスにおいて、電気特性を阻害するシリコン単結晶ウエーハとなることが示された。
さらに、実施例1と同様に、比較例のエピタキシャルウエーハのエピタキシャル層のBMDの確認を行ったところ、炭素濃度が5.0×1016atoms/ccを超えていた直胴50cmの位置より後半の領域でエピタキシャル層に0.15μm以上のサイズの巨大なBMDを確認した。
Figure 2013082571
本発明は、上記実施例に限られるものではなく、例えば、製造されるシリコン単結晶の結晶方位、導電型、抵抗率などに限定されることなく適用できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…上部断熱材、 2…ガス整流筒、 3…メインヒーター、 4…断熱筒、 5…冷却筒、 6…冷却筒被覆断熱材、 7…高純度炭素粉末、 8…ケミカルエッチドウエーハ、 9…ペデスタル、 10…メインチャンバー、 11…プルチャンバー、 12…ルツボ、 12a…黒鉛ルツボ、 12b…石英ルツボ、 13…断熱材

Claims (7)

  1. チョクラルスキー法により石英ルツボ中のシリコン融液から引き上げられ、炭素がドープされたシリコン単結晶から製造されたシリコン単結晶ウエーハであって、
    該シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下であり、
    前記シリコン単結晶ウエーハの炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内のものであることを特徴とするシリコン単結晶ウエーハ。
  2. 請求項1に記載のシリコン単結晶ウエーハ上にエピタキシャル層を有するものであることを特徴とするエピタキシャルウエーハ。
  3. チョクラルスキー法により石英ルツボ中のシリコン融液から、炭素がドープされたシリコン単結晶を引き上げ、該シリコン単結晶からシリコン単結晶ウエーハを製造する方法であって、
    前記シリコン単結晶ウエーハの炭素濃度の面内分布の最大値(Cmax)と最小値(Cmin)の比(Cmax/Cmin)が1.00以上1.07以下となるように制御し、かつ、前記シリコン単結晶ウエーハの炭素濃度が1×1016atoms/cm以上5×1016atoms/cm以下の範囲内となるように炭素ドープ剤投入量を制御して、前記シリコン単結晶の引き上げを行い、該シリコン単結晶からシリコン単結晶ウエーハの製造を行うことを特徴とするシリコン単結晶ウエーハの製造方法。
  4. 更に、前記シリコン単結晶の引き上げにおいて、前記シリコン単結晶の引き上げ速度F(mm/min)とシリコンの融点から1400℃までの間の引き上げ軸方向の結晶温度勾配の平均値G(℃/mm)の比F/G(mm/℃・min)が0.22以上0.3以下となり、
    前記シリコン単結晶の引き上げ軸方向と直交する面の中心部の結晶軸方向温度勾配Gc(℃/mm)と前記面の外周部の結晶軸方向温度勾配Ge(℃/mm)の比Gc/Geが1.1以下となるようにして前記シリコン単結晶を引き上げることを特徴とする請求項3に記載のシリコン単結晶ウエーハの製造方法。
  5. 前記シリコン単結晶の引き上げにおいて、シリコンの融点から1400℃までの間の引き上げ軸方向の結晶温度勾配の平均値G(℃/mm)を3.5℃/mm以下とし、前記シリコン単結晶の面内の中心部と外周部の中間(R/2)から外周部にかけての前記シリコン単結晶の成長界面の曲率半径を430mm以上とすることで、前記比(Cmax/Cmin)が1.00以上1.07以下となるように制御することを特徴とする請求項3又は請求項4に記載のシリコン単結晶ウエーハの製造方法。
  6. 前記シリコン単結晶の引き上げにおいて、前記シリコン単結晶を0.85rad/s以上の回転速度で引き上げることで、前記比(Cmax/Cmin)が1.00以上1.07以下となるように制御することを特徴とする請求項3乃至請求項5のいずれか1項に記載のシリコン単結晶ウエーハの製造方法。
  7. 請求項3乃至請求項6のいずれか1項に記載のシリコン単結晶ウエーハの製造方法により製造されたシリコン単結晶ウエーハ上にエピタキシャル層を成長させることを特徴とするエピタキシャルウエーハの製造方法。
JP2011222466A 2011-10-07 2011-10-07 シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法 Active JP5617812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011222466A JP5617812B2 (ja) 2011-10-07 2011-10-07 シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011222466A JP5617812B2 (ja) 2011-10-07 2011-10-07 シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2013082571A true JP2013082571A (ja) 2013-05-09
JP5617812B2 JP5617812B2 (ja) 2014-11-05

Family

ID=48528181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011222466A Active JP5617812B2 (ja) 2011-10-07 2011-10-07 シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP5617812B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015101529A (ja) * 2013-11-28 2015-06-04 信越半導体株式会社 シリコン単結晶の炭素濃度測定方法
JP5875744B1 (ja) * 2014-08-29 2016-03-02 株式会社トクヤマ シリコン単結晶の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2009274888A (ja) * 2008-05-13 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2011037678A (ja) * 2009-08-13 2011-02-24 Sumco Corp シリコン単結晶の製造方法並びにシリコンウェーハの製造方法およびエピタキシャルウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2009274888A (ja) * 2008-05-13 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2011037678A (ja) * 2009-08-13 2011-02-24 Sumco Corp シリコン単結晶の製造方法並びにシリコンウェーハの製造方法およびエピタキシャルウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015101529A (ja) * 2013-11-28 2015-06-04 信越半導体株式会社 シリコン単結晶の炭素濃度測定方法
JP5875744B1 (ja) * 2014-08-29 2016-03-02 株式会社トクヤマ シリコン単結晶の製造方法
WO2016031891A1 (ja) * 2014-08-29 2016-03-03 株式会社トクヤマ シリコン単結晶の製造方法
CN106715766A (zh) * 2014-08-29 2017-05-24 株式会社德山 单晶硅的制造方法
CN106715766B (zh) * 2014-08-29 2017-11-24 株式会社德山 单晶硅的制造方法
US10287704B2 (en) 2014-08-29 2019-05-14 Tokuyama Corporation Process for producing silicon single crystal

Also Published As

Publication number Publication date
JP5617812B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
KR100945757B1 (ko) 실리콘의 반도체 웨이퍼를 제조하기 위한 방법 및 장치
KR100364555B1 (ko) 고품질 실리콘 단결정의 제조방법
JP2014509584A (ja) 単結晶インゴットの製造方法およびこれによって製造された単結晶インゴットとウェハ
JP2007261846A (ja) 無欠陥のシリコン単結晶を製造する方法
WO2006117939A1 (ja) シリコンウェーハの製造方法
JP5974978B2 (ja) シリコン単結晶製造方法
JP5240191B2 (ja) シリコン単結晶引上装置
TWI266815B (en) Method for growing silicon single crystal and method for manufacturing silicon wafer
JP5283543B2 (ja) シリコン単結晶の育成方法
JP6631460B2 (ja) シリコン単結晶の製造方法およびシリコン単結晶
JP6579046B2 (ja) シリコン単結晶の製造方法
JP5145721B2 (ja) シリコン単結晶の製造方法および製造装置
JP5417965B2 (ja) 単結晶成長方法
JP5617812B2 (ja) シリコン単結晶ウエーハ、エピタキシャルウエーハ、及びそれらの製造方法
JP4151474B2 (ja) 単結晶の製造方法及び単結晶
JP4457584B2 (ja) 単結晶の製造方法及び単結晶
JP5489064B2 (ja) シリコン単結晶の育成方法
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP3719088B2 (ja) 単結晶育成方法
JP2007284324A (ja) 半導体単結晶の製造装置及び製造方法
JP2000072590A (ja) 高品質シリコン単結晶の育成方法
JP6958632B2 (ja) シリコン単結晶及びその製造方法並びにシリコンウェーハ
JP6107308B2 (ja) シリコン単結晶製造方法
WO1999037833A1 (fr) Appareil de tirage de cristal unique
JP5428608B2 (ja) シリコン単結晶の育成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5617812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250