JP2013077733A

JP2013077733A - 半導体装置

Info

Publication number: JP2013077733A
Application number: JP2011217359A
Authority: JP
Inventors: Yuji Sakota; 祐治迫田
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2013-04-25

Abstract

【課題】バイアスに依存した抵抗値の変化をさらに低減できるようにした半導体装置を提供する。
【解決手段】Ｎ型シリコン層３と、Ｎ型シリコン層３上に形成されたＰ型拡散抵抗７と、Ｐ型拡散抵抗７上に形成されたシリコン酸化膜１１と、シリコン酸化膜１１を貫いてＰ型拡散抵抗７の一方の端部７ａに接続され、一方の端部７ａに高電位を印加するための高電位用電極１５と、シリコン酸化膜１１を貫いてＰ型拡散抵抗７の他方の端部７ｂに接続され、他方の端部７ｂに低電位を印加するための低電位用電極１７と、を備える。高電位用電極１５及び低電位用電極１７はそれぞれシリコン酸化膜１１上に延設されると共に、シリコン酸化膜１１上において高電位用電極１５と低電位用電極１７との間にはスリット２１が設けられている。このスリット２１は、Ｐ型拡散抵抗７の一方の端部７ａと他方の端部７ｂとの間の中間位置２３よりも一方の端部７ａに近い側に位置する。
【選択図】図１

Description

本発明は、不純物拡散層が抵抗体として用いられる半導体装置に関する。

従来から、半導体基板に形成された不純物拡散層を抵抗体として用いることが知られている（例えば、特許文献１参照。）
図７（ａ）及び（ｂ）は、従来例に係る半導体装置３００の構成例を示す概念図である。図７（ａ）は半導体装置３００を立体的に示す図であり、図７（ｂ）は図７（ａ）をＹ−Ｙ´線で切断した断面図である。なお、図７（ａ）では図面の複雑化を回避するために、電極及びこれを覆う層間絶縁膜等の図示を省略している。

図７（ａ）に示すように、この半導体装置３００では、Ｎ型エピタキシャル層（Ｎ−層）３０３には例えば複数のＰ型不純物拡散層３０７が形成されており、その各々が抵抗体として用いられる。図７（ｂ）に示すように、抵抗体として用いられるＰ型不純物拡散層（以下、Ｐ型拡散抵抗）３０７上には例えばシリコン酸化膜３１１が設けられている。また、Ｐ型拡散抵抗３０７の一方の端部３０７ａと他方の端部３０７ｂの各々の上方にはそれぞれ開口部が設けられており、この開口部を埋め込むように電極３１５、３１７が形成されている。また、これらの電極３１５、３１７を覆うようにシリコン窒化膜３１９が形成されている。

Ｐ型拡散抵抗３０７の一方の端部３０７には電極３１５を介して高電位Ｖ_Ｈ（例えば、電源電位Ｖｃｃ）が印加され、他方の端部３０７ｂには電極３１７を介して低電位Ｖ_Ｌが印加される。これにより、Ｐ型拡散抵抗３０７の高電位側から低電位側へ電流が流れ、Ｐ型拡散抵抗は抵抗体として機能する。

特開２０００−１９５９４４号公報

ＡｌａｎＨａｓｔｉｎｇ著"ＴｈｅＡｒｔｏｆＡＮＡＬＯＧＬＡＹＯＵＴ"２００１年発行ＰＰ２９２−２９４

ところで、本発明者は、図７（ａ）及び（ｂ）に示した半導体装置３００にＢＴ（ＢｉａｓＴｅｍｐｅｒａｔｕｒｅ）試験を行うと、Ｐ型拡散抵抗３０７の抵抗値が変化する現象を確認した。この現象は、下記の理由で生じるものと考えられる。
即ち、図７（ａ）及び（ｂ）に示した半導体装置３００にＢＴ試験を行う。すると、Ｐ型拡散抵抗３０７の高電位側（電極を含む）の電位に誘起されて、高電位側のシリコン窒化膜３１９の表面と、高電位側のシリコン窒化膜３１９とシリコン酸化膜３１１との界面にそれぞれマイナス電荷がチャージ（蓄積）される。また、これら絶縁膜の表面や界面にチャージされたマイナス電荷に誘起されて、Ｐ型拡散抵抗３０７の表面にプラス電荷（空孔）がチャージされる。その結果、Ｐ型拡散抵抗３０７の抵抗値が低下する。

このような抵抗値の変化を低減する手段として、例えば図８に示すように、Ｐ型拡散抵抗３０７の高電位側から低電位側に向けて、シリコン酸化膜３１１とシリコン窒化膜３１９との間に高電位側の電極３１５を延設することが考えられる。図８に示す構造では、シリコン酸化膜３１１とシリコン窒化膜３１９との間が電極３１５でシールドされる。このため、シリコン酸化膜３１１とシリコン窒化膜３１９との間で、マイナス電荷はチャージされない。

その一方で、図８に示す構造では、電極３１５の電位によるバイアス依存の課題が新たに生じる。つまり、電極３１５の高電位によりＰ型拡散抵抗３０７の表面がＮ型に反転して、Ｐ型拡散抵抗３０７の抵抗値が高くなるという課題が生じる。
このようなバイアス依存の課題を解決する手段として、電極によるシールドを高電位側と低電位側とで半分ずつに分ける方法が知られている（例えば、非特許文献１参照。）。具体的には、図９に示すように、拡散抵抗４０７の高電位側を高電位の電極４１５で覆い、拡散抵抗４０７の低電位側を低電位の電極４１７で覆い、両電極４１５、４１７を隔てるスリット４２１を拡散抵抗４０７の高電位側と低電位側の中間位置に配置する方法が知られている。しかしながら、本発明者の知見によれば、図９の構造では、バイアスに依存した抵抗値の変化を十分に低減することができなかった。

そこで、この発明はこのような事情に鑑みてなされたものであって、バイアスに依存した抵抗値の変化をさらに低減できるようにした半導体装置を提供することを目的とする。

上記課題を解決するために、本発明の一態様に係る半導体装置は、Ｎ型の第１半導体層と、前記第１半導体層に形成されたＰ型の不純物拡散層と、前記不純物拡散層上に形成された絶縁膜と、前記絶縁膜を貫いて前記不純物拡散層の長さ方向の一方の部位に接続され、前記一方の部位に高電位を印加するための高電位用電極と、前記絶縁膜を貫いて前記不純物拡散層の長さ方向の他方の部位に接続され、前記他方の部位に低電位を印加するための低電位用電極と、を備え、前記高電位用電極及び前記低電位用電極はそれぞれ前記絶縁膜上に延設されると共に、前記絶縁膜上において前記高電位用電極と前記低電位用電極との間には間隙部が設けられており、前記間隙部は、前記不純物拡散層の前記一方の部位と前記他方の部位との間の中間位置よりも前記一方の部位に近い側に位置することを特徴とする。

このような構成であれば、高電位用電極は絶縁膜を介してＰ型の不純物拡散層に高電位を印加して、その表面を空乏化、反転させる。これにより、Ｐ型の不純物拡散層ではバイアスに依存した抵抗値の上昇が生じる。一方、低電位用電極は絶縁膜を介してＰ型の不純物拡散層に低電位を印加する。この低電位用電極による低電位の印加は、高電位用電極による高電位の印加と比較して、Ｐ型の不純物拡散層の表面に正孔を蓄積する方向に作用する。これにより、Ｐ型の不純物拡散層のキャリア濃度が増えるため、抵抗値の低下を促すことができる。

ここで、高電位用電極と低電位用電極との境目である間隙部は、上記の中間位置よりもＰ型の不純物拡散層の一方の部位の側（即ち、高電位側）に位置する。このため、Ｐ型の不純物拡散層において、空乏化、反転する領域が減少し、正孔を蓄積する領域が増える。これにより、バイアスに依存した抵抗値の変動を低減することが可能となる。
なお、「Ｎ型の第１半導体層」としては、例えば、後述のＮ型シリコン層３が該当する。「Ｐ型の不純物拡散層」としては、例えば、後述するＰ型拡散抵抗７が該当する。「絶縁膜」としては、例えば、後述するシリコン酸化膜１１が該当する。「一方の部位」としては、例えば、後述する一方の端部７ａが該当する。「他方の部位」としては、例えば、後述する他方の端部７ｂが該当する。「間隙部」としては、例えば、後述するスリット２１が該当する。

また、上記の半導体装置において、前記一方の部位と前記他方の部位との間の長さをＬとし、前記一方の部位と前記間隙部との間の長さをＬ１としたとき、前記Ｌ１は前記Ｌの１０％以上、４０％以下の長さであることを特徴としてもよい。このような構成であれば、バイアスに依存した抵抗値の変動を十分に低減することが可能となる。
即ち、本発明者が行ったシミュレーションの結果によれば、本発明の「絶縁膜」の種類がシリコン酸化膜、シリコン窒化膜の何れの場合であっても、上記のＬ１がＬの１０％以上、４０％以下の長さあれば、図９に示した従来の技術と比べて、バイアスに依存した抵抗値の変動を十分に低減することができることを確認した（例えば、図３参照。）。

また、本発明者が行ったシミュレーションの結果によれば、本発明の「Ｐ型の不純物拡散層」の長さが３０μｍ以上、１２０μｍ以下の何れの長さの場合であっても、上記のＬ１がＬの１０％以上、４０％以下の長さあれば、図９に示した従来の技術と比べて、バイアスに依存した抵抗値の変動を十分に低減することができることを確認した（例えば、図４参照。）。

さらに、本発明者が行ったシミュレーションの結果によれば、本発明の「Ｐ型の不純物拡散層」を形成する際の不純物のイオン注入条件が３．０Ｅ１２ｃｍ^−２以上、１．０Ｅ１３ｃｍ^−２以下の何れのドーズ量の場合であっても、上記のＬ１がＬの１０％以上、４０％以下の長さあれば、図９に示した従来の技術と比べて、バイアスに依存した抵抗値の変動を十分に低減することができることを確認した（例えば、図５参照。）。

本発明の別の態様に係る半導体装置は、Ｐ型の第１半導体層と、前記第１半導体層に形成されたＮ型の不純物拡散層と、前記不純物拡散層上に形成された絶縁膜と、前記絶縁膜を貫いて前記不純物拡散層の長さ方向の一方の部位に接続され、前記一方の部位に高電位を印加するための高電位用電極と、前記絶縁膜を貫いて前記不純物拡散層の長さ方向の他方の部位に接続され、前記他方の部位に低電位を印加するための低電位用電極と、を備え、前記高電位用電極及び前記低電位用電極はそれぞれ前記絶縁膜上に延設されると共に、前記絶縁膜上において前記高電位用電極と前記低電位用電極との間には間隙部が設けられており、前記間隙部は、前記不純物拡散層の前記一方の部位と前記他方の部位との間の中間位置よりも前記他方の部位に近い側に位置することを特徴とする。

このような構成であれば、高電位用電極は絶縁膜を介してＮ型の不純物拡散層に高電位を印加する。この高電位用電極による高電位の印加は、低電位用電極による低電位の印加と比較して、Ｎ型の不純物拡散層の表面に電子を蓄積する方向に作用する。一方、低電位用電極は絶縁膜を介してＮ型の不純物拡散層に低電位を印加して、その表面を空乏化、反転させる。これにより、Ｎ型の不純物拡散層ではバイアスに依存した抵抗値の上昇が生じる。

ここで、高電位用電極と低電位用電極との境目である間隙部は、上記の中間位置よりもＮ型の不純物拡散層の他方の部位の側（即ち、低電位側）に位置する。このため、Ｎ型の不純物拡散層において、空乏化、反転する領域が減少し、電子を蓄積する領域が増える。これにより、バイアスに依存した抵抗値の変動を低減することが可能となる。なお、「Ｐ型の第１半導体層」としては、例えば、後述するＰ型シリコン層３´が該当する。「Ｎ型の不純物拡散層」としては、例えば、後述するＮ型拡散抵抗７´が該当する。

本発明によれば、高電位用電極と低電位用電極との境目である間隙部の位置が、不純物拡散層の導電型に応じて調整される。これにより、Ｐ型の不純物拡散層において、空乏化、反転する領域が減少し、正孔を蓄積する領域が増える。又は、Ｎ型の不純物拡散層において、空乏化、反転する領域が減少し、電子を蓄積する領域が増える。これにより、バイアスに依存した抵抗値の変動を低減することが可能となる。

本発明の第１実施形態に係る半導体装置１００の構成例を示す図。半導体装置１００の要部における電荷の蓄積状態を示す図。スリット位置と抵抗率との関係をシミュレーションした結果（その１）を示す図。スリット位置と抵抗率との関係をシミュレーションした結果（その２）を示す図。スリット位置と抵抗率との関係をシミュレーションした結果（その３）を示す図。本発明の第２実施形態に係る半導体装置２００の構成例を示す図。従来例に係る半導体装置３００の構成例を示す図。従来例に係る半導体装置３００´の構成例を示す図。従来例に係る電極の配置例を示す図。

以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合もある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の構成例を示す断面図である。図２は、図１に示す半導体装置１００の要部における電荷の蓄積状態を模式的に示す断面図である。

図１に示すように、この半導体装置１００は、例えば、Ｐ型シリコン基板（Ｐｓｕｂ）１と、このＰ型シリコン基板１上にエピタキシャル成長により形成されたＮ型シリコン層（Ｎ−）３と、Ｐ型シリコン基板１とＮ型シリコン層３との間に埋め込まれたＮ型不純物拡散層（ＮＢＬ）５と、Ｎ型シリコン層３の表面及びその近傍であってＮ型不純物拡散層５の真上の位置に形成されたＰ型不純物拡散層（Ｐ）７と、Ｎ型シリコン層３に形成され、Ｎ型シリコン層３を他の領域から電気的に分離するＰ型アイソレーション層（Ｐ型Ｉｓｏ）９と、を備える。

また、この半導体装置１００は、Ｐ型不純物拡散層７と、Ｎ型シリコン層３及びＰ型アイソレーション層９の各表面を覆うように形成されたシリコン酸化膜（ＳｉＯ_２）１１と、このシリコン酸化膜１１に設けられた複数の開口部１３と、これらの開口部１３を埋め込むようにシリコン酸化膜１１上に形成された電極１５、１７と、これらの電極１５、１７を覆うようにＰ型シリコン基板１の上方全体に形成されたシリコン窒化膜（ＳｉＮ）１９と、を備える。

これらの中で、Ｐ型不純物拡散層７は拡散抵抗として用いられるものである。このＰ型不純物拡散層（以下、Ｐ型拡散抵抗）７の長さ方向の一方の端部７ａには電極１５が接続されており、長さ方向の他方の端部７ｂには電極１７が接続されている。また、電極１５はＮ型シリコン層３とも接続している。
電極１５、１７は、例えばアルミニウム（Ａｌ）又は、アルミニウム（Ａｌ）に銅（Ｃｕ）、シリコン（Ｓｉ）等の元素を少量含む材料で構成されている。即ち、電極１５、１７は、例えばＡｌ又は、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、若しくは、Ａｌ−Ｃｕ−Ｓｉ等の材料で構成されている。また、一方の電極１５には高電位Ｖ_Ｈ（例えば、電源電位Ｖｃｃ）の配線が接続されている。他方の電極には低電位Ｖ_Ｌの配線が接続されている。このため、電極（以下、高電位用電極）１５はＰ型拡散抵抗７の一方の端部７ａに高電位を印加し、電極（以下、低電位用電極）１７はＰ型拡散抵抗７の他方の端部７ｂに低電位を印加する。これにより、Ｐ型拡散抵抗７の一方の端部７ａと他方の端部７ｂとの間で電圧が生じて、一方の端部７ａから他方の端部７ｂに電流が流れる。その結果、Ｐ型拡散抵抗７は、予め設定された（即ち、所定の）抵抗値を有する抵抗体として機能する。

また、図１に示すように、高電位用電極１５はＰ型拡散抵抗７の一方の端部７ａ上から開口部１３を通ってＰ型拡散抵抗７上のシリコン酸化膜１１上に延設されている。低電位用電極１７はＰ型拡散抵抗７の他方の端部７ｂ上から開口部１３を通ってＰ型拡散抵抗７上のシリコン酸化膜１１上に延設されている。そして、Ｐ型拡散抵抗７上のシリコン酸化膜１１上において、高電位用電極１５と低電位用電極１７との間にはスリット２１が設けられている。このスリット２１は、Ｐ型拡散抵抗７の一方の端部７ａと他方の端部７ｂとの間の中間位置２３よりも一方の端部７ａに近い側に位置する。

この半導体装置１００では、Ｐ型拡散抵抗７の上方において、シリコン酸化膜１１とシリコン窒化膜１９との間の界面が、スリット２１の位置を除いて、接触していない。即ち、Ｐ型拡散抵抗７の上方において、シリコン酸化膜１１とシリコン窒化膜１９との間は高電位用電極１５又は低電位用電極１７で遮られている。このため、信頼性試験の一種であるＢＴ試験（即ち、高温環境下で高電圧を印加して、半導体装置の劣化を加速させながら動作させる試験）において、シリコン酸化膜１１とシリコン窒化膜１９との界面にマイナス電荷がチャージされることを防ぐことができる。

また、図２に示すように、この半導体装置１００にバイアス印加を行うと、高電位用電極１５の電位に誘起されて、高電位側のシリコン窒化膜１９表面にマイナス電荷がチャージされる。また、この高電位用電極１５は、シリコン酸化膜１１を介して、高電位用電極１５近傍のＰ型拡散抵抗７に高電位を印加して、その表面を空乏化、反転させる。これにより、Ｐ型不純物拡散層ではバイアスに依存した抵抗値の上昇が生じる。

一方、低電位用電極１７は、シリコン酸化膜１１を介して、低電位用電極１７近傍のＰ型不純物拡散層に低電位を印加する。この低電位用電極１７による低電位の印加は、高電位用電極１５による高電位の印加と比較して、Ｐ型拡散抵抗７の表面にプラス電荷（正孔）がチャージされる方向に作用する。これにより、Ｐ型拡散抵抗７のキャリア濃度が増えるため、抵抗値の低下を促すことができる。

ここで、本発明の第１実施形態に係る半導体装置１００では、高電位用電極１５と低電位用電極１７との境目であるスリット２１が、上記の中間位置２３（図１参照。）よりもＰ型拡散抵抗７の一方の端部７ａ側（即ち、高電位側）に位置する。このため、Ｐ型拡散抵抗７において空乏化、反転する領域が減少し、プラス電荷がチャージされる領域が増える。これにより、バイアスに依存した抵抗値の変動を低減することが可能となる。次に、スリット２１の位置と、Ｐ型拡散抵抗７の抵抗値の変動率との関係について、本発明者が行ったシミュレーション結果を説明する。

（シミュレーション結果）
図３は、スリット位置と抵抗率との関係をシミュレーションした結果（その１）を示す図である。図３において、横軸（Ｘ軸）はスリットの位置を示し、縦軸（Ｙ軸）はＰ型拡散抵抗の抵抗値の変動率を示す。なお、スリットの位置は、Ｐ型拡散抵抗の上方において、高電位電極及び低電位電極の各長さを足し合わせた値に対する、高電位電極の長さの比（％）で表されている。換言すると、Ｐ型拡散抵抗の長さ（即ち、一方の端部と他方の端部との間の長さ）をＬとし、Ｐ型拡散抵抗の一方の端部からスリットまでの長さをＬ１としたとき、スリットの位置はＸ＝Ｌ１／Ｌ×１００％で表されている。

例えば、Ｘ＝５０％の場合は、スリットの位置は上記の中間位置と重なることを意味する。０％＜Ｘ＜５０％の場合は、スリットの位置は中間位置よりも高電位側に位置することを意味する（本発明の範囲である。）。５０％＜Ｘ＜１００％の場合は、スリットの位置は中間位置よりも低電位側に位置することを意味する。
なお、長さＬは、例えば図１に示した半導体装置１００において、Ｐ型拡散抵抗７の一方の端部７ａの位置２５と、他方の端部７ｂの位置２７との間の距離に相当する。また、長さＬ１は、例えば図１に示した半導体装置１００において、Ｐ型拡散抵抗７の一方の端部７ａの位置２５と、スリット２１の位置との間の距離に相当する。

図３のデータは、Ｐ型拡散抵抗の長さＬが１２０μｍであり、高電位用電極に１８Ｖを印加した時の抵抗値の変動率を示している。また、Ｐ型拡散抵抗と電極との間の絶縁膜が図１、２に示したようにシリコン酸化膜（ＳｉＯ_２）であるとき、及び、上記の絶縁膜がシリコン窒化膜（ＳｉＮ）であるときのデータをそれぞれ示している。つまり、上記の抵抗値の変動率について、電極直下の絶縁膜、即ち、下地（フィールド）膜の膜種との関係も示している。

図３に示すように、電極直下の絶縁膜がシリコン酸化膜の場合も、シリコン窒化膜の場合も、上記のスリットが中間位置から高電位側に位置するときに、抵抗値の変動率が低くなることが確認された。図３では、スリットの位置が少なくともＸ＝１０〜４０％の範囲内であれば、Ｘ＝５０％のときと比べて、バイアス依存での抵抗値の変動を低減することができることがわかった。また、フィールド膜は、シリコン酸化膜よりも（誘電率が高い）シリコン窒化膜であるときの方が抵抗値の変動率の傾きが大きく、スリット位置の変動による影響を受けやすいということがわかった。

図４は、スリット位置と抵抗率との関係をシミュレーションした結果（その２）を示す図である。図４において、横軸（Ｘ軸）と縦軸（Ｙ軸）は図３に示した図と同じである。即ち、横軸はスリットの位置を示し、縦軸は抵抗値の変動率を示す。
図４のデータは、フィールド膜の膜種がシリコン酸化膜であり、高電位用電極に１８Ｖを印加した時の抵抗値の変動率を示している。また、Ｐ型拡散抵抗の長さＬが３０μｍ、６０μｍ、１２０μｍであるときのデータをそれぞれ示している。つまり、上記の抵抗値の変動率について、Ｐ型拡散抵抗の長さＬとの関係も示している。

図４に示すように、Ｐ型拡散抵抗の長さＬが長い場合及び短い場合の何れにおいても、上記のスリットが中間位置から高電位側に位置するときに、抵抗値の変動率が低くなることが確認された。図４では、スリットの位置が少なくともＸ＝１０〜４０％の範囲内であれば、Ｘ＝５０％のときと比べて、バイアス依存での抵抗値の変動を低減することができることがわかった。

また、Ｐ型拡散抵抗は、その長さが短いときの方が抵抗値の変動率が大きいということが確認された。さらに、抵抗値の変動率の傾きはＰ型拡散抵抗の長さに依存しないということがわかった。
図５は、スリット位置と抵抗率との関係をシミュレーションした結果（その３）を示す図である。図５において、横軸（Ｘ軸）と縦軸（Ｙ軸）は図３に示した図と同じである。即ち、横軸はスリットの位置を示し、縦軸は抵抗値の変動率を示す。

図５のデータは、フィールド膜の膜種がシリコン酸化膜であり、高電位用電極に１８Ｖを印加した時の抵抗値の変動率を示している。また、Ｐ型拡散抵抗を形成する際のＰ型不純物のドーズ量が３．０Ｅ１２ｃｍ^−２、６．７Ｅ１２ｃｍ^−２、１．０Ｅ１３ｃｍ^−２であるときのデータをそれぞれ示している。つまり、Ｐ型拡散抵抗の抵抗値の変動率について、抵抗値の大小との関係も示している。

図５に示すように、Ｐ型拡散抵抗の抵抗値が大きい場合及び小さい場合の何れにおいても、上記のスリットが中間位置から高電位側に位置するときに、抵抗値の変動率が低くなることが確認された。図５では、スリットの位置が少なくともＸ＝１０〜４０％の範囲内であれば、Ｘ＝５０％のときと比べて、バイアス依存での抵抗値の変動を低減することができることがわかった。
また、Ｐ型拡散抵抗は、その抵抗値が大きいときの方が抵抗値の変動率が大きく、スリット位置の変動による影響を受けやすいということがわかった。

（第２実施形態）
ところで、本発明では、第１実施形態において、Ｎ型をＰ型に、Ｐ型をＮ型にそれぞれ入れ替えてもよい。但し、この場合は、高電位用電極と低電位用電極との間の間隙部を、高電位側ではなく、低電位側に設ける。本発明の第２実施形態では、この導電型を入れ替えた形態について説明する。
図６は、本発明の第２実施形態に係る半導体装置２００の構成例を示す断面図である。図６に示すように、この半導体装置２００は、図示しないＮ型シリコン基板（Ｎｓｕｂ）と、このＮ型シリコン基板上にエピタキシャル成長により形成されたＰ型シリコン層（Ｐ−）３´と、Ｐ型シリコン層３´の表面及びその近傍に形成されたＮ型拡散抵抗（Ｎ）７´と、を備える。また、この半導体装置２００は、Ｐ型シリコン層３´とＮ型拡散抵抗７´とを覆うシリコン酸化膜１１と、このシリコン酸化膜１１に設けられた複数の開口部１３と、これらの開口部１３を埋め込むようにシリコン酸化膜１１上に形成された高電位用電極１５及び低電位用電極１７と、高電位用電極１５及び低電位用電極１７を覆うようにＮ型シリコン基板の上方全体に形成されたシリコン窒化膜１９と、を備える。

この半導体装置２００において、高電位用電極１５及び低電位用電極１７はそれぞれシリコン酸化膜１１上に延設されている。また、このシリコン酸化膜１１上において高電位用電極１５と低電位用電極１７との間には間隙部２１が設けられている。そして、この半導体装置２００では、上記の間隙部２１が、Ｎ型拡散抵抗７´の長さ方向の一方の端部７ａと長さ方向の他方の端部７ｂとの間の中間位置よりも、他方の端部７ｂに近い側に位置する。このような構成であっても、上記の第１実施形態と同様の効果を奏する。

即ち、図６に示す半導体装置２００において、高電位用電極１５による高電位の印加は、低電位用電極１７による低電位の印加と比較して、Ｎ型拡散抵抗７´の表面に電子を蓄積する方向に作用する。一方、低電位用電極１７はシリコン酸化膜１１を介してＮ型拡散抵抗７´に低電位を印加して、その表面を空乏化、反転させる。これにより、Ｎ型拡散抵抗７´ではバイアスに依存した抵抗値の上昇が生じる。

ここで、半導体装置２００の間隙部２１は、両端部７ａ、７ｂの中間位置より低電位側の端部７ｂに近い側に位置する。このため、Ｎ型拡散抵抗７´において、空乏化、反転する領域が減少し、電子を蓄積する領域が増える。これにより、バイアスに依存した抵抗値の変動を低減することが可能となる。

１Ｐ型シリコン基板
３Ｎ型シリコン層
３´ Ｐ型シリコン層
５Ｎ型不純物拡散層（ＮＢＬ）
７ａ一方の端部
７ｂ他方の端部
７Ｐ型不純物拡散層（Ｐ型拡散抵抗）
７´ Ｎ型拡散抵抗
９Ｐ型アイソレーション層
１１シリコン酸化膜
１３開口部
１５高電位用電極
１７低電位用電極
１９シリコン窒化膜
２１スリット
２３中間位置
２５一方の端部７ａの位置
２７他方の端部７ｂの位置
１００、２００半導体装置

Claims

Ｎ型の第１半導体層と、
前記第１半導体層に形成されたＰ型の不純物拡散層と、
前記不純物拡散層上に形成された絶縁膜と、
前記絶縁膜を貫いて前記不純物拡散層の長さ方向の一方の部位に接続され、前記一方の部位に高電位を印加するための高電位用電極と、
前記絶縁膜を貫いて前記不純物拡散層の長さ方向の他方の部位に接続され、前記他方の部位に低電位を印加するための低電位用電極と、を備え、
前記高電位用電極及び前記低電位用電極はそれぞれ前記絶縁膜上に延設されると共に、前記絶縁膜上において前記高電位用電極と前記低電位用電極との間には間隙部が設けられており、
前記間隙部は、前記不純物拡散層の前記一方の部位と前記他方の部位との間の中間位置よりも前記一方の部位に近い側に位置することを特徴とする半導体装置。
前記一方の部位と前記他方の部位との間の長さをＬとし、
前記一方の部位と前記間隙部との間の長さをＬ１としたとき、
前記Ｌ１は前記Ｌの１０％以上、４０％以下の長さであることを特徴とする請求項１に記載の半導体装置。
Ｐ型の第１半導体層と、
前記第１半導体層に形成されたＮ型の不純物拡散層と、
前記不純物拡散層上に形成された絶縁膜と、
前記絶縁膜を貫いて前記不純物拡散層の長さ方向の一方の部位に接続され、前記一方の部位に高電位を印加するための高電位用電極と、
前記絶縁膜を貫いて前記不純物拡散層の長さ方向の他方の部位に接続され、前記他方の部位に低電位を印加するための低電位用電極と、を備え、
前記高電位用電極及び前記低電位用電極はそれぞれ前記絶縁膜上に延設されると共に、前記絶縁膜上において前記高電位用電極と前記低電位用電極との間には間隙部が設けられており、
前記間隙部は、前記不純物拡散層の前記一方の部位と前記他方の部位との間の中間位置よりも前記他方の部位に近い側に位置することを特徴とする半導体装置。