JP2013041859A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP2013041859A
JP2013041859A JP2011175866A JP2011175866A JP2013041859A JP 2013041859 A JP2013041859 A JP 2013041859A JP 2011175866 A JP2011175866 A JP 2011175866A JP 2011175866 A JP2011175866 A JP 2011175866A JP 2013041859 A JP2013041859 A JP 2013041859A
Authority
JP
Japan
Prior art keywords
wiring board
circuit
hole
ground circuit
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011175866A
Other languages
English (en)
Inventor
Nobunori Sano
宜紀 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011175866A priority Critical patent/JP2013041859A/ja
Publication of JP2013041859A publication Critical patent/JP2013041859A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】貫通配線を効率的に形成できる貫通配線基板の製造方法の提供。
【解決手段】絶縁基板11の一方の面11aにグランド回路21又は電源回路を備え、グランド回路21又は電源回路に接続される層間導通のためのビア31を複数有する配線基板11αを少なくとも一つ以上備えた多層配線基板1であって、ビア31の少なくとも一つにおいて、当該ビア31を構成する導電性ペーストとグランド回路21又は電源回路との接続部に、グランド回路21又は電源回路をなす導体膜を貫く小穴が設けられ、前記小穴の内部に前記導電性ペーストが充填されていることを特徴とする多層配線基板1。
【選択図】図1

Description

本発明は、電子機器等に使用される多層配線基板及びその製造方法に関する。詳細には、層間導通用ビアの導体として導電性ペーストを用いた多層配線基板に関する。
従来、導電性ペーストを用いて多層配線基板の層間を電気的に接続する多層プリント配線基板が知られている(特許文献1)。例えば図7に示す多層プリント配線基板100には、ポリイミドフィルムなどの絶縁樹脂層(絶縁基板)101に銅膜が貼り合わされてなる銅張積層板(CCL)に、サブトラクティブ工法などによって、銅回路102を形成したプリント基板が一般に用いられている。このプリント基板を多層化するために、銅回路102に接続された貫通孔を当該プリント基板内に形成し、導電性ペーストを充填することによって層間を電気的に接続するためのビア103を設けて積層用基板とし、複数の積層用基板の間に接着層104を介して積層し、一括積層法によって多層配線基板とする。
特開2009−158707号公報
従来の多層プリント配線基板では、銅膜からなるグランド回路及び電源回路が、信号配線よりも多頻度で絶縁基板から剥離してしまう問題がある。剥離が生じると、導電性ペーストからなるビアによる層間の電気的接続が破断する不良が発生してしまう。また、多層プリント配線基板は多層化されているため、層内で起きた剥離の検出は困難であり、多層プリント配線基板の長期使用における信頼性を損なう恐れがある。
本発明者が鋭意検討したところ、グランド回路及び電源回路は、信号配線と比べて大面積の銅膜で構成されているため、リフロー時などに発生する水分が銅膜と絶縁基板との間に閉じ込められて剥離を起こす原因となることをつきとめた。一方、信号配線は、グランド回路及び電源回路と比べて、横幅の狭い小面積の銅膜からなるため、水分が逃げ易く、比較的剥離が起こり難いことがわかった。
本発明は、上記事情に鑑みてなされたものであって、グランド回路及び電源回路が絶縁基板から剥離する恐れが低減された多層配線基板及びその製造方法の提供を課題とする。
本発明の請求項1に記載の多層配線基板は、絶縁基板の一方の面にグランド回路又は電源回路を備え、前記グランド回路又は電源回路に接続される層間導通のためのビアを複数有する配線基板を少なくとも一つ以上備えた多層配線基板であって、前記ビアの少なくとも一つにおいて、当該ビアを構成する導電性ペーストと前記グランド回路又は電源回路との接続部に、前記グランド回路又は電源回路をなす導体膜を貫く小穴が設けられ、前記小穴の内部に前記導電性ペーストが充填されていることを特徴とする。
本発明の請求項2に記載の多層配線基板は、請求項1において、前記小穴を備えるビアは、グランド回路又は電源回路内に、1.5〜9.0個/mm存在することを特徴とする。
本発明の請求項3に記載の多層配線基板は、請求項1又は2において、前記配線基板には、信号回路と前記信号回路に接続された有底のビアを備えていることを特徴とする。
本発明の請求項4に記載の多層配線基板の製造方法は、絶縁基板の一方の面にグランド回路又は電源回路をなす導体膜が配された基材を準備し、前記絶縁基板の他方の面に接着層及びマスク層をこの順で形成するマスク層形成工程と、前記マスク層側から、前記一方の面に配された前記導体膜を露出するように、前記マスク層、前記接着層及び前記絶縁基板を掘り下げて、貫通孔を形成する貫通孔形成工程と、前記貫通孔の底部に露出した前記導体膜の露出面の一部のみを穿孔して、小穴を開ける小穴形成工程と、前記貫通孔及び小穴の内部に導電性ペーストを充填する充填工程と、前記マスク層を除去するマスク層除去工程と、を含む一連の工程によって積層用基板を得て、前記積層用基板を複数重ねて加熱及び加圧することにより一括積層することを特徴とする。
本発明の多層配線基板によれば、グランド回路又は電源回路に接続されたビアのうち、小穴を有するビア(一型ビア)において、製造工程における加熱及び加圧による一括積層又は半田ペーストのリフロー時等に発生した水分(水蒸気)、液体及び揮発性ガス等の流体が、小穴を通して脱出できるので、絶縁基板とグランド回路又は電源回路との間に前記流体が閉じ込められ難くなる。この結果、グランド回路又は電源回路が絶縁基板から剥離する恐れを低減でき、多層配線基板の長期使用における信頼性を向上できる。
本発明の多層配線基板の製造方法によれば、製造工程における加熱及び加圧による一括積層又は半田ペーストのリフロー時に、グランド回路又は電源回路を剥離させてしまう恐れが低減でき、歩留まり良く多層配線基板を製造できる。
本発明の多層配線基板の第一実施形態の断面を示す模式図である。 本発明の多層配線基板の第一実施形態において、第一層の絶縁基板に配された一型ビアの断面を示す模式図である。 本発明の多層配線基板の第一実施形態において、第一層の絶縁基板に配された二型ビアの断面を示す模式図である。 本発明の多層配線基板の第一実施形態において、第二層の絶縁基板に配された一型ビアの断面を示す模式図である。 本発明の多層配線基板の第一実施形態において、第三層の絶縁基板に配された二型ビアの断面を示す模式図である。 本発明の多層配線基板の第一実施形態の製造方法の一例を示す模式的な断面図である。 従来の多層配線基板の断面を示す模式図である。
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
<<多層配線基板>>
本発明にかかる多層配線基板の第一実施形態の模式的な断面を図1に示す。当該多層配線基板1は、絶縁基板11の一方の面11aにグランド回路21又は電源回路を備え、グランド回路21又は電源回路に接続される層間導通のためのビア31を複数有する配線基板11αを少なくとも一つ以上備えた多層配線基板1であって、ビア31の少なくとも一つにおいて、当該ビア31を構成する導電性ペーストとグランド回路21又は電源回路との接続部に、グランド回路21又は電源回路をなす導体膜を貫く小穴が設けられ、前記小穴の内部に前記導電性ペーストが充填されているものである。
多層配線基板1は、第一層の配線基板11α、第二層の配線基板12α、第三層の配線基板13α、第四層の配線基板14α、第五層の配線基板15α、及び第六層の配線基板16αが各々の接着層を介して積層されている。各配線基板は、絶縁基板11〜16の一方の面に導体膜からなるグランド回路、電源回路又は信号配線が形成されている。第六層の配線基板16αにおいては、一方の面だけでなく、他方の面にも導体膜からなる回路又は配線が形成されている。
多層配線基板1には、層間の導通をとるビアが二種類存在する。以下では、貫通孔内の導電性ペーストが導体膜に接続する接続部に前記小穴が有るビアを「一型ビア」と呼び、接続部の導体膜に前記小穴が無いビアを「二型ビア」と呼ぶ。多層配線基板1において、一型ビアは、絶縁基板の一方の面に形成されたグランド回路又は電源回路に接続され、当該グランド回路又は電源回路と、当該絶縁基板の他方の面側に積層された別の絶縁基板の一方の面に形成されたグランド回路、電源回路若しくは信号配線と、を電気的に接続している。また、多層配線基板1において、二型ビアは、絶縁基板の一方の面に形成された信号配線に接続され、当該信号配線と、当該絶縁基板の他方の面側に積層された別の絶縁基板の一方の面に形成された信号配線、グランド回路若しくは電源回路と、を電気的に接続している。
以下、絶縁基板の一方の面に「グランド回路」が形成されている場合を説明するが、「グランド回路」を「電源回路」と読み換えた場合も、本発明の効果は同様に奏される。
多層配線基板1において、第一層の配線基板11αを構成する絶縁基板11の一方の面11aには、グランド回路21及び信号配線51が形成されている。図1の断面において、グランド回路21には、当該絶縁基板の他方の面側から3個の一型ビア31が接続されている。
一型ビア31は、第一層の配線基板11αを構成する絶縁基板11の一方の面11aに配されたグランド回路21と、第二層の配線基板12αを構成する絶縁基板12の一方の面12aに配されたグランド回路22とを電気的に接続している(図2)。
一型ビア31は、絶縁基板11の一方の面11aから他方の面11bに亘って貫通する貫通孔4の内部に、導電性ペースト6が充填されてなる。貫通孔4が一方の面11aに開口する領域において、該開口をグランド回路21をなす導体膜21が覆っており、グランド回路21と貫通孔4内の導電性ペースト6とが接触して電気的に接続をとっている。この領域を接続部Sと呼ぶ。接続部Sにおいて、グランド回路21をなす導体膜21を貫く小穴5が設けられ、小穴5の内部にも導電性ペースト6が充填されている。小穴5の開口面積及び開口径は、貫通孔4の一方の面における開口面積及び開口径よりも小さい。
二型ビア52は、第一層の配線基板11αを構成する絶縁基板11の一方の面11aに配された信号配線51と、第二層の配線基板12αを構成する絶縁基板12の一方の面12aに配された信号配線53とを電気的に接続している(図3)。
二型ビア52は、絶縁基板11の一方の面11aから他方の面11bに亘って貫通する貫通孔4の内部に、導電性ペースト6が充填されてなる。貫通孔4が一方の面11aに開口する領域において、該開口を信号配線51をなす導体膜51が覆っており、信号配線51と貫通孔4内の導電性ペースト6とが接触して電気的に接続をとっている。この領域を接続部Vと呼ぶ。接続部Vにおいて、信号配線51は、貫通孔4が一方の面11aに開口する領域を完全に覆って蓋をしている。
絶縁基板11の一方の面11aにおいて、一型ビア31が接続しているグランド回路21の占める面積は、二型ビア52が接続している信号配線51の占める面積よりも広い。
言い換えると、信号配線の場合、パッドに該当する部分の面積が最も広い場合が多く、例えばΦ500μm以下の面積となるが、グランド回路の場合には、通常その5倍以上の面積を有する。このようなグランド回路21の例として、いわゆる「ベタグランド(ベタGND)」が挙げられる。
また、グランド回路21をなす導体膜21が絶縁基板11の一方の面11aを占める面積は、1個の小穴5が占める面積の1000倍以上となることが通常である。
グランド回路21は、信号配線51よりも幅広の導体膜からなるため、グランド回路21と絶縁基板11の一方の面11aとの間の接着性に問題が生じると、グランド回路21が一方の面11aから剥離する恐れがある。このような問題が起こる原因として、両者の接着面に水分(水蒸気)、液体若しくは揮発性ガス等の流体が入り込む又は発生することが挙げられる。例えば多層配線基板の製造時における加圧・加熱による一括積層の際、前記流体が接着面に発生することがある。
本発明の多層配線基板においては、前記流体が前記接着面に発生したとしても、グランド回路21に一型ビア31が接続されているため、前記流体が小穴5から脱出できるので、グランド回路21が剥離してしまうことを防止できる。この場合、小穴5がガス抜き穴(流体が抜ける穴)として機能している。さらに、別のメカニズムとして、小穴5内に充填されている導電性ペースト6が、グランド回路21をなす導体膜21のに食い込んで、引っかかるアンカーとして機能している。当該アンカーは、導体膜21を剥離させる力に対して、物理的な構造によって対抗している。一型ビアは、少なくともこれら二つのメカニズムによって、グランド回路21が剥離することを防止している。
一方、信号配線51は幅広の導体膜ではないので、仮に前記流体が接着面に生じたとしても、導体膜の端から当該流体が容易に脱出できるため、信号配線51が絶縁基板11から剥離してしまうことは殆んど無い。
前記二つのメカニズムをより確実に機能させるため、一方の面11aと平行な平面視において、小穴5の面積は、貫通孔4の接続部Sの全面積の1〜80%が好ましく、5〜70%がより好ましく、10〜60%が更に好ましい。
上記範囲の下限値以上であることにより、前記ガス抜きの機能がより確実に働く。
上記範囲の上限値以下であることにより、前記アンカーの機能がより確実に働く。
具体的には、例えば小穴5及び貫通孔4が略円筒形である場合、小穴5の直径が20μm〜40μm、且つ貫通孔4の接続部Sの直径(貫通孔4の孔径)が80μm〜120μmという構成が挙げられる。
接続部Sにおいて、小穴5が設けられる位置は特に制限されず、図2に示すように接続部Sの中央部であってもよいし、接続部Sの周縁部であっても良い。前記ガス抜きの機能及びアンカーの機能をバランス良く、より一層確実に働かせる観点から、小穴5は接続部Sの中央部に設けられることが好ましい。
また、接続部Sに設けられる小穴5の数も特に制限されず、通常1〜3個が好ましい。多数の小穴5を設けると、接続部Sの構造的強度が脆弱となって、接続の信頼性が落ちる恐れがある。これを防ぐために、小穴5の数は、1個又は2個がより好ましく、1個が更に好ましい。
また、小穴5の形状は特に制限されず、例えば、略円、楕円、矩形、多角形等の形で開口するものが挙げられる。貫通孔4の形状も特に制限されず、公知の貫通配線基板における貫通孔と同様の形状が適用できる。
以上では、第一層の絶縁基板11に設けられた一型ビア31について説明した。
次に、第二層以降の絶縁基板に設けられた一型ビアについて説明する。
多層配線基板1において、第二層の配線基板12αを構成する絶縁基板12の一方の面12aには、グランド回路22及び信号配線52が形成されている。図1の断面において、グランド回路22には、当該絶縁基板の他方の面側から3個の一型ビア32が接続されている。
第二層の一型ビア32は、第二層の配線基板12αを構成する絶縁基板12の一方の面12aに配されたグランド回路22と、第三層の配線基板13αを構成する絶縁基板13の一方の面13aに配されたグランド回路23とを電気的に接続している(図4)。
第二層の一型ビア32は、絶縁基板12の一方の面12aから他方の面12bに亘って貫通する貫通孔4の内部に、導電性ペースト6が充填されてなる。貫通孔4が一方の面12aに開口する領域において、該開口をグランド回路22をなす導体膜22が覆っており、グランド回路22と貫通孔4内の導電性ペースト6とが接触して電気的に接続をとっている。この領域を接続部Sと呼ぶ。接続部Sにおいて、グランド回路22をなす導体膜22を貫く小穴5が設けられ、小穴5の内部にも導電性ペースト6が充填されている。小穴5の開口面積及び開口径は、貫通孔4の一方の面における開口面積及び開口径よりも小さい。
さらに、小穴5に充填された導電性ペースト6の上端部は、接着層41に接着している。通常、導電性ペースト6には樹脂成分が含有されているため、接着層41を構成する樹脂成分との接着性が優れる。この結果、第二層の一型ビア32が存在することによって、第二層のグランド回路22をなす導体膜22に対する接着層41の接着性が向上するので、第二層のグランド回路22の剥離を更に確実に防止できる。
前記アンカーの機能は、第二層の一型ビア32と第二層のグランド回路22との相互作用によって働くものである。ここで述べた接着性の向上は、第二層の一型ビア32と接着層41との相互作用によって奏されるものである。
この接着性の向上の機能を一層高める観点から、一方の面12aと平行な平面視において、第二層の一型ビア32の小穴5の面積、すなわち小穴5に充填された導電性ペースト6と接着層41との接着面積は、貫通孔4の接続部Sの全面積の5〜90%が好ましく、10〜80%がより好ましく、20〜70%が更に好ましい。
上記範囲の下限値以上であることにより、前記接着性の向上の機能を一層高められる。
上記範囲の上限値以下であることにより、前記アンカーの機能がより確実に働く。
上記好適な範囲及び上記効果は、第二層以降における一型ビアの全てに当てはまる。。
本発明の多層配線基板において、グランド回路又は電源回路内に設ける一型ビアの個数としては、1.5〜9.0個/mm存在することが好ましく、2.5〜5.0個/mm存在することがより好ましく、2.5〜3.5個/mm存在することが更に好ましい。
上記範囲の下限値以上であると、前記ガス抜きの機能、前記アンカーの機能及び前記接着性を向上する機能がより確実に働く。
上記範囲の上限値以下であると、小穴5が多数貫通することによってグランド回路21のグランドとしての機能が妨げられることを防げる。
第三層の二型ビア55は、第三層の配線基板13αを構成する絶縁基板13の一方の面13aに配された信号配線54と、第四層の配線基板14αを構成する絶縁基板14の一方の面14aに配された信号配線56とを電気的に接続している(図5)。
第三層の二型ビア55は、絶縁基板13の一方の面13aから他方の面13bに亘って貫通する貫通孔4の内部に、導電性ペースト6が充填されてなる。貫通孔4が一方の面13aに開口する領域において、該開口を信号配線54をなす導体膜54が覆っており、信号配線54と貫通孔4内の導電性ペースト6の上端部とが接触して電気的に接続をとっている。この領域を接続部Vと呼ぶ。接続部Vにおいて、信号配線54は、貫通孔4が一方の面13aに開口する領域を完全に覆って蓋をしている。
さらに、導電性ペースト6の下端部は、貫通孔4が他方の面13bに開口する位置よりも更に下方へ延設されて、信号配線56をなす導体膜56に達している。ここで、導電ペースト6の下端部が下方へ延設された厚さは、接着層43の厚さに等しい。この構成によって、第三層の二型ビア55は、いわゆる有底のビア(有底ビア)となっている。有底ビアであることによって、信号配線54及び信号配線56と二型ビア55との接続信頼性が向上するので好ましい。なお、前述の第一層の二型ビア52、第一層の一型ビア31及び第二層の一型ビア32も、同様の有底ビアとなっている。
<<多層配線基板の製造方法>>
本発明にかかる多層配線基板1の製造方法の第一実施形態を説明する。
まず、ポリイミド等の樹脂からなる絶縁基板11の一方の面11aにグランド回路21又は電源回路をなす導体膜21、及び信号配線51をなす導体膜51が配された基材11βを準備する(図6(a))。
基材11βは、多層配線基板1における配線基板11αに対応する。基材11βを準備するのと同様に、多層配線基板1における配線基板12α〜16αに対応する基材12β〜16βを準備する。各基材としては、例えば前述のサブトラクティブ工法等によって得られる公知のプリント配線基板を適用できる。
前記樹脂からなる絶縁基板の厚さは特に制限されず、例えば10μm〜50μmとすればよい。
本明細書及び特許請求の範囲において、「基板」とは、必ずしも「変形しないリジッドな板」だけを意味するものではなく、「柔軟に変形するフィルム」も含むものである。
準備した基材11βの他方の面11bに接着層41を塗工し、その上にポリイミド等の樹脂からなるマスク層Mを形成する(図6(b),(c))。
接着層41の厚さは特に制限されず、例えば10μm〜40μmとすればよい。
マスク層Mの厚さは特に制限されず、例えば10μm〜40μmとすればよい。
続いて、他方の面11bからレーザー光を照射する方法や、銅箔をマスクとするケミカルエッチング又はドライエッチングなどの公知の方法により、接着層41及びマスク層Mを局所的に掘り下げて除去し、所定の位置に貫通孔4を形成する。この際、貫通孔4の底部には、導体膜21及び導体膜51を露出させる(図6(d))。
貫通孔4の孔径は特に制限されず、例えば80μm〜120μmとすればよい。
次に、貫通孔4の底部に露出した導体膜21及び導体膜51のうち、グランド回路21又は電源回路を構成する導体膜21について、その露出面の一部のみを穿孔して、小穴5を開ける(図6(e))。
小穴5を穿孔する方法としては、絶縁基板11の一方の面11aにグランド回路21又は電源回路をなす導体膜21を形成する際に、同時にパターンニングして所定位置に小穴5を形成する、又は導体膜21を形成した後に、エッチング等の方法で所定位置に穿孔する方法が好ましい。予め小穴5を穿孔した位置に、上記のように貫通孔4を形成すれば、導体膜21が貫通孔4を覆う面の一部に、予め穿孔した小穴5を配することができる。また、別の方法として、貫通孔4の底面(接続部)に露出した導体膜21に、貫通孔4よりも細い径の針を刺したり、導体膜21を貫通し得るレーザーを極細のビーム径で照射することによって穿孔しても良い。
小穴5の穴径は特に制限されず、例えば貫通孔4の孔径の1/3程度とすればよく、具体的には、例えば25μm〜40μmとすればよい。
続いて、貫通孔4及び小穴5の内部に、導電性ペーストを充填する(図6(f))。
導電性ペーストを貫通孔4及び小穴5の内部に充填する方法としては、スクリーン印刷で使用するようなスキージプレートを使用して、マスク層Mの側から銀ペースト等の導電性ペーストをスクイジングによって、貫通孔4及び小穴5の全てに穴埋め充填する方法が挙げられる。
次に、マスク層Mを剥離させる。この結果、得られた積層用基板11α(配線基板11α)の他方の面11b側に、マスク層Mの厚さに相当する厚さ分だけ、導電性ペースト6が突出している(図6(g))。
配線基板11αに対応する積層用基板11αを得た様に、配線基板12α〜16αに対応する積層用基板12α〜16αを得る。次に、各積層用基板をX線等によって透視しつつ位置合わせして重ね(図6(h))、一括積層法で加圧及び加熱することによって、図1に示す多層配線基板1が得られる。
前記一括積層法は、真空キュアプレス機又はキュアプレス機を用いて、基板を1〜5Mpaに加圧し、150〜250℃に加熱して、30分〜2時間保持することによって行うことができる。
本発明に係る多層配線基板は、電子デバイス等の製造に広く利用することができる。
1…多層配線基板、4…貫通孔、5…小穴、6…導電性ペースト、S,V…接続部、11〜16…絶縁基板、11α〜16α…配線基板、11β…基材、21〜23…グランド回路、31〜33…ビア(第一ビア)、41〜43…接着層、51,53,54,56,58…信号配線、52,55…第二ビア、M…マスク層、100…従来の多層配線基板、101…絶縁基板、102…グランド回路、103…ビア(第二ビア)、104…接着層

Claims (4)

  1. 絶縁基板の一方の面にグランド回路又は電源回路を備え、前記グランド回路又は電源回路に接続される層間導通のためのビアを複数有する配線基板を少なくとも一つ以上備えた多層配線基板であって、
    前記ビアの少なくとも一つにおいて、当該ビアを構成する導電性ペーストと前記グランド回路又は電源回路との接続部に、前記グランド回路又は電源回路をなす導体膜を貫く小穴が設けられ、前記小穴の内部に前記導電性ペーストが充填されていることを特徴とする多層配線基板。
  2. 前記小穴を備えるビアは、グランド回路又は電源回路内に、1.5〜9.0個/mm存在することを特徴とする請求項1記載の多層配線基板。
  3. 前記配線基板には、信号回路と前記信号回路に接続された有底のビアを備えていることを特徴とする請求項1又は2記載の多層配線基板。
  4. 絶縁基板の一方の面にグランド回路又は電源回路をなす導体膜が配された基材を準備し、
    前記絶縁基板の他方の面に接着層及びマスク層をこの順で形成するマスク層形成工程と、
    前記マスク層側から、前記一方の面に配された前記導体膜を露出するように、前記マスク層、前記接着層及び前記絶縁基板を掘り下げて、貫通孔を形成する貫通孔形成工程と、
    前記貫通孔の底部に露出した前記導体膜の露出面の一部のみを穿孔して、小穴を開ける小穴形成工程と、
    前記貫通孔及び小穴の内部に導電性ペーストを充填する充填工程と、
    前記マスク層を除去するマスク層除去工程と、
    を含む一連の工程によって積層用基板を得て、
    前記積層用基板を複数重ねて加熱及び加圧することにより一括積層することを特徴とする多層配線基板の製造方法。
JP2011175866A 2011-08-11 2011-08-11 多層配線基板及びその製造方法 Withdrawn JP2013041859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011175866A JP2013041859A (ja) 2011-08-11 2011-08-11 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011175866A JP2013041859A (ja) 2011-08-11 2011-08-11 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013041859A true JP2013041859A (ja) 2013-02-28

Family

ID=47890030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011175866A Withdrawn JP2013041859A (ja) 2011-08-11 2011-08-11 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013041859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018181953A (ja) * 2017-04-06 2018-11-15 大日本印刷株式会社 貫通電極基板の製造方法及び貫通電極基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018181953A (ja) * 2017-04-06 2018-11-15 大日本印刷株式会社 貫通電極基板の製造方法及び貫通電極基板

Similar Documents

Publication Publication Date Title
JP4378511B2 (ja) 電子部品内蔵配線基板
JP5095952B2 (ja) 多層配線基板及びその製造方法
JP5406322B2 (ja) 電子部品内蔵多層配線基板及びその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP4593599B2 (ja) 電子部品内蔵配線基板の製造方法
JP2013041859A (ja) 多層配線基板及びその製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法
JP6998744B2 (ja) 部品内蔵基板
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
JP4978709B2 (ja) 電子部品内蔵配線基板
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法
JP5561683B2 (ja) 部品内蔵基板
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
US11910540B2 (en) Circuit board with solder mask on internal copper pad
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP5761405B2 (ja) 電子部品内蔵配線基板
JP5949978B2 (ja) 電子部品内蔵配線基板
JP2012109615A (ja) 電子部品内蔵配線基板
JP2013247239A (ja) 多層配線基板
JP5920716B2 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104