JP2013030178A - 通信装置及びその制御方法、並びに、コンピュータプログラム - Google Patents
通信装置及びその制御方法、並びに、コンピュータプログラム Download PDFInfo
- Publication number
- JP2013030178A JP2013030178A JP2012203535A JP2012203535A JP2013030178A JP 2013030178 A JP2013030178 A JP 2013030178A JP 2012203535 A JP2012203535 A JP 2012203535A JP 2012203535 A JP2012203535 A JP 2012203535A JP 2013030178 A JP2013030178 A JP 2013030178A
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- subsystem
- saving mode
- sdram
- normal mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【解決手段】第1のプロセッサと、第2のプロセッサと、前記第1のプロセッサと前記第2のプロセッサとがアクセスする第1のメモリと、前記第2のプロセッサがアクセスする第2のメモリとを有し、前記第2のプロセッサは、前記第1のプロセッサからの指示に従って前記第1のメモリから前記第2のメモリにアクセス先を切替えると共に、省電力状態に移行する。
【選択図】 図1
Description
第1のプロセッサと、
第2のプロセッサと、
前記第1のプロセッサと前記第2のプロセッサとがアクセスする第1のメモリと、
前記第2のプロセッサがアクセスする第2のメモリとを有し、
前記第2のプロセッサは、前記第1のプロセッサからの指示に従って前記第1のメモリから前記第2のメモリにアクセス先を切替えると共に、省電力状態に移行することを特徴とする。
本発明の実施形態1における情報処理システムの構成図を図1に示す。図1において、情報処理システム101はメインシステム102、サブシステム103、SDRAM104、CPU間通信レジスタ105、ROM106、SRAM107、SRAM108から構成される。
メインシステム102は通常モード移行要求を受信すると、ステップS502においてSDRAM104を通常状態にする。SDRAM104を通常状態にすることにより、SDRAM104へ記憶されたデータへのアクセスが可能となる。
本発明の実施形態2のシステム構成図は、実施形態1と同様に図1で示される。実施形態2と実施形態1の異なる点は、通常モードから省電力モードに移行する際のサブシステム103の処理、および省電力モードから通常モードに移行する際のサブシステム103の処理である。メインシステム102とサブシステム103とのやりとりのシーケンス、およびメインシステム102の処理については実施形態1と同じである。
ステップステップS902でキャッシュのフラッシュを行い、フラッシュ完了まで十分に待つ。これにより、SDRAM104へのアクセスを停止することができる。SDRAM104へのアクセスを停止できると、ステップステップS903においてメインシステムに省電力モード移行完了を通知する。
復帰タスクの処理、ステップS1001からステップS1005の処理は、実施形態1におけるステップS705からステップS709と同じである。ステップS1005までの処理を行い、復帰タスクはその処理を終え、他のタスクが実行されることによって、通常モード用のプログラムを再開する。これにより情報処理システム101は通常モードへの復帰を完了する。
本発明の目的は、前述した機能を実現するコンピュータプログラムのコードを記録した記憶媒体を、システムに供給し、そのシステムがコンピュータプログラムのコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたコンピュータプログラムのコード自体が前述した実施形態の機能を実現し、そのコンピュータプログラムのコードを記憶した記憶媒体は本発明を構成する。また、そのプログラムのコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した機能が実現される場合も含まれる。
102 メインシステム
103 サブシステム
104 SDRAM
105 CPU間通信レジスタ
106 ROM
107 SRAM
108 SRAM
109 メインCPU
110 サブCPU
111 通信部
112 ネットワーク
第1のプロセッサを有する第1のシステムと、
第2のプロセッサを有する第2のシステムと、
前記第1のシステムと前記第2のシステムとがアクセスする第1のメモリと、
前記第2のシステムがアクセスする第2のメモリと
を有し、
前記第2のシステムは、前記第1のシステムからの指示に従って前記第1のメモリから前記第2のメモリにアクセス先を切替えると共に、省電力状態に移行することを特徴とする。
Claims (1)
- 第1のプロセッサと、
第2のプロセッサと、
前記第1のプロセッサと前記第2のプロセッサとがアクセスする第1のメモリと、
前記第2のプロセッサがアクセスする第2のメモリとを有し、
前記第2のプロセッサは、前記第1のプロセッサからの指示に従って前記第1のメモリから前記第2のメモリにアクセス先を切替えると共に、省電力状態に移行する
ことを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012203535A JP5705185B2 (ja) | 2012-09-14 | 2012-09-14 | 通信装置及びその制御方法、並びに、コンピュータプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012203535A JP5705185B2 (ja) | 2012-09-14 | 2012-09-14 | 通信装置及びその制御方法、並びに、コンピュータプログラム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008249133A Division JP5094666B2 (ja) | 2008-09-26 | 2008-09-26 | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013030178A true JP2013030178A (ja) | 2013-02-07 |
JP5705185B2 JP5705185B2 (ja) | 2015-04-22 |
Family
ID=47787098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012203535A Active JP5705185B2 (ja) | 2012-09-14 | 2012-09-14 | 通信装置及びその制御方法、並びに、コンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5705185B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111670432A (zh) * | 2017-12-22 | 2020-09-15 | 北欧半导体公司 | 处理器间通信 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000105639A (ja) * | 1998-09-29 | 2000-04-11 | Sony Corp | 省電力化回路 |
JP2005045301A (ja) * | 2003-07-22 | 2005-02-17 | Ricoh Co Ltd | 画像処理装置 |
JP2005142981A (ja) * | 2003-11-10 | 2005-06-02 | Nec Corp | 複数cpu構成の通信機能付き携帯端末およびその制御方法 |
JP2005157620A (ja) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2005295532A (ja) * | 2004-03-12 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 無線通信端末装置及び無線通信機能制御方法 |
JP2005346672A (ja) * | 2004-06-07 | 2005-12-15 | Canon Inc | メモリ制御方法、メモリ制御システム、プログラム及び記憶媒体 |
JP2005353090A (ja) * | 2004-06-10 | 2005-12-22 | Marvell World Trade Ltd | 主及び補助プロセッサを備えた低電力コンピュータ |
JP2006221381A (ja) * | 2005-02-09 | 2006-08-24 | Sharp Corp | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 |
JP2006259906A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 通信制御装置、通信制御システム、省電力制御方法、省電力制御プログラム、および該プログラムを記録した記録媒体 |
JP2006308934A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 電子機器及びプロジェクタ |
JP2007115120A (ja) * | 2005-10-21 | 2007-05-10 | Konica Minolta Business Technologies Inc | 情報処理装置およびファイルコントローラ |
WO2007091533A1 (ja) * | 2006-02-08 | 2007-08-16 | Nec Corporation | 携帯通信端末、及び通信方法 |
JP2007214898A (ja) * | 2006-02-09 | 2007-08-23 | Nec Corp | 省電力機能を備えた無線通信端末 |
-
2012
- 2012-09-14 JP JP2012203535A patent/JP5705185B2/ja active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000105639A (ja) * | 1998-09-29 | 2000-04-11 | Sony Corp | 省電力化回路 |
JP2005045301A (ja) * | 2003-07-22 | 2005-02-17 | Ricoh Co Ltd | 画像処理装置 |
JP2005142981A (ja) * | 2003-11-10 | 2005-06-02 | Nec Corp | 複数cpu構成の通信機能付き携帯端末およびその制御方法 |
JP2005157620A (ja) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2005295532A (ja) * | 2004-03-12 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 無線通信端末装置及び無線通信機能制御方法 |
JP2005346672A (ja) * | 2004-06-07 | 2005-12-15 | Canon Inc | メモリ制御方法、メモリ制御システム、プログラム及び記憶媒体 |
JP2005353090A (ja) * | 2004-06-10 | 2005-12-22 | Marvell World Trade Ltd | 主及び補助プロセッサを備えた低電力コンピュータ |
JP2006221381A (ja) * | 2005-02-09 | 2006-08-24 | Sharp Corp | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 |
JP2006259906A (ja) * | 2005-03-15 | 2006-09-28 | Ricoh Co Ltd | 通信制御装置、通信制御システム、省電力制御方法、省電力制御プログラム、および該プログラムを記録した記録媒体 |
JP2006308934A (ja) * | 2005-04-28 | 2006-11-09 | Seiko Epson Corp | 電子機器及びプロジェクタ |
JP2007115120A (ja) * | 2005-10-21 | 2007-05-10 | Konica Minolta Business Technologies Inc | 情報処理装置およびファイルコントローラ |
WO2007091533A1 (ja) * | 2006-02-08 | 2007-08-16 | Nec Corporation | 携帯通信端末、及び通信方法 |
JP2007214898A (ja) * | 2006-02-09 | 2007-08-23 | Nec Corp | 省電力機能を備えた無線通信端末 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111670432A (zh) * | 2017-12-22 | 2020-09-15 | 北欧半导体公司 | 处理器间通信 |
Also Published As
Publication number | Publication date |
---|---|
JP5705185B2 (ja) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5094666B2 (ja) | マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム | |
RU2592415C2 (ru) | Устройство формирования изображения и способ управления им | |
CN101689106B (zh) | 多处理器控制装置、多处理器控制方法以及多处理器控制电路 | |
JP6089349B2 (ja) | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム | |
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
JP5323828B2 (ja) | 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路 | |
US20060085794A1 (en) | Information processing system, information processing method, and program | |
US10671426B2 (en) | Data processing | |
JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
JP2016508647A5 (ja) | ||
JP2007219757A (ja) | 仮想計算機システムを機能させるためのプログラム | |
JP2011150653A (ja) | マルチプロセッサシステム | |
JP2014016782A (ja) | 情報処理装置およびプログラム | |
JP2011095916A (ja) | 電子機器 | |
US20140068166A1 (en) | Memory control technique | |
JP5124430B2 (ja) | 仮想マシンの移行方法、サーバ、及び、プログラム | |
JPWO2011033626A1 (ja) | コンピュータシステム | |
JP5705185B2 (ja) | 通信装置及びその制御方法、並びに、コンピュータプログラム | |
KR20150106144A (ko) | 메모리 스왑 오퍼레이션 제어 방법 및 이를 적용하는 데이터 처리 시스템 | |
JP6380261B2 (ja) | 電子機器および給電制御プログラム | |
JP2011013775A (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2012234564A (ja) | 仮想マシンの移行方法、サーバ、及び、プログラム | |
JP6252799B2 (ja) | 演算処理装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141029 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5705185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |