JP2013021021A - パワーモジュールの製造方法 - Google Patents

パワーモジュールの製造方法 Download PDF

Info

Publication number
JP2013021021A
JP2013021021A JP2011151040A JP2011151040A JP2013021021A JP 2013021021 A JP2013021021 A JP 2013021021A JP 2011151040 A JP2011151040 A JP 2011151040A JP 2011151040 A JP2011151040 A JP 2011151040A JP 2013021021 A JP2013021021 A JP 2013021021A
Authority
JP
Japan
Prior art keywords
silicone gel
power module
insulating substrate
gas
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011151040A
Other languages
English (en)
Other versions
JP5957814B2 (ja
Inventor
Hirosuke Yamashiro
啓輔 山城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011151040A priority Critical patent/JP5957814B2/ja
Publication of JP2013021021A publication Critical patent/JP2013021021A/ja
Application granted granted Critical
Publication of JP5957814B2 publication Critical patent/JP5957814B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】パワーモジュールの絶縁基板とシリコーンゲルとの界面の欠陥形成を抑制し、部分放電や沿面での絶縁破壊電圧など、絶縁耐量を向上させたパワーモジュールの製造方法を提供する。
【解決手段】絶縁基板と、その絶縁基板の上に設けられた導体と、この導体の上に設置された半導体チップと、これら絶縁体、導体、ならびに半導体チップを封止するシリコーンゲルを備えるパワーモジュールにおいて、絶縁基板表面を、減圧状態中でプラズマ処理し、このプラズマ処理した雰囲気内で、大気に曝すことなくシリコーンゲルを注型した後、ガスによりパージし、このパージしたガス雰囲気下でシリコーンゲルを加熱硬化処理する。パージガスが、窒素およびもしくは二酸化炭素およびもしくは六フッ化硫黄であるとが良い。プラズマ処理、シリコーンゲルの注型、ガスパージ、加熱硬化処理を、in situで行なうと良い。
【選択図】図1

Description

本発明は、IGBT(絶縁ゲートバイポーラトランジスタ)やIPM(インテリジェントパワーモジュール)といったパワーモジュールにおいて、封止材にシリコーンゲルを用いる際に、部分放電や絶縁破壊を抑制して、より高い絶縁性を保有させるための、パワーモジュールの製造方法に関する。
パワーモジュール12は、例えば図6に示すように、銅ベース20上に、金属導体21と22とで挟まれた絶縁基板25を備え、絶縁基板25の上側の金属導体21の上に、半導体チップ23を、導電性接合部28を介して複数個載置し、これらの半導体チップ23を、アルミワイヤー24で接続し(ワイヤーボンディング)、金属導体21から銅配線(銅バー)27を引き出し、半導体チップ23、金属導体21、絶縁基板25などを、シリコーンゲル2により封止したものである。なお、29は容器側壁、30は容器底壁である。
さて、IGBTやIPMといったパワーモジュールにおいては、定格運転時での電気的仕様に加え、絶縁性、熱伝導性、パワーサイクルなどに伴う機械的ストレスやEMC(Electro−Magnetic Compatibility:電磁環境両立性。ノイズによる電磁環境の悪化を防止すること)などの様々な要求に対して、バランス良く対応することが要求されている。
とりわけ、高耐圧のパワーモジュールでは、部分放電や沿面放電などを抑制し、高信頼性を確保することが重要であり、そのために、様々な取り組みが行なわれている。例えば、特許文献1には、金属結合層との接合面の特性を向上させ、ボイドなどの間隙を小さくするため、セラミックス基板側に表面凹凸を持たせ、アンカー効果を持たせるように改質している。
また特許文献1と類似した方法として、特許文献2には、ろう付け界面のボイドの発生を抑制するため、窒化珪素基板の表面に、適切な凹凸を持たせる技術が開示されている。
これらの特許文献1ならびに特許文献2に開示された技術は、絶縁基板と導体界面に発生するボイドの制御法に関するものである。この界面に発生するボイドは、部分放電の発生要因となる上、金属導体との界面に一度形成されてしまうと除去できないものであり、そのため、基板作製工程上、重要な対策として取り組まれている。
一方、絶縁破壊に至る部位に着目し、その箇所を中心に対策を施すことによって、高い部分放電および沿面放電耐量を確保する方法も開示されている。
具体的には、最も電界が集中する絶縁基板上の導体端部にコーティングを施すことによって、電界を緩和する方法である。その材質は様々であるが、使用する(コーティングする)材質の誘電率を制御することで、高い絶縁特性を保有するものである(特許文献3、4、5参照)。
これまでに述べた特許文献1〜5に記載された方法は、いずれも基板側における対策であるが、ゲル側の対策も行なわれている。例えば、吸湿急加熱時に発生するゲル内部の欠陥による部分放電の発生を抑制するために、これら吸湿急加熱に強いゲル材が考えられている(特許文献6)。
また、主回路基板と制御基板とが上下に一括して搭載されたパワーモジュールにおいて、ヒートサイクルにおける、ゲル裂けやゲルの剥離などに対する長期の信頼性を向上させるために、主回路基板と制御基板とを、2段構成とする方法も開示されている(特許文献7)。
さらに、液状絶縁物(フロロカーボンや絶縁油)とエポキシ樹脂との2段構成、さらには、この2段構成の間にシリコーンゲルを挟んだ3段構成とすることによって、沿面放電を抑制する方法も考えられている(特許文献8)。
特開2004−196633号公報 特開2010−076948号公報 特開2005−116602号公報 特開2001−044634号公報 特開2000−091472号公報 特開2010−034151号公報 特開平10−270609号公報 特開平10−173098号公報
図7に、図6に示したパワーモジュールの一部拡大図を示す。図7は図6の右端部分の拡大であり、絶縁基板25が、金属導体21と金属導体22に挟まれた端部を示している。
この、絶縁基板25と、シリコーンゲル2と、金属導体21もしくは金属導体22によって形成される3重点26は、電界が最も厳しくなる点である。この界面に欠陥が発生することによって、部分放電および沿面破壊へと進展することになる。
したがって、ここに発生する欠陥を発生前に未然に防ぐことが、絶縁特性を改善する上で重要な課題となる。
この課題を解決するためには、シリコーンゲル2と絶縁基板25との界面に、微小な欠陥が発生しないようにすることと、それに加えて製造上制御不能な微小欠陥であっても、その欠陥内の雰囲気を絶縁性の高い気体で充填することが肝要である。
そこで、本発明によれば、
絶縁基板と、その絶縁基板の上に設けられた導体と、この導体の上に設置された半導体チップと、これら絶縁体、導体、ならびに半導体チップを封止するシリコーンゲルを備えるパワーモジュールにおいて、
絶縁基板表面を、減圧状態中でプラズマ処理し、このプラズマ処理した雰囲気内で、大気に曝すことなくシリコーンゲルを注型した後、ガスによりパージし、このパージしたガス雰囲気下でシリコーンゲルを加熱硬化処理することとする。
本発明の方法では、一連の手順を、in situで行なうことが肝要である。
ここで、パージするガスが、窒素およびもしくは二酸化炭素およびもしくは六フッ化硫黄であることが好ましい。
これらのガスは、ガス単体でも、他の気体と比べて高い絶縁性を有する上、不活性な性質を有するため、パージガスとして適している。
本発明によれば、従来の製造方法で問題となっていた、パワーモジュールの絶縁基板とシリコーンゲルとの界面の欠陥を抑制でき、その結果、部分放電や沿面での絶縁破壊電圧などの、絶縁耐量を大きく向上させることができる。
本発明の実施例で用いる装置構成を示す模式図である。 本発明のプラズマ処理を行なう際の装置構成を示す模式図である。 本発明の真空注型を行なう際の装置構成を示す模式図である。 本発明のガスパージと加熱硬化する際の装置構成を示す模式図である。 従来の真空注型のみを行なう装置構成の模式図である。 パワーモジュールの全体構成を示す断面図である。 図6の一部拡大図である。
図1に本発明で用いる装置の模式図を示す。
図1において、1は、その中で一連の処理を行なう真空チャンバーであり、2は、パワーモジュール12の中に注型されるシリコーンゲルを示す。3は、このシリコーンゲルを注型するための注型用ハンドリング部である。4は、シリコーンゲルを加熱硬化させるための加熱用のヒータであり、5はこのヒータの電源である。6は、真空チャンバー1の内部の真空度を所定のレベルに調節するための真空バルブ(コンダクタンスバルブ)であり、7は、真空ポンプである。
8は、ガスボンベ9からプラズマ処理の際に、ならびにパージ処理の際にガスを導入するためのバルブであり、10は、真空チャンバー1の中にプラズマを立てるためのプラズマ用電源であり、11は、このプラズマ用電源をオン・オフするための電源投入スイッチである。13は放電用のノズルであり、14はプラズマである。
これに対して、従来の装置を参考のために図5に図示する。この図5においては、プラズマを立てるためのプラズマ用電源も、真空チャンバー1内をパージするためのガスも存在しない。存在するのは、真空注型を行なうためのシリコーンゲル2ならびにその加熱装置4と、真空チャンバー1のみである。
以上の図1に示した装置を用いて、本発明が実施される。
[実施例]
本発明においては、課題を解決するための手段の項に記載した一連の処理を施すことによって、図6に示した絶縁基板25の表面側においても、微小なパーティクルや表面のガス吸着層を除去できる上、極性基も導入されるため、絶縁基板25とシリコーンゲル2との密着性が向上する。
プラズマ処理は、処理時間としては、数十秒から10分程度で十分である。プラズマ処理による絶縁特性の向上は、処理時間と投入する電力とに依存するため、その真空装置における最適ポイントを事前に評価した上で処理時間とその時の投入電力とを定め、評価を行なうことが望ましい。
真空条件の例としては、事前に0.1Pa以下を目安に、ロータリーポンプ(真空ポンプ7)で真空引きした後、ボンベ9から上記した窒素およびもしくは二酸化炭素およびもしくは六フッ化硫黄をバルブ8を通して封入し、10Paないし数万Paの雰囲気下でプラズマ処理を行なう。
ガスとしては、上記した窒素およびもしくは二酸化炭素およびもしくは六フッ化硫黄には限られず、空気など、常温で安定で、プラズマ化すると活性になるガスであれば良い。
なお、後に述べる、パージ用の窒素およびもしくは二酸化炭素およびもしくは六フッ化硫黄と同じガスを用いれば、ガスボンベを交換する手間を省略することができる。
次に、実際の処理工程について図2〜図4を用いて説明する。
図2において、ガスボンベ9からバルブ8を介してガスが真空チャンバー1内に導入され、プラズマ用電源10の電源投入スイッチがオンであるので、真空チャンバー1内には、プラズマが立つ。一方真空チャンバー1内は、真空バルブ6を介して真空度が調整されるように真空ポンプ7により吸引されている。この時は、ヒーター用電源5はオフになっている。
このプラズマ処理後に、真空チャンバー1を大気に開放することなく、シリコーンゲル2を注型用ハンドリング部3により真空注型を行なう。これにより、無垢な、図6に示した絶縁基板25の表面にシリコーンゲル2を直接形成でき、界面での欠陥やボイドの発生が抑制できる。さらに、真空注型後は、直接大気に開放することなく、窒素およびまたは二酸化炭素およびまたは六フッ化硫黄ガスでパージする。そして、このガス雰囲気下で加熱・硬化される。加熱・硬化の温度・時間は、シリコーンゲル2の種類にも依存するが、本実施例では、100℃・1時間とした。
真空注型の際の装置の様子を図3に示す。ここではプラズマ電源投入スイッチ11はオフとされ、ヒータ用電源5はオンになっている。パワーモジュール12内には、シリコーンゲル2が真空注型されている。図3において、シリコーンゲル2を注型する際には、必要に応じて、パワーモジュール12を移動させるか、プラズマ装置を移動させて注型を行なう。
シリコーンゲル2の加熱・硬化の際の装置の様子を図4に示す。ここでもプラズマ電源投入スイッチ11はオフであり、ヒータ用電源はオンである。ガスボンベ9からは真空チャンバー1内に、パージガスが導入されている。
以上の方法により、微小に発生したボイド内の雰囲気も、放電しにくいガスにより置換されるため、これによって絶縁性能を向上させることができる。
肝要なことは、一連の処理、すなわち、プラズマ処理、真空注型、ガスパージ、当該雰囲気での加熱硬化処理を、in situで実施していることである。
図2、図3、図4に示したように、一連の処理において、真空チャンバー1が大気に開放されることは無い。
一例として、プラズマ処理を行なったあと、ならびにパージ処理を行なった後の絶縁破壊耐量の変化を表1に示す。
本実施例によれば、プラズマ処理を施す(処理A)ことにより、最大で1.35倍ほど絶縁破壊耐量が向上した。さらに、ガスパージによる効果(処理B)で、さらに1.5倍ほど、絶縁破壊耐量(沿面からの絶縁破壊電圧)が向上した。
微小ボイドの大きさにも依存するが、大気圧で数十μmのボイドであると想定すると、パッシェン曲線のミニマム付近から右側の領域であり、パッシェン曲線に基づく概算から、ガスのリークや置換がなければ、最大で2〜3倍程度の破壊電圧の向上が期待できる。
一例として、pd=1.0×10−4Pa・mmでの放電開始電圧(火花電圧)におけるガス依存性を表2に示す。
表2からすると、空気と窒素では、放電開始電圧は700Vと同程度であるが、二酸化炭素では2倍の1.4kV、六フッ化硫黄では3倍の2kVとなっている。
ここで、窒素については、放電開始電圧(火花電圧)が空気と大きな差異はないものの、部分放電劣化による破壊への進展が遅いことが特長の一つである。つまり、空気に比べると、不活性ガスである窒素が封入されているボイドは5倍からそれ以上の寿命を示す。したがって、放電発生後の劣化を抑制する意味では、窒素を適用することが有効となる。
1 真空チャンバー
2 シリコーンゲル
3 注型用ハンドリング部
4 加熱用ヒータ
5 ヒータ用電源
6 真空バルブ
7 真空ポンプ
8 バルブ
9 ガスボンベ
10 プラズマ用電源
11 電源投入用スイッチ
12 パワーモジュール
13 ノズル
14 プラズマ
20 銅ベース
21 金属導体
22 金属導体
23 半導体チップ
24 アルミワイヤー
25 絶縁基板
26 3重点
27 銅配線
28 導電性接合部
29 容器側壁
30 容器底壁

Claims (3)

  1. 絶縁基板と、その絶縁基板の上に設けられた導体と、この導体の上に設置された半導体チップと、これら絶縁体、導体、ならびに半導体チップを封止するシリコーンゲルを備えるパワーモジュールにおいて、
    絶縁基板表面を、減圧状態中でプラズマ処理し、このプラズマ処理した雰囲気内で、大気に曝すことなくシリコーンゲルを注型した後、ガスによりパージし、このパージしたガス雰囲気下でシリコーンゲルを加熱硬化処理すること、
    を特徴とするパワーモジュールの製造方法。
  2. パージするガスが、窒素およびもしくは二酸化炭素およびもしくは六フッ化硫黄であること、
    を特徴とする請求項1に記載のパワーモジュールの製造方法。
  3. プラズマ処理、シリコーンゲルの注型、ガスパージ、加熱硬化処理を、in situで行なうこと、
    を特徴とする請求項1または請求項2に記載のパワーモジュールの製造方法。
JP2011151040A 2011-07-07 2011-07-07 パワーモジュールの製造方法 Expired - Fee Related JP5957814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011151040A JP5957814B2 (ja) 2011-07-07 2011-07-07 パワーモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011151040A JP5957814B2 (ja) 2011-07-07 2011-07-07 パワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2013021021A true JP2013021021A (ja) 2013-01-31
JP5957814B2 JP5957814B2 (ja) 2016-07-27

Family

ID=47692200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011151040A Expired - Fee Related JP5957814B2 (ja) 2011-07-07 2011-07-07 パワーモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5957814B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073053A (ja) * 2013-10-04 2015-04-16 富士電機株式会社 電気機器の製造方法
CN115138641A (zh) * 2021-08-26 2022-10-04 上海林众电子科技有限公司 一种增强塑胶材料粘结性的处理方法及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JP2000307040A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法
JP2001274321A (ja) * 2000-03-23 2001-10-05 Fuji Electric Co Ltd 高耐圧平形半導体装置
JP2002313825A (ja) * 2001-04-12 2002-10-25 Sony Corp ベアチップ実装方法及びベアチップ処理装置
US20060292881A1 (en) * 2005-06-24 2006-12-28 Nehr Lance T Method of encapsulating an assembly with a low temperature silicone rubber compound
WO2011024820A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 電子装置、および、電子装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
JP2000307040A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 絶縁回路基板の製造方法およびそれを用いた半導体装置の製造方法
JP2001274321A (ja) * 2000-03-23 2001-10-05 Fuji Electric Co Ltd 高耐圧平形半導体装置
JP2002313825A (ja) * 2001-04-12 2002-10-25 Sony Corp ベアチップ実装方法及びベアチップ処理装置
US20060292881A1 (en) * 2005-06-24 2006-12-28 Nehr Lance T Method of encapsulating an assembly with a low temperature silicone rubber compound
WO2011024820A1 (ja) * 2009-08-24 2011-03-03 本田技研工業株式会社 電子装置、および、電子装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073053A (ja) * 2013-10-04 2015-04-16 富士電機株式会社 電気機器の製造方法
CN115138641A (zh) * 2021-08-26 2022-10-04 上海林众电子科技有限公司 一种增强塑胶材料粘结性的处理方法及其应用
CN115138641B (zh) * 2021-08-26 2023-10-24 上海林众电子科技有限公司 一种增强塑胶材料粘结性的处理方法及其应用

Also Published As

Publication number Publication date
JP5957814B2 (ja) 2016-07-27

Similar Documents

Publication Publication Date Title
JP2005322902A (ja) パワー半導体モジュール用の基板を内部電気絶縁するための方法
JP6526229B2 (ja) パワーモジュール
KR20130088889A (ko) 열판 및 그 열판을 이용한 기판 처리 장치
US11942310B2 (en) Active gas generation apparatus
JP4671900B2 (ja) 接合方法および接合装置
JP5328827B2 (ja) パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP5957814B2 (ja) パワーモジュールの製造方法
JP5759744B2 (ja) パワーモジュール及びその製造方法
JP5136569B2 (ja) ゲル注入器およびそれを用いたパワーモジュールの製造方法
RU2199794C2 (ru) Изолирующая печатная плата и мощное полупроводниковое устройство, использующее ее
JP5987297B2 (ja) パワー半導体装置の製造方法
JP2013149819A (ja) 高圧モジュール
WO2018074297A1 (ja) パワー半導体モジュール
JP6101507B2 (ja) 半導体装置の製造方法
JP6150718B2 (ja) 半導体装置およびその製造方法
JP6012321B2 (ja) パワーモジュールの製造方法および製造装置
CN109509744B (zh) 高压功率模块封装结构
JP5826443B1 (ja) 半導体装置及びその製造方法
JP6295581B2 (ja) 電気機器の製造方法
JP2009147062A (ja) 半導体モジュール
JP4381047B2 (ja) 半導体装置
CN111033723B (zh) 功率半导体模块
JP5749071B2 (ja) プラズマ処理装置
JPH11121484A (ja) 半導体装置及びその製造方法と製造装置
JP2023042055A (ja) 半導体装置の製造方法及び大気圧プラズマ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160330

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5957814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees