JP2013004985A - 電子部品及びその製造方法 - Google Patents

Abstract

【課題】拘束層材料と素子層材料の電子特性との相対的な関係を選択することにより、側電極の深さを全体的な電気の影響を最小限に抑える。
【解決手段】電子部品およびその製造方法は、まず、第二電子特性を有する拘束層を第一電子特性を有する素子層に形成する。前記電子部品の特性は、前記第一電子特性によって主に影響される。その後、両方の拘束層及び素子層を焼結温度で焼結する。第一電子特性と第二電子特性との関係を選択することにより、電子部品の特性が安定になる。
【選択図】図３Ａ

Description

関連出願と優先権主張の相互参照
本出願は、台湾知的財産局での２０１１年６月１７日に出願された特許出願第１００１２１３２４号に基づく利益を主張し、当該特許出願の開示は、参照によって本明細書に組み込まれる。

本発明は、電子部品及びその製造方法に関し、特に、拘束層及び素子層を焼結することにより、焼結された素子層の収縮を抑制しながら、拘束層が全体的な電子特性に与える影響を留意する電子部品に関する。

情報と無線通信を組み合わせた市場動向において、人々が電子製品に対し、多機能及び利便性を要求し、電子製品における部品は、よりコンパクトなサイズになる傾向がある。その中にある受動部品から見れば、積層セラミック部品の応用範囲が非常に広い。しかし、コンパクトなサイズを達成しながら、良好な電気特性を維持するために、原材料の性質から改善するだけでなく、プロセスの改善によって優れた電子部品の特性を達成できる。

従来の積層セラミック部品１は、図１に示すようなものである。その製造方法は、積層セラミック層１１を焼結プロセスを経て、積層セラミック層１１の両端に側電極１２を提供することで、積層セラミック部品１が外部回路（図示されない）と接続される。しかし、側電極１２の浸漬（ｄｉｐｐｉｎｇ）等のプロセスにおいて、側電極１２の電極深さｄ１２１の形成を制御しにくいので、電極深さｄ１２１のサイズは、小さくない差が生じやすい。様々な電子部品の特性は、電極間の距離に密接な関係があるため（例えば、抵抗器の抵抗値が電極間の距離に正比例し、平板コンデンサの静電容量が電極間の距離に反比例する）、すべての電子部品の電極深さｄ１２１の差が大きくなると、側電極間の距離も大きくなることを表し、電子部品の歩留りに深刻な影響を与える。

又、図２に示すように、積層セラミック部品を焼結する方法は、積層セラミック生地２１をセラミック基板２４上に焼結する。しかし、高温焼結プロセスにおいて、積層セラミック生地２１とセラミック基板２４との間にいくつかの反応を起こし、電子部品の全体特性に深刻な影響を与える。更に、積層セラミック生地２１を焼結する時、セラミック焼結における緻密化プロセスにより、収縮現象が発生するため、焼結した積層セラミック層１１は、内部の収縮等により、電子部品の全体に不安定性を加える。

したがって、本発明はこのような従来の課題を解決するため、実験と研究を重ねた結果を通じて、得られたものである。

本発明は、拘束層を結合することで焼結収縮を抑制し、且つ拘束層の選択によって全体の電気的差異に対する電極深さの差を最小限に抑えることができる。結果として、すべての電子部品の電気的差異を最小限に減らすことができ、全体的な歩留りを更に高める。

積層セラミック部品の歩留りを高めるために、本発明は、特殊の相対的な電気を有する材料を選択して素子層の収縮を抑制する拘束層とする。本発明では、拘束層材料と素子層材料の電子特性との相対的な関係を選択することにより、側電極の深さを全体的な電気の影響を最小限に抑える。

上述の目的を達成するために、電子部品を提供する。特定電子特性を有する前記電子部品であって、第一電子特性を有する焼結素子層と、第二電子特性を有し、前記焼結素子層と並列される焼結拘束層と、を含み、前記第二電子特性の大きさは、前記電子部品を並列状態にする必要があり、前記特定電子特性が前記第一電子特性によって主に影響される、ことを特徴とする。

上述の目的を達成するために、電子部品を提供する。前記電子部品は、第一電子特性及び第一焼結収縮量を有する素子層と、第二電子特性及び第二焼結収縮量を有し、前記素子層上に位置する拘束層と、を含み、前記電子部品が抵抗器又はインダクタであれば、前記第一電子特性が前記第二電子特性よりも小さくなり、前記電子部品がコンデンサであれば、前記第一電子特性が前記第二電子特性よりも大きくなる、ことを特徴とする。

上述の目的を達成するために、電子部品の製造方法を提供する。前記電子部品の製造方法は、第一電子特性を有する焼結素子層に第二電子特性を有する焼結拘束層を形成する工程と、焼結温度で前記焼結素子層及び前記焼結拘束層を焼結する工程と、を含み、前記電子部品が抵抗器又はインダクタであれば、前記第一電子特性が前記第二電子特性よりも小さくなり、前記電子部品がコンデンサであれば、前記第一電子特性が前記第二電子特性よりも大きくなる、ことを特徴とする。

上述の目的を達成するために、電子部品を提供する。素子の電子特性を有する前記電子部品であって、第一電子特性を有する焼結素子層と、第二電子特性を有する焼結拘束層と、を含み、前記第二電子特性の大きさは、前記素子の電子特性が前記第一電子特性によって主に影響される、ことを特徴とする。

本発明は、拘束層材料と素子層材料の電子特性との相対的な関係を選択することにより、側電極の深さを全体的な電気の影響を最小限に抑える。

従来の積層セラミック部品を示す概略図である。 従来の積層セラミック部品を焼結することを示す概略図である。 本発明の実施形態に係る電子部品を示す概略図である。 本発明の実施形態に係る電子部品における各々の要素の間の電気関係を示す概略図である。 本発明に係る焼結工程における電子部品生地を示す概略図である。 本発明の実施形態に係る電子部品の製造方法を示すフローチャートである。 本発明の実施形態に係る拘束層があるかないかという条件での抵抗が異なる電極深さにおける抵抗値を示す図である。 本発明の実施形態に係る拘束層があるかないかという条件での抵抗の抵抗値を示す図である。

以下のように、本発明を実施例に基づいて詳述するが、あくまでも例示であって、本発明の範囲はこれらの実施形態に限定されない。本発明の範囲は、特許請求の範囲に記載されており、さらに特許請求の範囲の記載と均等な意味及び範囲内での全ての変更を含んでいる。

図３Ａは、本発明の実施形態に係る電子部品３を示す概略図である。電子部品３の全体構成を充分に把握するために、図３Ａの電子部品３は、一部を断面として示す。電子部品３は、素子層３１、側電極３２、第一拘束層３３１及び第二拘束層３３２を含む。全体の電子部品３は特定の電子特性を有し、素子層３１は、第一電子特性を有し、第二拘束層３３２は、第二電子特性を有する。左側電極の深さは、電極深さｄ３２１であり、右側電極と左側電極との間の距離は、電極距離ｄ３２２である。右側電極の深さと左側電極の深さとは異なるが、両者は電極間の距離に影響を与えて、電子部品３の全体の特定電子特性に影響を与える。左右両側の電極深さは、全体の特定電子特性に与える影響が異なっていないため、左側電極の深さだけを代表として説明する。同様に、第一拘束層３３１及び第二拘束層３３２の電子特性は、互いに異なっているが、両者は全体の特定電子特性に与える影響が異なっていないため、第二拘束層３３２の第二電子特性だけを代表として説明する。さらに、電子部品３にある側電極３２の位置を容易に理解するように、側電極３２の厚さは実際よりも大げさに表現する。実際には、側電極３２は、薄膜方法で電子部品３の両端にメッキされる。

側電極３２は外部回路に電気的に接続することに使用するため、素子層３１、第一拘束層３３１及び第二拘束層３３２の共通側の表面に位置し且つ同時に電気的に接続される。従って、本発明の実施形態に係る電子部品３の各々の要素間の電気関係は、図３Ｂのように示される。図３Ｂにおける要素符号は、図３Ａと対応する要素に対し同一の符号が付されている。素子層３１、第一拘束層３３１及び第二拘束層３３２は、並列的に電気的に接続されており、全体の電子部品３の特定電子特性を形成する。

図３Ａと図３Ｂにおいて、第二拘束層３３２は素子層３１上に形成し、側電極３２は全体の電子部品３に対して浸漬メッキ等工程を行って形成する。従って、側電極３２は、周囲から第一拘束層３３１、第二拘束層３３２及び素子層３１の両端を覆う。故に、素子層３１は、その両端だけが側電極３２と接触されるため、電極深さｄ３２１は、素子層３１の電子特性に影響しないが、第一拘束層３３１及び第二拘束層３３２は、それらの両端が側電極３２と接触されるのみならず、それぞれの一部の下面又は上面が側電極３２によって覆われる。従って、電極深さｄ３２１は、第一拘束層３３１及び第二拘束層３３２の電子特性に影響を与える。

従来技術では、素子層３１自体の上面及び下面が側電極によって覆われるため、全体の電気部品を代表する素子層３１の電子特性が受ける電極深さｄ１２１の影響を取り除くことができない。したがって、本発明の実施形態に係る電子部品３は、電極深さｄ３２１による影響を第一拘束層３３１及び第二拘束層３３２に移転し、且つ第一拘束層３３１及び第二拘束層３３２の電気的な大きさに対して材料の選択を行うことにより、全体の電気部品の電子特性が、第一拘束層３３１及び第二拘束層３３２の影響を受けず、素子層３１によって影響される。故に、特定電子特性は、素子層３１の電子特性を制御することだけを留意し、電極深さｄ３２１の影響を無視することができる。

一つの実施形態において、電子部品３は、積層セラミック部品であり、前記積層セラミック部品は、抵抗器として使用されているので、前記特定電子特性、前記第一電子特性及び前記第二電子特性のそれぞれが特定抵抗値、第一抵抗値及び第二抵抗値である。並列状態での特定抵抗値の逆数は、前記第一抵抗値の逆数と前記第二抵抗値の逆数との和に等しいため、前記第二抵抗値は、前記第一抵抗値によって特定抵抗値の大きさが影響されるように、前記第一抵抗値よりも大きい必要がある。好ましくは、前記第二抵抗値は、前記第一抵抗値よりもはるかに大きいため、前記第二抵抗値を無視することができる。

一つの実施形態において、前記積層セラミック部品は、コンデンサとして使用されているので、前記特定電子特性、前記第一電子特性及び前記第二電子特性のそれぞれが特定キャパシタンス、第一キャパシタンス及び第二キャパシタンスである。並列状態での特定キャパシタンスは、前記第一キャパシタンスと前記第二キャパシタンスとの和に等しいため、前記第二キャパシタンスは、前記第一キャパシタンスによって特定キャパシタンスの大きさが影響されるように、前記第一キャパシタンスよりも小さい必要がある。好ましくは、前記第二キャパシタンスは、前記第一キャパシタンスよりもはるかに小さいため、前記第二キャパシタンスを無視することができる。

一つの実施形態において、前記積層セラミック部品は、インダクタとして使用されているので、前記特定電子特性、前記第一電子特性及び前記第二電子特性のそれぞれが特定インダクタンス、第一インダクタンス及び第二インダクタンスである。並列状態でのインダクタンスの計算公式は、並列状態での抵抗値の計算公式に対応するから、前記第一インダクタンスと前記第二インダクタンスとの関係は、前記第一抵抗値と前記第二抵抗値との関係が同じである。

第一拘束層３３１及び第二拘束層３３２の電子特性を選択してその電子特性を無視できるため、電気部品３の特定電子特性が、素子層３１によって主に影響され、電極深さｄ３２１の影響による拘束層３３１、３３２と特定電子特性の大きさとは関係がない。

上記実施形態では、電子部品３は第一拘束層３３１だけを有してもよい。これにより、素子層３１を焼結する時の収縮量を抑制しながら、電極深さｄ３２１が電子部品３の電子特性に対する影響量を減らす。

図４は、本発明に係る焼結工程における電子部品生地４を示す概略図である。電子部品生地４は、素子層生地４１、第一拘束層生地４３１及び第二拘束層生地４３２を有する。第一拘束層生地４３１と第二拘束層生地４３２との間には素子層生地４１がある。電子部品生地４は、第一拘束層生地４３１によって積載基板４４と接触し、積載基板４４を介して加熱炉（図示しない）に配置されることにより、焼結温度で焼結工程が行われる。

焼結した後、素子層生地４１は、図３Ａにおける素子層３１となり、第一拘束層生地４３１及び第二拘束層生地４３２のそれぞれは、図３Ａにおける第一拘束層３３１及び第二拘束層３３２となる。素子層３１は、焼結工程によって拘束層３３１、３３２と共に形成されるため、それぞれは焼結素子層及び焼結拘束層と呼ばれている。

素子層生地４１が前記焼結温度で焼結されることにより形成された素子層３１は、第一収縮量を有し、第二拘束層生地４３２が前記焼結温度で焼結されることにより形成された第二拘束層３３２は、第二収縮量を有する。第一拘束層生地４３１は、焼結された後にも収縮量を有し、その効果は前記第二収縮量と同じであるため、第二拘束層生地４３２及び前記第二収縮量を代表として説明する。

一つの実施形態において、素子層生地４１には、セラミック生地及び電極生地が含まれる。セラミック生地及び電極生地は、焼結された後の収縮量がそれぞれ異なるため、焼結された後の素子層に形成されるセラミック層及び電極層は、異なる収縮量によって電極層に電極が連続していない現象を表す。セラミック層の収縮を抑制するために、セラミック層と電極層の収縮量との間の差を減らし、第二拘束層生地４３２の前記第二収縮量が、素子層生地４１の前記第一収縮量よりも小さくなる必要がある。前記第二収縮量が前記第一収縮量よりも小さくなることで、素子層生地４１における第二拘束層生地４３２と接触する部分は、第二拘束層生地４３２の収縮抑制を受けて接触表面の収縮量を減らす。同様に、比較的外側にある素子層生地４１が受けている抑制効果は比較的内側にある素子層生地４１に伝わって、全体の抑制効果をもたらす。

一つの実施形態において、前記第二収縮量は前記第一収縮量よりも小さいため、素子層生地４１は、収縮プロセスで第二拘束層生地４３２と接触する平面が収縮抑制力を受ける。前記収縮抑制力の効果により、平面全体の微細構造分布がより均一になる。更に、素子層生地４１の内側は収縮抑制力によって影響され、素子層３１全体の微細構造分布がより均一になる。セラミック粒子の電気的特性は、自体粒径の影響を受けて変化するため、均一な微細構造分布は、素子層３１全体の電気的特性をより安定させ、すべての電子部品の電気的特性がより近くなり、より高い歩留りを有する。

一つの実施形態において、素子層３１は第一焼結開始温度を有し、第二拘束層３３２は第二焼結開始温度を有する。前記第一焼結開始温度は、前記第二焼結開始温度よりも低くなってもよい。これにより、第二拘束層生地４３２がまだ収縮していない時に素子層生地４１を焼結して収縮させる。このように、第二拘束層生地４３２がまだ収縮していないため、素子層生地４１の収縮に対する抵抗を強化する。

一つの実施形態において、第一拘束層生地４３１の材料は、積載基板４４と反応しにくいものを選択してもよい。これにより、焼結プロセスでの素子層生地４１は、第一拘束層生地４３１のブロックによって積載基板４４と反応を避けることができる。第一拘束層生地４３１の一部が積載基板４４と反応しても、電子部品３の前記特定電子特性は、素子層３１の前記第一電子特性によって主に影響されるため、その反応の存在は、前記特定電子特性に影響を与えることがない。

図５は、本発明の実施形態に係る電子部品の製造方法を示すフローチャートである。前記製造方法は、（Ｓ５１）第一電子特性を有する焼結素子層を形成する工程と、（Ｓ５２）前記焼結素子層に第二電子特性を有する焼結拘束層を形成する工程と、（Ｓ５３）焼結温度に加熱して焼結を行う工程と、（Ｓ５４）前記焼結素子層及び前記焼結拘束層の両方の同じ側の表面に側電極を形成する工程と、を含む。

工程Ｓ５１は、焼結されていない焼結素子層（図４に示す素子層生地４１）を先に形成する。焼結されていない焼結素子層は、第一電子特性及び第一収縮量を有する。

工程Ｓ５２は、焼結されていない焼結素子層に焼結されていない焼結拘束層（図４に示す拘束層生地４３１又は４３２）を形成する。焼結されていない焼結拘束層は、第二電子特性及び第二収縮量を有する。焼結拘束層は、前記第二電子特性が全体的な電子部品に対する影響が比較的に小さく、且つ前記第一電子特性によって主に影響される材料を選択する。例えば、前記電子部品が抵抗器又はインダクタであれば、前記第一電子特性が前記第二電子特性よりも小さくなり、前記電子部品がコンデンサであれば、前記第一電子特性が前記第二電子特性よりも大きくなる。

工程Ｓ５３は、焼結プロセスにおいて、前記焼結素子層及び前記焼結拘束層のそれぞれが、焼結温度で第一収縮量及び前記第一収縮量より小さい第二収縮量を有することにより、前記焼結拘束層は、前記焼結温度で前記焼結素子層の収縮を抑制する。又、前記焼結温度は、前記焼結素子層が焼結収縮を発生させるように、焼結素子層の第一焼結開始温度よりも高くなる。

前記焼結拘束層の前記第二収縮量が前記焼結素子層の前記第一収縮量よりも小さくなれば、前記焼結拘束層自体も焼結収縮を行わなくてもよい（すなわち、前記第二収縮量はゼロである）。したがって、一つの実施形態において、前記焼結温度は、前記焼結拘束層の前記第二焼結開始温度よりも高くてもよい。他の実施形態において、前記焼結温度は、前記第二焼結開始温度よりも低くてもよい。別の実施形態において、前記第二焼結開始温度は、前記焼結拘束層が前記焼結素子層に対する収縮を抑制する効果を向上させるように、前記第一焼結開始温度よりも高い。

本発明の一つの実施形態において、拘束層の材料は、まだ焼結されていない状態に基づいて選択される。即ち、拘束層生地と素子層生地との電子特性関係に基づいて選択する。他の実施形態において、拘束層の材料は、焼結された状態に基づいて選択される。即ち、拘束層と素子層との電子特性関係に基づいて選択する。別の実施形態では、まだ焼結されていない拘束層生地と素子層生地との電子特性関係と、焼結された拘束層と素子層との電子特性関係とは変化がないため、まだ焼結されていない拘束層生地或いは焼結された拘束層に基づいて拘束層の材料を選択してもよい。

図６は、拘束層があるかないかという条件で、抵抗が異なる電極深さにおける抵抗値を示す図である。図６に示すように、曲線６１は、拘束層のない抵抗が異なる電極深さにおける抵抗値を表し、曲線６２は、拘束層がある抵抗が異なる電極深さにおける抵抗値を表す。図６から明らかなように、曲線６２は、異なる電極深さにおける抵抗値が大きく変化せず、曲線６１は、電極深さの増加と共に抵抗値が有意に変化する。したがって、拘束層がない抵抗は、電極深さの増加により、電極間の距離を減少させ、抵抗値も低下させる。対照的に、拘束層がある抵抗は、電極間の距離が抵抗値に対する影響を拘束層に移転する。また、拘束層の抵抗値が素子層の抵抗値よりも大きいため、拘束層と素子層との並列状態において、電極間の距離が全体の抵抗値に対する影響は、拘束層によって大きな変化がない。よって、曲線６２は電極深さの増加によって大きな変化がない。

更に、電極深さの制御は容易ではないので、電極深さが５００μｍに設定されても、製造された各抵抗は、電極深さが異なる可能性がある。５００μｍの電極深さの一例としては、曲線６１の抵抗値が大幅に変化し、曲線６２の抵抗値が相対的に安定する。したがって、電極深さの制御は容易ではなく、拘束層がない各抵抗の電極深さとの間の差は、直接抵抗値に反映される。更に、拘束層がないため、素子層内部の粒子サイズは相対的に不均一であり、素子層の電子特性も異常な変化を引き起こす。相対的に、拘束層がある各抵抗の間の電極深さは、拘束層を介して抵抗値に反映される。又、拘束層の抵抗値がより大きいため、並列状態での電極深さの影響を相対的に明らかにしない。更に、拘束層は、素子層内部の粒子サイズが相対的に均一であり、素子層の電子特性が異なる可能性が低い。

表１には、抵抗の一例として、拘束層があるかないかという状況での抵抗値を比較する。表１の実験データは、無作為標本抽出で、数５０００の抵抗から２０つの抵抗を抽出し、温度２５℃でそれらの抵抗値を測定したものである。抵抗１は、拘束層がない抵抗であり、抵抗２は、拘束層がある抵抗である。

上記表１によれば、抵抗１の最大値（１１２８０Ω）は、抵抗２の最大値（１１１１０Ω）よりも大きい。抵抗１の最小値（９８００Ω）は、抵抗２の最小値（１０４６０Ω）よりも小さい。従って、拘束層がない抵抗１の抵抗値は、拘束層がある抵抗２の抵抗値より大きい。図７は、抵抗値の分布範囲を表すために、表１のデータに基づいて描かれている。図７から明らかなように、拘束層がある抵抗２の抵抗値は、狭い分布範囲を有し、拘束層がない抵抗１に比べてより高い歩留りを有する。

他の実施形態は、次のように記載されている。

１、特定電子特性を有する電子部品であって、第一電子特性を有する焼結素子層と、第二電子特性を有し、前記焼結素子層と並列に接続される焼結拘束層と、を含み、前記第二電子特性の大きさは、前記電子部品を並列状態にする必要があり、前記特定電子特性が前記第一電子特性によって主に影響される。すなわち、前記第二電子特性の大きさは、前記特定電子特性に与える影響が小さく、前記特定電子特性が前記第一電子特性によって主に影響される。

２、実施形態１において、前記電子部品が抵抗器であれば、前記特定電子特性、前記第一電子特性及び前記第二電子特性のいずれかが抵抗値であり、前記第二電子特性が前記第一電子特性よりも大きく、前記特定電子特性が前記第一電子特性によって主に影響される。

３、実施形態１において、前記電子部品がインダクタであれば、前記特定電子特性、前記第一電子特性及び前記第二電子特性のいずれかがインダクタンスであり、前記第二電子特性が前記第一電子特性よりも大きく、前記特定電子特性が前記第一電子特性によって主に影響される。

４、実施形態１において、前記電子部品がコンデンサであれば、前記特定電子特性、前記第一電子特性及び前記第二電子特性のいずれかがキャパシタンスであり、前記第二電子特性が前記第一電子特性よりも小さく、前記特定電子特性が前記第一電子特性によって主に影響される。

５、実施形態１〜４のいずれかにおいて、前記焼結素子層が焼結温度で第一収縮量を有し、前記焼結拘束層が焼結温度で前記第一収縮量よりも小さい第二収縮量を有することにより、前記焼結拘束層は、前記焼結温度で前記焼結素子層の収縮を抑制する。

６、実施形態１〜５のいずれかにおいて、前記焼結素子層は、第一焼結開始温度を有し、前記焼結拘束層は、第一焼結開始温度よりも高い第二焼結開始温度を有する。

７、実施形態１〜６のいずれかにおいて、両方の前記焼結素子層及び前記焼結拘束層の同じ側の表面にある側電極を更に含む。

８、電子部品は、第一電子特性及び第一焼結収縮量を有する素子層と、第二電子特性及び第二焼結収縮量を有し、前記素子層上に位置する拘束層と、を含み、前記電子部品が抵抗器又はインダクタであれば、前記第一電子特性が前記第二電子特性よりも小さく、前記電子部品がコンデンサであれば、前記第一電子特性が前記第二電子特性よりも大きい。

９、実施形態８において、前記素子層は、第一焼結開始温度を有し、前記拘束層は、第一焼結開始温度よりも高い第二焼結開始温度を有する。

１０、実施形態８または９において、両方の前記素子層及び前記拘束層の同じ側の表面にある側電極を更に含む。

１１、実施形態８〜１０のいずれかにおいて、前記第一焼結収縮量は前記素子層が焼結温度で生成する収縮量であり、前記第二焼結収縮量は前記拘束層が焼結温度で生成する収縮量である。

１２、実施形態８〜１１のいずれかにおいて、前記第一焼結収縮量は、前記第二焼結収縮量よりも大きい。

１３、電子部品の製造方法は、第一電子特性を有する焼結素子層に第二電子特性を有する焼結拘束層を形成する工程と、焼結温度で前記焼結素子層及び前記焼結拘束層を焼結する工程と、を含み、前記電子部品が抵抗器又はインダクタであれば、前記第一電子特性が前記第二電子特性よりも小さく、前記電子部品がコンデンサであれば、前記第一電子特性が前記第二電子特性よりも大きい。

１４、実施形態１３において、両方の前記焼結素子層及び前記焼結拘束層の同じ側の表面にある側電極を更に含む。

１５、実施形態１３または１４において、前記第一焼結収縮量は前記素子層が焼結温度で生成する収縮量であり、前記第二焼結収縮量は前記拘束層が焼結温度で生成する収縮量である。

１６、実施形態１３〜１５のいずれかにおいて、前記焼結素子層は、第一焼結開始温度を有し、前記焼結拘束層は、第一焼結開始温度より高い第二焼結開始温度を有する。

１７、実施形態１３〜１６のいずれかにおいて、前記焼結温度は、第一焼結開始温度より高い。

１８、実施形態１３〜１７のいずれかにおいて、前記焼結温度は、第二焼結開始温度より高い。

１９、実施形態１３〜１８のいずれかにおいて、前記焼結素子層が前記焼結温度で第一収縮量よりも小さい第二収縮量を有し、また、前記焼結拘束層が前記焼結温度で前記第一収縮量よりも小さい第二収縮量を有することにより、前記焼結拘束層は、前記焼結温度で前記焼結素子層の収縮を抑制する。

２０、素子の電子特性を有する電子部品であって、第一電子特性を有する焼結素子層と、第二電子特性を有する焼結拘束層と、を含み、前記第二電子特性の大きさは、前記素子の電子特性が前記第一電子特性によって主に影響される。すなわち、前記第二電子特性の大きさは前記素子の電子特性に与える影響が小さく、前記素子の電子特性が前記第一電子特性によって主に影響される。

以上の説明によると、当業者であれば本発明の技術思想を逸脱しない範囲で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限らず、特許請求の範囲によって定めなければならない。

１ 積層セラミック部品
１１ 積層セラミック層
１２ 側電極
ｄ１２１、ｄ３２１ 電極深さ
ｄ１２２、ｄ３２２ 電極距離
２１ 積層セラミック生地
２４ セラミック基板
３ 電子部品
３１ 素子層
３２ 側電極
３３１ 第一拘束層
３３２ 第二拘束層
４ 電子部品生地
４１ 素子層生地
４３１ 第一拘束層生地
４３２ 第二拘束層生地
４４ 積載基板
６１、６２ 曲線
Ｓ５１〜Ｓ５４ 工程

Claims (13)

1. 特定電子特性を有する電子部品であって、
   第一電子特性を有する焼結素子層と、
   第二電子特性を有し、前記焼結素子層と並列される焼結拘束層と、を含み、
   前記第二電子特性の大きさは、前記電子部品を並列状態にする必要があり、前記特定電子特性が前記第一電子特性によって主に影響される、ことを特徴とする電子部品。
2. 前記電子部品が抵抗器であり、前記特定電子特性、前記第一電子特性及び前記第二電子特性のいずれかが抵抗値であり、または、前記電子部品がインダクタであり、前記特定電子特性、前記第一電子特性及び前記第二電子特性のいずれかがインダクタンスであり、
   前記第二電子特性が前記第一電子特性よりも大きくなることで、前記特定電子特性が前記第一電子特性によって主に影響される、ことを特徴とする請求項１に記載の電子部品。
3. 前記電子部品がコンデンサであり、前記特定電子特性、前記第一電子特性及び前記第二電子特性のいずれかがキャパシタンスであり、
   前記第二電子特性が前記第一電子特性よりも小さくなることで、前記特定電子特性が前記第一電子特性によって主に影響される、ことを特徴とする請求項１に記載の電子部品。
4. 前記焼結素子層及び前記焼結拘束層のそれぞれは、焼結温度で第一収縮量及び前記第一収縮量よりも小さい第二収縮量を有することにより、前記焼結拘束層は、前記焼結温度で前記焼結素子層の収縮を抑制する、ことを特徴とする請求項１に記載の電子部品。
5. 両方の前記焼結素子層及び前記焼結拘束層の同じ側の表面にある側電極を更に含む、ことを特徴とする請求項１に記載の電子部品。
6. 第一電子特性及び第一焼結収縮量を有する素子層と、
   第二電子特性及び第二焼結収縮量を有し、前記素子層上に位置する拘束層と、を含み、
   前記電子部品が抵抗器又はインダクタであり、前記第一電子特性が前記第二電子特性よりも小さくなり、または、前記電子部品がコンデンサであり、前記第一電子特性が前記第二電子特性よりも大きくなる、ことを特徴とする電子部品。
7. 両方の前記素子層及び前記拘束層の同じ側の表面にある側電極を更に含む、ことを特徴とする請求項６に記載の電子部品。
8. 前記第一焼結収縮量及び前記第二焼結収縮量のそれぞれは、前記素子層及び前記拘束層が焼結温度で生成する収縮量である、ことを特徴とする請求項６に記載の電子部品。
9. 第一電子特性を有する焼結素子層に第二電子特性を有する焼結拘束層を形成する工程と、
   焼結温度で前記焼結素子層及び前記焼結拘束層を焼結する工程と、を含み、
   前記電子部品が抵抗器又はインダクタであり、前記第一電子特性が前記第二電子特性よりも小さくなり、または、前記電子部品がコンデンサであり、前記第一電子特性が前記第二電子特性よりも大きくなる、ことを特徴とする電子部品の製造方法。
10. 焼結された前記焼結素子層及び前記焼結拘束層の両方の同じ側の表面に側電極を形成する工程と、を更に含む、ことを特徴とする請求項９に記載の電子部品の製造方法。
11. 前記焼結素子層は、第一焼結開始温度を有し、
    前記焼結拘束層は、第一焼結開始温度より高い第二焼結開始温度を有する、ことを特徴とする請求項９に記載の電子部品の製造方法。
12. 前記焼結素子層及び前記焼結拘束層のそれぞれは、焼結温度で第一収縮量及び前記第一収縮量よりも小さい第二収縮量を有することにより、前記焼結拘束層は、前記焼結温度で前記焼結素子層の収縮を抑制する、ことを特徴とする請求項９に記載の電子部品の製造方法。
13. 素子の電子特性を有する電子部品であって、
    第一電子特性を有する焼結素子層と、
    第二電子特性を有する焼結拘束層と、を含み、
    前記第二電子特性の大きさは、前記素子の電子特性が前記第一電子特性によって主に影響される、ことを特徴とする電子部品。

Images