JP2012533252A - Ｅｓｄ耐性を高めたｓａｗフィルタ回路 - Google Patents

Abstract

本発明は、ＥＳＤ保護機能を向上させたＳＡＷフィルタ回路に関する。本発明によるＳＡＷフィルタ回路においては、ＳＡＷ共振器の直列接続配列を、第１信号ポート（ＳＰ１）とＤＭＳポート（ＤＭＳＰ１，ＤＭＳＰ２）との間に接続する。この場合の直列接続配列における静電容量が、この直列接続配列に接続されたＤＭＳ変換器の静電容量に比べ、最大で４倍になるようにする。
【選択図】図１

Description

本発明は、音波で作動するデバイスに関するものであり、特に、電界強度に関して最適化された電極の位相幾何学的構造により、ＥＳＤ（静電放電）保護機能を向上させた表面弾性波で作動するデバイスに関する。

ＳＡＷバイスに関しては、例えば非特許文献１（「Saw Devices for Consumer Communication Applications」IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, Vol. 40, No.5, September 1993）に開示されている。電気的絶縁材料、例えば表面弾性波で作動するデバイスに使用される圧電基板における有限の導電率は、異なる電位にある導電的な回路素子間において電荷移動を招く可能性がある。このような電荷移動、例えばいわゆるＥＳＤパルスは、このようなＳＡＷデバイスを破壊するか、又は少なくとも機能上の障害を生じさせる。

特許文献１（米国特許第７，３８８，４５６号）には、カスケード接続された共振器によりＳＡＷフィルタをＥＳＤパルスから保護できることが記載されている。特に、ラダー構造においては、直列及び並列変換器における容量比をほぼ１：１とするのが好適である。

また、通常の解決策、すなわち導電的な構造間における物理的距離の拡大は、一方で小型化に対するトレンドの高まりとは相容れないものであり、他方で弾性波の波長に基づいて上述した電極構造に特有の距離が規定される。すなわち、原則的には弾性波の波長がインターディジタル構造におけるフィンガー間隔を規定する。単純にフィンガー間隔を拡大することは、このようなデバイスにおける電気音響的特性を著しく損なうことにつながる。

米国特許第７，３８８，４５６号明細書

「Saw Devices for Consumer Communication Applications」IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, Vol. 40, No.5, September 1993

したがって、本発明の課題は、ＥＳＤ保護機能を向上させながらも、電気音響的特性を原則的に損なうことがないことを特徴とする、電極におけるよりよい位相幾何学的構造を得ることにある。

上述の課題は、請求項１に記載のＳＡＷフィルタ回路により解決することができる。有利な実施形態は、従属請求項に記載したとおりである。

本発明によるＳＡＷフィルタ回路は、第１及び第２信号ポートを備える。本発明のフィルタ回路はさらに圧電基板を備え、この圧電基板上にＤＭＳフィルタ（デュアル・モードＳＡＷフィルタ）であって、第１ＤＭＳポート及びこの第１ＤＭＳポートに接続した１個以上の第１ＤＭＳ変換器と、第２ＤＭＳポート及びこの第２ＤＭＳポートに接続した１個以上の第２ＤＭＳ変換器とを有するＤＭＳフィルタを配置する。第１ＤＭＳ変換器の個数は１とすることができるが、複数個としてもよい。同様に、第２ＤＭＳ変換器の個数も１個以上とすることができる。さらに、フィルタ回路は、１個以上のＳＡＷ変換器の第１直列接続配列を備え、この第１直列接続配列は第１信号ポートとＤＭＳフィルタにおける第１ＤＭＳポートとの間に接続する。第１直列接続配列の静電容量は、この第１直列接続配列に接続された第１ＤＭＳ変換器に比べ、最大で４倍となるようにする。ここに共振器、又は変換器の静電容量とは、圧電基板において弾性波が励起されない周波数によって決まる電極構造の容量を指すものとする。

このようなカスケード接続は、一般的に回路のインピーダンスに適合させる、又は減衰特性（阻止帯域周波数のみならず、通過帯域周波数においても）を最適化する上で寄与する。これに関して、これまでは、通常、ＤＭＳ構造に直列接続される共振器の静電容量を高く設定する必要があった。

しかしながら、第１信号ポートと第１ＤＭＳポートとの間で１個以上のＳＡＷ変換器を直列接続することにより原理的に以下の作用が生ずる。すなわち、フィルタ回路の入力端になり得る信号ポートと、ＥＳＤパルスから保護すべきＤＭＳフィルタ回路の入力端になり得る第１ＤＭＳポートとの間に現れる高周波電圧は、ほぼ共振器における電極構造の静電容量と第１ＤＭＳ変換器との静電容量との比に応じて分圧される。これによりＤＭＳポート、すなわちＤＭＳフィルタ構造に全電圧が「印加」されることがなくなり、ＤＭＳ変換器と、直列接続配列に接続されたＳＡＷ共振器との静電容量比に基づく全電圧の一部だけが印加されるようになる。この場合、ＤＭＳポートに印加される分圧は、ＳＡＷ共振器の第１直列接続配列における容量が低いほど低下する。この原理的見解が当てはまるのは、ＥＳＤパルスにおける周波数スペクトルがない、又は共振器による作動周波数の周波数成分が僅かしかない場合である。すなわち、フィルタ作用の良好さを犠牲にしてＥＳＤ耐性を高められることが分かった。さらに、ＥＳＤ保護機能を向上させる静電容量比であって、この静電容量比の結果生ずるフィルタ特性の低下が許容可能な最大値を超過することのない、静電容量比を見出した。

これら二律背反のジレンマは、本発明により好適に解決することができる。容量素子間における上述した容量的相互関係に基づき、ＥＳＤ耐性に関する要求のみならず、電気音響的なフィルタ特性に関する要求をも満足させることのできるＳＡＷ回路を得ることが可能となる。容認可能なフィルタ性能の低下度によれば、静電容量比は、最大で３．５又は３又は２．５であってもよい。

本発明における他の有利な一実施形態において、ＳＡＷフィルタ回路はＳＡＷ共振器の第２直列接続配列を備え、この第２直列接続配列は第２信号ポートと第２ＤＭＳポートとの間に接続する。この場合、第２直列接続配列の静電容量は、この第２直列接続配列に接続される第２ＤＭＳ変換器の静電容量に比べ、最大で４倍となるようにする。上述したのと同様、この場合も最大で３．５又は３又は２．５の静電容量比となるようにすることさえできる。

上述した別の一実施形態に関する説明同様、これによりフィルタ特性を著しく低下させることなく、ＥＳＤ保護機能をさらに向上させることができる。

フィルタ回路における静電放電、又はサージ（過剰）電圧に対する保護機能は、有利な一実施形態においてさらに向上させることができる。この場合、第１並列分岐でＳＡＷ共振器の第１接続配列を第１ＤＭＳポートに接続する。これにより、並列分岐を通して第１ＤＭＳポートをグランドに接続することができる。並列分岐における接続配列は、少なくとも１個の共振器を有する。ラダー型フィルタ回路同様、並列分岐における共振器は「並列共振器」と称する。第１直列接続配列における静電容量ＣＳ１は、並列分岐における共振器の接続配列、及びこの共振器接続配列に接続した第１ＤＭＳ変換器ＣＤＭＳ１における静電容量の総和ＣＰ１に比べ、最大で２倍となるようにする。これを次式に表す：

ＣＳ１ ＜＝ ２ * （ＣＰ１ ＋ ＣＤＭＳ１)、又は:
ＣＰ１ ＜＝０．５＊ ＣＳ１ − ＣＤＭＳ１

すなわち、並列共振器の接続配列の静電容量は、第１直列接続配列における静電容量の半分と第１ＤＭＳ変換器における静電容量との間における差よりも小さい。

これに加えて、第２ＤＭＳポートに接続するＳＡＷ共振器の第２接続配列により、ＥＳＤ耐性をさらに高めることができる。この場合の第２直列接続配列の静電容量ＣＰ２は、並列分岐における第２接続配列、及びこの第２接続配列に接続した第２変換器ＣＤＭＳ２における静電容量の総和ＣＰ２に比べ、最大で２倍となるようにする。上記同様、これを次式で表す：

ＣＳ２ ＜＝ ２ * （ＣＰ２ ＋ ＣＤＭＳ２）、又は:
ＣＰ２ ＜＝０．５＊ ＣＳ２ − ＣＤＭＳ２

一実施形態において、ＳＡＷフィルタ回路は、第１直列接続配列、第２直列接続配列、(第１並列分岐で接続された)第１接続配列、又は(第２並列分岐で接続された)第２接続配列においてマルチポート共振器を備える。２個の電極で構成されるインターディジタル構造(変換器)を有する単純な共振器と異なり、マルチポート共振器は一般的に少なくとも２個の変換器を有する。この場合、一方は第１変換器、例えば入力変換器であり、他方は第２変換器、例えば出力変換器である。ただし、マルチポート共振器における少なくとも２個の変換器を並列的に接続し、また例えばフィルタにおいて対称的な信号伝送の信号線における２つの分岐双方に接続することもできる。

上述の特徴は、フィルタ回路における信号が対称的（すなわち平衡的）、又は非対称的（すなわちグランドに対して不平衡的）に伝送されるかに関わらず適用される。従って、互いに依存することなく、第１ポート及び第２ポートのいずれもが、対称的に又は非対称的に機能する。すなわちＤＭＳ構造は、バラン（すなわち「平衡‐不平衡」変換器、又は対称マッチング回路）として使用することができる。

一実施形態において、ＳＡＷフィルタには少なくとも１個の変換器を、第１直列接続配列、第２直列接続配列、第１接続配列、第２接続配列、及びＤＭＳフィルタから選択した１つに接続し、他の１個以上の変換器と共に長手方向に沿って配置される。この場合の長手方向は、表面弾性波の伝播方向に規定され、これら表面弾性波は、変換器における電極構造により圧電基板上で励起され、いわゆる弾性波伝播経路に沿って伝播する。変換器間における弾性波伝播経路には１個以上の構造的な反射素子を配置することができ、好適にはこれら反射素子はフローティングさせる、すなわちグランドに接続しないものとする。このとき、反射素子と変換器におけるフィンガー構造との間で印加される電圧が低下するからである。特に、上述の接続配列は、マルチポート共振器を有することができる。

一実施形態において、マルチポート共振器における第１変換器と第２変換器との間に共振素子を配置する。マルチポート共振器は、信号経路において直列的に接続する。また反射素子は、少なくとも２個の構造的な反射指を有する。

さらに、好適には、弾性波伝播経路内に隣接配置する、異なる変換器における互いに直接的に隣接する電極指は、同一極性を有する。

このような異なる変換器、又は共振器における互いに直接的に隣接する電極指は、グランドに接続することができる。

また、このような異なる変換器における互いに直接的に隣接する電極指は、マルチポート共振器に接続することができ、同様に、マルチポート共振器はグランドに接続した並列分岐に接続することができる。

さらに、変換器がツーポート又はマルチポート共振器のいずれに接続されているかに関わらず、第１変換器に隣接する第２変換器及び第１変換器は、互いに直接的に隣接する電極指をグランドに接続する構成とすると好適である。

フィルタ回路における他の一実施形態においては、圧電基板上に、異なる極性の電位を有し、かつ異なる変換器における互いに直接的に隣接する電極指間に反射素子を配置する。

また、圧電基板上に、異なる極性であり、かつ異なる変換器における互いに直接的に隣接する電極指間に反射素子を配置することができる。この場合、２個の変換器は、双方とも第１変換器、又は双方とも第２変換器のいずれかとする。

さらに、圧電基板上に、異なる極性であり、かつ異なる変換器における互いに直接的に隣接する電極指間に反射素子を配置することができる。この場合、２個の変換器は、同一の共振器、例えばマルチポート共振器に接続する。このようなマルチポート共振器は、直列接続配列、又は並列接続配列に接続することができる。

一実施形態において、直列接続配列、例えば第１直列接続配列、又は接続配列、例えば第１接続配列は、カスケード接続された共振器を有する。

ＳＡＷフィルタ回路におけるＥＳＤ耐性をさらに高めるため、信号ポートとＤＭＳポートとの間における印加電圧は、直列接続した付加的な容量素子により低下させることができる。この場合の容量素子には、ＳＡＷ共振器構造だけでなく、メタライズ構造により形成した容量素子を使用することができる。特に好適な容量素子は、圧電基板上に構造化されたもの、又はメタライズ面としてＨＴＴＣ又はＬＴＴＣ多層基板に設けたものである。さらに、構造化されたインターディジタル変換器として、電気音響的結合係数が圧電基板に対する方位に基づいて消失するものを使用することができる。

ＳＡＷフィルタ回路は、信号ポートとＤＭＳポートとの間における印加電圧が２個の電極構造間、すなわち電極指中心間距離が中心周波数の弾性波長の半分よりも短い電極構造間で低下することのないよう構成するのが好適である。

以下、ＳＡＷフィルタ回路を実施形態及び添付の略図につき詳述する。

本発明によるフィルタ回路の構造を示す略図である。 第１信号ポートを平衡的に、また第２信号ポートを不平衡的に形成した、本発明による一実施形態を示す説明図である。 ２個の反射素子の間に隣接して配置したインターディジタル構造の配置図である。 １個の反射素子により分離させた２個のインターディジタル構造を示す説明図である。 互いに隣接する指状電極が異なる電位を有する、２個のインターディジタル構造を示す説明図である。 互いに隣接する指状電極が接地電位を有する、２個のインターディジタル構造を示す説明図である。

図１は、ＥＳＤ耐性を高めたＳＡＷフィルタ回路ＳＡＷＦを示す。ＤＭＳフィルタ構造は、第１信号ポートＳＰ１と第２信号ポートＳＰ２との間における直列的な共振器ＳＲに直列接続する。両信号ポートは、図示の実施形態において不平衡的に形成する。直列的な共振器ＳＲが、上述の直列接続回路の最も簡単な実施例である。

図２は、ＥＳＤ保護機能を向上させたＳＡＷフィルタ回路ＳＡＷＦの一実施形態を示す。この場合、第１信号ポートＳＰ１は平衡的に形成し、これに対応するよう第１ＤＭＳポートＤＭＳＰ１も平衡的に形成する。平衡的に形成した信号線のいずれの岐路においても、１個以上のＳＡＷ共振器の直列接続配列ＳＶを形成する。なお、これら共振器の直列接続配列ＳＶを、図示の実施形態で示す１個の直列共振器ＳＲで代表して示す。直列共振器ＳＲと対応する第１ＤＭＳポート入力端ＤＭＳＰ１との間における各並列分岐に、それぞれ複数個の共振器を第１ＤＭＳポートに接続する。これら共振器を、並列共振器ＰＲで代表して示す。すなわち、複数個の並列共振器は、例えばグランドに接続した分路に配置する。不平衡的に形成した第２信号ポートＳＰ２と、これに対応するよう不平衡的に形成したＤＭＳフィルタの第２ポートＤＭＳＰ２との間で、複数個のＳＡＷ共振器の第２直列接続配列を形成する。これらＳＡＷ共振器を、１個の直列共振器ＳＲで代表して示す。

図示の実施形態に示す回路接続は、あくまで概略である。直列及び並列共振器による組み合わせであって、例えばラダー型回路で行われる接続は、本発明においても想定可能な実施形態である。並列共振器ＰＲにより平衡的にガイドされた信号線グランド側出力を、互いに接続することができる。すなわち、これら信号線は互いにかつグランドに接続することができるだけでなく、電気的にグランドに接続することなく、互いにのみ接続する、いわゆるフローティンググランドを形成することもできる。

図３ａは、変換器に関して実施可能な相対配置を示す。互いに隣接する２個の変換器Ｗ１，Ｗ２を、２個の反射素子ＲＥ間における弾性波伝播経路に配置する。これら変換器は、第１直列接続配列、第２直列接続配列、第１接続配列、第２接続配列、又はＤＭＳフィルタに接続することができる。圧電基板ＰＳの結晶軸に対する変換器の方位は、所望の電気音響的な結合係数に依存する。変換器による電気音響的な相互作用が必要な場合、適合するより大きな結合係数に調整する必要がある。他方で、上述したインターディジタル構造における、より高い容量（キャパシタンス）値のみが必要な場合、減結合係数に調整しなければならない。結合係数の調整は、基板ＰＳにおける結晶軸に対して変換器の方位を適正に選択することによって行う。

図３ｂは反射素子ＲＥを示しており、この反射素子ＲＥは構造化したメタライゼーションとして圧電基板の表面における２個の変換器間に配置し、これら２個の変換器における互いに隣接する指状電極を互いに分離する。両変換器、又はこれら変換器の互いに対向する端部における電極の電位が異なる場合、ＥＳＤ耐性が高まる。ＥＳＤ耐性は、特に反射素子ＲＥをグランド電位に接続すると高まる。

図４ａは、２個のインターディジタル変換器における問題点を示し、この場合、両インターディジタル変換器における互いに隣接する指状電極の電位は異なるものとする。この場合、隣接する電極指間における印加電圧が、この変換器により発生した表面弾性波における波長λの半分の範囲内にある長さにわたり低下する。

図４ｂは代替案を示すものであり、この場合、異なる変換器における互いに隣接する電極指の電位は同一であり、いずれの電位もグランド電位である。図４ｂに示す電極指の配置及び接続は、異なる２個のＤＭＳポート間における印加電圧が、弾性波長λよりも小さい区間で低下しないように行う。これにより、ＤＭＳ構造内における一方の変換器から隣接する他方の変換器へのＥＳＤパルスに対する絶縁耐久力をさらに高めることができる。

ＥＳＤパルスに対する保護機能を向上させる特徴であって、電極指又は共振器における配置、若しくは接続に関する特徴は、原則的にＤＭＳ構造における変換器、及び他の２ポート又はマルチポート共振器における変換器にも同様に適用可能である。

ＥＳＤ保護機能を一層高める一方、フィルタ特性を低下させるときもある場合、これに関連する障害を被る可能性のある（例えば、直列又は並列）接続された共振器をカスケード接続することができる。

本発明によるフィルタ回路は、上述した実施形態の１つに限定されるものではなく、実施形態及び代替案の組み合わせであって、例えば、さらなる直列又は並列共振器を有する組み合わせも、本発明による実施形態に包含される。

ＳＰ１ 第１信号ポート
ＳＲ 直列共振器
ＳＡＷＦ ＳＡＷフィルタ回路
ＤＭＳ ＤＭＳ‐フィルタ
ＳＰ２ 第２信号ポート
ＳＶ ＳＡＷ共振器の直列接続配列
ＰＶ ＳＡＷ共振器の並列接続配列
ＤＭＳＰ１ 第１ＤＭＳポート
ＤＭＳＰ２ 第２ＤＭＳポート
ＰＳ 圧電基板
ＲＥ 反射素子
ＥＦ 電極指
Ｗ１ 第１ＤＭＳ変換器
Ｗ２ 第２ＤＭＳ変換器

Claims (18)

1. ＥＳＤ耐性を高めたＳＡＷフィルタ回路（ＳＡＷＦ）であって、
   ・第１信号ポート（ＳＰ１）及び第２信号ポート（ＳＰ２）と、
   ・第１ＤＭＳポート（ＤＭＳＰ１）及びこれに接続した少なくとも１個の第１ＤＭＳ変換器（Ｗ１）、並びに第２ＤＭＳポート（ＤＭＳＰ２）及びこれに接続した少なくとも１個の第２ＤＭＳ変換器（Ｗ２）を有する圧電基板（ＰＳ）上のＤＭＳフィルタ（ＤＭＳ）と、
   ・前記第１信号ポート（ＳＰ１）と前記第１ＤＭＳポート（ＤＭＳＰ１）との間に接続した、ＳＡＷ共振器の第１直列接続配列（ＳＶ）と
   を備え、
   前記第１直列接続配列（ＳＶ１）における静電容量は、該第１直列接続配列に接続した第１ＤＭＳ変換器（Ｗ１，Ｗ２）の静電容量に比べ、最大で４倍となるようにしたＳＡＷフィルタ回路。
2. 請求項１記載のＳＡＷフィルタ回路において、前記第２信号ポート（ＳＰ２）と前記第２ＤＭＳポート（ＤＭＳＰ２）との間に接続した、ＳＡＷ共振器の第２直列接続配列（ＳＶ２）を備え、前記第２直列接続配列（ＳＶ２）における静電容量は、該第２直列接続配列に接続された前記第２ＤＭＳ変換器（Ｗ２）の静電容量に比べ、最大で４倍となるようにしたＳＡＷフィルタ回路。
3. 請求項１又は２記載のＳＡＷフィルタ回路において、前記第１ＤＭＳポート（ＤＭＳＰ１）に接続した、並列分岐におけるＳＡＷ共振器の第１接続配列（ＰＶ１）を備え、前記第１直列接続配列における静電容量（ＳＶ１）は、前記並列分岐における第１接続配列（ＰＶ１）及び該第１接続配列（ＰＶ１）に接続した前記第１ＤＭＳ変換器（Ｗ１）における静電容量の総和に比べ、最大で２倍となるようにしたＳＡＷフィルタ回路。
4. 請求項１〜３のいずれか一項記載のＳＡＷフィルタ回路において、前記第２ＤＭＳポート（ＤＭＳＰ２）に接続した、並列分岐におけるＳＡＷ共振器の第２接続配列（ＰＶ２）を備え、第２直列接続配列（ＳＶ２）における静電容量は、前記並列分岐における第２接続配列（ＰＶ２）及び前記第２接続配列（ＰＶ２）に接続した前記第２ＤＭＳ変換器（Ｗ２）における静電容量の総和に比べ、最大で２倍となるようにしたＳＡＷフィルタ回路。
5. 請求項１〜４のいずれか一項記載のＳＡＷフィルタ回路において、第１直列接続配列、第２直列接続配列、第１接続配列及び第２接続配列から選択した接続配列を備え、該接続配列がマルチポート共振器を有する構成としたＳＡＷフィルタ回路。
6. 請求項１〜５のいずれか一項記載のＳＡＷフィルタ回路において、前記第１信号ポート（ＳＰ１）及び前記第１ＤＭＳポート（ＤＭＳＰ１）における信号伝送を平衡的としたＳＡＷフィルタ回路。
7. 請求項１〜６のいずれか一項記載のＳＡＷフィルタ回路において、前記第２信号ポート（ＳＰ２）及び前記第２ＤＭＳポート（ＤＭＳＰ２）における信号伝送を平衡的としたＳＡＷフィルタ回路。
8. 請求項１〜７のいずれか一項記載のＳＡＷフィルタ回路において、第１直列接続配列、第２直列接続配列、第１接続配列及び第２接続配列及びＤＭＳフィルタから選択し、かつマルチポート共振器を有する接続配列と、前記マルチポート共振器における変換器相互間に配置し、グランドに接続しない少なくとも１個のフローティング反射素子（ＲＥ）とを有する構成としたＳＡＷフィルタ回路。
9. 請求項８記載のＳＡＷフィルタ回路において、第１変換器と第２変換器との間に少なくとも１個の反射素子を配置し、またマルチポート共振器を直列に接続し、さらに前記反射素子は少なくとも２個の反射指を有する構成としたＳＡＷフィルタ回路。
10. 請求項９記載のＳＡＷフィルタ回路において、異なる前記変換器（Ｗ１，Ｗ２）の互いに直接的に隣接する電極指（ＥＦ）は、同一極性を有するものとしたＳＡＷフィルタ回路。
11. 請求項１０記載のＳＡＷフィルタ回路において、直接的に隣接する前記電極指（ＥＦ）を、グランドに接続したＳＡＷフィルタ回路。
12. 請求項１１記載のＳＡＷフィルタ回路において、直接的に隣接する前記電極指（ＥＦ）を、前記並列分岐に接続した前記マルチポート共振器に接続したＳＡＷフィルタ回路。
13. 請求項１２記載のＳＡＷフィルタ回路において、前記第２変換器（Ｗ２）に隣接する前記第１変換器（Ｗ１）を備え、互いに直接的に隣接しながらも異なる前記変換器に属する前記電極指を、前記グランドに接続したＳＡＷフィルタ回路。
14. 請求項１３記載のＳＡＷフィルタ回路において、前記圧電基板（ＰＳ）上で、互いに対向し、かつ異なる極性で異なる前記変換器に属する、外側に存在する前記２個の電極指（ＥＦ）間に前記反射素子（ＲＥ）を配置したＳＡＷフィルタ回路。
15. 請求項１４記載のＳＡＷフィルタ回路において、前記異なる変換器をいずれも第１変換器（Ｗ１）としたＳＡＷフィルタ回路。
16. 請求項１４記載のＳＡＷフィルタ回路において、前記異なる変換器は、前記マルチポート共振器に接続したＳＡＷフィルタ回路。
17. 請求項１〜１６のいずれか一項記載のＳＡＷフィルタ回路において、前記第１直列接続配列、又は前記第１接続配列は、カスケード接続した前記共振器を有する構成としたＳＡＷフィルタ回路。
18. 請求項１〜１７のいずれか一項記載のＳＡＷフィルタ回路において、前記第１信号ポート（ＳＰ１）又は前記第２信号ポート（ＳＰ２）を並列的に容量素子に接続し、該容量素子は、前記圧電基板上に構造化する、又はメタライズ面として前記圧電基板が配置されたＨＴＴＣ又はＬＴＴＣ多層基板に設けるものとしたＳＡＷフィルタ回路。

Images