JP2012515442A - 信号及び電源の統合ｅｓｄ保護デバイス - Google Patents
信号及び電源の統合ｅｓｄ保護デバイス Download PDFInfo
- Publication number
- JP2012515442A JP2012515442A JP2011545652A JP2011545652A JP2012515442A JP 2012515442 A JP2012515442 A JP 2012515442A JP 2011545652 A JP2011545652 A JP 2011545652A JP 2011545652 A JP2011545652 A JP 2011545652A JP 2012515442 A JP2012515442 A JP 2012515442A
- Authority
- JP
- Japan
- Prior art keywords
- esd
- vdd
- ground
- pin
- signal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000012938 design process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】 信号及び電源の統合ＥＳＤ保護デバイスを提供する。
【解決手段】 Ｉ／Ｏ信号パッドに結合された信号パッドＥＳＤとソースＶＤＤに結合された電源ＥＳＤとを含む集積回路を形成するための、集積回路、設計構造体及び方法を提供する。信号パッドＥＳＤと電源ＥＳＤは単一のＥＳＤ構造体に統合される。
【選択図】 図２
【解決手段】 Ｉ／Ｏ信号パッドに結合された信号パッドＥＳＤとソースＶＤＤに結合された電源ＥＳＤとを含む集積回路を形成するための、集積回路、設計構造体及び方法を提供する。信号パッドＥＳＤと電源ＥＳＤは単一のＥＳＤ構造体に統合される。
【選択図】 図２
Description
本発明は集積回路に関し、より具体的には、入力／出力（Ｉ／Ｏ）信号パッド静電放電（ＥＳＤ）保護及び電源ＥＳＤ保護に関する。
ダイオード及び電源クランプは静電放電（ＥＳＤ）保護のための主要なワークハウス（workhouse）として用いられる。しかし技術の劇的なスケール縮小及び酸化物厚の減少により、既知の方法はＩ／Ｏパッドに比較的高いクランピング電圧を生じるゆえに不十分となる。
電子部品が集積回路内の内部構造体と共に益々小さくなるにつれて、電子部品が完全に破壊するか又は他の仕方で損傷することがより起りやすくなる。特に、多くの集積回路は、見たり感じたりできないレベルであっても、静電気の放電による損傷を非常に受けやすい。これは通常、ＥＳＤと呼ばれ、静電荷の移動が異なる静電位（電圧）にあるボディの間で、直接接触により引き起こされ又は静電場によって誘起されて生じる。
静電気の放電、即ちＥＳＤは電子産業において重大な問題になっている。デバイスの故障は必ずしも直ちに壊滅的にはならないが、デバイスが弱くなって通常の作用ストレスに耐えにくくなり、それゆえに信頼性の問題を生じ得る。従って、ＥＳＤ保護回路に対する必要性を様々に考慮しながら、種々のＥＳＤ保護回路をデバイス内に組み込んで種々の構成要素を保護する必要がある。
ＥＳＤ保護は外界に向かう全てのピンについて必要となる。Ｉ／Ｏ信号パッドＥＳＤ保護及びデジタル給電に対する電源ＥＳＤ保護を有することは通常の方策であるが、幾つかの小さな分離した電源はＩＣの小区画にのみしか有効となり得ないので、これらの電源ＥＳＤデバイスのオーバーヘッドにより、これらの分離した論理ブロックのサイズが著しく増加する可能性がある。
従って、当技術分野において、上記の欠陥及び制約を克服する必要性が存在する。
本発明の一態様によると、集積回路を設計し、製造し、又は試験するための設計構造体が機械可読媒体内に具体化される。設計構造体は、Ｉ／Ｏ信号パッドに結合された信号パッドＥＳＤ、及びソースＶＤＤに結合された電源ＥＳＤを含む。信号パッドＥＳＤと電源ＥＳＤは単一のＥＳＤ構造体に統合される。
本発明の一態様によると、集積回路を設計し、し製造、又は試験するための設計構造体が機械可読媒体内に具体化される。設計構造体は、信号パッドＥＳＤ及び電源ＥＳＤを含んだ統合ＥＳＤ構造体を含む。
本発明の一態様によると、集積回路を設計し、製造し、又は試験するための設計構造体が機械可読媒体内に具体化される。設計構造体は、ピンから接地へのポジティブ・モード、ピンからＶＤＤへのポジティブ・モード、ピンから接地へのネガティブ・モード、ピンからＶＤＤへのネガティブ・モード、ＶＤＤから接地へのポジティブ・モード、及びＶＤＤから接地へのネガティブ・モードを含むＥＳＤストレスの組合せを補償するように配置される。
本発明の一態様によると、集積回路を設計し、製造し、又は試験するための設計構造体が機械可読媒体内に具体化される。設計構造体は、信号パッド及びソースＶＤＤに結合された単一の静電放電（ＥＳＤ）構造体を含む。
本発明の一態様によると、集積回路は、信号パッド及びソースＶＤＤに接続可能な単一の静電放電（ＥＳＤ）構造体を備える。
本発明の一態様によると、静電放電（ＥＳＤ）保護デバイスを形成する方法が提供される。この方法は、信号パッドＥＳＤ及び電源ＥＳＤを単一のＥＳＤ構造体に統合することと、信号パッドＥＳＤをＩ／Ｏ信号パッドに結合することと、電源ＥＳＤをソースＶＤＤに結合することとを含む。
本発明の一態様によると、集積回路を静電放電（ＥＳＤ）から保護する方法は、ピンから接地へのポジティブ・モード、ピンからＶＤＤへのポジティブ・モード、ピンから接地へのネガティブ・モード、ピンからＶＤＤへのネガティブ・モード、ＶＤＤから接地へのポジティブ・モード、及びＶＤＤから接地へのネガティブ・モードのうちの少なくとも１つを含むＥＳＤストレスの組合せを補償するＥＳＤ保護デバイスを単一の構造体に統合することを含む。
本発明の一態様によると、回路を静電放電（ＥＳＤ）から保護する方法は、回路をＩ／Ｏ信号パッド及びソースＶＤＤに結合することと、統合ＥＳＤ構造体をＩ／Ｏ信号パッド及びソースＶＤＤに結合することとを含む。統合ＥＳＤ構造体は、ピンから接地へのポジティブ・モード、ピンからＶＤＤへのポジティブ・モード、ピンから接地へのネガティブ・モード、ピンからＶＤＤへのネガティブ・モード、ＶＤＤから接地へのポジティブ・モード、及びＶＤＤから接地へのネガティブ・モードのＥＳＤストレスの組合せを補償する。
本発明の一態様によると、単一のＥＳＤ構造体を用いて回路を静電放電（ＥＳＤ）から保護する方法は、単一のＥＳＤ構造体をＩ／Ｏ信号パッドに結合することと、単一のＥＳＤ構造体をソースＶＤＤに結合することとを含む。
本発明は、本発明の例示的な実施形態の非限定的な例として、言及される複数の図面を参照して、以下の詳細な説明において記載される。
本発明は集積回路に関し、より具体的には、入力／出力（Ｉ／Ｏ）信号パッド静電放電（ＥＳＤ）保護及びアナログ電源用の電源ＥＳＤ保護に関する。
本発明の実施形態よると、信号パッドＥＳＤ保護と電源ＥＳＤ保護が１つのＥＳＤ構造体に統合され、これによりアナログ・コアに対するＥＳＤデバイス面積の著しい節約がもたらされる。さらに、電源は任意の小さな分離した電源とすることができる。さらに、統合ＥＳＤ構造体は集積チップ上の各信号ピンに対して設けられる。
ゲート接地のｎ型金属酸化膜半導体（ＧＧＮＭＯＳ）及びパワー・クランプ保護機構１０を図１に示す。入力／出力（Ｉ／Ｏ）パッド１１はＧＧＮＭＯＳ１２により静電放電から保護される。ＧＧＮＭＯＳ１２は、バイポーラ・トランジスタ１４に並列に結合されたｎ型ＭＯＳ電界効果トランジスタ（ＦＥＴ）１３を含む。バイポーラ・トランジスタ１４のコレクタ及びｎ型ＭＯＳＦＥＴ１３のソースはＩ／Ｏパッドに結合され、バイポーラ・トランジスタ１４のエミッタ及びｎ型ＭＯＳＦＥＴ１３のドレインは接地に結合される。さらにｎ型ＭＯＳＦＥＴ１３のゲートは接地に結合され、一方トランジスタ１４のベースは抵抗１５を介して接地に結合される。さらに、Ｉ／Ｏパッドはレシーバ回路１６及びプレドライブ回路１７に、それぞれ抵抗１８及び１９並びにそれぞれ静止インバータ２０及び２１を介して結合される。さらに、インバータ２０は、電圧（ＶＤＤ）に結合した上部ＦＥＴ２２及び接地に結合した下部ＦＥＴ２３によって形成することができる。ＦＥＴ２２の反転ベース及びＦＥＴ２３のベースは抵抗１８に結合される。さらに放電デバイスモデル（ＣＤＭ）クランプをＦＥＴ２２、２３のベースと接地との間に結合して、放電が保護回路を通して放散できるまでＥＳＤからの高電圧をクランプできるようにすることができる。ＦＥＴ２２のドレインとＦＥＴ２３のソースとの間の接続部は、レシーバ回路１６に結合される。インバータ２１は、電圧（ＶＤＤ）に結合した上部ＦＥＴ２４及び接地に結合した下部ＦＥＴ２５によって形成することができる。ＦＥＴ２４の反転ベース及びＦＥＴ２５のベースはプレドライブ回路１７に結合され、ＦＥＴ２４のドレインとＦＥＴ２５のソースとの間の接続部は抵抗１９に結合される。
図示したように、パワー・クランプ２６はＶＤＤと接地の間に接続されて、レシーバ回路１６及びプレドライバ回路１７に対するＥＳＤ保護をもたらす、従って、集積回路は、ＥＳＤに対する保護のための分離した回路、即ち、Ｉ／Ｏパッドを保護するための１つの回路、及び電源保護用の１つの回路を必要とする。
しかしながら、ポシティブなピンからＶＤＤへのＥＳＤストレスに関して、接地抵抗を伴う長い放電経路が重要な役割を演ずることが見出されている。さらに、信号パッドＥＳＤ保護及び電源ＥＳＤ保護の両方が分離した回路ブロックの回路に設けられるとき、ＥＳＤクランプ・パワーの面積は分離した回路ブロック全体のサイズを大きくする。従って、本発明者は信号パッドＥＳＤ及び電源ＥＳＤの合計面積を減らすことが有利になることを見出した。
信号パッドＥＳＤと電源ＥＳＤを単一の回路に統合した本発明の一実施形態を図２に示す。しかし、図２に示した配置は図１に示した配置に概ね対応し、共通の要素には同じ参照番号が与えられることに留意されたい。ＧＧＮＭＯＳ１２から分離したパワー・クランプ２６を示す図１とは対照的に、図２は、統合ＥＳＤ構造体１２’を作成するための図１に示したＧＧＮＭＯＳ構造体に対する修正物１０’を示す。統合ＥＳＤ構造体１２’はバイポーラ・トランジスタ１４’に並列に結合されたｎ型ＭＯＳＦＥＴ１３を含む。バイポーラ・トランジスタ１４’のコレクタ及びｎ型ＭＯＳＦＥＴ１３のソースはＩ／Ｏ信号パッドに結合され、トランジスタ１４’のエミッタ及びｎ型ＭＯＳＦＥＴ１３のドレインは接地に結合される。さらに、ｎ型ＭＯＳＦＥＴ１３のゲートは接地に結合され、一方バイポーラ・トランジスタ１４’のベースは抵抗１５を通して接地に結合される。バイポーラ・トランジスタ１４’の第２のエミッタはＶＤＤに結合される。
上記の統合ＥＳＤ１２’の例示的な設計、及びピンからピンへのＥＳＤ経路を可能にすることは、６つのＥＳＤストレス・モード、即ち、
（１）ピンから接地へのポジティブ・モード、
（２）ピンからＶＤＤへのポジティブ・モード、
（３）ピンから接地へのネガティブ・モード、
（４）ピンからＶＤＤへのネガティブ・モード、
（５）ＶＤＤから接地へのポジティブ・モード、及び、
（６）ＶＤＤから接地へのネガティブ・モード、
又はそれらの組合せを補償又はカバーする。
（１）ピンから接地へのポジティブ・モード、
（２）ピンからＶＤＤへのポジティブ・モード、
（３）ピンから接地へのネガティブ・モード、
（４）ピンからＶＤＤへのネガティブ・モード、
（５）ＶＤＤから接地へのポジティブ・モード、及び、
（６）ＶＤＤから接地へのネガティブ・モード、
又はそれらの組合せを補償又はカバーする。
本発明の実施形態では、集積回路の既存のデバイス、例えば、ＧＧＮＭＯＳ、横方向ＮＰＮ、ダイオード、横方向拡散ｎ型ＭＯＳ（ＬＤＮＭＯＳ）を利用し、これらはＥＳＤ保護設計を実施するように結合される。さらに図２に示した実例から明らかなように、本発明の実施形態によるＥＳＤ構造体設計の配置は、図１の従来の配置に用いられる、面積を使うパワー・クランプを必要としない。例えば、本発明の実施形態により、ＥＳＤ電源保護及びＩ／Ｏ信号パッド保護を統合することによって、アナログ・コア内で図１の従来の設計よりも３０％のＥＳＤ面積削減が達成できる。その結果、図２に示した例示的なＥＳＤ構造体は、図１の従来の配置に比べて、種々異なるＥＳＤストレス・モード下のある特定の放電経路を改善し、そのためＥＳＤの見地からの電力バスの制約が緩和及び／又は除去される。
図３は、集積回路３０の上に形成された例示的なＥＳＤ構造体設計の断面図を示す。集積回路３０はＮ＋領域３１−３６及びＰ＋領域３７、３８を含む。Ｎ＋領域３１、３６はそれぞれＮウェル３９、４０の内部に形成することができ、一方残りのＮ＋領域及びＰ＋領域はＰウェル４１の内部に形成する。Ｐウェル４１及びＮウェル３９、４０は、ｐ型基板４２上に形成される。Ｐ＋領域３７、３８は、トレンチ４３−４６により隣のＮ＋領域から分離され、付加的なトレンチ４７は、Ｎ＋領域３２をＮウェル３９から分離するように配置される。シリサイド・ブロッキング層４８は、Ｎ＋領域３３からＮ＋領域３４まで延びるように配置され、別のシリサイド・ブロッキング層４９は、Ｎ＋領域３５の上に配置することができる。ポリ・ゲート５０は、シリサイド・ブロッキング層４８と４９の間、従って、Ｎ＋領域３４と３５の間に配置することができる。図示した実施形態において、ポリ・ゲート５０は、Ｎ＋領域３４、３５の上には延びない。
例示的な説明図に示したように、Ｎ＋領域３１、３３、３６はＶＤＤに接続され、一方Ｐ＋領域３７、３８、Ｎ＋領域３５、及びポリ・ゲート５０は接地に接続される。ポリ・ゲート５０の接地への接続は、ポリ・ゲート５０に自己整合するソース及びドレインを生成する。Ｎ＋領域３２、３４はＩ／Ｏパッド１１’に接続される。図３はさらに、上記のＥＳＤ構造体の半導体の内部に形成される内在デバイスを図式的に示す。この実施形態において、トランジスタ５１−５４は、Ｎ＋領域３１と３２の間、Ｎ＋領域３３と３４の間、Ｎ＋領域３４と３５の間、及びＮ＋領域３３と３５の間に形成することができ、そしてダイオード５５−５８は、Ｎ＋領域３１とＰ＋領域３７の間、Ｎ＋領域３２とＰ＋領域３７の間、Ｎ＋領域３３とＰ＋領域３７の間、及びＮ＋領域３６とＰ＋領域３８の間に形成することができる。さらに、図式的に示した回路要素の各々の隣には数値が存在するが、これは、上記の６つのＥＳＤストレス・モードのどれが内在要素によって補償又はカバーされるかに対応する。従って、例えばトランジスタ５１、５２は、ピンからＶＤＤへのポジティブ・モード及びピンからＶＤＤへのネガティブ・モートをもたらし、一方トランジスタ５３はピンから接地へのポジティブ・モード及びピンから接地へのネガティブ・モードをもたらし、トランジスタ５４はＶＤＤから接地へのポジティブ・モードをもたらす。さらに、ダイオード５５、５７、５８はＶＤＤから接地へのネガティブ・モードをもたらし、一方ダイオード５６はピンから接地へのネガティブ・モードをもたらす。
本発明の他の実施形態によると、図４は、図３に示した集積回路３０に類似の集積回路３０’の上に形成された例示的なＥＳＤ構造体設計の断面図を示す。従って、類似の要素は同じ参照番号で識別される。図４に示すように、集積回路３０’はＮ＋領域３２及び３４の下に形成されたＥＳＤ埋め込み領域６０、６１を含む。ＥＳＤ埋め込み領域６０、６１は高濃度でドープして低い降伏電圧を有するＰ＋接合とすることができ、従って降伏ツェナー・ダイオードを形成することができる。この例示的な実施形態によれば、ＥＳＤ条件下において、図示したＥＳＤ構造体は低い電圧でクランプして改善されたＥＳＤ保護をもたらす。
本発明のさらに他の実施形態によると、図５は、図４に示した集積回路３０’に類似の集積回路３０’’の上に形成される例示的なＥＳＤ構造体設計の断面図を示す。従って、類似の要素は同じ参照番号で識別される。図５に示すように、シリサイド・ブロッキング層６３、例えば窒化物層はＮ＋領域３４と３５の上及び間を延びる。シリサイド・ブロッキング層６３は図４に示したポリ・ゲート５０に取って代わり、非自己整合型バイポーラ・トランジスタ５３’及び５４’を形成する。
本発明のさらに別の実施形態によると、図６は、図５に示した集積回路３０’’に類似の集積回路３０’’’の上に形成された例示的なＥＳＤ構造体設計の断面図を示す。従って、類似の要素は、同じ参照番号で識別される。図６に示すように、Ｐ＋領域３８並びに従ってトレンチ４５及び４６は、この例示的な設計においては用いられない。さらに、ポリ・ゲート６５はＮ＋領域３５とＮウェル４０の間に配置される。図示した実施形態においては、ポリ・ゲート６５はＮ＋領域３５又はＮウェル４０の上には延びない。ポリ・ゲート６５は接地に接続されるので、ポリ・ゲートに自己整合したソース及びドレインを有するトランジスタが形成される。
従って、図６に示した例示的な実施形態により、トランジスタ６６がＮ＋領域３５と３６の間に形成され、このトランジスタ６６が、図５に示した実施形態におけるダイオードに取って代わる。さらに、トランジスタ６６は、トランジスタ５４と同様に、ＶＤＤから接地へのポジティブ・モードをもたらすことに留意されたい。このように、トランジスタ６６は放電経路を改善する。
上述の回路は、集積回路チップの設計の一部分となる。チップ設計は、コンピュータ支援電子設計システム内で作成され、コンピュータ記憶媒体（例えばディスク、テープ、物理的ハード・ドライブ、又はストレージ・アクセス・ネットワークにおけるような仮想ハード・ドライブなど）内部に格納される。設計者がチップ、又はチップの製造に用いられるフォトリソグラフィック・マスクを製造しない場合には、設計者は、結果として得られた設計を、物理的な手段によって（例えば、設計を格納する記憶媒体のコピーを供給することによって）、或いは電子的に（例えば、インターネットを通じて）製造事業体（such entities）に直接又は間接に伝達する。次に、格納された設計は、フォトリソグラフィック・マスクの製造に適した形式（例えば、ＧＤＳＩＩ）に変換され、これらのマスクは、典型的には、ウェハ上に形成される当該チップ設計の複数のコピーを含む。フォトリソグラフィック・マスクを用いて、エッチングされるか又は他の方法で処理される、ウェハの（及び／又はその上の層）の領域を画定する。
図７は、例えば、半導体の設計、製造、及び／又は試験に用いられる例示的な設計フロー９００のブロック図を示す。設計フロー９００は、設計されるＩＣの種類に応じて変更することができる。例えば、特定用途向けＩＣ（ＡＳＩＣ）を構築するための設計フロー９００は、標準的なコンポーネントを設計するための設計フロー９００、又はプログム可能アレイ、例えば、Ａｌｔｅｒａ（登録商標）社又はＸｉｌｉｎｘ（登録商標）社から提供されているプログラム可能ゲート・アレイ（ＰＧＡ）又はフィールド・プログラム可能ゲート・アレイ（ＦＰＧＡ）に設計をインスタンス化するための設計フロー９００とは異なっていてもよい。設計構造体９２０は、好ましくは、設計プロセス９１０への入力であり、ＩＰプロバイダ、コア開発者、又は他の設計会社からのものでもよく、又は設計フローのオペレータによって生成されてもよく、又は他のソースからのものでもよい。設計構造体９２０は、例えば図２乃至図６に示したような本発明の実施形態を図式的に又はＨＤＬ即ちハードウェア記述言語（例えば、Ｖｅｒｉｌｏｇ、ＶＨＤＬ、Ｃなど）の形態で含む。設計構造体９２０は、１つ又は複数の機械可読媒体上に含めることができる。例えば、設計構造体９２０はテキスト・ファイル、又は例えば図２乃至図６に示したような本発明の実施形態の図形表示とすることができる。設計プロセス９１０は、好ましくは、例えば図２乃至図６に示したような本発明の実施形態をネットリスト９８０に合成（又は変換）し、ここでネットリスト９８０は、例えば、集積回路設計内の他の素子及び回路への接続を記述する、ワイヤ、トランジスタ、論理ゲート、制御回路、Ｉ／Ｏ、モデル等のリストであり、機械可読媒体の少なくとも１つに記録される。例えば、媒体は、ＣＤ、コンパクト・フラッシュ、他のフラッシュ・メモリ、インターネット又は他のネットワーキングに適した手段を介して送られるデータのパケットとすることができる。合成は、繰り返しプロセスとすることができ、このプロセスにおいて、ネットリスト９８０は、設計仕様及び回路のパラメータに応じて１回又は複数回再合成される。
設計プロセス９１０は、様々な入力、例えば、所与の製造技術（例えば、異なる技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍ等）についてのモデル、レイアウト、及び記号表示を含めた、一般的に用いられる素子、回路及びデバイスのセットを収容することができるライブラリ要素９３０、設計仕様９４０、特徴データ９５０、検証データ９６０、設計ルール９７０、及び試験データ・ファイル９８５（これは、試験パターン及びその他の試験情報を含むことができる）からの入力を使用することを含むことができる。設計プロセス９１０は、例えば、タイミング分析、検証、設計ルールチェック、場所及びルートの操作等のような標準的な回路設計プロセスをさらに含むことができる。集積回路設計の当業者であれば、本発明の範囲及び思想から逸脱することなく、設計プロセス９１０で用いられる、可能な電子設計自動化ツール及びアプリケーションの範囲を認識することができる。本発明の設計構造体は、いずれかの設計フローに限定されるものではない。
設計プロセス９１０は、好ましくは、例えば図２乃至図６に示されるような本発明の実施形態を、何らかの付加的な集積回路設計又はデータと共に（該当する場合）、第２の設計構造体９９０に変換する。設計構造体９９０は、集積回路のレイアウト・データの交換のために用いられるデータ形式及び／又は記号データ形式（例えば、ＧＳＤＩＩ（ＧＳＤ２）、ＧＬ１、ＯＡＳＩＳ、マップ・ファイル、又は、このような設計構造体を格納するためのいずれかの他の適切な形式で格納された情報）でストレージ媒体上に存在する。設計構造体９９０は、例えば、記号データ、マップ・ファイル、試験データ・ファイル、設計コンテンツ・ファイル、製造データ、レイアウト・パラメータ、ワイヤ、金属レベル、ビア、形状、製造ラインを通じてのルーティング・データ、並びに、例えば図２乃至図６に示されるような本発明の実施形態を生成するために半導体製造者によって必要とされるその他のあらゆるデータのような情報を含むことができる。設計構造体９９０は。次に段階９９５に進むことができ、そこで、設計構造体９９０は、例えば、テープアウトに進み、製造のためにリリースされ、マスク会社にリリースされ、別の設計会社に送られ、顧客に返送される。
上述の方法は、製造者により、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、未加工のウェハの形態で（即ち、多数のパッケージ化されていないチップを有する単一のウェハとして）、裸のダイとして、又はパッケージ化された形態で、流通させることができる。後者の場合には、チップは、（リード線でマザーボード又は他の高位レベルの支持体に取り付けられたプラスチック支持体などの）シングル・チップ・パッケージ、又は、（片面又は両面に相互接続体又は埋め込み相互接続体を有するセラミック支持体などの）マルチチップ・パッケージに取り付けられる。いずれの場合においても、次に、チップは、（ａ）マザーボードなどの中間製品の一部として又は（ｂ）最終製品の一部として、他のチップ、個別の回路要素、及び／又は他の信号処理デバイスと一体化される。最終製品は、集積回路チップを含むいかなる製品であってもよい。
本明細書において用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図するものではない。本明細書において用いられる場合、文脈から明らかにそうでないことが示されていない限り、単数で示されたものは、複数でもよいことが意図されている。さらに、「含む」及び／又は「含んでいる」という用語は、本明細書において用いられる場合、言明された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するものではあるが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は追加を排除するものではないこともさらに理解されるであろう。
以下の特許請求の範囲における全ての「手段又はステップと機能との組合せ」要素の対応する構造、材料、行為及び均等物は、その機能を、明確に特許請求されているように他の特許請求された要素と組み合わせて実行するための、いかなる構造、材料又は行為をも含むことが意図される。本発明の説明は、例示及び説明の目的で提示されたものであるが、網羅的であることを意図するものではなく、本発明を開示された形態に限定することを意図するものでもない。本発明の範囲及び思想から逸脱することのない多くの変更及び変形が、当業者には明らかである。実施形態は、本発明の原理及び実際の用途を最も良く説明するため、及び、当業者が本発明を種々の変更を有する種々の実施形態について企図される特定の使用に好適なものとして理解することを可能にするために、選択及び記載された。
１０：ゲート接地ｎ型金属酸化膜半導体（ＧＧＮＭＯＳ）及びパワー・クランプ保護機構
１０’：ＧＧＮＭＯＳ構造体
１１、１１’：入力／出力（Ｉ／Ｏ）パッド
１２：ＧＧＮＭＯＳ
１２’：統合ＥＳＤ構造体
１３：ｎ型ＭＯＳ電界効果トランジスタ（ｎ型ＭＯＳＦＥＴ）
１４、１４’：バイポーラ・トランジスタ
１５、１８、１９：抵抗
１６：レシーバ回路
１７：プレドライブ回路
２０、２１：静止型インバータ
２２、２３、２４、２５：ＦＥＴ
２６：パワー・クランプ
３０、３０’、３０’’、３０’’’：集積回路
３１、３２、３３、３４、３５、３６：Ｎ＋領域
３７、３８：Ｐ＋領域
３９、４０：Ｎウェル
４１：Ｐウェル
４２：ｐ型基板
４３、４４、４５、４６、４７：トレンチ
４８、４９、６３：シリサイド・ブロッキング層
５０、６５：ポリ・ゲート
５１、５２、５３、５４、６６：トランジスタ
５３’、５４’：非自己整合型バイポーラ・トランジスタ
５５、５６、５７、５８：ダイオード
６０、６１：ＥＳＤ埋め込み領域
９００：設計フロー
９１０：設計プロセス
９２０：設計構造体
９３０：ライブラリ要素
９４０：設計仕様
９５０：特性データ
９６０：検証データ
９７０：設計ルール
９８０：ネットリスト
９８５：試験データ・ファイル
９９０：第２の設計構造体
９９５：段階
１０’：ＧＧＮＭＯＳ構造体
１１、１１’：入力／出力（Ｉ／Ｏ）パッド
１２：ＧＧＮＭＯＳ
１２’：統合ＥＳＤ構造体
１３：ｎ型ＭＯＳ電界効果トランジスタ（ｎ型ＭＯＳＦＥＴ）
１４、１４’：バイポーラ・トランジスタ
１５、１８、１９：抵抗
１６：レシーバ回路
１７：プレドライブ回路
２０、２１：静止型インバータ
２２、２３、２４、２５：ＦＥＴ
２６：パワー・クランプ
３０、３０’、３０’’、３０’’’：集積回路
３１、３２、３３、３４、３５、３６：Ｎ＋領域
３７、３８：Ｐ＋領域
３９、４０：Ｎウェル
４１：Ｐウェル
４２：ｐ型基板
４３、４４、４５、４６、４７：トレンチ
４８、４９、６３：シリサイド・ブロッキング層
５０、６５：ポリ・ゲート
５１、５２、５３、５４、６６：トランジスタ
５３’、５４’：非自己整合型バイポーラ・トランジスタ
５５、５６、５７、５８：ダイオード
６０、６１：ＥＳＤ埋め込み領域
９００：設計フロー
９１０：設計プロセス
９２０：設計構造体
９３０：ライブラリ要素
９４０：設計仕様
９５０：特性データ
９６０：検証データ
９７０：設計ルール
９８０：ネットリスト
９８５：試験データ・ファイル
９９０：第２の設計構造体
９９５：段階
Claims (20)
- 機械可読媒体内に具体化された、集積回路の設計、製造又は試験のための設計構造体であって、
Ｉ／Ｏ信号パッドに結合された信号パッド静電放電（ＥＳＤ）デバイスと、
ソースＶＤＤに結合された電源ＥＳＤデバイスと
を備え、
前記信号パッドＥＳＤと前記電源ＥＳＤは単一のＥＳＤ構造体に統合される、
設計構造体。 - 前記設計構造体はアナログ・コアのために構築され、配置される、請求項１に記載の設計構造体。
- 前記単一のＥＳＤ構造体は、複数のＥＳＤストレスの組合せをカバーするように配置され、
前記複数のＥＳＤストレスの組合せは、
ピンから接地へのポジティブ・モードと、
ピンからＶＤＤへのポジティブ・モードと、
ピンから接地へのネガティブ・モードと、
ピンからＶＤＤへのネガティブ・モードと、
ＶＤＤから接地へのポジティブ・モードと、
ＶＤＤから接地へのネガティブ・モードと
を含む、請求項１に記載の設計構造体。 - 前記単一のＥＳＤ構造体は、ＥＳＤストレスの組合せの各々をカバーするように配置される、請求項３に記載の設計構造体。
- 前記単一のＥＳＤ構造体は、接地に結合されたエミッタとＶＤＤに結合された第２のエミッタとを有するトランジスタを含む、請求項１に記載の設計構造体。
- 前記単一のＥＳＤ構造体はＦＥＴをさらに含み、前記ＦＥＴのソース及び前記トランジスタのコレクタが前記信号パッドに結合され、前記ＦＥＴのドレイン及びベース並びに前記トランジスタの前記エミッタが接地に結合されるように配置される、請求項５に記載の設計構造体。
- 前記単一のＥＳＤ構造体は少なくとも１つのポリ・ゲートを含んで少なくとも１つの自己整合型トランジスタを形成する、請求項１に記載の設計構造体。
- 前記単一のＥＳＤ構造体は少なくとも１つのシリサイド・ブロッキング層を含んで少なくとも１つの非自己整合型トランジスタを形成する、請求項１に記載の設計構造体。
- 前記単一のＥＳＤ構造体はＥＳＤ埋め込み領域を含んで降伏ツェナー・ダイオードを形成する、請求項１に記載の設計構造体。
- 信号パッド及びソースＶＤＤに接続可能な単一の静電放電（ＥＳＤ）構造体を備える集積回路。
- 前記単一のＥＳＤ構造体は、接地に結合されたエミッタとＶＤＤに結合された第２のエミッタとを有するトランジスタを含む、請求項１０に記載の設計構造体。
- 前記単一のＥＳＤ構造体はＦＥＴをさらに含み、前記ＦＥＴのソース及び前記トランジスタのコレクタが前記信号パッドに結合され、前記ＦＥＴのドレイン及びベース並びに前記トランジスタの前記エミッタが接地に結合されるように配置される、請求項１１に記載の集積回路。
- ｐ型基板の上に形成された少なくとも１つのｐ型ウェル及び少なくとも１つのｎ型ウェルをさらに備える、請求項１０に記載の集積回路。
- 前記少なくとも１つのｐ型ウェル内の複数のｎ型領域及び複数のｐ型領域、並びに前記少なくとも１つのｎ型ウェル内の少なくとも１つのｎ型領域をさらに備える、請求項１３に記載の集積回路。
- 前記ｐ型ウェル内の少なくとも３つのｎ型領域、並びに前記３つのｎ型領域のうちの少なくとも１つに隣接して配置されたポリ・ゲートをさらに備えて少なくとも１つの自己整合型トランジスタを形成する、請求項１３に記載の集積回路。
- 静電放電（ＥＳＤ）保護デバイスを形成する方法であって、
信号パッドＥＳＤと電源ＥＳＤを単一のＥＳＤ構造体に統合することと、
前記信号パッドＥＳＤをＩ／Ｏ信号パッドに結合することと、
前記電源ＥＳＤをソースＶＤＤに結合することと
を含む方法。 - 前記単一のＥＳＤ構造体は、接地に結合されたエミッタとＶＤＤに結合された第２のエミッタとを有するトランジスタを含む、請求項１６に記載の方法。
- 集積回路を静電放電（ＥＳＤ）から保護する方法であって、
ピンから接地へのポジティブ・モードと、
ピンからＶＤＤへのポジティブ・モードと、
ピンから接地へのネガティブ・モードと、
ピンからＶＤＤへのネガティブ・モードと、
ＶＤＤから接地へのポジティブ・モードと、
ＶＤＤから接地へのネガティブ・モードと
のうちの少なくとも１つを含むＥＳＤストレスの組合せを補償するＥＳＤ保護デバイスを単一の構造体に統合することを含む方法。 - 回路を静電放電（ＥＳＤ）から保護する方法であって、
前記回路をＩ／Ｏ信号パッド及びソースＶＤＤに結合することと、
統合ＥＳＤ構造体を前記Ｉ／Ｏ信号パッド及び前記ソースＶＤＤに結合することと
を含み、
前記統合ＥＳＤ構造体は、ピンから接地へのポジティブ・モード、ピンからＶＤＤへのポジティブ・モード、ピンから接地へのネガティブ・モード、ピンからＶＤＤへのネガティブ・モード、ＶＤＤから接地へのポジティブ・モード、及びＶＤＤから接地へのネガティブ・モードのＥＳＤストレスの組合せを補償する、方法。 - 単一のＥＳＤ構造体により回路を静電放電（ＥＳＤ）から保護する方法であって、
前記単一のＥＳＤ構造体をＩ／Ｏ信号パッドに結合することと、
前記単一のＥＳＤ構造体をソースＶＤＤに結合することと、
を含む方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/355,889 US8169760B2 (en) | 2009-01-19 | 2009-01-19 | Signal and power supply integrated ESD protection device |
| US12/355,889 | 2009-01-19 | ||
| PCT/EP2009/066301 WO2010081593A1 (en) | 2009-01-19 | 2009-12-03 | Signal and power supply integrated esd protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012515442A true JP2012515442A (ja) | 2012-07-05 |
| JP5579746B2 JP5579746B2 (ja) | 2014-08-27 |
Family
ID=42144954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011545652A Expired - Fee Related JP5579746B2 (ja) | 2009-01-19 | 2009-12-03 | 信号及び電源の統合ｅｓｄ保護デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8169760B2 (ja) |
| JP (1) | JP5579746B2 (ja) |
| KR (1) | KR101599094B1 (ja) |
| WO (1) | WO2010081593A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8010927B2 (en) * | 2007-10-02 | 2011-08-30 | International Business Machines Corporation | Structure for a stacked power clamp having a BigFET gate pull-up circuit |
| US8514535B2 (en) | 2011-01-10 | 2013-08-20 | International Business Machines Corporation | Electrostatic discharge device control and structure |
| US9462674B1 (en) * | 2013-08-26 | 2016-10-04 | Xilinx, Inc. | Circuits for and methods of providing a charge device model ground path using substrate taps in an integrated circuit device |
| WO2015056040A1 (en) * | 2013-10-18 | 2015-04-23 | Freescale Semiconductor, Inc. | Electrostatic discharge protection device structures and methods of manufacture |
| KR102195230B1 (ko) | 2014-06-03 | 2020-12-24 | 삼성전자주식회사 | 정전기 보호 소자 |
| US10491787B2 (en) | 2014-09-23 | 2019-11-26 | Flir Systems, Inc. | Electrostatic discharge mitigation systems and methods for imaging devices |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10332871B2 (en) * | 2016-03-18 | 2019-06-25 | Intel IP Corporation | Area-efficient and robust electrostatic discharge circuit |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| US10930650B2 (en) | 2018-06-28 | 2021-02-23 | Stmicroelectronics International N.V. | Latch-up immunization techniques for integrated circuits |
| CN109933910B (zh) * | 2019-03-15 | 2023-05-09 | 广州林恩静电科学技术应用有限公司 | 一种评估平板显示产品在制造中静电放电敏感度的方法 |
| US11611211B2 (en) | 2021-04-19 | 2023-03-21 | Analog Devices, Inc. | Multiple trigger electrostatic discharge (ESD) protection device for integrated circuits with multiple power supply domains |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217305A (ja) * | 2000-12-30 | 2002-08-02 | Hynix Semiconductor Inc | マルチフィンガ構造の半導体装置のｅｓｄ保護回路 |
| US6512662B1 (en) * | 1999-11-30 | 2003-01-28 | Illinois Institute Of Technology | Single structure all-direction ESD protection for integrated circuits |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996626A (en) | 1988-10-14 | 1991-02-26 | National Semiconductor Corp. | Resistorless electrostatic discharge protection device for high speed integrated circuits |
| US5850095A (en) | 1996-09-24 | 1998-12-15 | Texas Instruments Incorporated | ESD protection circuit using zener diode and interdigitated NPN transistor |
| US6075686A (en) * | 1997-07-09 | 2000-06-13 | Industrial Technology Research Institute | ESD protection circuit for mixed mode integrated circuits with separated power pins |
| US6400204B1 (en) | 2000-07-26 | 2002-06-04 | Agere Systems Guardian Corp. | Input stage ESD protection for an integrated circuit |
| US6472286B1 (en) | 2000-08-09 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Bipolar ESD protection structure |
| US6444404B1 (en) * | 2000-08-09 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Method of fabricating ESD protection device by using the same photolithographic mask for both the ESD implantation and the silicide blocking regions |
| US6710990B2 (en) * | 2002-01-22 | 2004-03-23 | Lsi Logic Corporation | Low voltage breakdown element for ESD trigger device |
-
2009
- 2009-01-19 US US12/355,889 patent/US8169760B2/en not_active Expired - Fee Related
- 2009-12-03 JP JP2011545652A patent/JP5579746B2/ja not_active Expired - Fee Related
- 2009-12-03 KR KR1020117018978A patent/KR101599094B1/ko not_active IP Right Cessation
- 2009-12-03 WO PCT/EP2009/066301 patent/WO2010081593A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512662B1 (en) * | 1999-11-30 | 2003-01-28 | Illinois Institute Of Technology | Single structure all-direction ESD protection for integrated circuits |
| JP2002217305A (ja) * | 2000-12-30 | 2002-08-02 | Hynix Semiconductor Inc | マルチフィンガ構造の半導体装置のｅｓｄ保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010081593A1 (en) | 2010-07-22 |
| US8169760B2 (en) | 2012-05-01 |
| KR101599094B1 (ko) | 2016-03-02 |
| JP5579746B2 (ja) | 2014-08-27 |
| US20100181621A1 (en) | 2010-07-22 |
| KR20110118671A (ko) | 2011-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5579746B2 (ja) | 信号及び電源の統合ｅｓｄ保護デバイス | |
| JP5576473B2 (ja) | トレラント及びフェールセーフ設計のためのロバストなｅｓｄ保護回路、方法及び設計構造体 | |
| KR101071792B1 (ko) | 정전 방전(ｅｓｄ) 실리콘 제어 정류기(ｓｃｒ) 구조물을 위한 설계 구조물 및 방법 | |
| KR101231992B1 (ko) | 집적 회로 내의 ｅｓｄ 보호의 점유면적을 감소시키기 위한 방법 및 장치 | |
| KR101383613B1 (ko) | 가변 클램프 크기를 갖는 분포된 정전기 방전 보호 회로 | |
| US9385527B2 (en) | Enhanced charge device model clamp | |
| KR100564979B1 (ko) | 반도체 집적 장치와 그 설계 방법 | |
| JPH0855958A (ja) | 静電破壊保護回路 | |
| US9941270B2 (en) | Semiconductor device and design method of same | |
| US8054597B2 (en) | Electrostatic discharge structures and methods of manufacture | |
| EP2946404B1 (en) | Circuit for and method of enabling the discharge of electric charge in an integrated circuit | |
| WO2014120450A1 (en) | Esd protection device for sst transmitter | |
| US7250660B1 (en) | ESD protection that supports LVDS and OCT | |
| Hsueh et al. | Stacking-MOS protection design for interface circuits against cross-domain CDM ESD stresses | |
| KR20110127068A (ko) | 집적된 ｊｆｅｔ들을 갖는 실리콘 제어 정류기에 기초한 정전기 방전 보호 회로, 동작 방법 및 설계 구조 | |
| JP3899052B2 (ja) | 集積回路 | |
| US8952457B2 (en) | Electrostatic discharge protection circuit | |
| Semenov et al. | ESD protection design for I/O libraries in advanced CMOS technologies | |
| CN111900158B (zh) | 对集成电路进行esd防护的方法 | |
| Li et al. | ESD design rule checker | |
| Chakravarthi et al. | System on Chip Design Finishing and Design for Manufacturability DFM | |
| Semenov et al. | Circuit Design Concepts for ESD Protection | |
| Gauthier et al. | Evaluation of diode-based and NMOS/Lnpn-based ESD protection strategies in a triple gate oxide thickness 0.13 µm CMOS logic technology | |
| JP2009038238A (ja) | 半導体装置 | |
| KR20060098684A (ko) | 저용량 고속 특성의 정전기 방지 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140624 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5579746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |