JP2012515441A5

JP2012515441A5 -

Info

Publication number: JP2012515441A5
Application number: JP2011545619A
Authority: JP
Filing date: 2009-11-02
Publication date: 2012-11-08

Claims

− キャリア（２）を準備するステップと、
− 少なくとも１つのオプトエレクトロニクス半導体チップ（４）を準備し、前記キャリア（２）の主面（２０）に前記少なくとも１つのオプトエレクトロニクス半導体チップ（４）を設けるステップと、
− 少なくとも１つの第１の金属層（１１）を前記キャリア（２）上に設けるステップと、
− 少なくとも１つの光学部品（３）を準備するステップと、
− 少なくとも１つの第２の金属層（１２）を前記少なくとも１つの光学部品（３）上に設けるステップと、
− 前記少なくとも１つの第１の金属層（１１）および前記少なくとも１つの第２の金属層（１２）により、前記キャリア（２）と前記少なくとも１つの光学部品（３）とを機械的に接続するステップと、を含み、
前記接続は摩擦溶接を含むか摩擦溶接であり、
前記第１の金属層（１１）および前記第２の金属層（２２）は、金または金合金からなり、
前記第１の金属層（１１）および前記第２の金属層（２２）は、前記キャリア（２）と前記光学部品（３）との間に機械的に安定で永久的な接続な接続を形成し、
前記第１の金属層（１１）は、前記オプトエレクトロニクス半導体チップ（４）に対して電気的絶縁され、
前記第１の金属層（１１）は、前記キャリア（２）の前記主面（２０）に少なくとも４つの点形状の領域において設けられ、
前記キャリア（２）と前記光学部品（３）は、前記オプトエレクトロニクス半導体チップ（４）が配置される空間を囲み、前記空間は気密閉鎖されない、
ことを特徴とするオプトエレクトロニクス素子（１）の製造方法。
前記接続プロセス中、前記キャリア（２）は１３０〜１７０℃に加熱される、請求項１に記載の方法。
前記接続プロセス中、前記光学部品（３）は３０〜５０Ｎのプレス力で前記キャリア（２）にプレスされる、請求項１または請求項２に記載の方法。
前記接続プロセス中、前記光学部品（３）にのみ超音波出力が供給される、請求項１から請求項３のいずれかに記載の方法。
前記接続プロセス中に供給される前記超音波出力は０．１〜２．０Ｗであり、かつ、０．２〜２．０ｓの時間印可される、請求項１から請求項４のいずれかに記載の方法。
フォトリソグラフィー法および／またはワイヤーボンダーにより、少なくとも１つの接続バンプ（１３）が前記少なくとも１つの第１の金属層（１１）および／または前記第２の金属層（１２）に設けられる、請求項１から請求項５のいずれかに記載の方法。
− 少なくとも１つのオプトエレクトロニクス半導体チップ（４）を主面（２０）に有するキャリア（２）と、
− 前記キャリア（２）の前記主面（２０）上に設けられた少なくとも１つの第１の金属層（１１）と、
− 前記キャリア（２）の前記主面（２０）に対向する少なくとも１つの第２の金属層（１２）を有する、少なくとも１つの光学部品（３）と、
− 前記少なくとも１つの第１の金属層（１１）と前記少なくとも１つの第２の金属層（１２）との間に位置し、前記少なくとも１つの光学部品（３）を前記キャリア（２）に接続させる少なくとも１つの摩擦溶接シーム（１０）であって、前記少なくとも１つの第１の金属層（１１）および／または前記少なくとも１つの第２の金属層（１２）に直接位置する前記少なくとも１つの摩擦溶接シーム（１０）と、
を有し、
前記第１の金属層（１１）および前記第２の金属層（２２）は、金または金合金からなり、
前記第１の金属層（１１）および前記第２の金属層（２２）は、前記キャリア（２）と前記光学部品（３）との間に機械的に安定で永久的な接続な接続を形成し、
前記第１の金属層（１１）は、前記オプトエレクトロニクス半導体チップ（４）に対して電気的絶縁され、
前記第１の金属層（１１）は、前記キャリア（２）の前記主面（２０）に少なくとも４つの点形状の領域において設けられ、
前記キャリア（２）と前記光学部品（３）は、前記オプトエレクトロニクス半導体チップ（４）が配置される空間を囲み、前記空間は気密閉鎖されない、
ことを特徴とするオプトエレクトロニクス素子（１）。
少なくとも１つの接続バンプ（１３）が前記第１の金属層（１１）と前記少第２の金属層（１２）との間に配置される、請求項７に記載のオプトエレクトロニクス素子（１）。
前記第１の金属層（１１）、前記第２の金属層（１２）、および、前記接続バンプ（１３）は、それぞれ金からなる、請求項８に記載のオプトエレクトロニクス素子（１）。
前記第１の金属層（１１）、前記第２の金属層（１２）、および、前記接続バンプ（１３）の、前記キャリア（２）の前記主面（２０）に垂直な方向の合計厚さ（Ｄ）は、２〜４０μｍである、請求項８から請求項９のいずれかに記載のオプトエレクトロニクス素子（１）。
前記第１の金属層（１１）は、前記キャリア（２）上において前記光学部品（３）の角における正確に４つの領域に設けられる、請求項７から請求項１０のいずれかに記載のオプトエレクトロニクス素子（１）。
前記点形状の領域には前記第１の金属層（１１）が前記キャリア（２）の前記主面（２０）に設けられており、前記点形状の領域のそれぞれは、前記キャリア（２）に対向する前記光学部品（３）のフレーム（３１）の全面積の最大５％の領域とされ、前記第１の金属層（１１）は前記キャリア（２）の前記主面（２０）の面積の最大１０％をカバーする、
請求項７から請求項１１のいずれかに記載のオプトエレクトロニクス素子（１）。
前記摩擦溶接シーム（１０）は、前記オプトエレクトロニクス半導体チップ（４）を完全には囲わない、請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス素子（１）。
前記光学部品（３）は前記第２の金属層（１２）が配置された放射不透過フレーム（３１）を有し、放射透過光学素子（３２）が前記キャリア（２）から離れた側の前記フレーム（３１）の側面に装着され、前記光学素子（３２）は、互いに対向し、かつ、光屈折が起こる二つの主領域（３３）を有する、請求項７から請求項１３のいずれかに記載のオプトエレクトロニクス素子（１）。
− 前記キャリア（２）はセラミックを含み、
− 前記光学部品（３）はシリコンおよびガラスを含み、
− 前記第２の金属層（１２）は前記光学部品（３）の前記シリコン上に設けられ、
− 前記光学部品（３）の前記シリコンは、前記オプトエレクトロニクス半導体チップ（４）を枠状に囲む、請求項７から請求項１４のいずれかに記載のオプトエレクトロニクス素子（１）。