JP2012512497A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012512497A5 JP2012512497A5 JP2011542283A JP2011542283A JP2012512497A5 JP 2012512497 A5 JP2012512497 A5 JP 2012512497A5 JP 2011542283 A JP2011542283 A JP 2011542283A JP 2011542283 A JP2011542283 A JP 2011542283A JP 2012512497 A5 JP2012512497 A5 JP 2012512497A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- delay
- circuit
- paths
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed Effects 0.000 claims 10
- 230000000875 corresponding Effects 0.000 claims 5
- 230000004044 response Effects 0.000 claims 4
- 230000001808 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 229920001690 polydopamine Polymers 0.000 claims 2
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
Description
メモリシステム44で節電するため、および/または電圧スケーリングを向上させるために、メモリシステム44には2つの電圧領域が設けられる。メモリシステム44の第1部分45に低い方の電圧領域VLが設けられ、かつメモリシステム44の第2部分47に高い方の電圧領域VHが設けられる。低い方の電圧領域VLと高い方の電圧領域VHとのどちらにも、それぞれに第1電圧源と第2電圧源から電力が供給される。低い方の電圧領域VLは、全般的に高い方の電圧領域VHよりも低い電圧を供給する電圧領域である。一例として、低い方の電圧領域VLによって提供される標準電圧レベルは0.75ボルトであってよく、高い方の電圧領域VHによって提供される標準電圧レベルは1.1ボルトであってよい。本例では、第1部分45は低い方の電圧領域V L のみを横断し、第2部分47は高い方の電圧領域V H のみを横断する。しかしながら、メモリシステム44の第1部分および/または第2部分は、低い方の電圧領域VLと高い方の電圧領域VHとの両方を横断するように設けることもできる。別の方法として、第1部分45は低い方の電圧領域VLと高い方の電圧領域VHとの両方を横断し、第2部分47は高い方の電圧領域VHだけを横断するか、またはその反対にしてもよい。第1部分45と第2部分47とを、任意の組合せの複数の電圧領域を横断するように設けることができる。
Claims (21)
- 複数の電圧領域と、
それぞれが前記複数の電圧領域の一部を横断し、かつ前記複数の電圧領域のうちの少なくとも1つの電圧領域に応じた遅延を有する複数の経路と、
前記複数の経路の前記遅延に関する遅延出力を生成するように構成された遅延回路と
を具備することを特徴とし、
前記遅延回路が、
前記複数の電圧領域のうちの第1電圧源によって電圧が供給され、かつ1つ以上の第1出力を生成するよう構成された1つ以上の第1遅延素子と、
前記複数の電圧領域のうちの第2電圧源によって電圧が供給され、かつ1つ以上の第2出力を生成するよう構成された1つ以上の第2遅延素子と、
前記1つ以上の第1出力と前記1つ以上の第2出力との受信に応じて前記遅延出力を生成するよう構成された少なくとも1つの結合回路と
を具備する回路。 - 前記遅延回路が、前記複数の経路のうちの第1経路の遅延および第2経路の遅延に従い前記遅延出力を生成するように構成されることを特徴とする請求項1に記載の回路。
- 前記遅延回路が、前記遅延出力を生成するように構成された少なくとも1つのゲートを具備することを特徴とする請求項1に記載の回路。
- 前記1つ以上の第1遅延素子と前記1つ以上の第2遅延素子とが、それぞれ1つ以上のバッファを具備することを特徴とする請求項1に記載の回路。
- 前記複数の経路のうちの1つ以上の経路に少なくとも1つのレベルシフタをさらに具備することを特徴とする請求項1に記載の回路。
- 前記複数の電圧領域が、低い方の電圧領域と高い方の電圧領域とを具備することを特徴とする請求項1に記載の回路。
- 前記複数の経路のそれぞれが、前記低い方の電圧領域と前記高い方の電圧領域との両方を横断することを特徴とする請求項6に記載の回路。
- 前記複数の経路のうちの第1経路が、前記低い方の電圧領域を横断し、
前記複数の経路のうちの第2経路が、前記高い方の電圧領域を横断することを特徴とする請求項6に記載の回路。 - 前記複数の経路のうちの第1経路が、センス経路に備えられ、
前記複数の経路のうちの第2経路が、少なくとも1つのメモリセルに接続されたアクセス経路に備えられることを特徴とする請求項1に記載の回路。 - 移動電話、携帯電話、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、個人情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、デジタル音楽プレーヤー、ポータブル音楽プレーヤー、デジタルビデオプレーヤー、デジタルビデオディスク(DVD)プレーヤー、およびポータブルデジタルビデオプレーヤーからなるグループを含む電子装置で使用されることを特徴とする請求項1に記載の回路。
- 複数の電圧領域と、
それぞれが前記複数の電圧領域の一部を横断し、かつ前記複数の電圧領域のうちの少なくとも1つの電圧領域に応じた遅延を有する複数の経路と、
前記複数の経路の前記遅延に関する遅延出力を生成する手段と
を具備し、
前記遅延出力を生成する手段が、
1つ以上の第1出力を生成するため1つ以上の第1手段であって、前記1つ以上の第1手段に関連した電圧が前記電圧領域のうちの第1電圧源によって電圧が供給される、第1手段と、
1つ以上の第2出力を生成するため1つ以上の第2手段であって、前記1つ以上の第2手段に関連した電圧が前記電圧領域のうちの第2電圧源によって電圧が供給される、第2手段と、
前記1つ以上の第1出力と前記1つ以上の第2出力との受信に応じて前記遅延出力を生成する手段と
を含むことを特徴とする遅延回路。 - 遅延回路で遅延出力を生成する方法であって、
複数の電圧領域の一部を横断する複数の経路から複数の信号を受信する段階であって、前記複数の経路が前記電圧領域のうちの少なくとも1つの電圧領域に応じた遅延を有する、段階と、
前記複数の経路の対応する経路の前記遅延に関する前記複数の信号のそれぞれを遅延させる段階と、
前記複数の信号を受信する遅延回路から遅延出力を生成する段階と
を有し、
前記遅延出力を生成する段階が、
前記複数の信号のうちの受信した第1信号を、前記電圧領域のうちの第1電圧源によって電圧が供給される1つ以上の第1遅延素子を使用して遅延させる段階と、
前記受信した第1信号を、前記複数の電圧領域のうちの第2電圧源によって電圧が供給される1つ以上の第2遅延素子を使用して遅延させる段階と、
前記1つ以上の第1遅延素子からの遅延させた第1信号と前記1つ以上の第2遅延素子からの遅延させた第1信号とを結合する段階と
を含むことを特徴とする方法。 - 前記複数の信号を遅延させる段階が、前記複数の経路のうちの第1経路で受信した前記複数の信号のうちの第1信号を、前記複数の経路のうちの第2経路の遅延に従い遅延させる段階をさらに含むことを特徴とする請求項12に記載の方法。
- 前記遅延出力を生成する段階が、前記複数の信号を受信する前記遅延回路から少なくとも1つのゲート出力を生成する段階を含むことを特徴とする請求項12に記載の方法。
- 前記複数の信号を受信する段階が、前記複数の電圧領域のうちの低い方の電圧領域と高い方の電圧領域との両方を介して前記複数の信号を受信する段階を含むことを特徴とする請求項12に記載の方法。
- 制御システムと、
複数の電圧領域と、
前記複数の電圧領域の第1部分を横断し、前記第1部分に応じた第1遅延を有するセンス経路と、
前記複数の電圧領域の第2部分を横断し、前記第2部分に応じた第2遅延を有するアクセス経路と、
前記センス経路に接続され、かつ前記第1遅延と前記第2遅延とに関する遅延出力を生成するように構成された遅延回路と
を具備し、
前記遅延回路が、
前記複数の電圧領域のうちの第1電圧源によって電圧が供給され、かつ1つ以上の第1出力を生成するよう構成された1つ以上の第1遅延素子と、
前記複数の電圧領域のうちの第2電圧源によって電圧が供給され、かつ1つ以上の第2出力を生成するよう構成された1つ以上の第2遅延素子と、
前記1つ以上の第1出力と前記1つ以上の第2出力との受信に応じて前記遅延出力を生成するよう構成された少なくとも1つの結合回路と
を具備することを特徴とするメモリシステム。 - 前記遅延回路が、前記遅延出力を生成するようにそれぞれが構成された複数の遅延素子を具備することを特徴とする請求項16に記載のメモリシステム。
- 前記複数の電圧領域が、低い方の電圧領域と高い方の電圧領域とを具備することを特徴とする請求項16に記載のメモリシステム。
- 前記遅延出力を受信するよう構成された複数のセンス増幅器をさらに具備することを特徴とする請求項16に記載のメモリシステム。
- 前記複数のセンス増幅器が、メモリセルアレイから出力されたビット線からデータを感知するよう構成されることを特徴とする請求項19に記載のメモリシステム。
- 移動電話、携帯電話、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、個人情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナー、ラジオ、衛星ラジオ、デジタル音楽プレーヤー、ポータブル音楽プレーヤー、デジタルビデオプレーヤー、デジタルビデオディスク(DVD)プレーヤー、およびポータブルデジタルビデオプレーヤーからなるグループを含む電子装置に含まれることを特徴とする請求項16に記載のメモリシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/336,741 | 2008-12-17 | ||
US12/336,741 US7876631B2 (en) | 2008-12-17 | 2008-12-17 | Self-tuning of signal path delay in circuit employing multiple voltage domains |
PCT/US2009/067657 WO2010077776A1 (en) | 2008-12-17 | 2009-12-11 | Self-tuning of signal path delay in circuit employing multiple voltage domains |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012512497A JP2012512497A (ja) | 2012-05-31 |
JP2012512497A5 true JP2012512497A5 (ja) | 2013-06-27 |
JP5355711B2 JP5355711B2 (ja) | 2013-11-27 |
Family
ID=41559655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542283A Active JP5355711B2 (ja) | 2008-12-17 | 2009-12-11 | 複数の電圧領域を使用した回路内信号経路遅延の自己同調 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7876631B2 (ja) |
EP (1) | EP2380174B1 (ja) |
JP (1) | JP5355711B2 (ja) |
KR (1) | KR101259899B1 (ja) |
CN (1) | CN102246236B (ja) |
BR (1) | BRPI0922986A2 (ja) |
TW (1) | TWI427640B (ja) |
WO (1) | WO2010077776A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8930733B2 (en) * | 2009-06-12 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Separating power domains of central processing units |
US8995207B2 (en) | 2011-08-12 | 2015-03-31 | Qualcomm Incorporated | Data storage for voltage domain crossings |
US20130227197A1 (en) * | 2012-02-29 | 2013-08-29 | Sandisk Technologies Inc. | Multiple pre-driver logic for io high speed interfaces |
US8638153B2 (en) * | 2012-03-29 | 2014-01-28 | Qualcomm Incorporated | Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width |
CN102723755A (zh) * | 2012-06-14 | 2012-10-10 | 北京华大智宝电子系统有限公司 | 一种电池组信息采集管理结构 |
US9070433B1 (en) | 2014-03-11 | 2015-06-30 | International Business Machines Corporation | SRAM supply voltage global bitline precharge pulse |
US9418716B1 (en) * | 2015-04-15 | 2016-08-16 | Qualcomm Incorporated | Word line and bit line tracking across diverse power domains |
CN104868906A (zh) * | 2015-05-26 | 2015-08-26 | 施文斌 | 集成电路和电压选择电路 |
US9954527B2 (en) * | 2015-09-29 | 2018-04-24 | Nvidia Corporation | Balanced charge-recycling repeater link |
KR102531863B1 (ko) * | 2018-03-28 | 2023-05-11 | 삼성전자주식회사 | 반도체 메모리 장치의 홀드-마진을 제어하는 방법 및 시스템 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04362810A (ja) * | 1991-06-11 | 1992-12-15 | Fuji Electric Co Ltd | 論理信号遅延回路 |
JPH10284705A (ja) | 1997-04-10 | 1998-10-23 | Hitachi Ltd | ダイナミック型ram |
US6034920A (en) * | 1998-11-24 | 2000-03-07 | Texas Instruments Incorporated | Semiconductor memory device having a back gate voltage controlled delay circuit |
JP2002109887A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路 |
JP3908493B2 (ja) * | 2001-08-30 | 2007-04-25 | 株式会社東芝 | 電子回路及び半導体記憶装置 |
JP3866594B2 (ja) | 2002-03-15 | 2007-01-10 | Necエレクトロニクス株式会社 | 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法 |
US6831853B2 (en) * | 2002-11-19 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company | Apparatus for cleaning a substrate |
US7073145B2 (en) * | 2003-01-07 | 2006-07-04 | International Business Machines Corporation | Programmable delay method for hierarchical signal balancing |
JP2007501513A (ja) * | 2003-08-04 | 2007-01-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧供給構造および方法 |
US7151396B2 (en) | 2005-04-04 | 2006-12-19 | Freescale Semiconductor, Inc. | Clock delay compensation circuit |
US7355905B2 (en) * | 2005-07-01 | 2008-04-08 | P.A. Semi, Inc. | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage |
KR100655084B1 (ko) * | 2006-01-17 | 2006-12-08 | 삼성전자주식회사 | 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치 |
US7542331B1 (en) * | 2007-10-16 | 2009-06-02 | Juhan Kim | Planar SRAM including segment read circuit |
US7388774B1 (en) * | 2007-10-16 | 2008-06-17 | Juhan Kim | SRAM including bottom gate transistor |
US7542348B1 (en) * | 2007-12-19 | 2009-06-02 | Juhan Kim | NOR flash memory including bipolar segment read circuit |
-
2008
- 2008-12-17 US US12/336,741 patent/US7876631B2/en active Active
-
2009
- 2009-12-11 BR BRPI0922986A patent/BRPI0922986A2/pt not_active Application Discontinuation
- 2009-12-11 JP JP2011542283A patent/JP5355711B2/ja active Active
- 2009-12-11 CN CN200980150177.7A patent/CN102246236B/zh active Active
- 2009-12-11 KR KR1020117016788A patent/KR101259899B1/ko active IP Right Grant
- 2009-12-11 WO PCT/US2009/067657 patent/WO2010077776A1/en active Application Filing
- 2009-12-11 EP EP09793663.7A patent/EP2380174B1/en active Active
- 2009-12-17 TW TW098143418A patent/TWI427640B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012512497A5 (ja) | ||
US8653852B2 (en) | Voltage level shifter with dynamic circuit structure having discharge delay tracking | |
KR101767448B1 (ko) | 데이터 수신 장치 및 이를 포함하는 반도체 메모리 장치 | |
US9870811B2 (en) | Physically unclonable function based on comparison of MTJ resistances | |
KR101559436B1 (ko) | 교차 결합 영향들을 감소시키기 위한 시스템 및 방법 | |
JP5960870B2 (ja) | マルチ電圧レベルのマルチダイナミック回路構造デバイス | |
US8670266B2 (en) | Non-volatile flip-flop | |
JP5355711B2 (ja) | 複数の電圧領域を使用した回路内信号経路遅延の自己同調 | |
US20110249518A1 (en) | Circuits, Systems, and Methods for Dynamic Voltage Level Shifting | |
US20120299653A1 (en) | Receiver circuits for differential and single-ended signals | |
TW201019665A (en) | Data transmitting system | |
US8164972B1 (en) | Address decoder | |
JPWO2009041010A1 (ja) | 半導体集積回路装置、通信装置、情報再生装置、画像表示装置、電子装置、電子制御装置および移動体 | |
US8767495B2 (en) | Memory having isolation units for isolating storage arrays from a shared I/O during retention mode operation | |
KR102287455B1 (ko) | 송신 장치 및 통신 시스템 | |
JP5226796B2 (ja) | 低電力、高歩留まりのメモリのためのシステム及び方法 | |
JPWO2012029233A1 (ja) | データ伝送回路及びそれを備えた半導体記憶装置 | |
US8760229B2 (en) | Switching amplifier and audio device | |
JP2013524728A (ja) | シグナリングシステム、前置増幅器、メモリデバイスおよび方法。 | |
CN102035526B (zh) | 信号输入电路及具有该电路的半导体装置 | |
US9853609B2 (en) | Semiconductor apparatus and receiver thereof | |
US20090172220A1 (en) | Method for transmitting audio streams and audio stream transmitting system thereof | |
US20070242530A1 (en) | Memory controller for supporting double data rate memory and related method | |
JP2010225208A (ja) | 半導体集積回路 | |
TWI728430B (zh) | 用於防止偏壓溫度不穩定的電路和方法 |