JP2012508969A - 表面実装可能な装置 - Google Patents

表面実装可能な装置 Download PDF

Info

Publication number
JP2012508969A
JP2012508969A JP2011535868A JP2011535868A JP2012508969A JP 2012508969 A JP2012508969 A JP 2012508969A JP 2011535868 A JP2011535868 A JP 2011535868A JP 2011535868 A JP2011535868 A JP 2011535868A JP 2012508969 A JP2012508969 A JP 2012508969A
Authority
JP
Japan
Prior art keywords
support plate
component
housing
mountable device
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011535868A
Other languages
English (en)
Other versions
JP2012508969A5 (ja
JP5502881B2 (ja
Inventor
クールマン ヴェアナー
シューマン ミヒャエル
ヘーファー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2012508969A publication Critical patent/JP2012508969A/ja
Publication of JP2012508969A5 publication Critical patent/JP2012508969A5/ja
Application granted granted Critical
Publication of JP5502881B2 publication Critical patent/JP5502881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

本発明は実装面と該実装面に対向する上面と電気的に絶縁された支持体プレートと電気的な構成素子とハウジングとを有している表面実装可能な装置に関する。この装置は実装面方向で前記支持体プレートによって終端し、支持体プレートは実装面に対向する固定面を有し、電気的な構成素子との電気的なコンタクト形成のために固定面に配設された複数の導体線路と実装面に配設された複数のコンタクト面と複数の貫通孔部とを有する。前記コンタクト面は貫通孔部を介して導体線路と導電接続され構成素子は支持体プレートの固定面に配設されハウジングに取り囲まれる。少なくとも１つの貫通孔部は構成素子下方に配置され、ハウジングは支持体プレート固定面に配設され、それによってハウジングと支持体プレートが相互に面一となり、さらに装置は上面方向で前記ハウジングによって終端する。

Description

本発明は独国特許出願公開第１０ ２００８ ０５７ １７４．１号明細書の優先権を主張するものであり、ここではその開示内容が含まれる。
本発明は、実装面と、該実装面に対向している上面と、電気的に絶縁されている支持体プレートと、電気的な構成素子と、ハウジングとを有している、表面実装可能な装置に関している。
従来の表面実装可能な装置は支持体プレートと、その上に配置された電気的な構成素子とケーシングとを有しており、このケーシングは例えば成形体からなっている。電気的な構成素子のコンタクト形成は、これまでは主にボンディングワイヤを用いて行われており、このワイヤが構成素子の上面から支持体プレートまで案内され、導電性の接着剤によって構成素子の下側に配設されていた。この場合通常は、ハウジングの基準面が支持体プレートの基準面とみなされる。それにより支持体プレートは、２つの相対向する面においてハウジングを越えて突出し、この突出した支持体プレート領域においては電気的な配線路、例えば導体線路が、ハウジングに対向するように配設されている支持体プレートの取付け面に案内されている。しかしながらこのような構成の、ハウジングを越えて突出する支持体プレートを備えた装置は、所要スペースが増大してしまうという欠点を伴っていた。
そこで本発明の課題は、特に装置のサイズが小さくて横方向の出っ張りも少なくて済むような、スペース効率のよい、表面実装可能な装置を提供することである。
前記課題は、請求項１の特徴部分に記載された本発明による表面実装可能な装置によって解決される。本発明による表面実装可能な装置の別の有利な実施形態及び改善形態は従属請求項に記載されている。
本発明による表面実装可能な装置は、実装面と、該実装面に対向している上面と、電気的に絶縁されている支持体プレートと、電気的な構成素子と、ハウジングとを有している。この装置は実装面方向で支持体プレートによって終端しており、実装面に対向する固定面を有している。この固定面には構成素子との電気的なコンタクト形成のために導体線路が設けられている。支持体プレートの実装面にはコンタクト面が設けられている。さらに支持体プレートは貫通孔部を有しており、この場合それぞれ１つのコンタクト面が貫通孔部を介して導体線路と導電的に接続されている。構成素子は支持体プレートの固定面に配設され、ハウジングよって取り囲まれている。この場合支持体プレートの少なくとも１つの貫通孔部は、前記電気的な構成素子の下方に配置される。前記ハウジングは、支持体プレートの固定面に配設されており、前記装置が上面方向で前記ハウジングによって終端している。前記ハウジングと支持体プレートは、支持体プレートの平面内で相互に面一となるように配置されている。
これにより支持体プレートの固定面から支持体プレートの実装面までの電気的なリード導体、例えば導体線路が貫通孔部を介して案内される（いわゆる微小バイア）。これらは有利には構成素子の下方に設けられている。これによる利点として、支持体プレート実装面への導体線路の引込みに用いられていた支持体プレートの張り出し領域はもはや不要となる。このことは特に比較的大きな構成素子を含む装置、及び／又は外部からの接続箇所を多く有している特定の複雑な装置にとって特に有利となる。
この装置は有利には実装面がプリント基板に配設されてもよい。その場合当該装置のコンタクト面は有利にはプリント基板の接続箇所と例えば導電性接着剤を用いて導電的に接続される。それにより、当該装置の電気的な構成素子の電気的なコンタクト形成は、支持体プレートの貫通孔部とコンタクト面を介して支持体プレートの固定面の導体線路まで導かれる。
本発明による表面実装可能な装置の有利な実施例によれば、支持体プレートの貫通孔部が専ら構成素子の下方に配設される。
それにより、有利には当該装置のサイズがさらに縮小され、特に装置の横方向の出っ張りがなくなる。このようなスペースの節約された表面実装可能な装置は利点をもたらす。
本発明による表面実装可能な装置の別の有利な実施例によれば、ハウジングが、構成素子と導体路を外側に向けて完全に電気的に絶縁している。
それにより有利には、装置の短絡、特に装置の電気的な構成素子の短絡を生ぜしめることなく、外部からの電気的な引込部分、例えば隣接する電気的構成素子からの引込部分が、ハウジング上若しくはハウジング側面に配設可能となる。多数の電気的な装置若しくは構成素子を含んだこのような省スペース的な配置構成は大きな利点となる。
ハウジングは有利には絶縁性の材料からなる。特に有利にはハウジングは成形体を有している。
さらに別の有利な装置によれば、当該装置が専ら実装面の上方で外側に向けて導電的にコンタクト形成可能である。
特に有利には前記装置は、専ら貫通孔部を用いて導電的にコンタクト形成可能である。
前記装置が専ら実装面の上方で貫通孔部を用いて導電的にコンタクト形成可能であり、さらに装置の上面、特に装置のハウジングが電気的に絶縁状態に構成されていることによって、装置の短絡、特に電気的な構成素子の短絡の危険性が有利には最小となる。
特に有利には、前記装置は側面を有し、該側面と前記上面が外側に向けて完全に電気的に絶縁状態に構成されている。
特にこの装置は、装置の側面まで延在しそこにおいて外方へ向けてコンタクト形成されるような電気的なリード導体、特に導体線路及び／又はボンディングワイヤなどは何も有していない。有利には、それによって装置の側面及び／又は上面は、外部からの電気的な引込み、例えば隣接する電気的な構成素子からの引込みに対する可能性を提供する。外部の電気的な構成素子の装置近傍への配置構成は、次のような利点を可能にする。すなわちそれによって多重の電気的な構成素子ないし装置の省スペース的な配置構成を実現させ得る。
本発明の別の有利な構成によれば、構成素子と支持体プレートの間に電気的に絶縁性の分離層が設けられる。
特に有利には支持体プレートの固定面に配設された導体線路が導電性分離層によって完全に若しくは部分的に覆われる。それにより、構成素子の固定領域において構成素子と導体線路の間の電気的な絶縁状態が得られる。
有利には、電気的な構成素子が、支持体プレートとは反対側の上面において導電線路と、特にボンディングワイヤを用いて導電的に接続される。特にそれぞれ１つのボンディングワイヤが構成素子の上面から支持体プレートのそれぞれ１つの導体線路まで案内される。このケースでは、構成素子の電気的なコンタクト形成が構成素子の上側でしか行われない。電気的な構成素子の別の片面の電気的なコンタクト形成とそれに伴って接続される電気的な構成素子（例えばフリップチップ構成素子）の電気的な引込みは、当業者には公知であるため、ここでの詳細な説明は省く。
本発明による表面実装可能な装置の別の有利な構成によれば、構成素子が支持体プレートの貫通孔部上に配設され、当該貫通孔部を介してコンタクト面と導電的に接続される。
そのようなケースでは、電気的な構成素子の両面でのコンタクト形成が可能となる。第１の電気的なコンタクト形成は、構成素子の下側において貫通孔部を介してコンタクト面に導かれる。それに対して構成素子の第２の電気的なコンタクト形成は、構成素子の上側で、ボンディングワイヤを用いてそれぞれ１つの導体線路に導かれるものであってもよい。
このケースでは、構成素子と支持体プレートの間に電気的に絶縁性の分離層が設けられる。その際にはこの分離層内に開口部が設けられ、この開口部は特に導電的な材料を含み、構成素子の下側を支持体プレートの貫通孔部を介してコンタクト面に導電的に接続させる。
有利には、この構成素子は接着剤、特に導電性の接着剤か若しくは導電性のハンダを用いて固定される。
本発明による装置の別の有利な実施例によれば、構成素子は電磁ビームの発生若しくは検出に適した活性層を有する。
この構成素子の活性層は、有利には、少なくとも１つのｐｎ接合部と、二重ヘテロ構造と、ビーム発生のための単一量子井戸構造（ＳＱＷ）または多重量子井戸構造（ＭＱＷ）を有し得る。この場合量子井戸構造の表記は量子化のディメンションに関する意味合いは含まない。それによりこの表記には、とりわけ量子井戸、量子線、量子点、及びこれらの構造のあらゆる組合わせが含まれる。
特に有利には、構成素子は支持体プレートに対向しているビーム出射面を有する。このビーム出射面を通って、構成素子内で生成されたビームが当該構成素子から離れる。有利には、構成素子の上面がビーム出射面である。
有利には前記構成素子は半導体本体、特に有利には薄膜半導体本体である。この薄膜半導体本体として本願の枠内では、半導体本体がみなされる。その製造に対しては次のような半導体基板、すなわちその上に薄膜半導体本体の半導体本体を含む半導体層列が例えばエピタキシャル成長されている半導体基板が代替されてもよい。
半導体本体の層は、有利にはＩＩＩ−Ｖ族化合物半導体材料からなっている。このＩＩＩ−Ｖ族化合物半導体材料は、例えばアルミニウム、ガリウム、インジウムなどの周期表ＩＩＩ族の少なくとも１つの元素と、例えば窒素、リン、砒素などの周期表Ｖ族の少なくとも１つの元素を有し得る。特にＩＩＩ−Ｖ族化合物半導体材料とは、周期表第ＩＩＩ族の少なくとも１つの元素と周期表第Ｖ族の少なくとも１つの元素を含んだ特に窒化宇物半導体やリン化物半導体などの二元性化合物、三元性化合物、四元性化合物のグループを含む。そのような二元性化合物、三元性化合物、四元性化合物はさらに、例えば１つ若しくはそれ以上のドープ材料や付加的な成分を有し得る。
特に有利には、前記構成素子は、ＬＥＤ，ＩＲＥＤ，フォトトランジスタ、フォトダイオード、オプトＩＣなどである。
前記構成素子が実質的に電磁ビームの検出のために設けられている場合、例えばフォトダイオード、フォトトランジスタ、オプトＩＣとして構成されている場合には、当該構成素子の層は有利にはケイ素である。
本発明によれば有利には、前記ハウジングが、構成素子から発せられる電磁ビームに対して、あるいは構成素子によって検出される電磁ビームに対して透過的に構成される。それにより、前記構成素子から発せられる電磁ビームは当該ハウジングから出射され得るか若しくは前記構成素子によって検出される電磁ビームが当該ハウジングに入射され得る。特にこの構成素子から発せられる電磁ビームあるいは構成素子によって検出される電磁ビームのためのハウジングは、低い吸収係数を有している。
代替的に前記ハウジングは、ある波長領域の電磁ビームに対して非透過的であってもよい。このようなケースではこのハウジングは、波長選択のために用いることができる。それにより、所定の特に望まれない波長領域のビームを、構成素子から発せられるビームの波長領域から選択的に排除したり、構成素子によって検出すべきビームの波長領域から選択的に排除することが可能になる。つまりこのハウジングは、所定の波長に対するフィルタとしても用いられる。
本発明による装置の別の有利な構成によれば、多数の電気的な構成素子が支持体プレートの固定面に配設され、それらはそれぞれ前記ハウジングによって完全に取り囲まれる。
有利には製造方法に対しても前記装置を多数製造することが可能である。そのような表面実装可能な装置の大量生産はコスト的にも大きな利点をもたらす。
そのような装置の大量生産過程では、引き続きカッティングによって２つの方向に分離させる、つまり相互に分離させる個別化過程が伴う。そのようなケースでは、装置において全部で４つの側面がカッティングによって形成される。そのような個別化の際には代替的に一方向のみでカッティングすることも可能である。それにより、装置において２つの側面だけがカッティングによって形成される。
また前記装置に対しては、１つの層だけを備えた支持体プレートを有する構成のみならず、多層構造を備えた支持体プレートを有する構成も考えられ得る。そのため本発明の有利な構成によれば、支持体プレートが多層構造を有するように構成される。そのような多層構造によれば、支持体プレートの特性を所望の要求にマッチングさせることが可能となる。例えば、多層支持体プレートが良好な漏洩電流特性、良好な高周波特性、あるいは良好な耐水性を有することが可能となる。
有利には、支持体プレートは、基礎材料として、セラミック、エポキシ樹脂、該エポキシ樹脂に含有されたガラス繊維などを含み得る。特に有利には前記支持体プレートは、電気的に絶縁性である。
本発明の別の有利な構成によれば、支持体プレートの貫通孔部がそれぞれ１つの導電性材料を有している。その際それらの貫通孔部は、部分的に若しくは完全に導電性材料で充たされていてもよい。この導電性材料としては例えば金属又は金属的な合金が用いられる。
有利には前記支持体プレートの貫通孔部は、有利には当該貫通孔部に完全に挿入できる導電性の挿入体を含み得る。有利にはこの挿入体は、貫通孔部のサイズに適合され、その挿入後は貫通孔部内に完全に埋込まれる。この挿入体は例えば銅を含み得るか、銅からなる。
本発明のさらなる変化実施例として、貫通孔部が電気的に絶縁性の材料で充填され、及び／又は電気的に絶縁性の材料で覆われる。特に有利には貫通孔部は、構成素子と支持体プレートの間に設けられる電気的に絶縁性の分離層によってカバーされてもよい。
それ故に支持体プレートの貫通孔部は適用ケースに合わせて構成されてもよい。特に有利には貫通孔部は、適用領域に応じて導電性の充填材を含むことも、電気的に絶縁性の材料を含むことも、及び／又は空気を含むこともあり得る。
以下の明細書では本発明の表面実装可能な装置のさらなる特徴、利点、有利な構成、合目的性を図１〜５に基づいて詳細に説明する。
本発明による表面実装可能な装置の実施例を概略的に示した図 本発明による表面実装可能な装置を様々な製造段階で概略的に示した図 本発明による表面実装可能な装置を様々な製造段階で概略的に示した図 本発明による表面実装可能な装置を様々な製造段階で概略的に示した図 本発明による表面実装可能な装置のさらに別の実施例の縦断面図 本発明による表面実装可能な装置のさらに別の実施例の縦断面図 本発明による表面実装可能な装置のさらに別の実施例の縦断面図 本発明による表面実装可能な装置の別の実施例の断面図 従来の表面実装可能な装置の実施例をそれぞれ示した図 従来の表面実装可能な装置の実施例をそれぞれ示した図
実施例の説明
前記図面中では構成が同じか若しくは機能が同じ構成要素にはそれぞれ同じ符号が付されている。なお前記図面中に示されている複数の構成要素とそれらの間のサイズ比は必ずしも縮尺通りではない。
図５Ａと図５Ｂには従来方式の表面実装可能な装置が描写されており、ここではまずこれらの図面に基づいて従来装置を簡単に説明する。
詳細には図５Ａには従来方式の表面実装可能な装置の断面図が示されており、図５Ｂには、図５Ａによる装置例の平面図が示されている。この装置は、実装面１０１と、該実装面１０１に対向している上面１０２と、支持体プレート１と、電気的な構成素子２と、ハウジング３とを有している。
電気的な構成素子２は、特に支持体プレート１上に配設されており、導体線路４を介して導電的に接続されている。その際これらの導体線路４は支持体プレート１の側面を介して当該装置１００の実装面１０１まで案内される。ここでの支持体プレート１は特に、電気的な構成素子２との電気的なコンタクト形成のための貫通孔部を何も有していない。
電気的な構成素子２は、ハウジング３によって完全に取り囲まれており、この場合のハウジング３は、電気的な構成素子２との電気的なコンタクト形成のために支持体プレート１の固定面１０３を完全には覆わない。特にこの支持体プレート１は、ハウジング３が覆っていない領域を有している。従ってハウジング３の基準面は支持体プレート１の基準面よりも小さい。
それと共に前記支持体プレート１は、相対向する２つの側面において当該ハウジング３を越えて延在している。この突出している支持体プレート１の領域を用いて支持体プレート１の固定面１０３と実装面１０１が特に導体線路４の引込みによって、相互に導電的に接続される。
この装置は実装面１０１を用いてプリント基板（図示せず）上に配設されていてもよい。その場合は電気的な構成素子２の電気的なコンタクト形成のために、支持体プレート１の導体線路がプリント基板の接続箇所と導電的に接続される。
この支持体プレート１の突出領域によって不都合なことに当該装置には広いスペースが必要とされる。特に従来装置の基準面は支持体プレート１の突出領域によって、以下の明細書で説明する本発明による装置（例えば図１に示されている実施例）よりも遙かに大きな基準面を有さなければならない。
図１には、本発明による表面実装可能な装置１００の実施例が示されており、この装置１００は、支持体プレート１と、電気的な構成素子２と、ハウジング３とを有している。
ここでの電気的な構成素子２は、有利には電磁ビームを放射する構成素子若しくは電磁ビームを検出する構成素子である。有利にはこの構成素子は、ＬＥＤ、ＩＲＥＤ、フォトトランジスタ、フォトダイオード、オプトＩＣなどである。
電気的な構成素子２は、有利には電磁的なビームの発生若しくは検出に適した活性層を有している。この構成素子２は、有利には薄膜形態で実現される。特に構成素子２は有利にはエピタキシャル成長された層を含み、この層によって構成素子２が形成されていてもよい。構成素子２の層は有利にはＩＩＩ−Ｖ族化合物半導体材料からなっている。
前記構成素子２は、有利にはビーム出射面を有しており、該ビーム出射面では、活性層で生成された電磁ビームが当該構成素子２から出射する。構成素子のビーム出射面は有利には支持体プレートに対向している面に配設される。
特に前記構成素子２は、支持体プレート１の固定面１０３に設けられ、ハウジング３によって完全に取り囲まれる。
この表面実装可能な装置１００は、実装面１０１と、上面１０２とを有している。当該装置１００は、実装面１０１の方向に向けて支持体プレート１によって終端している。支持体プレート１の固定面１０３は、実装面１０１に対向するように配設されている。
構成素子２の電気的なコンタクト形成に対しては、支持体プレート１の固定面１０３に複数の導体線路４が設けられている。さらに実装面１０１には複数のコンタクト面（図示せず）が設けられている。その上さらに前記支持体プレート１は複数の貫通孔部を有しており、この場合それぞれ１つのコンタクト面が貫通孔部を介して導体線路４と導電的に接続されている。図１に示されている実施例によれば、図には示されていないが特に３つの貫通孔部が前記構成素子２の下方に配設されている。
ハウジング３は、支持体プレート１の固定面１０３に配設されている。当該装置１００は上面側１０２の方向ではこのハウジング３によって終端している。さらにこのハウジング３と前記支持体プレート１は、支持体プレート１の平面において相互に面一となるように配設されている。換言すれば前記ハウジング３と支持体プレート１はそれらの側面において相互に面一となるように配設されている。
実装面１０１を用いることによって装置１００はプリント基板（図示せず）に配設可能である。特に構成素子２の電気的なコンタクト形成のために支持体プレート１のコンタクト面が、プリント基板の接続箇所と導電的に接続され得る。
複数の貫通孔部が少なくとも部分的に前記構成素子２の下方に配置されることによって、省スペース的な装置が得られるようになる。特にこの装置では実装面１０１に対する電気的なコンタクト形成を行うのに、従来装置のように突出した支持体プレート領域を何も必要としない。従ってこのような僅かな装置サイズで、特に横方向の出っ張りがほとんどない、表面実装可能な装置１００が実現可能となり、これは大きな利点をもたらす。
ハウジング３は有利には、構成素子２から放出される電磁ビームに対して、あるいは構成素子２によって検出されるべき電磁ビームに対して透過的である。代替的にこのハウジング３は、所望の波長領域の電磁ビームに対して非透過的であってもよい。そのようなケースでは、当該ハウジング３は所定の波長領域に対するフィルタリング機能を果たす。
支持体プレート１と構成素子２の間には、電気的に絶縁性の分離層７が設けられる。この電気的に絶縁性の分離層７は、前記支持体プレート１内に設けられている複数の貫通孔部を完全に覆っている。さらに前記分離層７は、構成素子２と支持体プレート１を相互に絶縁する。この分離層７は、例えば支持体プレート１の導体線路４上に設けられてもよい。この分離層７によって覆われていない導体線路４の領域は、それぞれボンディングワイヤ４１を用いて当該構成素子２の上面と導電的に接続可能である。
図１の実施例においては、電気的な構成素子２がその上面側においてのみ電気的にコンタクト形成される。それに対して当該電気的な構成素子２の下方側は、分離層７によって導体線路４と電気的に絶縁されている。
前記ハウジング３は、有利には電気的に絶縁性の材料を有している。有利にはハウジング３は構成素子２と、導体線路４と、ボンディングワイヤ４１とを外部に向けて完全に絶縁する。特に当該装置１００は、専ら実装面１０１を介して外方に向けて導電的にコンタクト形成可能である。さらにこの装置１００は専ら支持体プレート１内に設けられた複数の貫通孔部を介して導電的にコンタクト形成可能である。
前記装置１００は、有利には側面１０４を有しており、この場合前記側面１０４と上面１０２が外方に向けて完全に電気的に絶縁されるように構成されている。特にここでは、電気的な接続線路、例えば電気的な構成素子２から当該側面１０４の１つに案内されるような導体線路４及び／又はボンディングワイヤ等は存在しない。これにより当該装置１００のハウジング３においては、短絡を生じさせることなく、特に当該装置１００の横若しくは上にさらなる電気的な構成素子２や別の装置１００を配設することも可能となる。それにより、複数の装置１００及び／又は電気的な構成素子２を、これらの装置１００ないし電気的構成素子２の電気的な引込み線路を交差させることなく、省スペース的に隣接して配置することが可能となる。
図１の実施例によれば、電気的な構成素子２は、３つのボンディングワイヤ４１を介してそれぞれ導体線路４と導電的に接続されている。これに対しては代替的に当該構成素子２を下側から支持体プレート１の貫通孔部を介して導電的に接続させてもよい。それに対しては分離層７において、少なくとも１つの開口部が設けられ、この開口部が導電性の材料、例えば金属若しくは金属的な合金を含む。それにより、支持体プレート１の少なくとも１つの貫通孔部は分離層７の開口部を介して構成素子２の下側と導電的に接続されるようになる。
図２Ａ〜図２Ｃには、本発明による装置の様々な製造段階における様子が概略的に示されている。図２Ａは支持体プレート１の平面図である。
この支持体プレート１は実装面１０１と固定面１０３を有している。この固定面１０３の上には複数の導体線路４が設けられている。さらに前記支持体プレート１内には複数の貫通孔部６が形成されている。これらの貫通孔部６は、導電性の材料例えば金属若しくは合金が充填される。さらに前記貫通孔部６はそれぞれ、各導体線路４の端部領域下方に設けられている。それにより、前記貫通孔部６内に充填される導電性材料は、導体線路４の端部領域の各々とそれぞれ直接、導電接続されるようになる。
支持体プレート１の実装面１０１には、さらに複数のコンタクト面（図示せず）が設けられている。これらのコンタクト面はそれぞれ貫通孔部６を介してそれぞれ１つの導体線路４と導電的に接続される。特にそれぞれの貫通孔部６内の導電材料は、導体線路４及びコンタクト面と導電的に接続され、それによって、固定面１０３のそれぞれ１つの導体線路４は、実装面１０１のコンタクト面と導電的に接続される。
図２Ｂには、表面実装可能な装置の製造過程における次の方法ステップが描写されている。ここでは支持体プレート１の一部の領域に電気的に導電性の分離層７が設けられている。これにより特に支持体プレート１の貫通孔部は固定面１０３上方の分離層７によって覆われている。
支持体プレート１の複数の導体線路４の一部は、前記分離層７によって覆われる。従ってこの方法ステップ段階において製造される表面実装可能な装置は、２つの部分領域に分割される。特にここでの装置は、支持体プレート１の固定面において分離層７によって電気的に絶縁された構成の第１の部分領域を有しており、さらにこの装置は、固定面１０３が電気的に絶縁性の分離層７を備えていない導体線路４を有している第２の部分領域を有している。当該領域においては、当該装置は、導体線路４と貫通孔部とコンタクト面を介して導電的にコンタクト形成され得る。
図２Ｃに示されている装置では、前述の電気的に絶縁性の分離層７に対して電気的な構成素子２が被着されている。有利にはこの構成素子２は、接着剤８又はハンダを用いて分離層７に固定される。
前記電気的な構成素子２は、図１に示されている実施例と同じように有利には電磁ビームを発生する構成素子か又は電磁ビームを検出する構成素子である。特にこの構成素子は有利には、ＬＥＤ、ＩＲＥＤ、フォトトランジスタ、フォトダイオード、オプトＩＣである。
前記構成素子２の電気的なコンタクト形成に対しては、それぞれ導体線路４からボンディングワイヤ４１が、支持体プレート１に対向している構成素子２上面にあるコンタクト箇所まで引き込まれる。
代替的に前記電気的な構成素子２は、支持体プレート１の導電線路４、特に支持体プレート１の貫通孔部に直接設けてもよい（図示せず）。このケースでは、有利には、当該構成素子２と支持体プレート１の間には電気的な絶縁性の分離層７は何も設けられない。構成素子の電気的なコンタクト及びさらなる別の電気的なコンタクトは、有利には当該構成素子の上面側でボンディングワイヤを用いて、第１の導体線路４から電気的に絶縁されたさらに別の導電線路４まで導くことも可能である。
次の方法ステップにおいては、ハウジングは支持体プレート１の固定面１０３に配設される（図示せず）。特にこのハウジングは、電気的な構成素子２と、ボンディングワイヤ４１と、導体線路４が当該ハウジング材料によって完全に取り囲まれるように配設され得る。それにより、当該装置の上面と側面は、完全に電気的に絶縁されて構成される。そのためこの装置の電気的なコンタクト形成は、実装面１０１を介してのみ可能となる。
特に前記ハウジングは構成素子２とボンディングワイヤ４１を封入する（図示せず）。このハウジングの被着は有利にはトランスファー成形プロセスを用いて行われる。このハウジングは有利には成形材を有し、この成形材は電磁ビームに対して透過的であるか若しくは所定の波長領域に対するフィルタリング機能を有する。ハウジングの被着の後では、例えば図１の実施例に示されているような装置が完成される。
図３Ａ〜図３Ｃには本発明による装置のさらに別の実施例が平面図で示されている。特に図３Ａにおいては、当該表面実装可能な装置の実装面１０１が平面図で概略的に示されている。図３Ｂには、支持体プレート１の固定面１０３が平面図で示されている。さらに図３Ｃには、当該表面実装可能な装置１００の上面１０２が平面図で概略的に示されている。
支持体プレート１の実装面１０１には複数のコンタクト面５が設けられている。図３Ａの実施例においては、所定の間隔によって相互に電気的に絶縁されている４つのコンタクト面５が設けられている。これらのコンタクト面５は、支持体プレート１内に集積された貫通孔部６によって少なくとも部分的に交差している。それぞれ１つのコンタクト面５は、貫通孔部６の下方に配置されている。これらの貫通孔部６には有利には導電材料、例えば金属若しくは金属的な合金が充填されている。それにより、支持体プレート１の下側に配置されているコンタクト面５が支持体プレート１の固定面にある導体線路と導電的に接続され得る。
前記コンタクト面５と当該コンタクト面５同士の間の間隔部分は、有利には電気的な絶縁材料９を用いて平坦化されてもよい。特に前記コンタクト面５の間の領域は、絶縁材料９によって完全に充たされる。これらのコンタクト面５は有利には部分的にのみ、特に貫通孔部６の領域において、電気的な絶縁材料９を備える。コンタクト面５の一部領域は、有利には電気的絶縁材料９を有さない。それにより、当該部分領域においては外方に向けての接続箇所５１が形成され得る。図３Ａの実施例では、相互に絶縁されている４つの接続箇所５１が設けられている。
これらの接続箇所５１では、それぞれ有利には外部へのコンタクト形成が行われる。例えば１つの電気的な接続箇所５１はアース端子（グランド；ＧＮＤ）として設けられてもよい。さらなる電気的な接続箇所は例えば給電電圧（共通コレクタ電圧：ＶＣＣ）のための接続箇所として設けられてもよい。さらに別の電気的な接続箇所は例えばＳＣＬ（single computer logic）のために設けられてもよい。図３Ａの実施例における最後の接続箇所は、ＳＤＡ（smart digital assistant）のための接続箇所として適用されてもよい。
コンタクト面５１は、有利には、０.５ｍｍ〜０.７ｍｍの間の範囲の長さ値、例えば０.６ｍｍを有している。コンタクト面５１の幅は、それぞれ約０.４ｍｍ〜０.５ｍｍの間の範囲の値、特に有利には０.４５ｍｍの値を有する。
コンタクト面５１は、それぞれ１つの中心点を有しており、これは図３Ａにおいては十時マークによって表わされている。２つのコンタクト面５１の中心点は、例えば相互に１.１ｍｍ〜１.４ｍｍの間の間隔を置いて配置されている。
図３Ｂには、支持体プレート１の固定面１０３が平面図で示されている。この図３Ｂの実施例においては電気的な構成素子とハウジングは見やすくする理由からここには描写されていない。
支持体プレート１の固定面１０３には複数の導体線路４が設けられている。有利にはこれらの導体線路４は、０.２ｍｍ〜０.４ｍｍの間の範囲の幅ｄLと、０.４ｍｍ〜０.５ｍｍの間の範囲の相互間隔ｄAを有している。例えば導体線路４は、０.３ｍｍの幅ｄLと０.４６７ｍｍの相互間隔ｄAを有している。
導体線路４の部分領域の下方には、支持体プレート１のそれぞれ１つの貫通孔部６が設けられている。導体線路４は有利には貫通孔部６を完全に覆っている。それにより貫通孔部６内に設けられている導電材料はそれぞれ１つの導体線路４と導電的に接続され得る。これらの貫通孔部６はそれぞれ例えば約０.１５ｍｍの直径ｄDを有する。
支持体プレート１の少なくとも１つの部分領域には、電気的に絶縁性の分離層７が設けられる。特に支持体プレート１の貫通孔部６と導体線路４の一部の部分領域は電気的に絶縁性の分離層７によって覆われている。それに対して導体線路４の別の部分領域は、電気的に絶縁性の分離層７を何も有さない。この別の部分領域では、電気的な構成素子が例えばボンディングワイヤを用いて導体線路４と導電的に接続され得る。
図３Ｃには、本発明による表面実装可能な装置が平面図で示されている。図３Ｂの実施例に比べて電気的な絶縁層７には、電気的な構成素子２，特にＬＥＤ、ＩＲＥＤ、フォトトランジスタ、フォトダイオードまたはオプトＩＣが設けられている。この電気的な構成素子２は、例えば約１.２ｍｍの幅ｄBと、約１ｍｍの長さｌBを有している。さらにこの電気的な構成素子２は有利には電磁ビームを放射する領域Ｓを有している。この放射領域Ｓは中央領域Ｚを有している。この中央領域Ｚは、例えば電気的な構成素子２の側面に対して約０.３５ｍｍの間隔を置いて配置されている。
電磁ビーム放射領域Ｓは例えば０.１６ｍｍ2の面積を有する。
電気的な構成素子２のコンタクト箇所は、有利にはそれぞれボンディングワイヤ４１を用いて導体線路４と導電的に接続される。特にボンディングワイヤ４１は、それぞれ支持体プレートの、電気的に絶縁性の分離層７が何も設けられていない部分領域と導電的に接続される。
電気的な構成素子２は、有利には電気的な絶縁層７に設けられる。それにより、前記導電線路４は、電気的な構成素子２の固定領域において当該素子２から電気的に絶縁される。そのため当該構成素子２の短絡は回避できる。
この装置は例えば約２ｍｍ2から＋/-０.１５ｍｍ2の基準面積を有している。
図４には、本発明による表面実装可能な装置、例えば図１に示されている実施例による表面実装可能な装置１００の断面図が示されている。ここでは支持体プレート１の固定面１０３には、電気的に絶縁性の分離層７とその上に配置された電気的な構成素子２が設けられている。この支持体プレート１は複数の貫通孔部６を有しており、これらの貫通孔部６を介して電気的なリード導体、特に導電性材料からなるリード導体が、当該装置の実装面１０１に配置されているコンタクト面５まで導かれている。それにより電気的な構成素子２は、貫通孔部６を介して当該装置１００の実装面１０１において外部との電気的なコンタクト形成が可能となる。特に前記装置１００は、この実装面１０１によってのみ電気的にコンタクト形成可能である。
この電気的な構成素子２は、例えば約０.２２ｍｍの高さｄHを有する。前記装置１００は、例えば約０.７ｍｍ＋/-０.１ｍｍの高さを有し得る。
電気的な構成素子２は、ハウジング３によって完全に取り囲まれるように成形され得る。さらにボンディングワイヤ４１もハウジングによって完全に取り囲まれている。このハウジング３は、特に支持体プレート１と面一になるように配設されており、さらに前記ケーシング３の側面は支持体プレート１の側面へ向けて直線的に若しくは線形に移行している。
前記装置１００の実装面１０１には、コンタクト面５と、外的な接続箇所５１と、電気的に絶縁性の材料９が設けられている。この電気的に絶縁性の材料９によって有利には当該装置１００が実装面１０１に対して平坦化されてもよい。さらに有利には、当該装置１００及び／又は電気的な構成素子２の短絡が回避され得る。前記接続箇所５１によって当該装置１００は外方に向けて電気的にコンタクト形成可能である。
前述した実施例に基づく本発明による装置の説明は、本発明の権利範囲をそれらの実施例に限定するものとしてみなされるべきではない。それどころか本発明にはあらゆる新たな特徴のみならず、それらの考えられるあらゆる組合わせも含まれるものである。これについては特に特許請求の範囲に記載されている発明特定事項のあらゆる組合わせも含まれ、たとえこれらの発明特定事項やそれらの組合わせ自体が特許請求の範囲にあるいは実施例の説明に明記されていなかったとしても例外ではないことを最後に述べておく。

Claims (15)

  1. 実装面（１０１）と、
    該実装面（１０１）に対向している上面（１０２）と、
    電気的に絶縁されている支持体プレート（１）と、
    電気的な構成素子（２）と、
    ハウジング（３）とを有している、
    表面実装可能な装置（１００）において、
    前記装置（１００）が、実装面（１０１）の方向で前記支持体プレート（１）によって終端しており、
    前記支持体プレート（１）は、実装面（１０１）に対向する固定面（１０３）を有しており、さらに、
    前記支持体プレート（１）は、
    電気的な構成素子（２）との電気的なコンタクト形成のために、
    固定面（１０３）に配設された複数の導体線路（４）と、
    実装面（１０１）に配設された複数のコンタクト面（５）と、
    複数の貫通孔部（６）とを有しており、
    前記複数のコンタクト面（５）のそれぞれが前記貫通孔部（６）を介して前記導体線路（４）と導電的に接続されており、
    前記電気的な構成素子（２）は、前記支持体プレート（１）の固定面（１０３）に配設され、ハウジング（３）によって取り囲まれており、
    前記貫通孔部（６）の少なくとも１つは、前記電気的な構成素子（２）の下方に配置されており、
    前記ハウジング（３）は、前記支持体プレート（１）の固定面（１０３）に配設されており、それによって、前記ハウジング（３）と前記支持体プレート（１）が支持体プレート（１）の平面で相互に面一となるように配置されており、
    さらに、前記装置（１００）が上面（１０２）の方向では前記ハウジング（３）によって終端するように構成されていることを特徴とする、表面実装可能な装置。
  2. 前記貫通孔部（６）は専ら構成素子（２）の下方に配設されている、請求項１記載の表面実装可能な装置。
  3. 前記ハウジング（３）は、構成素子（２）と導体路を外側に向けて完全に電気的に絶縁している、請求項１または２記載の表面実装可能な装置。
  4. 前記装置（１００）は、専ら実装面（１０１）の上方で外側に向けて導電的にコンタクト形成可能である、請求項１から３いずれか１項記載の表面実装可能な装置。
  5. 前記装置（１００）は、専ら貫通孔部（６）を用いて導電的にコンタクト形成可能である、請求項１から４いずれか１項記載の表面実装可能な装置。
  6. 前記装置（１００）は、側面（１０４）を有しており、該側面（１０４）と前記上面（１０２）は外側に向けて完全に電気的に絶縁状態に構成されている、請求項１から５いずれか１項記載の表面実装可能な装置。
  7. 前記構成素子（２）と支持体プレート（１）の間に、電気的に絶縁性の分離層（７）が設けられている、請求項１から６いずれか１項記載の表面実装可能な装置。
  8. 前記構成素子（２）は、支持体プレート（１）の貫通孔部（６）上方に配置され、該貫通孔部（６）を介してコンタクト面（５）と導電的に接続されている、請求項１から７いずれか１項記載の表面実装可能な装置。
  9. 前記構成素子（２）は、接着剤（８）を用いて固定されている、請求項１から８いずれか１項記載の表面実装可能な装置。
  10. 前記構成素子（２）は、電磁ビームの発生若しくは検出に適した活性層を有している、請求項１から９いずれか１項記載の表面実装可能な装置。
  11. 前記構成素子（２）は、ＬＥＤ、ＩＲＥＤ、フォトトランジスタ、フォトダイオード、またはオプトＩＣである、請求項１から１０いずれか１項記載の表面実装可能な装置。
  12. ハウジング（３）は、構成素子（２）から発せられたビーム又は検出すべきビームに対して透過的である、請求項１から１１いずれか１項記載の表面実装可能な装置。
  13. ハウジング（３）は、波長領域のビームに対して非透過的である、請求項１０から１２いずれか１項記載の表面実装可能な装置。
  14. 複数の電気的な構成素子（２）が支持体プレート（１）の固定面（１０３）に配設され、前記複数の構成素子がそれぞれハウジング（３）によって取り囲まれている、請求項１から１３いずれか１項記載の表面実装可能な装置。
  15. 前記支持体プレート（１）が多層構造を有している、請求項１から１４いずれか１項記載の表面実装可能な装置。
JP2011535868A 2008-11-13 2009-10-15 表面実装可能な装置 Active JP5502881B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008057174.1 2008-11-13
DE102008057174A DE102008057174A1 (de) 2008-11-13 2008-11-13 Oberflächenmontierbare Vorrichtung
PCT/DE2009/001435 WO2010054613A1 (de) 2008-11-13 2009-10-15 Oberflächenmontierbare vorrichtung

Publications (3)

Publication Number Publication Date
JP2012508969A true JP2012508969A (ja) 2012-04-12
JP2012508969A5 JP2012508969A5 (ja) 2012-11-29
JP5502881B2 JP5502881B2 (ja) 2014-05-28

Family

ID=41728442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011535868A Active JP5502881B2 (ja) 2008-11-13 2009-10-15 表面実装可能な装置

Country Status (7)

Country Link
US (1) US8642902B2 (ja)
EP (1) EP2345076B1 (ja)
JP (1) JP5502881B2 (ja)
KR (1) KR101625253B1 (ja)
CN (1) CN102210021B (ja)
DE (1) DE102008057174A1 (ja)
WO (1) WO2010054613A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085921A1 (de) * 2011-11-08 2013-05-08 Robert Bosch Gmbh Kraftoptimierte Kontaktierung von elektrischen Verbrauchern an Leiterplatten
DE102013113190A1 (de) * 2013-11-28 2015-05-28 Osram Oled Gmbh Elektronisches Bauteil

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066630A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 配線基板および電気装置並びに発光装置
JP2006128512A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
JP2007103937A (ja) * 2005-09-30 2007-04-19 Osram Opto Semiconductors Gmbh 電磁ビーム放出オプトエレクトロニクス構成素子のためのケーシング及び電磁ビーム放出オプトエレクトロニクス構成素子及び電磁ビーム放出オプトエレクトロニクス構成素子のためのケーシングの又はこのようなケーシングを有する電磁ビーム放出構成素子の製造のための方法
JP2007208136A (ja) * 2006-02-03 2007-08-16 Shinko Electric Ind Co Ltd 発光装置
JP2007220925A (ja) * 2006-02-17 2007-08-30 Hitachi Displays Ltd モジュール基板と液晶表示装置、及び照明装置
JP2008071955A (ja) * 2006-09-14 2008-03-27 Nichia Chem Ind Ltd 発光装置
JP2008258264A (ja) * 2007-04-02 2008-10-23 Citizen Electronics Co Ltd 光源ユニット用発光ダイオードモジュールの構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3117571A1 (de) 1981-05-04 1982-11-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Lumineszenz-halbleiterbauelement
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
KR101193740B1 (ko) 2004-06-30 2012-10-22 크리 인코포레이티드 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자
US7910940B2 (en) 2005-08-05 2011-03-22 Panasonic Corporation Semiconductor light-emitting device
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066630A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 配線基板および電気装置並びに発光装置
JP2006128512A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
JP2007103937A (ja) * 2005-09-30 2007-04-19 Osram Opto Semiconductors Gmbh 電磁ビーム放出オプトエレクトロニクス構成素子のためのケーシング及び電磁ビーム放出オプトエレクトロニクス構成素子及び電磁ビーム放出オプトエレクトロニクス構成素子のためのケーシングの又はこのようなケーシングを有する電磁ビーム放出構成素子の製造のための方法
JP2007208136A (ja) * 2006-02-03 2007-08-16 Shinko Electric Ind Co Ltd 発光装置
JP2007220925A (ja) * 2006-02-17 2007-08-30 Hitachi Displays Ltd モジュール基板と液晶表示装置、及び照明装置
JP2008071955A (ja) * 2006-09-14 2008-03-27 Nichia Chem Ind Ltd 発光装置
JP2008258264A (ja) * 2007-04-02 2008-10-23 Citizen Electronics Co Ltd 光源ユニット用発光ダイオードモジュールの構造

Also Published As

Publication number Publication date
KR101625253B1 (ko) 2016-05-27
CN102210021A (zh) 2011-10-05
DE102008057174A1 (de) 2010-05-20
US8642902B2 (en) 2014-02-04
KR20110091761A (ko) 2011-08-12
EP2345076A1 (de) 2011-07-20
US20110299232A1 (en) 2011-12-08
CN102210021B (zh) 2013-10-30
WO2010054613A1 (de) 2010-05-20
EP2345076B1 (de) 2018-08-01
JP5502881B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
US8786074B2 (en) Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity
JP4949315B2 (ja) 発光ダイオードパッケージ
US8415780B2 (en) Package carrier and manufacturing method thereof
KR101149645B1 (ko) 광커플러 장치들
EP0524761A1 (en) Plastic pin grid array package
JP2006351859A (ja) 光結合装置の製造方法
US11410977B2 (en) Electronic module for high power applications
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JP5502881B2 (ja) 表面実装可能な装置
WO2005083807A1 (en) A pcb-mounted radiator and an led package using the pcb, and the manufacturing method thereof
KR0179802B1 (ko) 반도체 패키지
JP4908669B2 (ja) チップ型発光素子
KR100937136B1 (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한 발광다이오드 모듈
US20080111216A1 (en) Component arrangement comprising a carrier
US9461438B2 (en) Housing for laser diodes and method for producing a housing
CN113169138A (zh) 载体，具有载体的装置和用于制造载体的方法
KR20110080548A (ko) 발광 장치
JP2010027856A (ja) 半導体装置
KR100679936B1 (ko) 측면형 세라믹 발광다이오드 패키지 및 그 제조방법
CN117136440A (zh) 半导体装置及其制造方法
WO2014166547A1 (en) Electronic device and method for producing an electronic device
CN117941064A (zh) 光电装置和用于制造的方法
JP2012528470A (ja) オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法
JP2008227327A (ja) 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板
JPH1117093A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140313

R150 Certificate of patent or registration of utility model

Ref document number: 5502881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250