KR20110091761A - 표면 실장형 장치 - Google Patents

표면 실장형 장치 Download PDF

Info

Publication number
KR20110091761A
KR20110091761A KR1020117013303A KR20117013303A KR20110091761A KR 20110091761 A KR20110091761 A KR 20110091761A KR 1020117013303 A KR1020117013303 A KR 1020117013303A KR 20117013303 A KR20117013303 A KR 20117013303A KR 20110091761 A KR20110091761 A KR 20110091761A
Authority
KR
South Korea
Prior art keywords
carrier plate
housing
hole
disposed
electrical
Prior art date
Application number
KR1020117013303A
Other languages
English (en)
Other versions
KR101625253B1 (ko
Inventor
베르너 쿨만
미첼 슈만
토마스 회페르
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20110091761A publication Critical patent/KR20110091761A/ko
Application granted granted Critical
Publication of KR101625253B1 publication Critical patent/KR101625253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

표면 실장형 장치(100)가 제공되며, 상기 장치는 실장측(101), 상기 실장측(101)에 대향된 상측(102), 전기 절연 캐리어판(1), 전기 소자(2) 및 하우징(3)을 포함한다. 캐리어판(1)은 실장측(101)에서 장치(100)를 마감처리한다. 또한, 캐리어판(1)은 실장측(101)에 대향된 고정측(103)을 포함한다. 소자(2)의 전기 접촉을 위해 캐리어판(1)은 고정측(103)에 배치된 도전로(4), 상기 실장측(101)에 배치된 접촉면(5), 및 관통홀(6)을 포함하고, 이 때 각각의 접촉면(5)은 관통홀(6)을 이용하여 도전로(4)와 전기 전도적으로 결합한다. 소자(2)는 하우징(3)에 의해 둘러싸여 있고, 이 때 적어도 하나의 관통홀(6)은 소자(2)의 하부에 배치된다. 하우징(3) 및 캐리어판(1)은 캐리어판(1)의 평면도에서 상호간에 맞닿아 배치된다. 또한, 하우징(3)은 상측(102)에서 장치(100)를 마감처리한다.

Description

표면 실장형 장치{SURFACE-MOUNTABLE APPARATUS}
본 특허 출원은 독일 특허 출원 10 2008 057174.1의 우선권을 청구하며, 그 공개 내용은 참조로 포함된다.
본 발명은 실장측, 실장측에 대향된 상측, 전기 절연성 캐리어판, 전기적 소자 및 하우징을 포함한 표면 실장형 장치에 관한 것이다.
종래에 표면 실장형 장치는 캐리어판, 그 위에 배치된 전기 소자 및 하우징을 포함하고, 상기 하우징은 예컨대 몰딩컴파운드로 구성된다. 전기 소자의 접촉은 이제까지 주로 본딩와이어를 이용하며, 본딩와이어는 소자의 상측으로부터 캐리어판까지 이어지고, 도전 접착제에 의해 소자의 하측에 접착된다. 이 때, 일반적으로 하우징의 밑면은 캐리어판의 밑면보다 더 작다. 따라서, 캐리어판은 2개의 대향된 측에서 하우징보다 돌출함으로써, 돌출한 캐리어판의 영역에서 전기적 안내부, 예컨대 도전로는 캐리어판의 실장측, 즉 하우징에 대향되어 배치된 측으로 이어진다. 그러나, 이와 같이 하우징을 돌출하는 캐리어판을 구비하며 형성된 장치는 공간 소모가 증가한다는 단점이 있다.
본 발명의 과제는 매우 공간 절약적이며 특히 장치 크기 및 래터럴 치수가 작은 표면 실장형 장치를 제공하는 것이다.
이러한 과제는 특히 특허청구범위 제1항의 특징을 포함한 표면 실장형 장치에 의하여 해결된다. 표면 실장형 장치의 유리한 실시예 및 바람직한 발전예는 종속항의 주제이다.
본 발명에 따르면, 표면 실장 장치는 실장측, 실장측에 대향된 상측, 전기 절연 캐리어판, 전기 소자 및 하우징을 포함하여 제공된다. 캐리어판은 실장측에서 장치를 마감처리하고, 실장측에 대향된 고정측을 포함하며, 고정측에는 소자의 전기 접촉을 위한 도전로가 배치된다. 캐리어판의 실장측에 접촉면이 배치된다. 또한, 캐리어판은 관통홀을 포함하고, 이 때 각각의 접촉면은 관통홀을 이용하여 도전로와 전기 전도적으로 연결된다. 소자는 캐리어판의 고정측에 배치되고, 하우징에 의해 둘러싸여있다. 캐리어판의 적어도 하나의 관통홀은 소자의 하부에 배치된다. 하우징은 캐리어판의 고정측에 배치되며, 장치를 상측에서 마감처리한다. 하우징 및 캐리어판은 상기 캐리어판의 평면도에서 서로 맞닿아 배치된다.
예컨대 도전로와 같은, 캐리어판의 고정측으로부터 캐리어판의 실장측까지의 전기적 안내부는 관통홀, 소위 마이크로비아를 거쳐 안내된다. 관통홀은 소자의 하부에 배치되는 것이 바람직하다. 이를 통해, 캐리어판의 실장측으로 도전로를 안내하기 위한 역할의 돌출한 캐리어판 영역들은 필요하지 않아 유리하다. 장치 크기, 특히 장치의 래터럴 치수 및 장치의 밑면은 유리하게도 줄어들 수 있다. 이러한 점은, 특히, 비교적 큰 소자를 포함하는 장치 및/또는 어느 정도 복잡한 구조를 가지면서 특히 복수 개의 외부 전기 연결부를 포함하는 장치를 위해 유리하다.
바람직하게는, 장치는 실장측에서 도체판상에 배치될 수 있고, 이 때 장치의 접촉면은 바람직하게는 도체판의 연결부와 전기 전도적으로 결합하고, 예컨대 도전 접착제를 이용한다. 장치의 전기 소자의 전기 접촉은 도체판의 연결부로부터 접촉면 및 캐리어판의 관통홀을 거쳐 캐리어판의 고정측의 도전로까지 이어진다.
표면 실장형 장치의 바람직한 형성예에서, 캐리어판의 관통홀은 소자의 하부에만 배치된다.
이를 통해, 유리하게도 장치의 크기, 특히 장치의 래터럴 치수가 줄어든다. 공간 절약적 표면 실장형 장치가 가능하여 유리하다.
표면 실장형 장치의 다른 바람직한 형성예에서, 하우징은 소자 및 도전로를 외부에 대해 완전히 전기적으로 절연한다.
유리하게는, 외부 전기 안내부, 예컨대 인접한 전기 소자들의 전기적 안내부는 하우징상에 또는 하우징의 측면에 배치될 수 있고, 이 때 장치의 단락 특히 장치의 전기 소자의 단락이 발생하지 않는다. 유리하게도, 복수 개의 전기 장치 또는 소자를 포함하는 공간 절약적 배치가 가능하다.
바람직하게는, 하우징은 전기 절연성 물질로 구성된다. 더욱 바람직하게는, 하우징은 몰딩컴파운드를 포함한다.
장치의 다른 바람직한 형성예에서, 장치는 실장측에 의해서만 외부쪽으로 전기 전도 접촉될 수 있다.
특히, 바람직하게는, 장치는 관통홀을 이용하여서만 전기 전도적으로 접촉될 수 있다.
장치가 실장측에 의해서만 관통홀을 이용하여 전기 전도적으로 접촉할 수 있고, 장치의 상측, 특히 장치의 하우징이 전기 절연성으로 형성됨으로써, 장치의 단락 위험, 특히 전기 소자의 단락 위험이 유리하게도 최소화될 수 있다.
더욱 바람직하게는, 장치는 측면을 포함하고, 이 때 장치의 측면 및 상측은 외부에 대해 완전히 전기 절연성으로 형성된다.
특히, 장치는 전기적 안내부를 포함하지 않고, 특히 장치의 측면까지 도달하여 이 부분에서 외부쪽으로 전기 접촉이 가능한 도전로 및/또는 본딩와이어를 포함하지 않는다. 유리하게는, 장치의 측면 및/또는 상측은 예컨대 인접한 전기 소자의 외부 전기적 안내부를 위해 제공될 수 있다. 외부 전기 소자가 장치 근방에 배치될 수 있어, 유리하게도, 다중 전기 소자 또는 장치를 포함한 공간 절약적 배치가 구현될 수 있다.
바람직한 형성예에서, 소자와 캐리어판 사이에 전기 절연성 분리층이 배치된다.
특히, 바람직하게는, 캐리어판의 고정측에 배치된 도전로는 완전히 또는 부분적으로 전기 절연성 분리층으로 덮인다. 이를 통해, 소자와 도전로사이의 전기적 절연이 소자의 고정 영역에서 이루어진다.
바람직하게는, 전기 소자는 캐리어판과 다른 방향을 향해있는 상측에서 전기 전도적으로 도전로와 결합하고, 특히 본딩와이어를 이용하여 결합한다. 특히, 각각 본딩 와이어는 소자의 상측으로부터 캐리어판의 각각의 도전로까지 이어진다. 이러한 경우, 소자의 전기 접촉은 소자의 상측에서만 이루어진다. 예컨대 플립칩 소자의 경우와 같이 전기 소자에서 다른 방식의 1측 전기 접촉 및 그와 결부된 전기적 안내부는 당업자에게 공지되어 있으며, 이 부분에서 더 이상 설명하지 않는다.
표면 실장형 장치의 다른 형성예에서, 소자는 캐리어판의 관통홀에 배치되며, 관통홀을 통해 접촉면과 전기 전도적으로 결합한다.
이 경우, 전기 소자의 2측 접촉이 가능하다. 전기 접촉은 소자의 하측에서 관통홀을 거쳐 접촉면까지 이어진다. 이에 반해, 소자의 제2전기 접촉은 소자의 상측으로부터 본딩와이어를 이용하여 각각의 도전로까지 이어질 수 있다.
이 경우 소자와 캐리어판 사이에 전기 절연성 분리층이 배치되면, 분리층에는 개구부가 배치되고, 상기 개구부는 특히 전기 전도 물질을 함유하며 소자의 하측을 캐리어판의 관통홀 및 접촉면과 전기 전도적으로 결합한다.
바람직하게는, 소자는 접착제, 도전 접착제 또는 전기 전도 땜납을 이용하여 고정된다.
장치의 바람직한 형성예에서, 소자는 전자기 복사의 생성 또는 검출을 위해 적합한 활성층을 포함한다.
바람직하게는, 소자의 활성층은 복사 생성을 위해 적어도 pn접합, 이중이종구조, 단일양자우물구조(SQW, single quantum well) 또는 다중 양자우물구조(MQW, multi quantum well)를 포함한다. 양자우물구조란 명칭은 양자화의 차원성에 대한 정보를 담고 있지 않다. 따라서, 상기 명칭은 특히 양자상자, 양자선, 양자점 및 이러한 구조들의 각 조합을 포괄한다.
더욱 바람직하게는, 소자는 캐리어판에 대향된 복사 출사측을 포함하고, 상기 복사 출사측을 통해 소자에서 생성된 복사가 소자에서 나올 수 있다. 바람직하게는, 소자의 상측은 복사 출사측이다.
바람직하게는, 소자는 반도체 몸체, 더욱 바람직하게는 박막 반도체 몸체이다. 본 출원의 틀에서는, 반도체 몸체의 제조 시 반도체 층시퀀스가 박막 반도체 몸체의 반도체 몸체를 포함하고 상기 층 시퀀스가 예컨대 에피택시얼 성장되었던 성장 기판이 분리되어 있는 경우의 반도체 몸체를 박막 반도체 몸체로서 간주한다.
바람직하게는, 반도체 몸체의 층들은 III/V 화합물 반도체 물질계이다. III/V 화합물 반도체 물질은 적어도, 예컨대 Al, Ga, In과 같은 제3족 원소 및 예컨대 N, P, As와 같은 제5족 원소를 포함한다. 특히, III/V 화합물 반도체 물질이란 개념은, 적어도 하나의 제3족 원소 및 적어도 하나의 제5족 원소를 함유한 2성분, 3성분 및 4성분 화합물군을 포함하며, 특히 질화물 화합물 반도체 및 인화물 화합물 반도체를 포함한다. 이러한 2성분, 3성분 또는 4성분 화합물은 예컨대 하나 이상의 도펀트 및 부가 성분을 포함할 수 있다.
더욱 바람직하게는, 소자는 LED, IRED, 포토트랜지스터, 포토다이오드 또는 Opto-IC이다.
소자가 실질적으로 복사 검출을 위해 제공되면, 예컨대 포토다이오드, 포토트랜지스터 또는 Optp-IC로 형성되면, 소자의 층들은 바람직하게는 규소를 함유한다.
바람직하게는, 하우징은 소자로부터 방출되거나 검출될 복사에 대해 투명하다. 소자로부터 생성되거나 검출될 복사는 하우징을 통해 아웃커플링될 수 있다. 특히, 하우징은 소자로부터 방출되거나 검출될 복사에 대해 낮은 흡수 계수를 가진다.
또는, 하우징은 어떤 파장 영역의 복사에 대해 복사 불투과성일 수 있다. 이 경우, 하우징은 파장 선택을 위해 역할한다. 특정한 파장 영역, 특히 원하지 않는 파장 영역에서의 복사는 소자로부터 방출되거나 검출될 복사의 파장 영역으로부터 선택적으로 여과될 수 있다. 하우징은 특정한 파장에 대한 필터로서 역할한다.
장치의 바람직한 형성예에서, 복수 개의 전기 소자들은 캐리어판의 고정측에 배치되며, 상기 전기 소자들은 각각 하우징에 의해 완전히 둘러싸인다.
유리하게는, 제조 공정 동안 복수 개의 장치들이 생성될 수 있다. 표면 실장형 장치의 대량 생산이 유리하게도 가능하다.
특히, 복수 개의 장치들이 제조되고, 상기 장치들은 이후에 개별화를 이용하여, 예컨대 2개의 방향으로 톱질됨으로써 서로 분리될 수 있다. 이 경우, 장치의 모든 4개의 측면은 톱질에 의해 생성된다. 또는, 개별화를 위해 한 방향으로만 톱질이 이루어질 수 있어서, 장치의 2개 측면만 톱질에 의해 생성된다.
특히, 상기 장치에 있어서, 하나의 층만을 포함한 캐리어판 및 다층 구조를 가진 캐리어판이 고려될 수 있다. 장치의 바람직한 형성예에서, 캐리어판은 다층 구조를 가진다. 다층 구조에 의해, 캐리어의 특성은 원하는 요건에 맞춰질 수 있다. 예컨대, 다층 캐리어판은 개선된 누설 전류 강도, 개선된 고주파 특성 또는 낮은 수분 흡수를 특징으로 한다.
바람직하게는, 캐리어판은 예컨대 세라믹 또는 에폭시 수지와 같은 기본 물질을 포함하고, 그 안에 포함된 유리 섬유 직물을 포함한다. 특히, 캐리어판은 전기 절연성인 것이 바람직하다.
바람직한 형성예에서, 캐리어판의 관통홀은 각각 전기 전도 물질을 포함한다. 이 때, 관통홀은 부분적으로 또는 완전히 전기 전도 물질로 채워질 수 있다. 전기 전도 물질은 예컨대 금속 또는 금속 합금이다.
바람직하게는, 캐리어판의 관통홀은 전기 전도 통몸체(solid body)를 포함하고, 상기 통몸체는 바람직하게는 관통홀에 삽입되어 있다. 바람직하게는, 통몸체는 관통홀의 크기에 맞춰지되, 상기 통몸체가 삽입된 이후 상기 관통홀을 완전히 채우도록 맞춰진다. 예컨대, 통몸체는 구리를 포함하거나 구리로 구성될 수 있다.
다른 변형예로서, 관통홀이 전기 절연 물질로 채워지거나/채워지고 전기 절연 물질로 덮이는 경우를 고려할 수 있다. 특히, 관통홀은 전기 절연 분리층을 이용하여 덮일 수 있다. 상기 분리층은 소자와 캐리어판 사이에 배치된다.
캐리어판의 관통홀은 주문형으로 형성될 수 있다. 특히, 관통홀은 적용 범위에 따라 전기 전도 충전재, 전기 절연 충전재 및/또는 공기를 포함할 수 있다.
표면 실장형 장치의 다른 특징, 이점, 바람직한 형성예 및 적합성은 이하에서 도 1 내지 5와 관련하여 설명된 실시예로부터 도출된다.
도 1은 본 발명에 따른 장치의 실시예의 개략도이다.
도 2a 내지 2c는 본 발명에 따른 장치의 다양한 방법 단계에서의 개략도이다.
도 3a 내지 3c는 각각 본 발명에 따른 장치의 다른 실시예의 종단면도이다.
도 4는 본 발명에 따른 장치의 다른 실시예의 개략적 횡단면도이다.
도 5a, 5b는 각각 종래의 표면 실장형 장치의 실시예의 도면이다.
동일하거나 동일한 효과를 가진 구성요소는 각각 동일한 참조번호를 가질 수 있다. 도시된 요소 및 요소들간의 크기비는 기본적으로 척도에 맞는 것으로 볼 수 없다.
도 5a 및 5b에는 각각 종래의 표면 실장형 장치가 도시되어 있다. 특히, 도 5a에는 종래 장치의 횡단면도가, 5b에는 도 5a의 실시예의 장치의 평면도가 도시되어 있다. 장치는 실장측(101), 실장측(101)에 대향된 상측(102), 캐리어판(1), 전기 소자(2) 및 하우징(3)을 포함한다.
전기 소자(2)는 특히 캐리어판(1)상에 배치되고, 도전로(4)에 의해 전기 전도적으로 결합한다. 이 때, 도전로(4)는 캐리어판(1)의 측면을 거쳐 장치의 실장측(101)으로 안내된다. 특히, 캐리어판(1)은 전기 소자(2)의 전기 접촉을 위한 관통홀을 포함하지 않는다.
전기 소자(2)는 하우징(3)에 의해 완전히 둘러싸이고, 이 때 하우징(3)은 전기 소자(2)의 전기 접촉을 위해 캐리어판(1)의 고정측(103)을 완전히 덮지 않는다. 특히, 캐리어판(1)은 하우징(3)이 배치되지 않은 영역들을 포함한다. 하우징(3)의 밑면은 캐리어판(1)의 밑면보다 더 작다.
캐리어판(1)은 2개의 대향된 측에서 하우징(3)보다 돌출한다. 캐리어판(1)의 돌출한 영역을 이용하여, 캐리어판(1)의 고정측(103) 및 실장측(101)은 전기 전도적으로 상호 결합하며, 특히 도전로(4)가 안내된다.
실장측(101)을 이용하여 장치는 도체판상에 배치될 수 있고(미도시), 이 때 전기 소자(2)의 전기 접촉을 위해 캐리어판(1)의 도전로는 도체판의 연결부와 전기 전도적으로 결합한다.
캐리어판(1)의 돌출 영역에 의해, 장치의 공간 수요가 크게 필요하다는 단점이 있다. 특히, 종래 장치의 밑면은 캐리어판(1)의 돌출 영역에 의해 본 발명에 따른 장치보다 훨씬 더 큰 밑면을 가진다. 본 발명에 따른 장치는 예컨대 도 1의 실시예에 도시된 바와 같다.
도 1에는 표면 실장형 장치(100)가 도시되어 있고, 상기 장치는 캐리어판(1), 전기 소자(2) 및 하우징(3)을 포함한다.
바람직하게는, 전기 소자(2)는 복사 방출 소자 또는 복사 검출 소자이다. 바람직하게는 소자는 LED, IRED, 포토트랜지스터, 포토다이오드 또는 Opto-IC이다.
바람직하게는, 전기 소자(2)는 전자기 복사의 생성 또는 검출을 위해 적합한 활성층을 포함한다. 바람직하게는, 소자(2)는 박막 구조로 형성된다. 특히, 바람직하게는, 소자(2)는 에피택시얼 증착된 층들을 포함하고, 상기 층들은 소자(2)를 형성한다. 소자(2)의 층들은 바람직하게는 III/V 화합물 반도체 물질계이다.
바람직하게는, 소자(2)는 복사 출사측을 포함하고, 복사 출사측에서는 활성층에서 생성된 복사가 소자(2)로부터 출사된다. 소자의 복사 출사측은 캐리어판과 대향된 측에 배치되는 것이 바람직하다.
특히, 소자(2)는 캐리어판(1)의 고정측(103)에 배치되고, 하우징(3)에 의해 완전히 둘러싸인다.
표면 실장형 장치(100)는 실장측(101) 및 상측(102)을 포함한다. 캐리어판(1)은 실장측(101)에서 장치(100)를 마감처리한다. 캐리어판(1)의 고정측(103)은 실장측(101)에 대향되어 배치된다.
소자(2)의 전기 접촉을 위해, 캐리어판(1)의 고정측(103)에 도전로(4)가 배치된다. 또한, 실장측(101)에 접촉면이 배치된다(미도시). 캐리어판(1)은 관통홀을 더 포함하고, 이 때 각각 접촉면은 관통홀을 이용하여 도전로(4)와 전기 전도적으로 결합한다. 도 1의 실시예에서, 특히 3개의 관통홀이 소자(2)의 하부에 배치된다(미도시).
하우징(3)은 캐리어판(1)의 고정측(103)에 배치된다. 하우징(3)은 상측(102)에서 장치(100)를 마감처리한다. 또한, 하우징(3) 및 캐리어판(1)은 상기 캐리어판(1)의 평면도에서 상호 맞닿아 배치된다.
실장측(101)을 이용하여 장치(100)는 도체판상에 배치될 수 있다(미도시). 특히, 소자(2)의 전기 접촉을 위해 캐리어판(1)의 접촉면은 도체판의 연결부와 전기 전도적으로 결합할 수 있다.
관통홀은 적어도 부분적으로 소자(2)의 하부에 배치됨으로써, 공간 절약적 장치가 달성될 수 있다. 특히, 종래의 경우처럼 장치(100)의 실장측(101)을 위한 전기 접촉을 안내하기 위한 돌출 캐리어판 영역은 불필요하다. 그러므로, 유리하게도, 장치 크기, 특히 래터럴 치수가 작은 표면 실장형 장치(100)가 가능하다.
바람직하게는, 하우징(3)은 소자(2)로부터 방출되거나 검출된 복사에 대해 투명하다. 또는, 하우징(3)은 원하는 파장 영역에서의 복사에 대해 복사 불투과성일 수 있다. 이 경우, 하우징(3)은 소정 파장 영역에 대한 여과 기능을 가진다.
캐리어판(1)과 소자(2) 사이에 전기 절연 분리층(7)이 배치된다. 전기 절연 분리층(7)은 캐리어판(1)에 배치된 관통홀을 완전히 덮는다. 또한, 분리층(7)은 소자(2) 및 캐리어판(1)을 서로 절연시킨다. 분리층(7)은 국부적으로 캐리어판(1)의 도전로(4)상에 배치된다. 분리층(7)에 의해 덮인 도전로(4)의 영역은 각각 본딩 와이어(41)를 이용하여 소자(2)의 상측과 전기 전도적으로 결합한다.
도 1의 실시예에서, 전기 소자(2)는 상측에서만 전기 전도적으로 접촉된다. 이에 반해, 소자(2)의 하측은 분리층(7)에 의해 도전로(4)로부터 전기적으로 절연된다.
바람직하게는, 하우징(3)은 전기 절연 물질을 포함한다. 바람직하게는, 하우징(3)은 소자(2), 도전로(4) 및 본딩 와이어(41)를 외부에 대해 완전히 절연한다. 특히, 장치(100)는 실장측(101)에 의해서만 외부에 대해 전기 전도적으로 접촉될 수 있다. 특히, 장치(100)는 캐리어판(1)에 배치된 관통홀을 이용하여서만 전기 전도적으로 접촉될 수 있다.
바람직하게는, 장치(100)는 측면(104)을 포함하고, 이 때 상기 측면(104) 및 상측(102)은 외부에 대하여 완전히 전기 절연성으로 형성된다. 특히, 전기 결합부, 특히 도전로(4) 및/또는 본딩와이어가 소자(2)로부터 측면(104) 중 하나로 안내되는 일은 없다. 이를 통해, 장치(100)의 하우징(3)에, 특히 장치(100) 옆에 또는 장치상에 다른 전기 소자(2) 또는 장치(100)가 배치될 수 있고, 이 때 단락이 발생하지 않는다. 그러므로, 복수 개의 장치(100) 및/또는 전기 소자(2)는 공간 절약적으로 나란히 배치될 수 있고, 이 때 장치(100) 또는 소자(2)의 전기적 안내부끼리 교차하지 않는다.
도 1의 실시예에서, 전기 소자(2)는 3개의 본딩와이어(41)에 의해 각각 도전로(4)와 전기 전도적으로 결합한다. 또는, 소자(2)는 하측으로부터 캐리어판(1)의 관통홀을 거쳐 전기 전도적으로 결합될 수 있다. 이를 위해, 분리층(7)에는 적어도 하나의 개구부가 제공되고, 상기 개구부는 전기 전도 물질을 포함하며, 예컨대 금속 또는 금속 합금을 포함한다. 이를 통해, 캐리어판(1)의 적어도 하나의 관통홀은 분리층(7)의 개구부를 이용하여 소자(2)의 하측과 전기 전도적으로 결합할 수 있다.
도 2a 내지 2c에서 각각 본 발명에 따른 장치의 개략도가 다양한 제조 단계에서 도시되어 있다. 도 2a는 캐리어판(1)의 평면도를 도시한다.
캐리어판(1)은 실장측(101) 및 고정측(103)을 포함한다. 고정측(103)에 도전로(4)가 형성된다. 또한, 캐리어판(1)에는 관통홀(6)이 형성된다. 관통홀(6)은 전기 전도 물질, 예컨대 금속 또는 금속 합금으로 채워진다. 또한, 관통홀(6)은 각각의 도전로(4)의 말단 영역 하부에 각각 배치된다. 관통홀(6)의 내부에 배치된 전기 전도 물질은 직접 전기 전도적으로 각각 도전로(4)의 말단 영역과 결합할 수 있다.
캐리어판(1)의 실장측(101)에 접촉면이 배치된다(미도시). 접촉면은 각각 관통홀(6)을 거쳐 각각의 도전로(4)와 전기 전도적으로 결합한다. 특히, 전기 전도 물질은 각각 관통홀(6)에서 도전로(4) 및 접촉면과 전기 전도적으로 결합하여, 고정측(103)의 각 도전로(4)는 실장측(101)의 접촉면과 전기 전도적으로 결합한다.
도 2b는 표면 실장형 장치의 제조 시 이후의 단계를 포함한다. 캐리어판(1)의 부분 영역에 전기 절연 분리층(7)이 배치된다. 특히, 캐리어판(1)의 관통홀은 고정측(103)에서 분리층(7)을 이용하여 덮인다.
캐리어판(1)의 도전로(4)는 부분적으로 분리층(7)에 의해 덮인다. 상기 방법 단계에서 제조된 표면 실장형 장치는 이후 2개의 부분 영역들로 분할될 수 있다. 특히, 장치는 부분 영역을 포함하고, 상기 부분 영역은 캐리어판(1)의 고정측(103)에서 분리층(7)을 이용하여 전기 절연성으로 형성된다. 또한, 장치는 제2부분 영역을 포함하고, 제2부분 영역에서 고정측(103)은 도전로(4)를 포함하며, 도전로는 전기 절연 분리층(7)을 구비하지 않는다. 상기 부분 영역에서, 장치는 도전로(4), 관통홀 및 접촉면을 거쳐 전기 전도적으로 접촉될 수 있다.
도 2c에 도시된 장치에서, 전기 절연 분리층(7)상에 전기 소자(2)가 적층된다. 바람직하게는, 전기 소자(2)는 접착제(8) 또는 땜납을 이용하여 분리층(7)상에 고정된다.
전기 소자(2)는 도 1에 도시된 실시예와 마찬가지로, 바람직하게는 복사 방출 소자 또는 검출 소자이다. 특히, 바람직하게는, 소자는 LED, IRED, 포토트랜지스터, 포토다이오드 또는 Opto-IC이다.
소자(2)의 전기 접촉을 위해, 본딩와이어(41)는 각각 도전로(4)로부터 소자(2)의 상측의 접촉부까지 안내되며, 상기 상측은 캐리어판(1)에 대향된다.
또는, 전기 소자(2)는 직접적으로 캐리어판(1)의 도전로(4)상에, 특히 캐리어판(1)의 관통홀상에 배치될 수 있다(미도시). 이 경우, 바람직하게는, 소자(2)와 캐리어판(1) 사이에 전기 절연 분리층(7)이 배치되지 않는다. 소자의 다른 전기 접촉 및 모든 다른 전기 접촉은 바람직하게는 소자의 상측을 경유하여, 본딩와이어를 이용하여 상기 제1도전로(4)와 전기적으로 절연된 다른 각각의 도전로(4)에 안내될 수 있다.
이후의 단계에서, 하우징은 캐리어판(1)의 고정측(103)에 배치된다(미도시). 특히, 하우징은 전기 소자(2), 본딩와이어(41) 및 도전로(4)가 완전히 하우징 물질에 의해 둘러싸이도록 배치된다. 장치의 상측 및 측면은 완전히 전기 절연성으로 형성된다. 장치의 전기 접촉은 실장측(101)에 의해서만 가능하다.
특히, 하우징은 소자(2) 및 본딩와이어를 봉인한다(미도시). 바람직하게는, 하우징의 적층은 이송 성형 공정을 이용한다. 바람직하게는, 하우징은 몰딩컴파운드를 포함하고, 상기 몰딩컴파운드는 복사에 대해 투명하거나 특정한 파장 영역에 대해 여과 역할을 한다. 하우징의 적층 이후에, 예컨대 도 1의 실시예에 도시된 바와 같은 장치가 생성된다.
도 3a 내지 3c에는 각각 본 발명에 따른 장치의 다른 실시예의 평면도가 도시되어 있다. 특히, 도 3a에는 장치의 실장측(101)의 평면도가 도시되어 있다. 도 3b는 캐리어판(1)의 고정측(103)의 평면도를 도시한다. 도 3c에는 표면 실장형 장치(100)의 상측(102)의 개략적 평면도가 개략적으로 도시되어 있다.
캐리어판(1)의 실장측(101)에는 접촉면(5)이 배치된다. 도 3a의 실시예에서, 간격을 두어 서로 전기 절연된 4개의 접촉면(5)이 배치된다. 접촉면(5)은 캐리어판(1)에 통합된 관통홀(6)과 적어도 부분적으로 교차한다. 각 하나의 접촉면(5)은 관통홀(6)의 하부에 배치된다. 바람직하게는, 관통홀(6)은 전기 전도 물질, 예컨대 금속 또는 금속 합금으로 채워진다. 그러므로, 캐리어판(1)의 하측에 배치된 접촉면(5)은 캐리어판(1)의 고정측의 도전로와 전기 전도적으로 결합할 수 있다.
접촉면들(5) 및 접촉면들(5)사이의 간격은 바람직하게는 전기 절연 물질(9)로 부분적으로 평탄화된다. 특히, 접촉면들(5) 사이의 영역은 전기 절연 물질(9)로 완전히 채워진다. 바람직하게는, 접촉면(5)은 일부분만, 특히 관통홀(6)의 영역에서 전기 절연 물질(9)을 구비한다. 바람직하게는, 접촉면(5)의 부분 영역은 전기 절연 물질을 포함하지 않음으로써, 일부 영역에서 외부 전기 연결부(51)가 생성된다. 도 3a의 실시예에서, 서로 절연된 4개의 전기적 연결부(51)가 배치된다.
바람직하게는, 연결부(51)는 각각 외부 접촉을 위해 제공된다. 예컨대, 전기적 연결부(51)는 접지 연결(Ground: GND)로서 제공된다. 다른 전기적 연결부는 예컨대 공급 전압(voltage of the common collector: VCC)을 위한 연결부로서 제공될 수 있다. 다른 연결부는 예컨대 SCL(single computer logic)을 위해 제공된다. 도 3a의 실시예에서 최종 연결부는 예컨대 SDA(smart digital assitant)를 위한 연결부로서 사용될 수 있다.
바람직하게는, 접촉면(51)의 길이는 0.5 mm 내지 0.7 mm이고, 특히 0.6 mm이다. 접촉면(51)의 폭은 가령, 0.4 mm 내지 0.5 mm이고, 특히 바람직하게는 0.45 mm이다.
접촉면(51)은 도 3a에서 십자 표시된 중심점을 포함한다. 2개의 접촉면(51)의 중심점은 예컨대 1.1 mm 내지 1.4 mm의 상호간 간격을 가지고 배치된다.
도 3b에는 캐리어판(1)의 고정측(103)의 평면도가 도시되어 있다. 전기 소자 및 하우징은 도 3b의 실시예에서 개관상의 이유로 미도시되었다.
캐리어판(1)의 고정측(103)에 도전로(4)가 배치된다. 바람직하게는, 도전로(4)의 폭(dL)은 0.2 mm 내지 0.4 mm이고, 상호간 간격(dA)은 0.4 mm 내지 0.5 mm이다. 예컨대, 도전로(4)의 폭(dL)은 0.3 mm이고, 상호간 간격(dA)은 0.467 mm이다.
도전로(4)의 부분 영역 하부에 각각 캐리어판(1)의 관통홀(6)이 배치된다. 바람직하게는, 도전로(4)는 관통홀(6)을 완전히 둘러싼다. 관통홀(6)에 배치된 전기 전도 물질은 각각 하나의 도전로(4)와 전기 전도적으로 결합할 수 있다. 관통홀(6)은 각각 예컨대 약 0.15 mm의 직경(dD)을 가진다.
캐리어판(1)의 고정측(103)의 적어도 일부 영역상에 전기 절연 분리층(7)이 배치된다. 특히, 캐리어판(1)의 관통홀(6) 및 도전로(4)의 일부 영역은 전기 절연 분리층(7)에 의해 덮여있다. 그에 반해 도전로(4)의 다른 부분 영역은 전기 절연 분리층(7)을 포함하지 않는다. 이러한 다른 부분 영역에서 전기 소자는 예컨대 본딩와이어를 이용하여 도전로(4)와 전기 전도적으로 결합해 있을 수 있다.
도 3c에는 표면 실장형 장치의 평면도가 도시되어 있다. 도 3b의 실시예에 비해, 전기 절연층(7)상에 전기 소자(2), 특히 LED, IRED, 포토트랜지스터, 포토다이오드 또는 Opto-IC가 배치된다. 전기 소자(2)는 예컨대 약 1.2 mm의 폭(dB) 및 약 1 mm의 길이(lB)를 가진다. 또한, 바람직하게는 전기 소자(2)는 복사 방출 영역(S)을 포함하고, 상기 복사 방출 영역은 중심 영역(Z)을 포함한다. 중심 영역(Z)은 예컨대 전기 소자의 측면에 대해 약 0.35 mm의 간격을 두어 배치된다.
복사 방출 영역(S)은 예컨대 약 0.16 ㎟의 면을 포함한다.
전기 소자(2)의 접촉부는 바람직하게는 각각 본딩와이어(41)를 이용하여 도전로(4)와 전기 전도적으로 결합한다. 특히, 본딩와이어(41)는 각각 캐리어판(4)의 일부 영역과 전기 전도적으로 결합하며, 상기 부분 영역상에는 전기 절연 분리층(7)이 배치되어 있지 않다.
바람직하게는, 전기 소자(2)는 전기 절연층(7)상에 배치되어 있다. 이를 통해, 도전로(4)는 소자(2)의 고정 영역에서 전기 소자(2)로부터 전기적으로 절연된다. 소자(2)의 단락이 방지될 수 있다.
장치는 예컨대 약 2 +/- 0.15 ㎟의 밑면을 포함한다.
도 4에는 표면 실장형 장치(100), 예컨대 도 1의 실시예의 장치(100)의 횡단면이 도시되어 있다. 캐리어판(1)의 고정측(103)에 전기 절연 분리층(7) 및 그 위에 전기 소자(2)가 배치되어 있다. 캐리어판(1)은 관통홀(6)을 포함하고, 관통홀을 통해 전기적 안내부, 특히 전기 전도 물질이 상기 장치의 실장측(101)에 배치된 접촉면(5)으로 안내된다. 전기 소자(2)는 관통홀(6)을 이용하여 장치(100)의 실장측(101)에서 외부 전기 접촉될 수 있다. 특히, 장치(100)는 실장측(101)에서만 전기 접촉 가능하다.
전기 소자(2)는 예컨대 높이(dH)가 약 0.22 mm이다. 장치(100)는 예컨대 높이(dV)가 약 0.7 +/- 0.1 mm이다.
전기 소자(2)는 하우징(3)에 의해 완전히 재형성되며, 특히 둘러싸여 있다. 또한, 본딩와이어(41)는 하우징(3)에 의해 완전히 둘러싸여있다. 하우징(3)은 특히 캐리어판(1)과 맞닿아 배치된다. 특히, 하우징(3)의 측면은 캐리어판(1)의 측면으로 선형으로 넘어간다.
장치(100)의 실장측(101)에 접촉면(5), 특히 외부 연결부(51) 및 전기 절연 물질(9)이 배치되어 있다. 전기 절연 물질(9)에 의해 장치(100)는 실장측(101)에서 평탄화될 수 있어 유리하다. 또한, 유리하게도 장치(10)의 단락 및/또는 전기 소자(2)의 단락이 방지될 수 있다. 연결부(51)에 의해 장치는 외부쪽으로 전기 접촉되어 있을 수 있다.
전술한 실시예에 의거한 본 발명에 따른 장치의 설명은 본 발명을 상기 실시예에 한정하는 것으로서 볼 수 없다. 오히려, 본 발명은 각각의 새로운 특징 및 특징들의 각 조합을 포함하고, 이러한 점은 특히, 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허청구범위 또는 실시예에 제공되지 않더라도, 특허청구범위에서의 특징들의 각 조합을 포괄한다.

Claims (15)

  1. 실장측(101), 실장측(101)에 대향된 상측(102), 전기 절연 캐리어판(1), 전기 소자(2) 및 하우징(3)을 포함하는 표면 실장형 장치(100)에 있어서:
    상기 캐리어판(1)은;
    상기 장치(100)를 실장측(101)에서 마감처리하고, 상기 실장측(101)에 대향된 고정측(103), 상기 소자(2)의 전기 접촉을 위해 상기 고정측(103)에 배치된 도전로(4), 상기 실장측(101)에 배치된 접촉면(5) 및 관통홀(6)을 포함하고,
    상기 각각의 접촉면(5)은 상기 관통홀(6)을 이용하여 상기 도전로(4)와 전기 전도적으로 결합하며,
    상기 소자(2)는;
    상기 캐리어판(1)의 고정측(103)에 배치되어 상기 하우징(3)에 의해 둘러싸이고,
    상기 적어도 하나의 관통홀(6)은 상기 소자(2)의 하부에 배치되며, 그리고
    상기 하우징(3)은;
    상기 캐리어판(1)의 고정측(103)에 배치되어, 상기 하우징(3) 및 캐리어판(1)이 상기 캐리어판(1)의 평면도에서 상호 맞닿아 배치되며, 그리고 상기 하우징(3)은 상기 장치(100)를 상측(102)에서 마감처리하는 것을 특징으로 하는 표면 실장형 장치(100).
  2. 제 1 항에 있어서,
    상기 관통홀(6)은 상기 소자(2)의 하부에만 배치되는 것을 특징으로 하는 표면 실장형 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하우징(3)은 상기 소자(2) 및 도전로를 외부에 대하여 완전히 전기 절연하는 것을 특징으로 하는 표면 실장형 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 장치(100)는 상기 실장측(101)에 의해서만 외부에 대하여 전기 전도적으로 접촉 가능한 것을 특징으로 하는 표면 실장형 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 장치(100)는 상기 관통홀(6)을 이용하여서만 전기 전도적으로 접촉 가능한 것을 특징으로 하는 표면 실장형 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 장치(100)는 측면(104)을 포함하고, 상기 측면(104) 및 상측(102)은 외부에 대하여 완전히 전기 절연성으로 형성되는 것을 특징으로 하는 표면 실장형 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 소자(2)와 캐리어판(1) 사이에 전기 절연 분리층(7)이 배치되는 것을 특징으로 하는 표면 실장형 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 소자(2)는 상기 캐리어판(1)의 관통홀(6)상에 배치되고, 상기 관통홀(6)을 통해 상기 접촉면(5)과 전기 전도적으로 결합하는 것을 특징으로 하는 표면 실장형 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 소자(2)는 접착제(8)를 이용하여 고정되는 것을 특징으로 하는 표면 실장형 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 소자(2)는 전자기 복사의 생성 또는 검출을 위해 적합한 활성층을 포함하는 것을 특징으로 하는 표면 실장형 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 소자(2)는 LED, IRED, 포토트랜지스터, 포토다이오드 또는 Opto-IC인 것을 특징으로 하는 표면 실장형 장치.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 하우징(3)은 상기 소자(2)로부터 방출되거나 검출될 복사에 대해 투명한 것을 특징으로 하는 표면 실장형 장치.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 하우징(3)은 어느 파장 영역의 복사에 대해 복사 불투과성인 것을 특징으로 하는 표면 실장형 장치.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    복수 개의 전기 소자(2)가 상기 캐리어판(1)의 고정측(103)에 배치되고, 상기 전기 소자는 각각 상기 하우징(3)에 의해 둘러싸여 있는 것을 특징으로 하는 표면 실장형 장치.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 캐리어판(1)은 다층 구조를 가지는 것을 특징으로 하는 표면 실장형 장치.
KR1020117013303A 2008-11-13 2009-10-15 표면 실장형 장치 KR101625253B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008057174.1 2008-11-13
DE102008057174A DE102008057174A1 (de) 2008-11-13 2008-11-13 Oberflächenmontierbare Vorrichtung
PCT/DE2009/001435 WO2010054613A1 (de) 2008-11-13 2009-10-15 Oberflächenmontierbare vorrichtung

Publications (2)

Publication Number Publication Date
KR20110091761A true KR20110091761A (ko) 2011-08-12
KR101625253B1 KR101625253B1 (ko) 2016-05-27

Family

ID=41728442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013303A KR101625253B1 (ko) 2008-11-13 2009-10-15 표면 실장형 장치

Country Status (7)

Country Link
US (1) US8642902B2 (ko)
EP (1) EP2345076B1 (ko)
JP (1) JP5502881B2 (ko)
KR (1) KR101625253B1 (ko)
CN (1) CN102210021B (ko)
DE (1) DE102008057174A1 (ko)
WO (1) WO2010054613A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011085921A1 (de) * 2011-11-08 2013-05-08 Robert Bosch Gmbh Kraftoptimierte Kontaktierung von elektrischen Verbrauchern an Leiterplatten
DE102013113190A1 (de) * 2013-11-28 2015-05-28 Osram Oled Gmbh Elektronisches Bauteil

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3117571A1 (de) 1981-05-04 1982-11-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Lumineszenz-halbleiterbauelement
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
JP2006066630A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 配線基板および電気装置並びに発光装置
KR101193740B1 (ko) 2004-06-30 2012-10-22 크리 인코포레이티드 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자
JP2006128512A (ja) 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
US7910940B2 (en) 2005-08-05 2011-03-22 Panasonic Corporation Semiconductor light-emitting device
DE102005059524A1 (de) 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Gehäuse für ein elektromagnetische Strahlung emittierendes optoelektronisches Bauelement, Bauelement und Verfahren zum Herstellen eines Gehäuses oder eines Bauelements
JP5038631B2 (ja) * 2006-02-03 2012-10-03 新光電気工業株式会社 発光装置
JP4833683B2 (ja) * 2006-02-17 2011-12-07 株式会社 日立ディスプレイズ 光源モジュールの製造方法及び液晶表示装置の製造方法
JP2008071955A (ja) 2006-09-14 2008-03-27 Nichia Chem Ind Ltd 発光装置
US20080179618A1 (en) * 2007-01-26 2008-07-31 Ching-Tai Cheng Ceramic led package
JP2008258264A (ja) 2007-04-02 2008-10-23 Citizen Electronics Co Ltd 光源ユニット用発光ダイオードモジュールの構造

Also Published As

Publication number Publication date
KR101625253B1 (ko) 2016-05-27
CN102210021A (zh) 2011-10-05
DE102008057174A1 (de) 2010-05-20
US8642902B2 (en) 2014-02-04
EP2345076A1 (de) 2011-07-20
US20110299232A1 (en) 2011-12-08
CN102210021B (zh) 2013-10-30
WO2010054613A1 (de) 2010-05-20
JP2012508969A (ja) 2012-04-12
EP2345076B1 (de) 2018-08-01
JP5502881B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
US5102829A (en) Plastic pin grid array package
US8349649B2 (en) Semiconductor device and manufacturing method thereof
US7102213B2 (en) Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method
US8551794B2 (en) LED package and mold of manufacturing the same
KR101149645B1 (ko) 광커플러 장치들
US20070096293A1 (en) Package device with electromagnetic interference shield
JP6706320B2 (ja) 強化構造を有するリードフレームを含むオプトエレクトロニクス部品
JP2005531152A (ja) 表面実装可能な小型発光ダイオードおよび／またはフォトダイオードおよび該ダイオードを製造するための方法
CN112086405B (zh) 具有内埋芯片的基板结构及使用其的发光装置
US8853733B2 (en) Light emitting diode package and method for manufacturing the same
EP2888745A1 (de) Elektrische bauelementanordnung
EP2228842B1 (en) Light emitting device package
US8907369B2 (en) Optoelectronic semiconductor component
US20120317806A1 (en) Method for Forming Package Substrate
US8791493B2 (en) Light emitting diode package and method for manufacturing the same
KR20110091761A (ko) 표면 실장형 장치
US20080303045A1 (en) Semiconductor light emitting device
WO2019170214A1 (en) Light-emitting device and method for producing a plurality of light-emitting devices
KR101675008B1 (ko) 광전자 모듈 그리고 광전자 모듈을 제조하기 위한 방법
CN114270505A (zh) 导线框复合件、用于制造多个构件的方法和构件
CN117941064A (zh) 光电装置和用于制造的方法
JP4522167B2 (ja) 半導体装置およびその製造方法
CN117136440A (zh) 半导体装置及其制造方法
KR20110100941A (ko) 발광 소자 패키지
JP2009283957A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 4