JP2012501110A - 低電力無線周波数分周器 - Google Patents

低電力無線周波数分周器 Download PDF

Info

Publication number
JP2012501110A
JP2012501110A JP2011524050A JP2011524050A JP2012501110A JP 2012501110 A JP2012501110 A JP 2012501110A JP 2011524050 A JP2011524050 A JP 2011524050A JP 2011524050 A JP2011524050 A JP 2011524050A JP 2012501110 A JP2012501110 A JP 2012501110A
Authority
JP
Japan
Prior art keywords
circuit
mmd
flop
clock signal
dynamic flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011524050A
Other languages
English (en)
Inventor
エラーシック、ウィリアム・フレデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012501110A publication Critical patent/JP2012501110A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
    • H03K23/505—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two with a base which is an odd number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本開示によれば、高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路は、入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルを含む。ＭＭＤ回路はまた、パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路を含む。カスケードの２又は３分周セル及びパルスストレッチング回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされるかもしれない。各２又は３分周セルは、２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、第１のダイナミックフリップフロップと第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージとを備えるようにオーガナイズされている。

Description

本開示は、一般に電子回路に関する。より具体的には、本開示は、低電力無線周波数分周器（low power radio frequency divider）に関する。
いくつかの通信システムでは、周波数分周器は、入力信号からより低い周波数を生成する。一アプリケーションでは、例えば、周波数分周器はフェイズロックループ（phase-locked loop）（ＰＬＬ）の一部であり、それは電圧制御発振器（voltage controlled oscillator）（ＶＣＯ）を用いて所望の周波数のＲＦクロック信号を発生する。ＲＦクロック信号は周波数分周器に入力され、それはより低い周波数信号を生成する。より低い周波数信号は、参照信号とともに位相周波数検出器（phase-frequency detector）に入力される。チャージポンプが、位相周波数検出器の出力によって制御される。チャージポンプ出力はループフィルタに接続され、より低い周波数信号の位相及び周波数が参照信号のそれとマッチするように、ＶＣＯの周波数を制御する。これは、より高い周波数であるが参照信号にフェイズロックされたＲＦクロック信号に帰着する。
参照信号は、ＶＣＯ出力信号よりも低い周波数を有しているかもしれない。ＰＬＬは、ＶＣＯ出力信号周波数が参照信号周波数の倍数となるように、周波数分周器を用いるかもしれない。デジタルロジックが周波数分周器を制御して、それが時間変化値（time-varying value）によってＶＣＯ出力信号を分周することを許容するかもしれない。これは、ＶＣＯが、周波数が参照信号の非整数倍であるかもしれない信号を出力することを、効果的に許容するかもしれない。
このタイプのＰＬＬは、種々の送信機及び受信機を有する無線通信デバイスに利用されるかもしれない。周波数分周器を含む、無線周波数（radio frequency）信号を扱う回路は、高い周波数の動作を扱うことに適合されているべきである。
図１は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされたマルチモジュール分周器（ＭＭＤ）回路を含んだ無線周波数（ＲＦ）フェイズロックループ（ＰＬＬ）回路を示している。 図２は、フェイズロックループ回路を用いるための方法を示している。 図２Ａは、図２の方法に対応したミーンズプラスファンクション（means-plus-function）ブロックを示している。 図３は、ＭＭＤ回路におけるカスケードの２又は３分周セルを示している。 図４は、２又は３分周セルのハイレベルブロック図である。 図５は、２又は３分周セル内の第１のダイナミックフリップフロップのトランジスタレベルの図である。 図６は、２又は３分周セル内の第２のダイナミックフリップフロップ及びＮＡＮＤゲートを示している。 図７は、ＭＭＤ回路内のパルスストレッチング回路を示したトランジスタレベルの図である。 図８は、トランジスタサイジングに関連するＭＭＤ回路内の最適化の例を示している。 図９は、無線デバイスに用いられるかもしれない種々のコンポーネントを示している。
周波数分周回路（frequency divider circuit）は、フルスイング（full-swing）の相補型金属酸化物半導体（complementary metal-oxide-semiconductor）（ＣＭＯＳ）回路を用いてインプリメント（implement）されるかもしれない。フルスイングのＣＭＯＳ回路の利用は、電流モードロジック（current mode logic）（ＣＭＬ）インプリメンテーションのような他のインプリメンテーションを上回る効果を提供するかもしれない。例えば、フルスイングのＣＭＯＳ回路を用いてインプリメントされる周波数分周回路は、ＣＭＬを用いてインプリメントされた周波数分周回路よりも、少ない電力を要求し、少ないスペースを占め、及び少ないノイズを発生するかもしれない。
しかしながら、フルスイングのＣＭＯＳ回路によってインプリメントされる公知の周波数分周器は、いくつかのアプリケーションに対して十分に高い周波数で動作させることができないかもしれない。本開示は、フルスイングのＣＭＯＳ回路によってインプリメントされ、高い周波数での動作に対して構成された周波数分周器回路に関する。
本開示によれば、高周波数で動作するように構成されたマルチモジュール分周器（multi-module divider）（ＭＭＤ）回路は、入力クロック信号を受け取るクロック入力と、出力クロック信号として入力クロック信号の分周されたバージョンを出力するクロック出力とを含むかもしれない。ＭＭＤ回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされるかもしれない。ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されているかもしれない。
本開示によれば、所望の周波数の出力信号を発生するフェイズロックループ（phase-locked loop）は、制御電圧を発生する位相周波数検出器（phase frequency detector）を含むかもしれない。フェイズロックループはまた、周波数が位相周波数検出器によって発生される制御電圧に依存する信号を発生する電圧制御発振器（voltage controlled oscillator）を含むかもしれない。フェイズロックループはまた、電圧制御発振器から出力される信号を分周するマルチモジュール分周器（ＭＭＤ）回路を含むかもしれない。ＭＭＤ回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされるかもしれない。ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されているかもしれない。
本開示によれば、高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路は、入力クロック信号を分周してパルス信号を生成するための手段を含むかもしれない。ＭＭＤ回路はまた、パルス信号の期間（duration）を伸張（extend）し、出力クロック信号を出力するための手段を含むかもしれない。ＭＭＤ回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされるかもしれない。ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されているかもしれない。
本開示によれば、高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路は、入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セル（cascade of multiple divide-by-2-or-3 cells）を含むかもしれない。ＭＭＤ回路はまた、パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路（pulse stretching circuit）を含むかもしれない。カスケードの２又は３分周セル及びパルスストレッチング回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされるかもしれない。各２又は３分周セルは、２又は３分周セルのクリティカルパス（critical path）が、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、第１のダイナミックフリップフロップと第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージ（no more than two logic stages）とを備えるようにオーガナイズされている（organized）かもしれない。
本開示によれば、所望の周波数の出力信号を発生するフェイズロックループは、制御電圧を発生する位相周波数検出器（phase frequency detector）、チャージポンプ（charge pump）及びループフィルタ（loop filter）を含むかもしれない。フェイズロックループはまた、周波数が制御電圧に依存する信号を発生する電圧制御発振器を含むかもしれない。フェイズロックループはまた、電圧制御発振器から出力される信号を分周するマルチモジュール分周器（ＭＭＤ）回路を含むかもしれない。ＭＭＤは、入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルを含むかもしれない。ＭＭＤはまた、パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路を含むかもしれない。カスケードの２又は３分周セル及びパルスストレッチング回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされるかもしれない。各２又は３分周セルは、２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、第１のダイナミックフリップフロップと第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージ（no more than two logic stages）とを備えるようにオーガナイズされているかもしれない。
図１は、無線周波数（radio frequency）（ＲＦ）フェイズロックループ（phase locked loop）（ＰＬＬ）回路１０２を示している。ＲＦＰＬＬ回路１０２は、ＲＦクロック信号を発生する電圧制御発振器（voltage controlled oscillator）（ＶＣＯ）１０４を含んでいる。ＲＦクロック信号は、トランシーバーに供給されるかもしれない。ＲＦクロック信号はまた、周波数分周器（frequency divider）に供給され、それはマルチモジュール分周器（multi-modulus divider）（ＭＭＤ）として、描かれたＲＦＰＬＬ回路１０２にインプリメントされているかもしれない。
図１に示されたＲＦＰＬＬ回路１０２は、ＭＭＤ回路１０８を含んでいる。ＭＭＤ回路１０８は、フルスイング（full-swing）の相補型金属酸化物半導体（complementary metal-oxide-semiconductor）（ＣＭＯＳ）回路を用いてインプリメントされている。ＭＭＤ回路１０８は、ＲＦクロック信号を分周し、Ｆｖ１１０を生成する。ＭＭＤ回路１０６を用いることは、ＣＭＬロジックによってインプリメントされた従来のＭＭＤ回路を上回る効果を提供するかもしれない。例えば、ＭＭＤ回路１０８は、従来のＣＭＬＭＭＤ回路よりも、少ない電力を要求し、少ないスペースを占め、及び少ないノイズを発生するかもしれない。
有効なこととして、ＭＭＤ回路１０８は、高クロック周波数（例えば、少なくとも４ＧＨｚ）で動作できるように最適化されている。これは、最適化の組み合わせを用いて達成される。例えば、ＭＭＤ回路１０８内のロジックは、クリティカルパス（critical path）、すなわち回路１０６が動作することができる周波数に影響するパス、のためにゲート遅延を最小にするように配置されている。他の最適化は、入力及び出力インバータを有さないダイナミックフリップフロップが用いられることである。他の最適化は、使用されるいくつかのトランジスタが、ピーク動作周波数を最大にするようなサイズであることである。他の最適化は、ＭＭＤ回路１０８のレイアウトが、高周波数を達成するために構成されていること（すなわち、多くのドレインシェアリング（drain sharing）及び最小クロックルーティング（clock routing））である。これらの最適化のそれぞれは、以下に詳細に説明されるであろう。
水晶発振器（crystal oscillator）（ＴＣＸＯ）１１４が、参照信号（reference signal）Ｆｒを生成する。参照信号Ｆｒは、水晶発振器バッファ（ＸＯＢＵＦ）１１８によってバッファされる。
位相周波数検出器（phase frequency detector）（ＰＦＤ）１２０は、Ｆｖ及びＦｒの位相を比較する。この比較に基づいて、ＰＦＤ１２０は、チャージポンプ（ＣＰ）１２２を制御して、チャージがループフィルタ１２４に対してソース（source）或いはシンク（sink）するようにする。ループフィルタ１２４は、チューニング電圧Ｖtuneを生成する。チューニング電圧Ｖtuneは、ＶＣＯ１０４にフィードバックされ、それはＶＣＯ１０４の周波数を制御する。
ＭＭＤ回路１０８がＲＦクロック信号を分周するファクタは、整数分周比（integer divide ratio）Ｎに依存する。デルタ−シグマモジュレータ（delta-sigma modulator）（ＤＳＭ）１２８は、非整数値で分周することを可能にする。ＤＳＭ１２８は、所望の平均比率を維持するために、整数分周比Ｎを変化させる。例えば、１９３．５で分周するために、分周比は１９３と１９４との間で平等に（evenly）変えられるかもしれない。他の例として、１９３．１で分周するために、ＭＭＤ回路１０８が９サイクルについて１９３で分周し且つ１サイクルについて１９４で分周するように、分周比Ｎが変えられるかもしれない。加算器（summer）１３４は、整数分周比ＮとＤＳＭによって供給される値ｍとを加算して、瞬時の（instantaneous）整数分周比を生成する。
図２は、フェイズロックループ回路１０２を用いるための方法２００を示している。方法２００にしたがえば、位相周波数検出器１２０、チャージポンプ１１２及びループフィルタ１２４が、制御電圧Ｖtuneを発生する（２０２）。電圧制御発振器１０４が、周波数が制御電圧Ｖtuneに依存する信号Ｆｖを発生する（２０４）。
ＭＭＤ回路１０８は、電圧制御発振器１０４から出力される信号Ｆｖを分周する。ＭＭＤ回路１０８は、入力クロック信号を分周してパルス信号を生成するように動作するカスケードの複数の（例えば、７）２又は３分周セル（cascade of multiple divide-by-2-or-3 cells）を含んでいる（２０６）。ＭＭＤ回路１０８はまた、パルス信号の期間（duration）を伸張（extend）し、出力クロック信号を出力するように動作するパルスストレッチング回路（pulse stretching circuit）を含んでいる（２０８）。カスケードの２又は３分周セル及びパルスストレッチング回路を含むＭＭＤ回路１０８の動作は、以下に詳細に説明される。
上述した図２の方法２００は、図２Ａに示されたミーンズプラスファンクション（means-plus-function）ブロック２００Ａに対応した、種々のハードウェア及び／又はソフトウェアコンポーネント及び／又はモジュールによって実行されるかもしれない。換言すれば、図２に示されたブロック２０２から２０８は、図２Ａに示されたミーンズプラスファンクションブロック２０２Ａから２０８Ａに対応する。
図３は、ＭＭＤ回路１０８における７つのカスケードの２又は３分周（Ｄｉｖ２３）セル３３６を示している。各Ｄｉｖ２３セル３３６は、２分周又は３分周が可能である。
各Ｄｉｖ２３セル３３６は、以下の入力を含んでいる：ｃｌｋ、ｃｌｋＢ、Ｓ、及びＭＣＩＮＢ。各Ｄｉｖ２３セル３３６は、以下の出力を含んでいる：Ｑ、ＱＢ、及びＭＣＯＢ。これらの入力及び出力は、以下に詳細に説明されるであろう。
フルスイングの相補的クロック（complementary clocks）である信号ｃｌｋ及びｃｌｋＢは、Ｄｉｖ２３セル３３６ａに入力される。第１のＤｉｖ２３セル３３６ａは、ｃｌｋ及びｃｌｋＢを分周し、Ｄ０及びＤ０Ｂを生成し、それは入力として第２のセル３３６ｂに供給される。第２のＤｉｖ２３セル３３６ｂは、Ｄ０及びＤ０Ｂを分周し、Ｄ１及びＤ１Ｂを生成し、それは入力として第３のセル３３６ｃに供給される。第３のＤｉｖ２３セル３３６ｃは、Ｄ１及びＤ１Ｂを分周し、Ｄ２及びＤ２Ｂを生成し、それは入力として第４のセル３３６ｄに供給される。これは、第７のセル３３６ｇがＤ５及びＤ５Ｂを分周して、Ｄ６及びＤ６Ｂを生成するまで続けられる。
上述したように、各Ｄｉｖ２３セル３３６は、ＭＣＯＢ出力を含んでいる。反転された最大カウント出力信号（inverted maximum count out signal）（ＭＣＯＢ＜ｎ＞）は、ＭＣＯＢ出力から出力される。“最大カウント”が特定のＤｉｖ２３セル３３６に対して到達したとき、Ｄｉｖ２３セル３３６によるＭＣＯＢ＜ｎ＞信号出力がハイになる。これは、以下に詳細に説明される。
さらに、各Ｄｉｖ２３セル３３６は、ＳＩＶ＜ｎ＞信号を受け取るＳ入力を含んでいる。特定のＤｉｖ２３セル３３６に対するＳ入力は、Ｄｉｖ２３セル３３６が２分周するか３分周するかを示す。Ｓ入力がロウであれば、Ｄｉｖ２３セル３３６は２分周をする。Ｓ入力がハイであれば、Ｄｉｖ２３セル３３６は３分周をする。
各Ｄｉｖ２３セル３３６は、最初に２分周をする。第７のセル３３６ｆが２分周をすると、それはＳ入力を評価する。Ｓ入力がハイであると、３分周となり、それはＭＣＯＢ＜６＞がハイとなる前に（すなわち、その“最大カウント”に達する前に）１エクストラ入力クロックサイクルになるであろうことを意味する。次のクロックサイクルでは、次のＤ４の立ち上がりエッジにおいて、Ｓ入力がハイ又はロウのどちらであるかに依存して、再び見る第２又は第３のクロックのいずれかにおいて、第６のセル３３６ｆはＭＣＯＢ＜５＞信号を生成するであろう。このプロセスは、ＭＣＯＢ＜０＞がハイとなるまで、カスケードのＤｉｖ２３セル３３６を後退させることを続ける。
ＭＣＯＢ＜０＞信号は、短いパルス信号である。ＭＣＯＢ＜０＞信号はパルスストレッチング回路に供給され、それは、出力クロック信号を生成するために、ＭＣＯＢ＜０＞信号の期間（duration）を伸張させる（extend）。これは、以下に詳細に説明されるであろう。
上述したように、ＭＭＤ回路１０８は、高クロック周波数で動作することができるように最適化されている。これらの最適化のいくつかは、各個別のＤｉｖ２３セル３３６の内部のオーガナイゼーション及びレイアウトに関連している。
図４は、Ｄｉｖ２３セル３３６のハイレベルブロック図である。Ｄｉｖ２３セル３３６は、第１のダイナミックフリップフロップ４３８、第２のダイナミックフリップフロップ４４０、第１のインバータ４４２、第２のインバータ４４４、第３のインバータ４４６、第１のＮＡＮＤゲート４４８、第２のＮＡＮＤゲート４５０、第３のＮＡＮＤゲート４５２、及びＮＯＲゲート４５４を含んでいる。
Ｄｉｖ２３セル３３６は、ｃｌｋ入力を含んでいる。ｃｌｋ入力は、Ｄｉｖ２３セル３３６が全てのカスケードのＤｉｖ２３セル３３６ａ−ｇのどこに位置しているかに依存して、相補的入力クロック信号（すなわち、ｃｌｋ／ｃｌｋＢ信号）或いは相補的分周クロック信号（すなわち、Ｄ０／Ｄ０Ｂ、Ｄ１／Ｄ１Ｂ、等）のいずれかを受け取る。
Ｄｉｖ２３セル３３６はまた、Ｓ入力を含み、それは上述したように、Ｄｉｖ２３セル３３６が２分周をするか或いは３分周をするかのいずれかを指示する。Ｄｉｖ２３セル３３６はまた、Ｑ出力及びＱＢ出力を含み、Ｑ及びＱＢは相補的信号である。Ｑ及びＱＢ出力は、相補的クロック入力の分周バージョン（divided version）である。例えば、Ｄｉｖ２３セル３３６が全てのカスケードの中の第１のＤｉｖ２３セル３３６ａであるとすると、相補的クロック入力はｃｌｋ及びｃｌｋＢであり、相補的分周出力はＤ０及びＤ０Ｂである。Ｄｉｖ２３セル３３６が全てのカスケードの中の第２のＤｉｖ２３セル３３６ｂであるとすると、相補的クロック入力はＤ０及びＤ０Ｂであり、相補的分周出力はＤ１及びＤ１Ｂである。
Ｄｉｖ２３セル３３６はまた、反転された最大カウント入力（inverted maximum count input）（ＭＣＩＮＢ）信号を含み、それはＭＣＩＮ信号を生成するために反転される。ＭＣＩＮＢ／ＭＣＩＮ信号は、ダウンストリームＤｉｖ２３セル３３６が最大カウントに到達したか否かを指し示す。例えば、Ｄｉｖ２３セル３３６がカスケードの中の第１のＤｉｖ２３セル３３６ａであるとすると、ＭＣＩＮＢ／ＭＣＩＮ信号は、第２のＤｉｖ２３セル３３６ｂが最大カウントに達したか否かを指し示す。
Ｄｉｖ２３セル３３６は、ＭＣＩＮＢがロウである（ＭＣＩＮがハイである）ときを除いて２分周であり、ダウンストリームＤｉｖ２３セル３３６が最大カウントに到達したことを指し示す。その点において、Ｓ入力が評価される。Ｓ入力がハイであるとすると、Ｄｉｖ２３セル３３６は、ＭＣＯＢがハイになる前にさらに１つの入力クロックサイクルを待つ。
分周サイクル毎に１回、ＭＣＩＮＢがロウとなる（ＭＣＩＮがハイとなる）。カスケードのＤｉｖ２３セル３３６ａ−ｆの全てのゴールは、いくつかのＮで分周されることである。したがって、全てのＮ入力クロックサイクルで、ＭＣＩＮＢがロウになると、それはロウにとどまる。ＭＣＩＮＢがロウであるときには、Ｄｉｖ２３セル３３６はＳを評価する。Ｓがロウであると、ＭＣＯＢがハイになる。しかしながら、Ｓがハイであると、ＭＣＯＢがハイになる前に、Ｄｉｖ２３セル３３６は１エクストラ入力クロックサイクルを待つ。
２−３信号が第１のダイナミックフリップフロップ４３８によって出力され、入力として第１のＮＡＮＤゲート４４８に供給される。ＭＣＩＮＢがロウで、Ｓがハイであると、２−３信号がロウであり、エクストラサイクルでＱがハイにとどまる（すなわち、Ｄｉｖ２３セル３３６は３分周する）。そうでなければ、２−３信号はハイであり、Ｑはトグル（toggle）となる。
第２のダイナミックフリップフロップ４４０から第１のダイナミックフリップフロップ４３８までのパス（path）は、Ｄｉｖ２３セル３３６のクリティカルパス４８８であると考えられるかもしれない。このクリティカルパス４８８は、Ｄｉｖ２３セル３３６が（その結果としてＭＭＤ回路全体が）正しく動作することができる最も高い周波数を決める１つのファクタである。
有利なこととして、Ｄｉｖ２３セル３３６内のロジックは、このクリティカルパス４８８に対してゲート遅延を最小にするようにアレンジされている。例えば、第１及び第２のダイナミックフリップフロップ４３８、４４８は、入力及び出力インバータを含んでいない。それ故、これらのダイナミックフリップフロップ４３８、４４８は、２パスゲート遅延及び１インバータ遅延だけを含む。これは、以下に詳細に説明されるであろう。
さらに、第２のダイナミックフリップフロップ４４０と第１のダイナミックフリップフロップ４３８との間に位置するクリティカルパス４８８の部分は、２つのロジックステージだけ、すなわち第２のインバータ４４２及びＮＯＲゲート４５４を含んでいる。Ｄｉｖ２３セルの以前のインプリメンテーションは、フリップフロップ間に少なくとも３つのロジックステージを含んでいる。クリティカルパス４８８における３ロジックステージから２ロジックステージへの減少は、ＭＭＤ回路１０８全体が高周波数で動作することができることを可能とすることを助ける１つのファクタである。
ＭＣＩＮ及びＳ入力がクリティカルパス４８８の外側で結合されている、すなわちＮＡＮＤゲート４５０によって結合されていることに留意すべきである。これは、クリティカルパス４８８内に含まれるロジックステージの数を最小にするためになされている。
図５は、第１のダイナミックフリップフロップ４３８のトランジスタレベルの図である。第１のダイナミックフリップフロップ４３８は、第１のトランジスタ４５６、第２のトランジスタ４５８、第３のトランジスタ４６０、第４のトランジスタ４６２、第５のトランジスタ４６４、及び第６のトランジスタ４６６を含んでいる。
第１のトランジスタ４５６及び第２のトランジスタ４５８は、第１のパスゲート（pass gate）４６８を形成する。第３のトランジスタ４６０及び第４のトランジスタ４６２は、インバータ４７０を形成する。第５のトランジスタ４６４及び第６のトランジスタ４６６は、第２のパスゲート４７２を形成する。
第１のパスゲート４６８内において、ｃｌｋＢ信号は第１のトランジスタ４５６のゲートに接続されている。ｃｌｋ信号は第２のトランジスタ４５８のゲートに接続されている。第２のパスゲート４７２内において、ｃｌｋ信号は第５のトランジスタ４６４のゲートに接続されている。ｃｌｋＢ信号は第６のトランジスタ４６６のゲートに接続されている。
ｄ０信号は、第１及び第２のトランジスタ４５６、４５８のドレインに接続されている。ｄ０信号は、第１のダイナミックフリップフロップ４３８への入力であると考えられるかもしれない。
ｑ０Ｂ信号は、第５及び第６のトランジスタ４６４、４６６のソースに接続されている。ｑ０Ｂ信号は、第１のダイナミックフリップフロップ４３８の出力であると考えられるかもしれない。
ｃｌｋがロウである（ｃｌｋＢがハイである）とき、第１のトランジスタ４５６及び第２のトランジスタ４５８はターンオンする。その結果、ｄ０はｙ０に伝播し、それはインバータ４７０によって反転され、ｙ０Ｂが生成される。
ｃｌｋが立ち上がると、第１のトランジスタ４５６及び第２のトランジスタ４５８はターンオフする。その結果、ｙ０はハイインピーダンス状態になる。言い換えると、第１及び第２のトランジスタ４５６、４５８の寄生キャパシタンスのために、ｙ０はアイソレートされて同一の電圧のままである。したがって、クロックサイクルの半分で、ｙ０はｄ０の変化をトラック（track）する。ｃｌｋがハイになると、ｙ０はｃｌｋがハイになったときにサンプルされた値を維持する。
ｃｌｋが立ち上がると、第５のトランジスタ４６４及び第６のトランジスタ４６６はターンオンし、ｙ０Ｂはｑ０Ｂ上へドライブされる。それは、ｃｌｋが再びロウになるまで続く。ｃｌｋがロウになると、第５のトランジスタ４６４及び第６のトランジスタ４６６はターンオフし、ｑ０Ｂは変化しない。
したがって、第１のパスゲート４６８は、ｃｌｋがロウのときにだけ、ｙ０が変化することを許容する。第２のパスゲート４７２は、ｃｌｋがハイのときにだけ、ｑ０Ｂが変化することを許容する。これらの２つのパスゲート４６８、４７２を一緒に置くことで、ｑ０Ｂはｃｌｋの立ち上がりエッジでのみ変化することが許容される。より具体的には、ｙ０はｃｌｋがロウの最中にまず変化し、それはｙ０Ｂを変化させる。しかしながら、短い時間の間、ｃｌｋがロウであった後でのみｙ０Ｂは変化する。短い時間の間、ｃｌｋがロウであるため、それは第５のトランジスタ４６４及び第６のトランジスタ４６６がターンオフすることを意味する。そのため、ｙ０Ｂが変化しても、ｑ０Ｂは、それらの間のトランジスタ４６４、４６６がターンオフするため、そのときには変化しない。ｃｌｋがハイになると、ｙ０Ｂがｑ０Ｂ上にドライブされる。ｃｌｋがハイになった瞬間に、ｑ０Ｂは変化することができ、ｃｌｋの次の立ち上がりエッジまで再び変化することはない。
Ｄｉｖ２３セル３３６内の第２のダイナミックフリップフロップ４４０は、図５に示された第１のダイナミックフリップフロップ４３８と同様に構成されているかもしれない。第２のダイナミックフリップフロップ４４０は、図６に示され、それに関連させて短く説明される。
インバータは、典型的には、フリップフロップの入力及び出力をバッファするために用いられる。しかしながら、Ｄｉｖ２３セル３３６内の第１のダイナミックフリップフロップ４３８は、入力インバータ或いは出力インバータを含んでいない。Ｄｉｖ２３セル３３６内の第２のダイナミックフリップフロップ４４０もまた、入力インバータ或いは出力インバータを含んでいない。それ故、ダイナミックフリップフロップ４３８、４４０は、２つのパスゲート遅延及び１つのインバータ遅延しか含んでいない。入力インバータ及び出力インバータを除去したことにより、クリティカルパス４８８内の遅延は減少する。入力インバータ及び出力インバータの除去は、ＭＭＤ回路１０８全体が高周波数で動作することができることを可能とすることの助けの１つである。
図６は、図４のＤｉｖ２３セル３３６内の第２のダイナミックフリップフロップ４４０及びＮＡＮＤゲート４５２を示したトランジスタレベルの図である。第２のダイナミックフリップフロップ４４０は、第１のトランジスタ６５６、第２のトランジスタ６５８、第３のトランジスタ６６０、第４のトランジスタ６６２、第５のトランジスタ６６４、及び第６のトランジスタ６６６を含んでいる。第１のトランジスタ６５６及び第２のトランジスタ６５８は、第１のパスゲート６６８を形成する。第３のトランジスタ６６０及び第４のトランジスタ６６２は、インバータ６７０を形成する。第５のトランジスタ６６４及び第６のトランジスタ６６６は、第２のパスゲート６７２を形成する。
第１のパスゲート６６８内において、ｃｌｋＢ信号は第１のトランジスタ６５６のゲートに接続されており、ｃｌｋ信号は第２のトランジスタ６５８のゲートに接続されている。第２のパスゲート６７２内において、ｃｌｋ信号は第５のトランジスタ６６４のゲートに接続されており、ｃｌｋＢ信号は第６のトランジスタ６６６のゲートに接続されている。
ｄ１信号は、第１及び第２のトランジスタ６５６、６５８のドレインに接続されている。ｄ１信号は、第２のダイナミックフリップフロップ４４０への入力であると考えられるかもしれない。
ｑ１Ｂ信号は、第５及び第６のトランジスタ６６４、６６６のソースに接続されている。ｑ１Ｂ信号は、第２のダイナミックフリップフロップ４４０の出力であると考えられるかもしれない。
第２のダイナミックフリップフロップ４４０は、図５に関連して説明された第１のダイナミックフリップフロップ４３８と同様に動作する。第１のパスゲート６６８は、ｃｌｋがロウのときにのみ、ｙ１を変化させる。第２のパスゲート６７２は、ｃｌｋがハイのときにのみ、ｑ１Ｂを変化させる。これらの２つのパスゲート６６８、６７２を一緒に置くことで、ｑ１Ｂはｃｌｋの立ち上がりエッジでのみ変化することが許容される。
上述したように、ＭＭＤ回路１０８内のロジックは、クリティカルパスに対するゲート遅延を最小にするように最適化されている。これらの最適化の１つは、入力クロック信号（ｃｌｋ）の立ち上がりエッジから出力クロック信号（ＦｖＣ１Ｖ）の立ち上がりエッジまでの速いパス（fast path）があることである。これは、サプライインデューストジッタ（supply-induced jitter）（すなわち、パワーサプライ上のノイズの変動が出力クロックのタイミングに影響する程度）を最小にすることを助ける。入力クロック信号の立ち上がりエッジから出力クロック信号の立ち上がりエッジまでの速いパス（fast path）は、入力クロック信号の立ち上がりエッジからＭＣＯＢ＜０＞までの速いパスと、ＭＣＯＢ＜０＞からＦｖＣ１Ｖの立ち上がりエッジまでの速いパスとからなる。
ｃｌｋの立ち上がりエッジからＭＣＯＢ＜０＞までの速いパス（fast path）は、図６に示されている。上に示したように、ｃｌｋがハイになると、ｑ１Ｂは変化することができる。これは、ｃｌｋがハイになったときにトランジスタ６６４、６６６がターンオンし、ｙ１Ｂをｑ１Ｂに伝播させるためである。ｑ１Ｂ信号は、ＮＡＮＤゲート４５２内のトランジスタ６７６のゲートに接続されている。ＭＣＯＢ信号は、このトランジスタ６７６のドレインからもたらされる。したがって、入力信号の立ち上がりエッジからＭＣＯＢ＜０＞まで丁度１クロックゲート遅延がある（すなわち、ＮＡＮＤゲート４５２内のトランジスタ６７６）。ｃｌｋの立ち上がりエッジからＭＣＯＢ＜０＞までの速いパスは、サプライインデューストジッタ（supply-induced jitter）を最小にすることを助ける１つのファクタであり、それは、高周波数で動作させながら、ＭＭＤ回路１０８のパフォーマンス全体を向上させるかもしれない。
上に示したように、ＭＣＯＢ＜０＞信号は、短いパルス信号である。ＭＣＯＢ＜０＞信号は、パルスストレッチング回路に供給され、出力クロック信号ＦｖＣ１Ｖを生成するためにＭＣＯＢ＜０＞信号の期間（duration）を伸張する（extend）。図７は、パルスストレッチング回路７７８を示したトランジスタレベルの図であり、それはＲＳラッチ７７８としてインプリメントされる。
ＲＳラッチ７７８は、第１のＮＡＮＤゲート７８０及び第２のＮＡＮＤゲート７８２を含んでいる。ＭＣＯＢ＜０＞信号は、第２のＮＡＮＤゲート７８２に入力される。ＭＣＯＢｐｕｌｓｅＢと呼ばれる信号は、第１のＮＡＮＤゲート７８０に入力される。Ｆｖ１ＣＶ信号は、第２のＮＡＮＤゲート７８２によって出力される。
第１及び第２のＮＡＮＤゲート７８０、７８２の出力は、クロス結合されている（cross-coupled）。それ故、２つのＮＡＮＤゲート７８０、７８２はＲＳラッチ７７８を形成し、それは１つの入力がロウとなるとその出力がハイとなる。特に、ＭＣＯＢ＜０＞がロウになると、出力ＦｖＣ１Ｖはハイとなる。
ＭＣＯＢｐｕｌｓｅＢ信号は、リセット信号である。それは、トータルのクロックサイクル時間のいくらかのパーセンテージ（例えば、２０％）の後にＲＳラッチ７７８をリセットする。
上に示したように、ＲＳラッチ７７８は、パルスストレッチング回路として考えられるかもしれない。ＭＣＯＢ＜０＞は、非常に速いパルス（fast pulse）である。それは、１つのＲＦクロックサイクルについてだけハイである。ＲＳラッチ７７８は、入力としてＭＣＯＢ＜０＞を受け取り、それは、はるかに低い周波数（例えば、４０ＭＨｚ）クロックサイクルのいくらかのパーセンテージについてハイにとどまる信号（ＦｖＣ１Ｖ）を出力する。言い換えると、短いパルスＭＣＯＢ＜０＞は、ＲＳラッチ７７８をセットするために用いられる。それは、リセット信号ＭＣＯＢｐｕｌｓｅＢがロウになるまで数クロックサイクルについてセットにとどまり、それはＲＳラッチ７７８をリセットする。
上に示したように、ＭＭＤ回路１０８内のロジックは、クリティカルパスに対するゲート遅延を最小にするように最適化されている。これらの最適化の１つは、入力クロック信号（ｃｌｋ）の立ち上がりエッジから出力クロック信号（ＦｖＣ１Ｖ）の立ち上がりエッジまでの速いパス（fast path）があることである。これは、サプライインデューストジッタ（supply-induced jitter）を最小にすることを助ける。入力クロック信号の立ち上がりエッジから出力クロック信号の立ち上がりエッジまでの速いパス（fast path）は、入力クロックの立ち上がりエッジからＭＣＯＢ＜０＞までの速いパスと、ＭＣＯＢ＜０＞からＦｖＣ１Ｖの立ち上がりエッジまでの速いパスとからなる。
ＭＣＯＢ＜０＞からＦｖＣ１Ｖの立ち上がりエッジまでの速いパスは、図７に示されている。特に、ＭＣＯＢ＜０＞とＦｖＣ１Ｖの立ち上がりエッジとの間に、丁度１ゲート遅延がある（ＮＡＮＤゲート７８２内のトランジスタ７９０）。
それ故、入力クロックの立ち上がりエッジからＦｖＣ１Ｖの立ち上がりエッジまで、２ゲート遅延だけがある。上述したように、入力クロックの立ち上がりエッジからＭＣＯＢ＜０＞までに１ゲート遅延がある（すなわち、ＮＡＮＤゲート４５２内のトランジスタ６７６）。そして、述べたように、ＭＣＯＢ＜０＞とＦｖＣ１Ｖの立ち上がりエッジとの間に、丁度１ゲート遅延がある（ＮＡＮＤゲート７８２内のトランジスタ７９０）。ｃｌｋの立ち上がりエッジからＦｖＣ１Ｖの立ち上がりエッジまでの速いパスは、サプライインデューストジッタ（supply-induced jitter）を最小にすることを助ける１つのファクタであり、それは、高周波数で動作させながら、ＭＭＤ回路１０８のパフォーマンス全体を向上させるかもしれない。
上に示したように、ＭＭＤ回路１０８は、高クロック周波数で動作できるように最適化されている。これらの最適化のいくつかは、すでに述べてきた。他の最適化は、ＭＭＤ回路１０８で用いられるいくつかのトランジスタが、ピーク動作周波数を最大にするようなサイズにされていることである。
図８は、トランジスタサイジングに関連した最適化の例を示している。特に、図８は、ＤｉＶ２３セル３３６内のＮＯＲゲート４５４を示している。ＮＯＲゲート４５４は、第１のトランジスタ８８４、第２のトランジスタ８８６、第３のトランジスタ８８８、第４のトランジスタ８９０、第５のトランジスタ８９２、及び第６のトランジスタ８９４を含んでいる。ｑ１信号は、ＮＯＲゲート４５４に入力されている。
第１のトランジスタ８８４及び第２のトランジスタ８８６は、３．２μの幅を有している。第３のトランジスタは、７００ｎｍの幅を有している。（３つのトランジスタ８８４、８８６、８８８は全て、１００ｎｍの長さを有している。）それ故、第１及び第２のトランジスタ８８４、８８６の幅と第３のトランジスタ８８８の幅との間の比率は、概ね５：１である。
第４のトランジスタ８９０及び第５のトランジスタ８９２の幅は、第１のトランジスタ８８４及び第２のトランジスタ８８６の幅と同じである（すなわち、３．２μ）。第６のトランジスタ８９４の幅は、第３のトランジスタ８８８の幅と同じである（すなわち、７００ｎｍ）。それ故、第４及び第５のトランジスタ８９０、８９２の幅と第６のトランジスタ８９４の幅との間の比率は、概ね５：１である。
この比率は、コンベンショナルなＮＯＲゲートのＣＭＯＳインプリメンテーションの対応する比率、概ね４：１よりも大きい。言い換えると、第１及び第２のトランジスタ８８４、８８６と第４及び第５のトランジスタ８９０、８９２は、コンベンショナルなＮＯＲゲートのＣＭＯＳインプリメンテーションよりも広い。
トランジスタ８８４、８８６及びトランジスタ８９０、８９２の幅が増加することは、ＭＭＤ回路１０８内のトランジスタのサイジングに関連した最適化の１つの例である。トランジスタのスピードは幅とともに増加するため、増加したトランジスタの幅は、ＭＭＤ回路１０８全体が高周波数で動作することができることを可能とする助けの１つのファクタである。
他の最適化は、ＭＭＤ回路１０８のレイアウトが、高周波数を達成するために最適化されていることである（すなわち、多数のドレインシェアリング（lots of drain sharing）及び（最小のクロックルーティング（minimal clock routing））。
図９は、無線デバイス９０２で用いられるかもしれない種々のコンポーネントを示している。無線デバイス９０２は、ここで述べたＭＭＤ回路１０８で用いるかもしれないデバイスの例である。無線デバイス９０２は、ベースステーション或いはリモートステーションである。
無線デバイス９０２は、無線デバイス９０２の動作を制御するプロセッサ９０４を含んでいるかもしれない。プロセッサ９０４は、中央処理ユニット（ＣＰＵ）と呼ばれるかもしれない。リードオンリメモリ（ＲＯＭ）及びランダムアクセスメモリ（ＲＡＭ）の両方を含むかもしれないメモリ９０６は、プロセッサ９０４にインストラクション及びデータを供給する。メモリ９０６の一部は、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）を含むかもしれない。プロセッサ９０４は典型的には、メモリ９０６に記憶されたプログラムインストラクションに基づいて、ロジカル及びアリスマティックオペレーションを実行する。メモリ９０６内のインストラクションは、ここで述べられた方法をインプリメントするために実行されるかもしれない。
無線デバイス９０２は、無線デバイス９０２と遠隔地との間のデータの送信及び受信を可能にするために、送信機９１０及び受信機９１２を含んだハウジング９０８を含んでいるかもしれない。送信機９１０及び受信機９１２は、トランシーバー９１４へと結合されるかもしれない。アンテナ９１６は、ハウジング９０８に取り付けられ、トランシーバー９１４に電気的に結合されている。無線デバイス９０２は、複数の送信機、複数の受信機、複数のトランシーバー及び／又はアンテナ（図示せず）を含むかもしれない。
無線デバイス９０２はまた、トランシーバー９１４によって受信される信号のレベルを検出し及び量るために用いられる信号検出器９１８を含んでいるかもしれない。信号検出器９１８は、トータルエネルギー、擬似ノイズ（ＰＮ）チップ毎のパイロットエネルギー、パワースペクトラル密度及び他の信号、といった信号を検出するかもしれない。無線デバイス９０２はまた、信号を処理するために用いるデジタルシグナルプロセッサ（ＤＳＰ）９２０を含んでいるかもしれない。
無線デバイス９０２の種々のコンポーネントは、データバスに加えて、パワーバス、制御信号バス、ステータス信号バスを含むかもしれないバスシステム９２２によって、互いに結合されるかもしれない。しかしながら、明確化のために、種々のバスは、バスシステム９２２として、図９では示されている。
特許請求の範囲は、上述した詳細な構成及びコンポーネントに限定されるものではない。種々の変更、チェンジ及びバリエーションが、特許請求の範囲から逸脱することなく、ここで述べられたシステム、方法及び装置のアレンジメント、動作及び細目においてなされるかもしれない。

Claims (34)

  1. 高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路であって、
    入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルと、
    前記パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路と、
    を備え、
    前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされ、
    前記ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されている
    マルチモジュール分周器（ＭＭＤ）回路。
  2. 各２又は３分周セルは、前記２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、前記第１のダイナミックフリップフロップと前記第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージとを備えるようにオーガナイズされている
    請求項１のＭＭＤ回路。
  3. 前記第１のダイナミックフリップフロップ及び前記第２のダイナミックフリップフロップいずれも、入力インバータ又は出力インバータを含んでいない
    請求項２のＭＭＤ回路。
  4. 前記ダイナミックフリップフロップのいずれも２つのパスゲート及びインバータを備え、前記パスゲートのそれぞれは、出力が前記入力クロック信号の立ち上がりエッジでのみ変化することが許容されるように構成されている
    請求項２のＭＭＤ回路。
  5. 前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、前記入力クロック信号の立ち上がりエッジと前記出力クロック信号の立ち上がりエッジとの間で２よりも多くないゲート遅延があるようにオーガナイズされている
    請求項１のＭＭＤ回路。
  6. 前記２ゲート遅延は、
    前記入力クロック信号の前記立ち上がりエッジから前記パルス信号までの第１のゲート遅延と、
    前記パルス信号から前記出力クロック信号までの第２のゲート遅延と、
    を備える請求項５のＭＭＤ回路。
  7. 前記パルスストレッチング回路は、ＲＳラッチを備える
    請求項１のＭＭＤ回路。
  8. 各２又は３分周セルは、複数の入力が前記クリティカルパスの外側で結合されるようにオーガナイズされている
    請求項２のＭＭＤ回路。
  9. 所望の周波数の出力信号を発生するフェイズロックループであって、
    制御電圧を発生する位相周波数検出器、チャージポンプ及びループフィルタと、
    周波数が前記制御電圧に依存する信号を発生する電圧制御発振器と、
    前記電圧制御発振器から出力される信号を分周するマルチモジュール分周器（ＭＭＤ）回路であって、前記ＭＭＤ回路が、入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルを備え、前記ＭＭＤ回路が、前記パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路をさらに備えた、マルチモジュール分周器（ＭＭＤ）回路と、
    を備え、
    前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされ、
    前記ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されている
    フェイズロックループ。
  10. 各２又は３分周セルは、前記２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、前記第１のダイナミックフリップフロップと前記第２のダイナミックフリップフロップとの間の２つよりも多くないロジックステージとを備えるようにオーガナイズされている
    請求項９のフェイズロックループ。
  11. 前記第１のダイナミックフリップフロップ及び前記第２のダイナミックフリップフロップいずれも、入力インバータ又は出力インバータを含んでいない
    請求項１０のフェイズロックループ。
  12. 前記ダイナミックフリップフロップのいずれも２つのパスゲート及びインバータを備え、前記パスゲートのそれぞれは、出力が前記入力クロック信号の立ち上がりエッジでのみ変化することが許容されるように構成されている
    請求項１０のフェイズロックループ。
  13. 前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、前記入力クロック信号の立ち上がりエッジと前記出力クロック信号の立ち上がりエッジとの間で２よりも多くないゲート遅延があるようにオーガナイズされている
    請求項９のフェイズロックループ。
  14. 前記２ゲート遅延は、
    前記入力クロック信号の前記立ち上がりエッジから前記パルス信号までの第１のゲート遅延と、
    前記パルス信号から前記出力クロック信号までの第２のゲート遅延と、
    を備える請求項１３のフェイズロックループ。
  15. 前記パルスストレッチング回路は、ＲＳラッチを備える
    請求項９のフェイズロックループ。
  16. 各２又は３分周セルは、複数の入力が前記クリティカルパスの外側で結合されるようにオーガナイズされている
    請求項１０のフェイズロックループ。
  17. 高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路であって、
    入力クロック信号を受け取るクロック入力と、
    前記入力クロック信号の分周されたバージョンを出力クロック信号として出力するクロック出力と、
    を備え
    前記ＭＭＤ回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされ、
    前記ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されている
    マルチモジュール分周器（ＭＭＤ）回路。
  18. 前記入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルと、
    前記パルス信号の期間を伸張し、前記出力クロック信号を出力するパルスストレッチング回路と、
    をさらに備え、
    各２又は３分周セルは、前記２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、前記第１のダイナミックフリップフロップと前記第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージとを備えるようにオーガナイズされている
    請求項１７のＭＭＤ回路。
  19. 前記第１のダイナミックフリップフロップ及び前記第２のダイナミックフリップフロップいずれも、入力インバータ又は出力インバータを含んでいない
    請求項１８のＭＭＤ回路。
  20. 前記ダイナミックフリップフロップのいずれも２つのパスゲート及びインバータを備え、前記パスゲートのそれぞれは、出力が前記入力クロック信号の立ち上がりエッジでのみ変化することが許容されるように構成されている
    請求項１８のＭＭＤ回路。
  21. 前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、前記入力クロック信号の立ち上がりエッジと前記出力クロック信号の立ち上がりエッジとの間で２よりも多くないゲート遅延があるようにオーガナイズされている
    請求項１８のＭＭＤ回路。
  22. 所望の周波数の出力信号を発生するフェイズロックループであって、
    制御電圧を発生する位相周波数検出器と、
    周波数が前記位相周波数検出器によって発生された前記制御電圧に依存する信号を発生する電圧制御発振器と、
    前記電圧制御発振器から出力される信号を分周するマルチモジュール分周器（ＭＭＤ）回路と、
    を備え、
    前記ＭＭＤ回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされ、
    前記ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されている
    フェイズロックループ。
  23. 前記ＭＭＤ回路は、
    入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルと、
    前記パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路と、
    備え、
    各２又は３分周セルは、前記２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、前記第１のダイナミックフリップフロップと前記第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージとを備えるようにオーガナイズされている
    請求項２２のフェイズロックループ。
  24. 前記第１のダイナミックフリップフロップ及び前記第２のダイナミックフリップフロップいずれも、入力インバータ又は出力インバータを含んでいない
    請求項２３のフェイズロックループ。
  25. 前記ダイナミックフリップフロップのいずれも２つのパスゲート及びインバータを備え、前記パスゲートのそれぞれは、出力が前記入力クロック信号の立ち上がりエッジでのみ変化することが許容されるように構成されている
    請求項２３のフェイズロックループ。
  26. 前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、前記入力クロック信号の立ち上がりエッジと前記出力クロック信号の立ち上がりエッジとの間で２よりも多くないゲート遅延があるようにオーガナイズされている
    請求項２３のフェイズロックループ。
  27. 高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路を用いるための方法であって、
    入力クロック信号を分周してパルス信号を生成するカスケードの複数の２又は３分周セルと、
    前記パルス信号の期間を伸張し、出力クロック信号を出力するパルスストレッチング回路と、
    を備え、
    前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされ、
    前記ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されている
    方法。
  28. 各２又は３分周セルは、前記２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、前記第１のダイナミックフリップフロップと前記第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージとを備えるようにオーガナイズされている
    請求項２７の方法。
  29. 前記第１のダイナミックフリップフロップ及び前記第２のダイナミックフリップフロップいずれも、入力インバータ又は出力インバータを含んでいない
    請求項２８の方法。
  30. 前記ダイナミックフリップフロップのいずれも２つのパスゲート及びインバータを備え、前記パスゲートのそれぞれは、出力が前記入力クロック信号の立ち上がりエッジでのみ変化することが許容されるように構成されている
    請求項２８の方法。
  31. 前記カスケードの２又は３分周セル及び前記パルスストレッチング回路は、前記入力クロック信号の立ち上がりエッジと前記出力クロック信号の立ち上がりエッジとの間で２よりも多くないゲート遅延があるようにオーガナイズされている
    請求項２７の方法。
  32. 高周波数で動作するように構成されたマルチモジュール分周器（ＭＭＤ）回路であって、
    入力クロック信号を分周してパルス信号を生成するための手段と、
    前記パルス信号の期間を伸張し、出力クロック信号を出力するための手段と、
    を備え、
    前ＭＭＤ回路は、フルスイングの相補型金属酸化物半導体（ＣＭＯＳ）回路を用いてインプリメントされ、
    前記ＭＭＤ回路は、少なくとも４ＧＨｚの動作周波数について構成されている
    マルチモジュール分周器（ＭＭＤ）回路。
  33. 前記入力クロック信号を分周して前記パルス信号を生成するための前記手段は、カスケードの複数の２又は３分周セルを備え、各２又は３分周セルは、前記２又は３分周セルのクリティカルパスが、第１のダイナミックフリップフロップと、第２のダイナミックフリップフロップと、前記第１のダイナミックフリップフロップと前記第２のダイナミックフリップフロップとの間の２よりも多くないロジックステージとを備えるようにオーガナイズされている
    請求項３２のＭＭＤ回路。
  34. 前記パルス信号の前記期間を伸張するための手段は、パルスストレッチング回路を備え、前記カスケードの２又は３分周セル及びパルスストレッチング回路は、前記入力クロック信号の立ち上がりエッジと前記出力クロック信号の立ち上がりエッジとの間で２よりも多くないゲート遅延があるようにオーガナイズされている
    請求項３２のＭＭＤ回路。
JP2011524050A 2008-08-21 2009-08-21 低電力無線周波数分周器 Pending JP2012501110A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/195,733 US8081018B2 (en) 2008-08-21 2008-08-21 Low power radio frequency divider
US12/195,733 2008-08-21
PCT/US2009/054679 WO2010022366A1 (en) 2008-08-21 2009-08-21 Low power radio frequency divider

Publications (1)

Publication Number Publication Date
JP2012501110A true JP2012501110A (ja) 2012-01-12

Family

ID=41259341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011524050A Pending JP2012501110A (ja) 2008-08-21 2009-08-21 低電力無線周波数分周器

Country Status (7)

Country Link
US (1) US8081018B2 (ja)
EP (1) EP2329600A1 (ja)
JP (1) JP2012501110A (ja)
KR (1) KR20110043784A (ja)
CN (1) CN102132493A (ja)
TW (1) TW201027927A (ja)
WO (1) WO2010022366A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839187B2 (en) * 2009-04-06 2010-11-23 Himax Analogic, Inc. Counter and Frequency divider thereof
US8248118B2 (en) 2010-08-09 2012-08-21 Texas Instruments Incorporated High-speed frequency divider and a phase locked loop that uses the high-speed frequency divider
BRPI1004813A2 (pt) * 2010-10-22 2013-02-26 Audaces Automacao E Informatica Ind Ltda sistema e mÉtodo de digitalizaÇço de objetos planificÁveis em méltiplas etapas com calibraÇço automÁtica
US8768994B2 (en) 2010-10-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Filter auto-calibration using multi-clock generator
US8963588B2 (en) * 2011-08-22 2015-02-24 Infineon Technologies Ag Fractional frequency divider
US9131245B2 (en) 2011-09-23 2015-09-08 Qualcomm Incorporated Reference picture list construction for video coding
US9143085B2 (en) * 2012-03-01 2015-09-22 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
CN103684424B (zh) * 2012-09-20 2017-03-01 复旦大学 一种基于源极退化电容的宽锁定范围电流模锁存分频器
CN104639124B (zh) * 2013-11-08 2018-07-10 联芯科技有限公司 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路
CN105471427B (zh) * 2014-09-04 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种多模分频器和电子装置
US9705507B1 (en) 2016-05-19 2017-07-11 Texas Instruments Incorporated Fixed frequency divider circuit
US9647669B1 (en) 2016-07-18 2017-05-09 Texas Instruments Incorporated High speed frequency divider
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10326460B2 (en) 2017-01-19 2019-06-18 Samsung Electronics Co., Ltd. Wide-range local oscillator (LO) generators and apparatuses including the same
CN112260663B (zh) * 2020-11-11 2023-06-30 北京中科芯蕊科技有限公司 一种亚阈值脉冲展宽电路
CN115378424B (zh) * 2022-10-21 2023-02-17 上海集成电路研发中心有限公司 三分频电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316151A (en) * 1980-02-13 1982-02-16 Motorola, Inc. Phase locked loop frequency synthesizer using multiple dual modulus prescalers
CN2190850Y (zh) * 1993-12-27 1995-03-01 宋奈 多功能电子控制低压霓虹灯
US5907589A (en) * 1997-04-10 1999-05-25 Motorola, Inc. GHZ range frequency divider in CMOS
WO2002052727A1 (en) * 2000-12-22 2002-07-04 Koninklijke Philips Electronics N.V. Frequency divider with reduced power consumption, apparatus based thereon, and method for power efficient frequency divider
WO2002093747A2 (en) * 2001-05-17 2002-11-21 Koninklijke Philips Electronics N.V. Improved frequency divider with reduced jitter and apparatus based thereon
WO2003019781A2 (en) * 2001-08-29 2003-03-06 Koninklijke Philips Electronics N.V. Improved frequency divider with reduced jitter and transmitter based thereon
US6956405B2 (en) * 2002-07-09 2005-10-18 Ip-First, Llc Teacher-pupil flip-flop
TWI222786B (en) * 2003-09-17 2004-10-21 Mediatek Inc Multi-modulus programmable frequency divider
FR2865326B1 (fr) * 2004-01-20 2006-07-21 Thales Sa Procede et dispositif de division de frequence
US7379522B2 (en) * 2006-01-11 2008-05-27 Qualcomm Incorporated Configurable multi-modulus frequency divider for multi-mode mobile communication devices
JP2008005446A (ja) 2006-06-26 2008-01-10 Matsushita Electric Ind Co Ltd 分周器およびその制御方法
US7924069B2 (en) * 2006-06-28 2011-04-12 Qualcomm Incorporated Multi-modulus divider retiming circuit
US7564276B2 (en) * 2006-06-28 2009-07-21 Qualcomm Incorporated Low-power modulus divider stage
US8045674B2 (en) * 2006-12-06 2011-10-25 Broadcom Corporation Method and system for use of TSPC logic for high-speed multi-modulus divider in PLL
EP2071729B1 (fr) * 2007-12-11 2010-08-18 The Swatch Group Research and Development Ltd. Circuit compteur-diviseur double mode pour opérer à très haute fréquence
TWI348275B (en) * 2008-02-26 2011-09-01 Mstar Semiconductor Inc Multi-modulus divider with extended and continuous division range

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012034453; Ｓｌｅｉｍａｎ，　Ｓ．Ｂ．；　Ａｔａｌｌａｈ，　Ｊ．Ｇ．；　Ｒｏｄｒｉｇｕｅｚ，　Ｓ．；　Ｒｕｓｕ，　Ａ．；　Ｉｓｍａｉｌ，　Ｍ．: 'Ｗｉｄｅ-ｄｉｖｉｓｉｏｎ-ｒａｎｇｅ　ｈｉｇｈ-ｓｐｅｅｄ　ｆｕｌｌｙ　ｐｒｏｇｒａｍｍａｂｌｅ　ｆｒｅｑｕｅｎｃｙ　ｄｉｖｉｄｅｒ' Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ　ａｎｄ　ＴＡＩＳＡ　Ｃｏｎｆｅｒｅｎｃｅ，　２００８．　ＮＥＷＣＡＳ-ＴＡＩＳＡ　２００８．　２００８　Ｊｏｉｎｔ　６ｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　ＩＥＥ , 2008, Ｐａｇｅｓ　１７-２０ *

Also Published As

Publication number Publication date
US20100046693A1 (en) 2010-02-25
WO2010022366A8 (en) 2011-05-19
WO2010022366A1 (en) 2010-02-25
TW201027927A (en) 2010-07-16
US8081018B2 (en) 2011-12-20
KR20110043784A (ko) 2011-04-27
CN102132493A (zh) 2011-07-20
EP2329600A1 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
JP2012501110A (ja) 低電力無線周波数分周器
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7054404B2 (en) Clock control method, frequency dividing circuit and PLL circuit
US6737927B2 (en) Duty cycle correction circuit for use with frequency synthesizer
JP5837617B2 (ja) オクターブ境界を越えて拡張された同期範囲を有する分周器
US8050376B2 (en) All digital phase-locked loop with widely locked frequency
US7053666B2 (en) Phase frequency detector
Deng et al. 14.1 a 0.048 mm 2 3mW synthesizable fractional-N PLL with a soft injection-locking technique
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
US20080042697A1 (en) Multi-modulus divider retiming circuit
US20070018737A1 (en) High frequency ring oscillator with feed-forward paths
JP2000174616A (ja) 半導体集積回路
US8432061B2 (en) Digital frequency divider
WO2010022092A1 (en) Divide-by-three quadrature frequency divider
KR20010107134A (ko) 고주파 주파수합성기용 듀얼 모듈러스 프리스케일러
US7151398B2 (en) Clock signal generators having programmable full-period clock skew control
US7332945B2 (en) Divider having dual modulus pre-scaler and an associated method
JP4587798B2 (ja) スペクトラム拡散クロック発生装置
US10886928B2 (en) Fast phase frequency detector
US8466720B2 (en) Frequency division of an input clock signal
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
US20070165476A1 (en) Clock signal generating circuit
US6690209B1 (en) Phase detecting with parallel discharge paths
US7242231B2 (en) Programmable fractional-N clock generators
US10560053B2 (en) Digital fractional frequency divider

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127