CN112260663B - 一种亚阈值脉冲展宽电路 - Google Patents

一种亚阈值脉冲展宽电路 Download PDF

Info

Publication number
CN112260663B
CN112260663B CN202011253652.8A CN202011253652A CN112260663B CN 112260663 B CN112260663 B CN 112260663B CN 202011253652 A CN202011253652 A CN 202011253652A CN 112260663 B CN112260663 B CN 112260663B
Authority
CN
China
Prior art keywords
gate
output
high level
input
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011253652.8A
Other languages
English (en)
Other versions
CN112260663A (zh
Inventor
胡晓宇
袁甲
于增辉
凌康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Xinrui Technology Co ltd
Original Assignee
Beijing Zhongke Xinrui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Xinrui Technology Co ltd filed Critical Beijing Zhongke Xinrui Technology Co ltd
Priority to CN202011253652.8A priority Critical patent/CN112260663B/zh
Publication of CN112260663A publication Critical patent/CN112260663A/zh
Application granted granted Critical
Publication of CN112260663B publication Critical patent/CN112260663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及一种亚阈值脉冲展宽电路，包括第一或门、第二或门、第三或门、第一与门和第二与门。第一或门输入是窄脉冲和时钟，输出连接第二与门的输入，第二或门输入是窄脉冲和第一与门的输出，输出连接第一与门的输入，第三或门输入是展宽后的脉冲和第一与门的输出，输出连接第二与门的输入，第一与门输入是时钟和第二或门的输出，输出连接第二或门的输入，第二与门输入是第一或门的输出和第三或门的输出，输出展宽后的脉冲。当一个窄脉冲信号输入进来的时间是在时钟信号的高电平期间，则窄脉冲信号就会展宽到与时钟信号下降沿对齐，在第二与门的输出端得到一个与时钟信号下降沿对齐的展宽后的脉冲信号，实现了窄脉冲的展宽。

Description

一种亚阈值脉冲展宽电路
技术领域
本发明涉及脉冲处理领域，特别是涉及一种亚阈值脉冲展宽电路。
背景技术
目前，很多传感器和检测电路的输出是窄脉冲，但窄脉冲在亚阈值区容易导致信号不完整，所以在很多场景中都有将窄脉冲展宽的需求。因此，如何将窄脉冲展宽成为目前亟待解决的问题。
发明内容
本发明的目的是提供一种亚阈值脉冲展宽电路，以实现窄脉冲的展宽。
为实现上述目的，本发明提供了如下方案：
一种亚阈值脉冲展宽电路，所述脉冲展宽电路包括：
第一或门、第二或门、第三或门、第一与门和第二与门；
待展宽的窄脉冲信号分别与第一或门的第一输入端和第二或门的第一输入端连接；
时钟信号分别与第一或门的第二输入端和第一与门的第一输入端连接；
第一或门的输出端与第二与门的第一输入端连接；
第二或门的输出端与第一与门的第二输入端连接；
第一与门的输出端分别与第二或门的第二输入端和第三或门的第一输入端连接；
第三或门的输出端与第二与门的第二输入端连接；
第二与门的输出端与第三或门的第二输入端连接；
第二与门的输出端用于输出展宽后的脉冲信号。
可选地，当所述时钟信号为低电平时：
所述第二与门的输出为低电平。
可选地，当所述时钟信号由低电平变为高电平时：
若所述窄脉冲信号为低电平，所述第二与门的输出为低电平。
可选地，当所述时钟信号由低电平变为高电平时：
若所述窄脉冲信号的输出为高电平，则所述第二与门的输出为由低电平变为高电平。
可选地，当所述时钟信号为高电平时：
若第二与门的输出为低电平，则当所述窄脉冲信号由低电平变为高电平时，所述第二与门的输出由低电平变为高电平，并持续输出高电平，直到时钟信号由高电平变为低电平时，所述第二与门的输出由高电平变为低电平。
可选地，当所述时钟信号为高电平时：
若所述第二与门的输出为高电平，则所述第二与门持续输出高电平，直到时钟信号由高电平变为低电平时，所述第二与门的输出由高电平变为低电平。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明涉及一种亚阈值脉冲展宽电路，包括第一或门、第二或门、第三或门、第一与门和第二与门。第一或门输入是窄脉冲和时钟，输出连接第二与门的输入，第二或门输入是窄脉冲和第一与门的输出，输出连接第一与门的输入，第三或门输入是展宽后的脉冲和第一与门的输出，输出连接第二与门的输入，第一与门输入是时钟和第二或门的输出，输出连接第二或门的输入，第二与门输入是第一或门的输出和第三或门的输出，输出展宽后的脉冲。当一个窄脉冲信号输入进来的时间是在时钟信号的高电平期间，则窄脉冲信号就会展宽到与时钟信号下降沿对齐，在第二与门的输出端得到一个与时钟信号下降沿对齐的展宽后的脉冲信号，实现了窄脉冲的展宽。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的亚阈值脉冲展宽电路的结构示意图；
图2为本发明提供的亚阈值脉冲展宽电路的工作原理示意图。
符号说明：
OR1—第一或门，OR2—第二或门，OR3—第三或门，AND1—第一与门，AND2—第二与门，p_ERR—待展宽的脉冲信号，ERR—展宽后的脉冲信号，Clk—时钟信号。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种亚阈值脉冲展宽电路，以实现窄脉冲的展宽。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，本发明的脉冲展宽电路包括：
第一或门OR1、第二或门OR2、第三或门OR3、第一与门AND1和第二与门AND2；待展宽的窄脉冲信号p_ERR分别与第一或门OR1的第一输入端和第二或门OR2的第一输入端连接；时钟信号Clk分别与第一或门OR1的第二输入端和第一与门AND1的第一输入端连接；第一或门OR1的输出端与第二与门AND2的第一输入端连接；第二或门OR2的输出端与第一与门AND1的第二输入端连接；第一与门AND1的输出端分别与第二或门OR2的第二输入端和第三或门OR3的第一输入端连接；第三或门OR3的输出端与第二与门AND2的第二输入端连接；第二与门AND2的输出端与第三或门OR3的第二输入端连接；第二与门AND2的输出端用于输出展宽后的脉冲信号ERR。
即，第一或门OR1，输入是p_ERR和Clk，输出连接第二与门AND2的输入。第二或门OR2，输入是p_ERR和第一与门AND1的输出，输出连接第一与门AND1的输入。第三或门OR3，输入是ERR和第一与门AND1的输出，输出连接第二与门AND2的输入。第一与门与门AND1，输入是Clk和第二或门OR2的输出，输出连接第二或门OR2的输入。第二与门与门AND2，输入是第一或门OR1的输出和第三或门OR3的输出，输出ERR。
如图2所示，本发明的脉冲展宽电路的工作原理为：
当所述时钟信号由低电平变为高电平时：若所述窄脉冲信号为低电平，第二与门AND2的输出为低电平。
当时钟信号Clk由低电平变为高电平时：若窄脉冲信号p_ERR的输出为高电平，则第二与门AND2的输出为由低电平变为高电平。
当时钟信号Clk为高电平时：若第二与门AND2的输出为低电平，则当窄脉冲信号p_ERR由低电平变为高电平时，第二与门AND2的输出由低电平变为高电平，并持续输出高电平，直到时钟信号Clk由高电平变为低电平时，第二与门AND2的输出由高电平变为低电平。
当时钟信号Clk为高电平时：若第二与门AND2的输出为高电平，则第二与门AND2持续输出高电平，直到时钟信号Clk由高电平变为低电平时，第二与门AND2的输出由高电平变为低电平。
图2中V(ERR)表示的是展宽后的脉冲信号的电压，V(p_ERR)表示的是待展宽的脉冲信号的电压，V(Clk)表示的是时钟信号的电压。
如图2所示，当一个窄脉冲p_ERR输入进来后，如果这个窄脉冲在时钟Clk的高电平期间，脉冲就会展宽到与时钟Clk下降沿对齐，在ERR处得到一个与时钟下降沿对齐的展宽的脉冲。如果脉冲p_ERR发生在时钟Clk低电平期间，则在ERR处不会产生脉冲。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种亚阈值脉冲展宽电路，其特征在于，所述脉冲展宽电路包括：
第一或门、第二或门、第三或门、第一与门和第二与门；
待展宽的窄脉冲信号分别与第一或门的第一输入端和第二或门的第一输入端连接；
时钟信号分别与第一或门的第二输入端和第一与门的第一输入端连接；
第一或门的输出端与第二与门的第一输入端连接；
第二或门的输出端与第一与门的第二输入端连接；
第一与门的输出端分别与第二或门的第二输入端和第三或门的第一输入端连接；
第三或门的输出端与第二与门的第二输入端连接；
第二与门的输出端与第三或门的第二输入端连接；
第二与门的输出端用于输出展宽后的脉冲信号。
2.根据权利要求1所述的亚阈值脉冲展宽电路，其特征在于，当所述时钟信号为低电平时：
所述第二与门的输出为低电平。
3.根据权利要求1所述的亚阈值脉冲展宽电路，其特征在于，当所述时钟信号由低电平变为高电平时：
若所述窄脉冲信号为低电平，所述第二与门的输出为低电平。
4.根据权利要求1所述的亚阈值脉冲展宽电路，其特征在于，当所述时钟信号由低电平变为高电平时：
若所述窄脉冲信号的输出为高电平，则所述第二与门的输出为由低电平变为高电平。
5.根据权利要求1所述的亚阈值脉冲展宽电路，其特征在于，当所述时钟信号为高电平时：
若第二与门的输出为低电平，则当所述窄脉冲信号由低电平变为高电平时，所述第二与门的输出由低电平变为高电平，并持续输出高电平，直到时钟信号由高电平变为低电平时，所述第二与门的输出由高电平变为低电平。
6.根据权利要求1所述的亚阈值脉冲展宽电路，其特征在于，当所述时钟信号为高电平时：
若所述第二与门的输出为高电平，则所述第二与门持续输出高电平，直到时钟信号由高电平变为低电平时，所述第二与门的输出由高电平变为低电平。
CN202011253652.8A 2020-11-11 2020-11-11 一种亚阈值脉冲展宽电路 Active CN112260663B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011253652.8A CN112260663B (zh) 2020-11-11 2020-11-11 一种亚阈值脉冲展宽电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011253652.8A CN112260663B (zh) 2020-11-11 2020-11-11 一种亚阈值脉冲展宽电路

Publications (2)

Publication Number Publication Date
CN112260663A CN112260663A (zh) 2021-01-22
CN112260663B true CN112260663B (zh) 2023-06-30

Family

ID=74266951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011253652.8A Active CN112260663B (zh) 2020-11-11 2020-11-11 一种亚阈值脉冲展宽电路

Country Status (1)

Country Link
CN (1) CN112260663B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100199A2 (en) * 1999-11-09 2001-05-16 Nec Corporation Semiconductor device
CN101141123A (zh) * 2007-10-11 2008-03-12 电子科技大学 一种毛刺检测装置
CN101657957A (zh) * 2007-01-22 2010-02-24 电力集成公司 级联的pfc和谐振模功率变换器
CN102075180A (zh) * 2010-11-15 2011-05-25 江苏海明医疗器械有限公司 一种用于大功率脉冲调制器中的信号发射电路
CN201893764U (zh) * 2010-11-15 2011-07-06 江苏海明医疗器械有限公司 一种用于大功率脉冲调制器中的信号发射电路
CN102132493A (zh) * 2008-08-21 2011-07-20 高通股份有限公司 低功率射频分频器
CN104767516A (zh) * 2014-01-06 2015-07-08 上海华虹集成电路有限责任公司 异步信号同步电路
CN106505977A (zh) * 2016-10-27 2017-03-15 中国科学院微电子研究所 一种脉冲展宽电路及脉冲展宽方法
CN107231145A (zh) * 2016-03-23 2017-10-03 中国科学院微电子研究所 复位单元和芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9407270B2 (en) * 2013-06-12 2016-08-02 Broadcom Corporation Method and apparatus for control of a digital phase locked loop (DPLL) with exponentially shaped digitally controlled oscillator (DCO)

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1100199A2 (en) * 1999-11-09 2001-05-16 Nec Corporation Semiconductor device
CN101657957A (zh) * 2007-01-22 2010-02-24 电力集成公司 级联的pfc和谐振模功率变换器
CN101141123A (zh) * 2007-10-11 2008-03-12 电子科技大学 一种毛刺检测装置
CN102132493A (zh) * 2008-08-21 2011-07-20 高通股份有限公司 低功率射频分频器
CN102075180A (zh) * 2010-11-15 2011-05-25 江苏海明医疗器械有限公司 一种用于大功率脉冲调制器中的信号发射电路
CN201893764U (zh) * 2010-11-15 2011-07-06 江苏海明医疗器械有限公司 一种用于大功率脉冲调制器中的信号发射电路
CN104767516A (zh) * 2014-01-06 2015-07-08 上海华虹集成电路有限责任公司 异步信号同步电路
CN107231145A (zh) * 2016-03-23 2017-10-03 中国科学院微电子研究所 复位单元和芯片
CN106505977A (zh) * 2016-10-27 2017-03-15 中国科学院微电子研究所 一种脉冲展宽电路及脉冲展宽方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Simulation study of N-hit SET variation in differential cascade voltage switch logical circuits;HUANG PengCheng;CHEN ShuMing;CHEN JianJun;WU ZhenYu;LIANG ZhengFa;HU ChunMei;LIANG Bin;LIU BiWei;;Science China(Information Sciences)(第02期);255-261 *
基于CPLD的数字语音通信复接/分接模块的设计实现;黄海波,付微,王爱华,艾勇;计算机测量与控制(第03期);541-545 *

Also Published As

Publication number Publication date
CN112260663A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
KR910013858A (ko) 윤곽 보정회로 및 방식
EP3627706A3 (en) Circuit and method of frequency detection
CN112130050B (zh) 一种igbt退饱和故障的检测装置
CN112260663B (zh) 一种亚阈值脉冲展宽电路
CN112671391B (zh) 一种电平转换电路
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
CN113904655B (zh) 一种滤波电路及医用3d内窥镜
EP0552941A1 (en) Signal line pulse enhancing circuit for integrated circuits
US11353505B2 (en) Differential clock cross point detection circuit and detection method
US7271635B2 (en) Method and apparatus for reducing duty cycle distortion of an output signal
EP0342735A1 (en) Circuit for generating a pulse-shaped signal
US20060170481A1 (en) Low-swing level shifter
KR940022773A (ko) 이씨엘(ecl)회로의 번인 방법 및 장치
JPH04266297A (ja) 多機能遠隔制御送信器のパルス雑音検出及び訂正方法
KR100290892B1 (ko) 씨모스전압레벨쉬프트회로
US20240036090A1 (en) Frequency detection device for clock signal and detection method thereof
KR970024541A (ko) 로우 패스 필터
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
JPS6348456B2 (zh)
RU2601829C2 (ru) Устройство для клиппирования знакопеременных сигналов
JP2969732B2 (ja) 半導体集積回路
SU1262707A1 (ru) Устройство регулируемой задержки импульсов
JPH03201621A (ja) トリガ信号弁別回路
KR100390942B1 (ko) 플래쉬 메모리 소자의 검증 회로
JPS59128822A (ja) 半導体回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant