TW201027927A - Low power radio frequency divider - Google Patents

Low power radio frequency divider Download PDF

Info

Publication number
TW201027927A
TW201027927A TW098128297A TW98128297A TW201027927A TW 201027927 A TW201027927 A TW 201027927A TW 098128297 A TW098128297 A TW 098128297A TW 98128297 A TW98128297 A TW 98128297A TW 201027927 A TW201027927 A TW 201027927A
Authority
TW
Taiwan
Prior art keywords
circuit
frequency
signal
way
clock signal
Prior art date
Application number
TW098128297A
Other languages
English (en)
Inventor
William Frederick Ellersick
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201027927A publication Critical patent/TW201027927A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
    • H03K23/505—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two with a base which is an odd number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201027927 六、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於電子電路。更具體言之，本發明 係關於低功率射頻除頻器。 【先前技術】 在-些通信系統中，除頻器自輸人信號產生較低頻率。 舉例而。，在一應用中，除頻器為鎖相迴路（凡之一部 分。，其利用壓控振盪器（vc〇)來產生一所要頻率之RF時脈 信號。將該RF時脈信號輸人至除頻器，該除頻器產生一較 低頻率信號。將該較低頻率信號連同一參考信號輸入至一 相位頻率债測器。電荷泵由該相位頻率偵測器之輸出控 制二將電荷泉輸出連接至迴路遽波器以控制⑽之頻率， 使付该較低頻率信號之相位及頻率匹配於該參考信號之相 位及頻率。此操作導致產生—較高頻率但仍被相位鎖定於 該參考信號之RF時脈信號。 該參考信號可具有比VCO輸出信號低之頻率。虹可使 用除頻器以使得彻輸出信號頻率為參考信號頻率之倍 數。數位邏輯可控制除頻器以允許除頻器用時變值對⑽ 輸出信號進行除頻。此操作可有效地允許vc〇輸出頻率可 為參考信號之非整數倍之信號。 可在具有各種發射ϋ及接收器之無線通信器件中利用此 類型之PLL。處理射頻作榦玷赍社/ a , λ t 领七就的電路（包括除頻器）應經調適 以處理操作之高頻。 【發明内容】 142759.doc 201027927 多 捻供一種經組態用於在高頻下操作之 多模除頻器（MMD)電路。 之 艇/€路该多Μ除頻器電路包含：多個二 進行除頻以產生-脈衝信號 σ唬，以及一脈衝展寬電路，該脈 =:路擴展該脈衝信號之持續時間，藉此輸出-輸出 嘗雷…其中-分頻或三分頻單元之該串級及該脈衝展 寬電路係使用全擺幅互補金氧半導體(瞻)電路來實 施，且其中該MMD電路經組態用於_至少4他之操 •本發明之另-目的係、提供_種產生—具有—所要頻率之 f出信號的鎖相迴路。該鎖相迴路包含一相位頻率偵測 盗、電荷泵及迴路滤波器，其等產生一控制電壓；一# 振盪器，該壓控振盈器產生一信號，其頻率取決於該控制 電壓’及-多模除頻器（MMD)電路，其對自該壓控振盡器 輸出m號進行除頻，其中該mmd電路包含多個二分 ❹冑或三分頻單元的之—争級，料級對—輸人時脈信號進 行除頻以產生一脈衝信號，且其中該mMD電路進一步包 含一脈衝展寬電路，該脈衝展寬電路擴展該脈衝信號之持 續時間，藉此輸出-輸出時脈信號；其中二分頻或三分頻 .單疋之该_級及該脈衝展寬電路係使用全擺幅互補金氧半 導體（CMOS)電路來實施；且其中該MMD電路經組態以用 於一至少4 GHz之操作頻率。 本發明之再一目的係提供一種經組態用於在高頻下操作 之多模除頻器（MMD)電路。該多模除頻器電路包含：一時 142759.doc 201027927 脈輸入端，其接收一給λ歧p & 輸入時脈信號；一時脈輸出端，1於 出該輸入時脈信號之_ ^ Μ # /、輸 除頻後版本作為一輸出時脈作號. 其中該MMD電路係使用全 〇唬， Α + _ 偏加立蒱金氧+導體（CMOS)電 路來實施；且其中該MMD電路經組態以 之操作頻率。 14 GHz 本發明之又-目的係提供—種產生—具有—所要頻率之 輸出信號的鎖相迴路。該鎖相迴路包含：―相位頻率偵測 器，其產生一控制電壓；—壓控振盈器，該壓控振盡器產 生一信號，其頻率取決於由該相位頻率偵測器產生之該控 制電壓，及一多模除頻器電路⑽…其對自該㈣㈣ 器輸出之該信號進行除頻；其中該mmd電路係使用全擺 幅互補金氧半導體（CM〇s)電路來實施；且其中該_電 路經組態以用於一至少4 GHz之操作頻率。 ❹ 本發明之另—目的係提供—種使H组態以在高頻下 操作之多模除頻器（MMD)電路的方法。該方法包含：多個 二分頻或三分頻單元的之—串級對一輸入時脈信號進行除 頻以產生-脈衝信號；及—脈衝展寬電路擴展該脈衝信號 之持續時間，藉此輸出一輸出時脈信號，·其中二分頻或三 分頻單元之該串級及該脈衝展寬電路係使用全擺幅互補金 氧半導體（CMOS)電路來實施；且其中該MMD電路經組態 以用於一至少4 GHz之操作頻率。 本發明之再一目的係提供一種經組態用於在高頻下操作 之夕楔除頻器（MMD)電路。該多模除頻器（MMD)電路包 含：用於對-輸入時脈信號進行除頻以產生一脈衝信號之 142759.doc m 6 ~ 201027927 構件；及用於擴展該脈衝信號之持績時間藉此輸出_輸出 時脈信號之構件1中該MMD電路係使用全擺幅互補金 氧半導體（CMOS)電路來實施；且其中__電路可經組 態用於一至少4 GHz之操作頻率。 【實施方式】 除頻器電路可使用全擺幅互補金氧半導體（cm〇s)電路 來實施。全擺幅C麵電路之使料提供優於其他可能實
❷ 施（諸如電流型邏輯（CML)實施）之某些優點。舉例而士， 使用全擺幅CMOS電路所實施之除頻器電路可需要比使用 CML所實施之除頻器電路少的功率，佔用比使用⑽所實 施之除頻器電路少的空間，且產生比使用cml所實施之除 頻器電路少的雜訊。 」而對於一些應肖，肖全擺幅cm〇s電路所實施之已 知除頻器可能不能在足夠高之頻率下操作。本發明係關於 用全擺幅CMOS電路實施且經組態用於高頻操作之除頻器 電路。 ° 根據本發明，一經組態用於在高頻下操作之多模除頻器 (MMD)電路可包括一接收—輸人時脈信號之時脈輸入端， 及一輸出該輸入時脈信號之除頻後版本作為一輸出時脈信 號的時脈輸出端。該MMD電路可使用全擺幅互補金氧半 導體（CM〇S)電路來實施。該MMD電路可經組態用於至少4 GHz之操作頻率。 根據本發明’―產生—具有所要頻率之輪出信號的鎖相 迴路可包括一產生一控制電壓之相位頻率偵測器。該鎖相 142759.doc 201027927 迴路亦可包括一壓控栌湯突 . 振盪器，该壓控振盪器產生一芦 鎖=取決了由該相位頻㈣測器產生之該控制電^該 目=路亦可包括—多模除頻器電路⑽Μ。)，該Μ 自㈣控振盪器輸出之信號進行除頻。該刪D電路可使 2全擺幅互補金氧半導體（CMos)電路來實施。㈣购電 路可經組態用於至少4 GHz之操作頻率。 根據本發明’ 一經組態用於在高頻下操作之多模除頻器 (刪D)電路可包括用於對—輸人時脈信號進行除頻以產生 2衝信號之構件。該MMD電路亦可包括用於擴展該脈 衝L號之持續時間藉此輸出—輸出時脈信號之構件。該 MMD電路可使用全擺幅互補金氧半導體（CMOS)電路來^ 施。該MMD電路可經組態用於至少4 GHz之操作頻率。 ί據本發明，經組態用於在高頻下操作之多模除頻器 (MMD)電路可包括多個二分頻或三分頻單元的—串級，該 串級對-輸入時脈信號進行除頻以產生一脈衝信號。該 MMD電路亦可包括一脈衝展寬電路，該脈衝展寬電路擴 展該脈衝信號之持續時間，藉此輸出一輸出時脈信號。二 分頻或三分頻單元之該串級及該脈衝展寬電路可使用全擺 幅互補金氧半導體（CM〇s)電路來實施 '每一二分頻或三 分頻單元可經組織以使得該二分頻或三分頻單元的要徑包 含一第一動態正反器、一第二動態正反器，及介於該第一 動態正反器與該第二動態正反器之間的至多兩個邏輯級。 根據本發明，一產生一具有所要頻率之輸出信號的鎖相 迴路可包括一相位頻率偵測器、電荷泵及迴路濾波器該 142759.doc -8 · 201027927 相位頻率偵測器、電荷泵及迴路濾波器產生一控制電壓。 該鎖相迴路亦可包括一壓控振盪器，該壓控振盪器產生一 信號，其頻率取決於該控制電壓。該鎖相迴路亦可包括一 多模除頻器電路（MMD)，該MMD對自該壓控振盪器輸出 之信號進行除頻。該MMD電路可包括多個二分頻或三分 頻單70之一串級，該串級對一輸入時脈信號進行除頻以產 生一脈衝信號。該MMD電路亦可包括一脈衝展寬電路， ❹ 該脈衝展寬電路擴展該脈衝信號之持續時間，藉此輸出一 輸出時脈信號。二分頻或三分頻單元之該串級及該脈衝展 寬電路可使用全擺幅互補金氧半導體（CM0S)電路來實 施。每一二分頻或三分頻單元可經組織以使得該二分頻或 二分頻單元的要徑包含一第一動態正反器、一第二動態正 反益，及介於該第一動態正反器與該第二動態正反器之間 的至多兩個邏輯級。 圖1說明射頻（RF)鎖相迴路（PLL)電路102。RF PLL電路 φ 1 02包括—產生一 RF時脈信鍊之壓控振盪器（VC0) 104。可 將忒RF時脈仏號提供至一收發器。亦將該RF時脈信號提 供至一除頻器’該除頻器被實施為所描繪之RF PLL電路 1 02中之多模除頻器（MMD)。 圖1中顯示之RF PLL電路102包括一 MMD電路108。 MMD電路1〇8係使用全擺幅互補金氧半導體（CM〇s)電路來 貫施MMD電路1 〇 8對該rf時脈信號進行除頻，從而產生 Fv 110。 MMD電路108之使用可提供優於藉由CML邏輯實施之先 142759.doc -9- 201027927 前技術MMD電路的某些優點。舉例而言，MMD電路108可 需要比先前技術CML MMD電路少的功率，佔用比先前技 術CML MMD電路少的空間，且產生比先前技術CML MMD 電路少的雜訊。 有利地，MMD電路108經最佳化使得其可在高時脈頻率 (例如，至少4 GHz)下操作。此係使用最佳化之組合而達 成。舉例而言，配置MMD電路108内之邏輯以便使要徑（亦 即，對電路1 08能夠操作之頻率有所影響的路徑）的閘延遲 最小化。另一最佳化係使用無輸入反相器或無輸出反相器 的動態正反器。另一最佳化為對所使用之電晶體中之一些 進行大小設定，以便使峰值操作頻率最大化。另一最佳化 為將MMD電路108之佈局結構化以達成高頻（亦即，藉由大 量汲極共用及最少時脈繞線）。以下將更詳細描述此等最 佳化中之每一者。 晶體振盪器（TCXO)114產生參考信號Fr。由晶體振盪器 緩衝器（XO BUF)118緩衝該參考信號Fr。 相位頻率偵測器（PFD) 1 20比較Fv與Fr之相位。基於此比 較，PFD 120控制電荷泵（CP) 112使電荷流出或流入至迴路 遽波器124中。迴路濾波器124產生一調諧電壓Vtune。該 調諧電壓Vtune被反饋至VCO 104，且該調諧電壓Vtune控 制VCO 104之頻率。 MMD電路108對RF時脈信號進行除頻之因數取決於整數 除頻比N。三角-積分調變器（DSM)128使得有可能除以非 整數值。DSM 128改變整數除頻比N以便維持所要之平均 142759.doc •10· 201027927 比。舉例而言’為除以193.5，可使除頻比在193與194之 間均勻交替。作為另一實例，為除以193.1，可交替除頻 比以使得MMD電路1〇8在九個週期内除以193，且在—個 • 週期内除以194。求和器134將整數除頻比N與由DSM 128 提供之值m相加以產生瞬時整數除頻比。 圖2說明使用鎖相迴路電路〖〇2之方法2〇〇。根據方法 200，相位頻率偵測器120、電荷泵U2及迴路濾波器124產 ❹ 生（202)一控制電壓Vtune。壓控振盪器1〇4產生（2〇4)—信 號Fv，其頻率取決於該控制電壓vtune 0 MMD電路108對自壓控振盪器1〇4輸出之信號Fv進行除 頻。MMD電路1〇8包括多個（例如，七個）二分頻或三分頻 單元的一串級，該串級操作以對一輸入時脈信號進行除頻 (206)以便產生一脈衝信號。MMD電路1〇8亦包括一脈衝展 寬電路，該脈衝展寬電路操作以擴展（2〇8)該脈衝信號之持 續時間，藉此輸出一輸出時脈信號。以下將更詳細描述包 〇 括一分頻或三分頻單元的該串級及該脈衝展寬電路之 MMD電路108的操作。 可藉由對應於圖2A中所說明之構件加功能方塊2〇〇八的 各種（多個）硬體及/或軟體組件及/或模組來執行以上所描 述之圖2的方法。換言之，圖2中所說明之步驟2〇2至2⑽對 應於圖2A中所說明之構件加功能方塊2〇2八至a。 圖3說明MMD電路1〇8中之七個事接式二分頻或三分頻 (DivM)單元336。每一Div23單元336能夠除以二或除以 142759.doc 201027927 每一 Div23單元336包括以下輸入：elk、clkB、S及 MCINB。每一 Div23單元336包括以下輸出：Q、QB及 MCOB。以下將更詳細解釋此等輸入及輸出。 信號elk及elkB(該等信號為全擺幅互補時脈）被輸入至第 一 Div23 單元 33 6a。第一 Div23 單元 33 63對。11<;及(：11^進行除 頻，藉此產生DO及D0B，接著將D0及D0B作為輸入提供至 第二單元336b。第二Div23單元336b對D0及DOB進行除 頻，藉此產生D1及DIB，接著將D1及DIB作為輸入提供至 第三單元336c。第三單元336c對D1及DIB進行除頻，藉此 產生D2及D2B，接著將D2及D2B作為輸入提供至第四單元 336d。此操作繼續，直至第七單元336g對D5及D5B進行除 頻，藉此產生D6及D6B。 如以上所指示，每一Div23單元336包括一MCOB輸出。 自該MCOB輸出而輸出一反相最大計數輸出信號 (MCOB<n>)。當針對特定Div23單元336已達到「最大計 數」時，由該Div23單元336輸出之MCOB<n>信號變為 高。以下將更詳細對此進行描述。 另外，每一Div23單元336包括一接收SlV<n>信號之S輸 入。針對特定Div23單元336之此S輸入指示該Div23單元 336除以二或是除以三。若S輸入為低，則該Div23單元336 除以二。若S輸入為高，則該Div23單元336除以三。 每一 Div23單元336最初除以二。一旦第七單元336g除以 二，該單元336g便評估其S輸入。若S輸入為高，則其將除 以三，此意謂在MCOB<6>變為高之前（亦即，在其達到其 142759.doc -12- 201027927 「最大計數」之前），將有一個額外輸入時脈週期。在下 一時脈週期上，於D4之下一上升邊緣上，第六單元336f將 接著取決於其S輸入為高還是為低而在其再次遇見之第二 或第三時脈上產生一 MCOB<5>信號。此過程沿Div23單元 336之串級倒退地繼續，直至]^(：〇8<0>變為高。 MCOB<0>信號為短脈衝信號。接著將MCOB<0>信號提 供至一脈衝展寬電路，該脈衝展寬電路擴展]^1(：€^<0>信 號之持續時間以便產生輸出時脈信號。以下將更詳細對此 進行描述。 如以上所論述，MMD電路108經最佳化以使得其可在高 時脈頻率下操作。此等最佳化中之一些係關於每一個別 Div23單元336之内部組織及佈局。 圖4為一 Div23單元336之高階方塊圖。該Div23單元336 包括一第一動態正反器438、一第二動態正反器440、一第 一反相器442、一第二反相器444、一第三反相器446、一 第一反及（NAND)閘448、一第二反及閘450、一第三反及 閘452，及一反或閘454。
Div23單元336包括一 elk輸入。該elk輸入取決於該Div23 單元336在Div23單元336a至336g之總串級中位於何處而接 收互補輸入時脈信號（亦即，clk/clkB信號）或互補除頻後時 脈信號（亦即，D0/D0B、D1/D1B，等等）。
Div23單元336亦包括一 S輸入，該S輸入如以上所陳述而 指示Div23單元336除以二還是除以三。Div23單元336亦包 括一 Q輸出及一QB輸出，其中Q及QB為互補信號。Q輸出 142759.doc -13- 201027927 及QB輸出為互補時脈輸入之除頻後版本。舉例而言，若 Div23單元336為總串級中之第一 Div23單元336a，則互補 時脈輸入為elk及clkB且互補除頻後輸出為D0及D0B。若 Div23單元336為總串級中之第二Div23單元336b，則互補 時脈輸入為DO及DOB且互補除頻後輸出為D1及DIB，等 等。
Div23單元336亦包括一反相最大計數輸入（MCINB)信 號，將該信號反相以產生一 MCIN信號。MCINB/MCIN信 號指示下游Div23單元336是否已達到其最大計數。舉例而 言，若Div23單元336為串級中之第一 Div23單元336a，則 MCINB/MCIN信號將指示第二Div23單元336b是否已達到 其最大計數。 除了當MCINB為低（且MCIN為高）（此情形指示下游Div23 單元336已達到其最大計數）時，Div23單元336除以二。在 該點處，評估S輸入。若S輸入為高，則Div23單元336在 MCOB變為高之前等待再一個輸入時脈週期。 每除頻週期有一次MCINB為低（且MCIN為高）。串接式 Div23單元336a至336g的總目標為除以某一數字N。因此， 每隔N個輸入時脈週期一次，MCINB變為低，且其保持為 低。當MCINB為低時，則Div23單元33 6評估S。若S為低， 則MCOB變為高。然而，若S為高，則Div23單元336在 MCOB變為高之前等待一個額外輸入時脈週期。 由第一動態正反器438輸出2_3信號且提供其作為至第一 反及閘448之輸入。若MCINB為低且S為高，則2_3信號為 142759.doc -14- 201027927 -Q在額外週期内保持為高（亦即，Div23單元336除 以一）否則，2—3销號為高，且q雙態觸發。 、自第二動態正反器44Q至第—動態正反器似之路徑可被 . 視為DlV23單兀336之要徑488。此要徑488為一判定Div23 • $兀336(且因此，總MMD電路1〇8)能夠正確操作所在之最 南頻率的因素。 有利地，Div23單元336内之邏輯經配置以便使此要徑 ❹488之閘延遲最小化。舉例而言，第—動態正反器438及第 二動態正反器440不包括輸入反相器或輸出反相器。因 此，此等動態正反器438、440僅包括兩個通過閘延遲及一 個反相器延遲。以下將更詳細對此進行描述。 另外，要徑448之位於第二動態正反器44〇與第一動態正 反器43 8之間的部分僅包括兩個邏輯級’亦即第二反相器 442及反或閘454。Div23單元之先前實施包括介於正反器 之間的至少三個邏輯級。要徑4 8 8中自三個邏輯級減少至 ❹ 兩個邏輯級為一有助於使總MMD電路10 8有可能能夠在高 頻下操作之因素。 應注意，在要徑488外（亦即，藉由第二反及閘450)組合 • MCIN輸入與S輸入組合。進行此操作以便使要徑488中所 . 包括之邏輯級的數目最小化。 圖5為第一動態正反器438之電晶體階層圖。第一動態正 反器438包括一第一電晶體456、一第二電晶體458、一第 三電晶體460、一第四電晶體462、一第五電晶體464及一 第六電晶體466。 I42759.doc -15- 201027927 第一電晶體456及第二電晶體458形成第一通過閘468。 第三電晶體460及第四電晶體462形成反相器470。第五電 晶體464及第六電晶體466形成第二通過閘472。 在第一通過閘468内，clkB信號連接至第一電晶體456之 閘極，且elk信號連接至第二電晶體458之閘極。在第二通 過閘472内，elk信號連接至第五電晶體464之閘極，且elkB 信號連接至第六電晶體466之閘極。 d0信號連接至第一電晶體456及第二電晶體458之汲極。 d0信號可被視為至第一動態正反器43 8之輸入。 q〇B信號連接至第五電晶體464及第六電晶體466之源 極。qOB信號可被視為第一動態正反器43 8之輸出。 當elk為低（且elkB為高）時，則接通第一電晶體456及第 二電晶體458。因此，d0傳播至y0，y0接著由反相器470反 相，藉此產生yOB。 當elk上升時，斷開第一電晶體456及第二電晶體458。 因此，y0處於高阻抗狀態。換言之，y〇被隔離，且y〇由於 第一電晶體456及第二電晶體45 8之寄生電容而保持處於同 一電壓。因此，y0追蹤d0在半個時脈週期内的改變。當 elk變為高時，yO保持當elk為高時所取樣之值。 當elk上升時，接通第五電晶體464及第六電晶體466， 因此將yOB驅動至qOB上。該操作繼續，直至elk再次變為 低。當elk變為低時，斷開第五電晶體464及第六電晶體 466，因此qOB不改變。 因此，第一通過閘468允許yO僅當elk為低時改變。第二 142759.doc -16- 201027927 通過閘472允許qOB僅當cik為高時改變。將此等兩個通過 閘468、472綜合起來考慮，僅允許q〇B在dk之上升邊緣處 改變。更具體5之，當elk為低時，y〇首先改變，其使y〇B 改變。然而，y〇B僅在clk已為低達某—小段時間之後改 變。因為elk已為低達某一小段時間，所以其意謂第五電 晶體464及第六電晶體466被斷開。因此，儘管y〇B改變， 但qOB在彼時不改變’因為介於與q〇B之間的電晶體 _ 464、466被斷開。當elk變為高時，將y〇B驅動至q〇B上。 在elk變為高的一瞬間，q0B可改變，且接著q〇B在dk之下 一上升邊緣以前不再改變。 可與圖5中所顯示之第一動態正反器438類似地組態 Div23單元336中之第二動態正反器44〇。將在圖6中顯示第 二動態正反器440且結合圖6對其進行簡要描述。 反相器通常用來緩衝正反器之輸入及輸出。然而， Div23單元336中之第一動態正反器438不包括輸入反相器 籲 或輸出反相器。Dlv23單元336中之第二動態正反器440亦 不具有輸入反相器或輸出反相器。因此，此等動態正反器 438、440僅包括兩個通過閘延遲及一個反相器延遲。藉由 清除輸入反相益及輸出反相’減少要徑488中之延遲。 輸入反相器及輸出反相器之消除為一有助於使總MMD電 路108有可能能夠在高頻下操作之因素。 圖6為說明圖4之Div23單元336中之第二動態正反器440 及反及閘452的電晶體階層圖。第二動態正反器44〇包括一 第一電晶體656、一第二電晶體658、一第三電晶體660、 142759.doc -17- 201027927 一第四電晶體662、一第五電晶體664及一第六電晶體 666。第一電晶體656及第二電晶體658形成第一通過閘 668。第三電晶體660及第四電晶體662形成反相器670。第 五電晶體664及第六電晶體666形成第二通過閘672。 在第一通過閘668内’ clkB信號連接至第一電晶體656之 閘極’且c〗k信號連接至第二電晶體658之閘極。在第二通 過閘672内，Clk信號連接至第五電晶體664之閘極，且dkB 信號連接至第六電晶體666之閘極。 dl信號連接至第一電晶體656及第二電晶體658之汲極。 dl信號可被視為至第二動態正反器440之輸入。 qlB信號連接至第五電晶體664及第六電晶體666之源 極。qlB信號可被視為第二動態正反器44〇之輸出。 第二動態正反器440與關於圖5所描述之第一動態正反器 438類似地操作。第一通過閘668允許yl僅當為低時改 變。第二通過閘672允許qlB僅當clk為高時改變。將此等 兩個通過閘668、672综合起來考慮，僅允許qlB在clk之上 升邊緣處改變。 如以上所指示，MMD電路108内之邏輯經最佳化以便使 要徑之閘延遲最小化。此等最佳化中之—者為，存在一自 輸入時脈信號⑽）之上升邊緣至輸出時脈信號（Fvciv)之 上升邊緣的快速㈣。此有助於使供應器誘發之抖動（亦 即’電源供應器上之雜訊的變化會影響輸出時脈之時序的 程度)最小化。自輸入時脈之上升邊緣至輸出時脈之上升 邊緣的該快速路徑由一自輸入時脈之上升邊緣至 142759.doc •18- 201027927 MCOB<0>的快速路徑及一自MCOB<0>至FvCIV之上升邊 緣的快速路徑組成。 在圖6中顯示自elk之上升邊緣至MCOB<0>之快速路徑。 如以上所指示，當elk變為高時，qlB可改變。此係因為， 當elk變為高時，電晶體664、666接通，從而允許ylB傳播 至qlB。qlB信號連接至反及閘452内之電晶體676。自此 電晶體676之汲極獲取MCOB信號。因此，自輸入時脈之 上升邊緣至皿(：〇6<0>僅有一個閘延遲（亦即，反及閘452中 之電晶體676) »自elk之上升邊緣至MCOB<0>之該快速路 徑為一有助於使供應器誘發之抖動最小化的因素，當 MMD電路108在高頻下操作時，該因素可改良其總效能。 如以上所指示，MCOB<0>信號為短脈衝信號。將 MCOB<0>信號提供至一脈衝展寬電路，該脈衝展寬電路 擴展MCOB<0>信號之持續時間以便產生輸出時脈信號 FvCIV。圖7為說明實施為RS鎖存器778之脈衝展寬電路 778之電晶體階層圖。 RS鎖存器778包括一第一反及閘780及一第二反及閘 782。將MCOB<0>信號輸入至第二反及閘782。將稱為 MCOBpulseB之信號輸入至第一反及閘780。由第二反及閘 782輸出FvCIV信號。 將第一反及閘780及第二反及閘782之輸出交又耦合。因 此，該兩個反及閘780、782形成RS鎖存器778，每當一輸 入變為低時，該RS鎖存器778使其輸出變為高。詳言之， 當]^1(：(^<0>變為低時，則輸出FvCIV變為高。 142759.doc -19 · 201027927 MCOBpulseB信號為重設信號。MCOBpulseB信號在某一 百分比（例如，20%)之總時脈週期時間之後重設RS鎖存器 778 ° 如以上所指示，RS鎖存器778可被視為脈衝展寬電路。 MCOB<0>為非常快的脈衝。MCOB<0>僅在一個RF時脈週 期内為高。RS鎖存器778接收1^0：03<0>作為輸入，且RS鎖 存器778輸出一信號（FvC IV)，該信號在某一百分比之低得 多的頻率（例如，40 MHz)時脈週期内保持為高。換言之， 短脈衝MCOB<0>用以設定RS鎖存器778。MCOB<0>在相 當多時脈週期内保持設定，直至重設信號MCOBpulseB變 為低，且重設信號MCOBpulseB重設RS鎖存器778。 如以上所指示，MMD電路1 08内之邏輯經最佳化以便使 要徑之閘延遲最小化。此等最佳化中之一者為，存在一自 輸入時脈信號（elk)之上升邊緣至輸出時脈信號（FvCIV)之 上升邊緣的快速路徑。此有助於使供應器誘發之抖動最小 化。自輸入時脈之上升邊緣至輸出時脈之上升邊緣的該快 速路徑由一自輸入時脈之上升邊緣至MCOB<0>的快速路 徑及一自]^(：〇8<0>至？¥(：1¥之上升邊緣的快速路徑組成。 在圖7中顯示自1^1(：〇8<0>至？乂(：1¥之上升邊緣之快速路 徑。詳言之，在]\4(：〇8<0>與？¥(：1¥之上升邊緣之間僅有一 個閘延遲（反及閘782中之電晶體790)。 因此，自輸入時脈之上升邊緣至FvCIV之上升邊緣有兩 個閘延遲。如以上所論述，自輸入時脈之上升邊緣至 MCOB<0>有一個閘延遲（亦即，反及閘452中之電晶體 142759.doc -20- 201027927 676)。接著，如剛才所提及，在1^(：〇8<0>與卩乂(31¥之上升 邊緣之間僅有一個閘延遲（反及閘782中之電晶體790)。自 elk之上升邊緣至FvC IV之上升邊緣的該快速路徑為一有助 於使供應器誘發之抖動最小化的因素，當MMD電路1 08在 高頻下操作時，該因素可改良其總效能。 如以上所指示，MMD電路1 08經最佳化以使得其可在高 時脈頻率下操作。先前已論述此等最佳化中之若干者。另 一最佳化為對MMD電路108中所使用之電晶體中之一些進 行大小設定以便使峰值操作頻率最大化。 圖8說明與電晶體大小設定有關之最佳化的實例。詳言 之，圖8說明Div23單元336中之反或閘454。反或閘454包 括一第一電晶體884、一第二電晶體886、一第三電晶體 888、一第四電晶體890、一第五電晶體892及一第六電晶 體894。ql信號被輸入至反或閘454。 第一電晶體884及第二電晶體886均具有3.2 μ之寬度。第 φ 三電晶體具有700 nm之寬度。（所有三個電晶體884、 886、888具有100 nm之長度。）因此，第一電晶體884及第 二電晶體886之寬度與第三電晶體888之寬度之間的比為大 約 5:1。 第四電晶體890及第五電晶體892之寬度與第一電晶體 884及第二電晶體886之寬度（亦即，3.2 μ)相同。第六電晶 體894之寬度與第三電晶體888之寬度（亦即，700 nm)相 同。因此，第四電晶體890及第五電晶體892之寬度與第六 電晶體894之寬度之間的比亦為大約5:1。 142759.doc -21 - 201027927 此比大於反或閘之習知CMOS實施中的對應比（其為約 4:1)。換言之，第一電晶體884及第二電晶體886以及第四 電晶體890及第五電晶體892比其在反或閘之習知CMOS實 施中寬。 增大電晶體884、886及電晶體890、892之寬度為與 MMD電路108中之電晶體的大小設定有關之最佳化的一實 例。因為電晶體之速度隨寬度增大，所以增大之電晶體寬 度為一有助於使總MMD電路108有可能能夠在高頻下操作 之因素。 另一最佳化為使MMD電路108之佈局最佳化以達成高頻 (亦即，藉由大量汲極共用及最少時脈繞線）。 圖9說明可在無線器件902中利用之各種組件。無線器件 902係可利用本文中所描述之MMD電路108之器件的實 例。無線器件902可為基地台或遠端台。 無線器件902可包括一處理器904，該處理器904控制無 線器件902之操作。處理器904亦可被稱作中央處理單元 (CPU)。記憶體906(其可包括唯讀記憶體（ROM)及隨機存 取記憶體（RAM)兩者）將指令及資料提供至處理器904。記 憶體906之一部分亦可包括非揮發性隨機存取記憶體 (NVRAM)。處理器904通常基於儲存於記憶體906内之程式 指令而執行邏輯及算術運算。記憶體906中之指令可係可 執行的以實施本文中所描述之方法。 無線器件902亦可包括一外殼908，該外殼908可包括一 發射器910及一接收器912以允許介於無線器件902與遠端 142759.doc -22- 201027927 位置之間的資料發射及接收。可將發射器910及接收器912 組合成收發器914。天線916可附接至外殼908且電輕接至 收發器914。無線器件902亦可包括（未圖示）多個發射器、 .多個接收器、多個收發器及/或多個天線。 無線器件902亦可包括一信號偵測器918，該信號伯測器 918可用來偵測並量化由收發器914接收之信號的位準。信 號偵測器91 8可偵測諸如總能量、每偽雜訊（pN)碼片之導 ❹ 頻能量、功率譜密度及其他信號之信號。無線器件9〇2亦 可包括用於在處理信號中使用的數位信號處理器 (DSP)920。 無線器件902之各種組件可由一匯流排系統922福接在一 起，該匯流排系統922除了包括資料匯流排外還可包括電 力匯流排、控制信號匯流排及狀態信號匯流排。然而，為 了清晰起見’在圖9中將各種匯流排說明為匯流排系統 922 〇 φ 應理解，申請專利範圍不限於以上所說明之精確組態及 組件。在不脫離申請專利範圍之範嘴的情況下，可在本文 中所描述之系統、方法及裝置之配置、操作及細節方面作 •出各種修改、改變及變化。 【圖式簡單說明】 圖1說明一射頻（RF)鎖相迴路（PLL)電路，其包括一使用 全擺幅互補金氧半導體（CM0S)電路所實施之多模除頻器 (MMD)電路； 圖2說明一使用鎖相迴路電路之方法； 142759.doc -23- 201027927 圖2 A說明對應於圖2之方法之構件加功能方塊； 圖3說明該MMD電路中之二分頻或三分頻單元的一串 級； 圖4為一二分頻或三分頻單元之高階方塊圖； 圖5為該二分頻或三分頻單元内之第一動態正反器的電 晶體階層圖； 圖6說明該二分頻或三分頻單元内之第二動態正反器及 反及閘； 圖7為說明MMD電路内之脈衝展寬電路之電晶體階層 園， 圖8說明MMD電路内之與電晶體大小設定有關之最佳化 的實例；及 圖9說明可在無線器件中利用之各種組件。 【主要元件符號說明】 102 射頻（RF)鎖相迴路（PLL)電路 104 壓控振盪器（VCO) 108 MMD電路 112 電荷泵 114 晶體振盪器（TCXO) 118 晶體振盪器緩衝器（xo BUF) 120 相位頻率偵測器（PFD) 124 迴路濾波器 128 三角-積分調變器（DSM) 134 求和器 142759.doc -24- 201027927 200 使用鎖相迴路電路之方法 200A 構件加功能方塊 202A 構件加功能方塊 204A 構件加功能方塊 206A 構件加功能方塊 208A 構件加功能方塊 336 Div23單元 336a 第一 Div23單元 336b 第二Div23單元 336c 第三Div23單元 336d 第四Div23單元 336f 第六Div23單元 336g 第七Div23單元 438 動態正反器 440 第二動態正反器 φ 442 第一反相器 444 第二反相器 446 第三反相器 448 第一反及閘 450 第二反及閘 452 第三反及閘 454 反或閘 456 第一電晶體 458 第二電晶體 142759.doc -25- 201027927 460 462 464 466 468 470 472 488 656 658 660 662 664 666 668 670 672 676 778 780 782 790 884 886 第二電晶體 第四電晶體 第五電晶體 第六電晶體 第一通過閘 反相器 第二通過閘 要徑 第一電晶體 第二電晶體 第三電晶體 第四電晶體 第五電晶體 第六電晶體 第一通過閘 反相器 第二通過閘 電晶體 脈衝展寬電路/RS鎖存器 第一反及閘 第二反及閘 電晶體 第一電晶體 第二電晶體 142759.doc -26- 201027927 888 第三電晶體 890 第四電晶體 892 第五電晶體 894 第六電晶體 902 無線器件 904 處理器 906 記憶體 908 外殼
910 發射器 912 接收器 914 收發器 916 天線 918 信號偵測器 920 數位信號處理器（DSP) 922 匯流排系統
142759.doc -27-

Claims (1)

  1. 201027927 七、申請專利範圍： 1. -種經組態用於在高頻下操作之多模除頻器(mmd)電 路，包含： 多個二分頻或三分頻單元之一串級，該串級對一輸入 時脈信號進行除頻以產生一脈衝信號；及 一脈衝展寬電路，該脈衝展寬電路擴展該脈衝信號之 持續時間，藉此輸出一輸出時脈信號； 其中一分頻或三分頻單元之該串級及該脈衝展寬電路 係使用全擺幅互補金氧半導體（CM〇s)電路來實施；且 其中該MMD電路經組態用於一至少4 GHzi操作頻 率。 2. 如請求項丨之河％!)電路，其中每一二分頻或三分頻單元 經組織使得該二分頻或三分頻單元之一要徑包含一第一 動態正反器、一第二動態正反器，及介於該第一動態正 反器與該第二動態正反器之間的至多兩個邏輯級。 3. 如請求項2之MMD電路，其中該第一動態正反器及該第 一動態正反器均不包括一輸入反相器或一輸出反相器。 4. 如請求項2之MMD電路，其中該等動態正反器中之兩者 均包含兩個通過閘及一反相器，且其中該等通過閘中之 每一者經組態使得允許一輸出僅在該輸入時脈信號之上 升邊緣處改變。 5. 如請求項1之MMD電路，其中二分頻或三分頻單元之該 串級及該脈衝展寬電路經組織使得在該輸入時脈信號之 該上升邊緣與該輸出時脈信號之上升邊緣之間有至多兩 142759.doc 201027927 個閘延遲。 6. 如請求項5之MMD電路，其中該兩個閘延遲包含： -自該輸人時脈信號之該上升邊緣至該脈衝信號之第 一閘延遲；及 -自該脈衝信號至該輸出時脈信號之第二閘延遲。 7. 如”月求項1之MMD電路，其中該脈衝展寬電路包含一 μ 鎖存器。 8. 如請求項2之MMD電路，其中每一二分頻或三分頻單元 經組織使得在該要徑外組合多個輸入。 9. -種產生-具有-所要頻率之輸出信號的鎖相迴路，包 含： -相位頻率偵測器、t荷菜及迴路濾、波器，其等產生 一控制電壓； -壓控振盪器’該壓控振盪器產生一信號，其頻率取 決於該控制電壓；及 一多模除頻器_)電路，其對自該壓控振盈器輸出 之該信號進行除頻’其令該ΜΜ〇電路包含多個二分頻或❹ 二分頻單兀之一串級，該串級對一輸入時脈信號進行除 頻以產生一脈衝信號，且其中該MMD電路進一步包含一 脈衝展寬電路’該脈衝展寬電路擴展該脈衝信號之持續-時間，藉此輸出一輸出時脈信號； 其中二分頻或三分頻單元之該串級及該脈衝展寬電路 係使用全擺幅互補金氧半導體（CMOS)電路來實施；且 其中該MMD電路經組態用於一至少4 〇112之操作頻 I42759.doc -2- 201027927 率。 如》月求項9之鎖相迴路，其中每__二分頻或三分頻單元 ^組織使4該二分頻或三分頻單元之-要彳f包含—第一 動：正反森、-第二動態正反器，及介於該第一動態正 ， 反器與該第—動態正反器之間的至多兩個邏輯級。 11.如請求項U)之鎖相迴路，其中該第—動態正反器及該第 -動纽反器均不包括—輸人反相器或—輸出反相器。 ❿12.如請求項Π)之鎖相迴路，其中該等動態正反器中該兩者 均包含兩個通過閘及-反相器，且其中該等通過間中之 每-者經組態使得允許—輸出僅在該輸人時脈信號之上 升邊緣處改變。 13·如請求項9之鎖相迴路’其中二分頻或三分頻單元之該 串級及該脈衝展寬電路經組態使得在該 該上升邊緣與該輸出時脈信號之上升邊緣之間有至 個間延遲。 參14.如吻求項13之鎖相迴路，其中該兩個閘延遲包含： 自β亥輸入時脈k號之該上升邊緣至該脈衝信號之第 一閘延遲；及 • 自該脈衝信號至該輸出時脈信號之第二閑延遲。 • Μ.如請求項9之鎖相迴路，其t該脈衝展寬電路包含一以 鎖存器。 16·如請求項1G之鎖相迴路，其中每一二分頻或三分頻單元 經組態使得在該要徑外組合多個輸入。 17. —種經組態用於在其相丁 4〇 a 頻下插作之多模除頻器（MMD)電 142759.doc 201027927 路，包含： 一時脈輸入端，其接收一輸入時脈信號； 一時脈輸出端，其輸出該輸入時脈信號之一除頻後版 本作為一輸出時脈信號； 其中§亥MMD電路係使用全擺幅互補金氧半導體 (CMOS)電路來實施；且 其中該MMD電路經組態用於一至少4 〇112之操作頻 率。 18. 如請求項17之MMD電路，進一步包含： 多個一分頻或二分頻單元之一串級，該串級對該輸入 時脈彳§號進行除頻以產生一脈衝信號；及 一脈衝展寬電路，該脈衝展寬電路擴展該脈衝信號之 持續時間’藉此輸出該輸出時脈信號； 其中每一二分頻或三分頻單元經組織使得該二分頻或 二分頻單元之一要徑包含一第一動態正反器、一第二動 態正反器，及介於該第一動態正反器與該第二動態正反 器之間的至多兩個邏輯級。 19. 如請求項18之MMD電路，其中該第一動態正反器及該第 二動態正反器均不包括一輸入反相器或一輸出反相器。 2〇·如請求項18之MMD電路，其中該等動態正反器中該兩者 均包含兩個通過閘及一反相器，且其中該等通過閘中之 每一者經組態使得允許一輸出僅在該輸入時脈信號之上 升邊緣處改變。 21.如請求項18之MMD電路，其中二分頻或三分頻單元之該 142759.doc •4- 201027927 串級及該脈衝展寬電路經組織使得在該輸入時脈信號之 該上升邊緣與該輸出時脈信號之上升邊緣之間有至多兩 個閘延遲。 22. —種產生一具有一所要頻率之輸出信號的鎖相迴路，包 含： 一相位頻率偵測器，其產生一控制電壓； ❹ Φ 一壓控振盪器，該壓控振盪器產生一信號，其頻率取 決於由該相位頻率偵測器產生之該控制電壓；及 一多杈除頻器電路（MMD)，其對自該壓控振盪器輪出 之該信號進行除頻； 其中該MMD電路係使用全擺幅互補金氧半導體 (CMOS)電路來實施；且 其中該MMD電路經組態用於一至少4 GHz之操作頻 率 〇 23·如凊求項22之鎖相迴路，其令該讀d電路包含： 多個一刀頻或二分頻單元之一串級，該串級對一輸入 時脈信號進行除頻以產生—脈衝信號；及 一脈衝展寬電路，缔邮免曰办％ ^ 該脈衝展寬電路擴展該脈衝信號之 持續時間二藉此輪出—輸出時脈信號； :二：：-—刀頻或三分頻單元經組織使得該二分頻或 一刀頻單70之一要；ίφέι人咏 離正及哭月八 一第一動態正反器、-第二動 〜、正反态’及介於 .Α 動態正反器與該第二動態正反 之間的至多兩個邏輯級。 24·如請求項23之鎖相迴路 Τ这第一動態正反器及該第 142759.doc 201027927 二動態正反器均不包括一輸入反相器或一輪出反相器。 25.如請求項23之鎖相迴路，其中該等動態正反器中該兩者 均包含兩個通過閘及一反相器，且其中該等通過閘中之 每一者經組態使得允許一輸出僅在該輸入時脈信號之上 升邊緣處改變。 26.如請求項23之鎖相迴路，其中二分頻或三分頻單元之該 串級及該脈衝展寬電路經組織使得在該輸入時脈信號之 該上升邊緣與該輸出時脈信號之上升邊緣之間有至多兩 個閘延遲。 " 27 參 .-種使用—經組態以在高頻下操作之多模除頻器师D) 電路的方法，包含： …多個二分頻或三分頻單元之一串級對一輸入時脈信號 進行除頻以產生一脈衝信號；及 —脈衝展寬電路擴展該脈衝信號之持續時間，藉此輸 出一輸出時脈信號； ❹ 其中一分頻或三分頻單元之該争級及該脈衝展寬電路 係使用全擺幅互補金氧半導體（CM〇s)電路來實施；且 其中該mMD電路經組態用於一至少4咖之操作頻 率。 28·如請求項27之方法，其一-八一 。 八 —刀頻或二为頻單元經組 、、传Θ —分頻或三分頻單元之—要徑包含—第一動炸 -第二動態正反器’及介於該第一動態正反； η «X苐一動態正反器之間的至多兩個邏輯級。 29.如請求項28之方 . „ /、肀a亥第一動態正反器及該第二動 142759.doc -6 - 201027927 態正反器均不包括一輸入反相器或一輸出反相器。 30.如明求項28之方法，其中該等動態正反器中之兩者均包 3兩個通過閘及—反相器，且其中該等通過閘中之每— . 者、#組態使得允許—輸出僅在該輸人時脈信號之上升邊 緣處改變。 31.如吻求項27之方法’其中二分頻或三分頻單元之該串級 及該脈衝展寬電路經組織使得在該輸人時脈信號之該上 Φ 升邊緣與該輸出時脈信號之上升邊緣之間有至多兩個間 延遲。 32· 一種經組態用於在高頻下操作之多模除頻器_D)電 路，包含： 肖於對-輸人時脈信號進行除頻以產生—脈衝信號之 構件；及 ~ 用於擴展該脈衝信號之持續時間藉此輸出一輸出時脈 信號之構件； ® 其中該MMD電路係使用全擺幅互補金氧半導體 (CMOS)電路來實施；且 該_D電路可經組態用於一至少4(}Ηζ之操作頻率。 .33.如請求項32之應〇電路，其中該用於對該輸人時脈信號 . $行除頻以產生該脈衝信號之構件包含多個二分頻或三 分頻單元之-串級，且其中每一二分頻或三分頻單元經 、，且織使得該二分頻或三分頻單元之一要徑包含—第一動 態正反器、一第二動態正反器，及介於該第一動態正反 器與該第二動態正反器之間的至多兩個邏輯級。 142759.doc 201027927 34. 如請求項32之丽〇€路，其㈣用於擴展該脈衝信號之 持:續=之構件包含一脈衝展宽電路，且其中二分頻或 一刀頻早7L之該串級及該脈 輸入時脈信號之該上升邊緣與^電路經組織使得在該 緣之間有至多兩個閘延遲。…4時脈信號之上升邊 142759.doc
TW098128297A 2008-08-21 2009-08-21 Low power radio frequency divider TW201027927A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/195,733 US8081018B2 (en) 2008-08-21 2008-08-21 Low power radio frequency divider

Publications (1)

Publication Number Publication Date
TW201027927A true TW201027927A (en) 2010-07-16

Family

ID=41259341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128297A TW201027927A (en) 2008-08-21 2009-08-21 Low power radio frequency divider

Country Status (7)

Country Link
US (1) US8081018B2 (zh)
EP (1) EP2329600A1 (zh)
JP (1) JP2012501110A (zh)
KR (1) KR20110043784A (zh)
CN (1) CN102132493A (zh)
TW (1) TW201027927A (zh)
WO (1) WO2010022366A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839187B2 (en) * 2009-04-06 2010-11-23 Himax Analogic, Inc. Counter and Frequency divider thereof
US8248118B2 (en) * 2010-08-09 2012-08-21 Texas Instruments Incorporated High-speed frequency divider and a phase locked loop that uses the high-speed frequency divider
US8768994B2 (en) 2010-10-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Filter auto-calibration using multi-clock generator
BRPI1004813A2 (pt) * 2010-10-22 2013-02-26 Audaces Automacao E Informatica Ind Ltda sistema e mÉtodo de digitalizaÇço de objetos planificÁveis em méltiplas etapas com calibraÇço automÁtica
US8963588B2 (en) * 2011-08-22 2015-02-24 Infineon Technologies Ag Fractional frequency divider
US9237356B2 (en) 2011-09-23 2016-01-12 Qualcomm Incorporated Reference picture list construction for video coding
US9143085B2 (en) * 2012-03-01 2015-09-22 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
CN103684424B (zh) * 2012-09-20 2017-03-01 复旦大学 一种基于源极退化电容的宽锁定范围电流模锁存分频器
CN104639124B (zh) * 2013-11-08 2018-07-10 联芯科技有限公司 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路
CN105471427B (zh) * 2014-09-04 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种多模分频器和电子装置
US9705507B1 (en) 2016-05-19 2017-07-11 Texas Instruments Incorporated Fixed frequency divider circuit
US9647669B1 (en) 2016-07-18 2017-05-09 Texas Instruments Incorporated High speed frequency divider
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10326460B2 (en) 2017-01-19 2019-06-18 Samsung Electronics Co., Ltd. Wide-range local oscillator (LO) generators and apparatuses including the same
CN112260663B (zh) * 2020-11-11 2023-06-30 北京中科芯蕊科技有限公司 一种亚阈值脉冲展宽电路
US12040797B2 (en) * 2022-05-23 2024-07-16 Changxin Memory Technologies, Inc. Counter circuit
CN115378424B (zh) * 2022-10-21 2023-02-17 上海集成电路研发中心有限公司 三分频电路
CN118157659B (zh) * 2024-05-09 2024-07-30 成都旋极星源信息技术有限公司 一种奇数分频电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316151A (en) * 1980-02-13 1982-02-16 Motorola, Inc. Phase locked loop frequency synthesizer using multiple dual modulus prescalers
CN2190850Y (zh) * 1993-12-27 1995-03-01 宋奈 多功能电子控制低压霓虹灯
US5907589A (en) * 1997-04-10 1999-05-25 Motorola, Inc. GHZ range frequency divider in CMOS
JP2004516768A (ja) * 2000-12-22 2004-06-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 低減された消費電力を伴う周波数分周器、該分周器に基づく装置、及び電力の効率的な周波数分周器のための方法
US6842054B2 (en) * 2001-05-17 2005-01-11 Koninklijke Philips Electronics N.V. Frequency divider with reduced jitter and apparatus based thereon
JP4386725B2 (ja) * 2001-08-29 2009-12-16 エヌエックスピー ビー ヴィ 低減されたジッタを備える改良された分周器及びそれに基づく送信器
US6956405B2 (en) * 2002-07-09 2005-10-18 Ip-First, Llc Teacher-pupil flip-flop
TWI222786B (en) * 2003-09-17 2004-10-21 Mediatek Inc Multi-modulus programmable frequency divider
FR2865326B1 (fr) * 2004-01-20 2006-07-21 Thales Sa Procede et dispositif de division de frequence
US7379522B2 (en) * 2006-01-11 2008-05-27 Qualcomm Incorporated Configurable multi-modulus frequency divider for multi-mode mobile communication devices
JP2008005446A (ja) 2006-06-26 2008-01-10 Matsushita Electric Ind Co Ltd 分周器およびその制御方法
US7564276B2 (en) * 2006-06-28 2009-07-21 Qualcomm Incorporated Low-power modulus divider stage
US7924069B2 (en) * 2006-06-28 2011-04-12 Qualcomm Incorporated Multi-modulus divider retiming circuit
US8045674B2 (en) * 2006-12-06 2011-10-25 Broadcom Corporation Method and system for use of TSPC logic for high-speed multi-modulus divider in PLL
EP2071729B1 (fr) * 2007-12-11 2010-08-18 The Swatch Group Research and Development Ltd. Circuit compteur-diviseur double mode pour opérer à très haute fréquence
TWI348275B (en) * 2008-02-26 2011-09-01 Mstar Semiconductor Inc Multi-modulus divider with extended and continuous division range

Also Published As

Publication number Publication date
US8081018B2 (en) 2011-12-20
CN102132493A (zh) 2011-07-20
EP2329600A1 (en) 2011-06-08
US20100046693A1 (en) 2010-02-25
JP2012501110A (ja) 2012-01-12
WO2010022366A8 (en) 2011-05-19
KR20110043784A (ko) 2011-04-27
WO2010022366A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
TW201027927A (en) Low power radio frequency divider
US6903615B2 (en) Digitally-controlled oscillator with switched-capacitor frequency selection
US7336754B2 (en) Clock and data recovery circuit
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7054404B2 (en) Clock control method, frequency dividing circuit and PLL circuit
US7088154B2 (en) Methods and arrangements for a low power phase-locked loop
US8050376B2 (en) All digital phase-locked loop with widely locked frequency
US6411669B1 (en) Dual-modulus prescaler for RF synthesizer
US7551009B2 (en) High-speed divider with reduced power consumption
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
US5614869A (en) High speed divider for phase-locked loops
US7405601B2 (en) High-speed divider with pulse-width control
US8653862B2 (en) Frequency divider with retimed control signal and related frequency dividing method
WO2019060124A1 (en) PHASE LOCKING POST-DIVIDEUR PHASE CONTINUITY
US7332945B2 (en) Divider having dual modulus pre-scaler and an associated method
EP0841754A2 (en) A digitally-controlled oscillator
US20030179842A1 (en) Digital pattern sequence generator
EP4338292A1 (en) Delay locked loop with segmented delay circuit
US9077348B1 (en) Fractional clock generator
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
US10560053B2 (en) Digital fractional frequency divider
US7167685B2 (en) Frequency division
US7010714B1 (en) Prescaler architecture capable of non integer division
US9735786B2 (en) Apparatus and methods for single phase spot circuits
CN118381502B (zh) 一种倍乘延迟锁相环和产生稳定时钟信号的方法