JP2012244035A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2012244035A
JP2012244035A JP2011114514A JP2011114514A JP2012244035A JP 2012244035 A JP2012244035 A JP 2012244035A JP 2011114514 A JP2011114514 A JP 2011114514A JP 2011114514 A JP2011114514 A JP 2011114514A JP 2012244035 A JP2012244035 A JP 2012244035A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonded
conductive structure
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011114514A
Other languages
English (en)
Other versions
JP5887716B2 (ja
Inventor
Keisuke Takemoto
敬介 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2011114514A priority Critical patent/JP5887716B2/ja
Publication of JP2012244035A publication Critical patent/JP2012244035A/ja
Application granted granted Critical
Publication of JP5887716B2 publication Critical patent/JP5887716B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】冷却性のよい低コストの半導体装置とその製造方法の提供。
【解決手段】半導体チップ2a、2bの裏面には、はんだ4を介してダイパッド5が接合されている。半導体チップ2a、2bの上面に形成された電極パッド3a、3bには、それぞれリードフレーム構造体6の金属バー7a、7bが、超音波圧着によって接合されている。ダイパッド5の下面およびリードフレーム構造体6の上面に、それぞれ絶縁シート10および金属シート11が配置された状態で合成樹脂材料が充填され、合成樹脂材料により形成された樹脂筐体12によって、半導体チップ2a、2b、電極パッド3a、3b、3c、ダイパッド5、リードフレーム構造体6、絶縁シート10および金属シート11が覆われる。ダイパッド5の下方に配置された金属シート11の底面およびリードフレーム構造体6の上方に配置された金属シート11の上面は、樹脂筐体12から露出している。
【選択図】図1

Description

本発明は、あらゆる電子回路装置に使用される半導体装置とその製造方法に関する。
半導体チップに設けられた回路パターンの裏面に、絶縁性接着層を介して放熱板が接合されるとともに、回路パターンの表面に形成された複数の素子同士の間がワイヤにより接続され、これらを樹脂材料にて封止した半導体装置に関する従来技術があった(例えば、特許文献1参照)。
この特許文献1に開示された半導体装置は、半導体チップの冷却構造が回路パターンから放熱板に向けての片面側のみに設けられているため、その冷却効果は不十分であった。すなわち、半導体チップにおける表面側は樹脂材料にて封止されているため、表面側からの放熱効果はほとんど期待できなかった。
また、回路パターンの表面側においては、素子間をワイヤ一本一本で接続する必要があり、配線組付工程に時間を要し、半導体装置のコスト増大につながっていた。
これに対して、半導体チップの裏面に導電性接合材を用いてダイパッドに接合し、半導体チップの表面には、同様に導電性接合材を用いて弾性部材の一側を接合した半導体装置があった(例えば、特許文献2参照)。
この特許文献2に記載された半導体装置は、弾性部材の他側にさらに導電性接合材を用いてプレート端子が接合され、樹脂材料によって、半導体チップ、弾性部材、ダイパッドおよびプレート端子が封止されている。
この半導体装置においては、ダイパッドの底面およびプレート端子の天面は樹脂材料から露出しており、ダイパッドを介しての下方への放熱と、弾性部材およびプレート端子を介しての上方への放熱を達成し、半導体チップの両面からの冷却を可能にしている。
特開2010―186931号公報 特開2008―227131号公報
しかしながら、特許文献2に記載された半導体装置は、半導体チップの表裏面において、導電性接合材を用いてダイパッドおよび弾性部材が接合されているため、半導体チップの両面に導電性接合材によって接合可能なメッキ処理が施されている必要がある。
一般に、半導体チップの裏面には、はんだ等の導電性接合材による接合(ダイボンド)が可能なメッキ処理が施されるとともに、表面には超音波圧着等のような熱溶着による接合(ワイヤボンド)が可能となるようなメッキ処理が施されており、半導体チップの表裏におけるメッキ処理は互いに異なっているのが通常である。
したがって、特許文献2に記載された半導体装置を製造する場合には、通常使用されている汎用の半導体チップを用いることができず、半導体チップの両面に導電性接合材による接合が可能なメッキ処理が施されているものを使用する必要がある。この結果、特許文献2による半導体装置については、コストの増大が避けられない。
本発明は上記事情に鑑みてなされたものであり、その目的は、冷却性のよい低コストの半導体装置とその製造方法を提供することにある。
上述した課題を解決するために、請求項1に係る半導体装置の発明の構成は、半導体素子と、半導体素子の裏面に対して、導電性接合材を介して接合された裏面側取付部材と、半導体素子の表面に形成された電極に対して、超音波圧着によって接合された一続きの表面側導電構造体と、裏面側取付部材および表面側導電構造体のそれぞれについて、半導体素子に接合された側と反対側の面が露出した状態で、半導体素子、裏面側取付部材および表面側導電構造体を覆う封止体と、を備えたことである。
請求項2に係る発明の構成は、請求項1の半導体装置において、半導体素子または電極は複数個備えられ、表面側導電構造体は、半導体素子あるいは電極ごとに接合される複数の接合部材と、接合部材を互いに連結する連結部材と、を有し、各々の接合部材に超音波を印加することによって、表面側導電構造体を各々の電極に接合することである。
請求項3に係る発明の構成は、請求項2の半導体装置において、各々の接合部材には同時に超音波が印加され、表面側導電構造体を複数の電極に同時に接合することである。
請求項4に係る発明の構成は、請求項2または3の半導体装置において、接合部材は、表面側導電構造体の厚み方向において、連結部材と電極との間に配置されることである。
請求項5に係る半導体装置の製造方法の発明の構成は、半導体素子の裏面に対して、導電性接合材を介して裏面側取付部材を接合する裏面取付工程と、半導体素子の表面に形成された電極に対して、超音波圧着によって一続きの表面側導電構造体を接合する表面取付工程と、裏面側取付部材および表面側導電構造体のそれぞれについて、半導体素子に接合された側と反対側の面が露出した状態で、半導体素子、裏面側取付部材および表面側導電構造体を合成樹脂材料にて覆う封止工程と、を備えたことである。
請求項1に係る半導体装置によれば、半導体素子の裏面に対して、導電性接合材を介して裏面側取付部材を接合し、半導体素子の表面に形成された電極に対して、超音波圧着によって表面側導電構造体を接合し、裏面側取付部材および表面側導電構造体のそれぞれについて、半導体素子に接合された側と反対側の面が封止体から露出していることにより、裏面に導電性接合材による接合が可能なメッキ処理が施され、表面に超音波圧着による接合が可能なメッキ処理が施された汎用の半導体素子を使用しながら、半導体素子の両面から放熱を行うことができるため熱抵抗値を低減でき、低コストで冷却性のよい半導体装置にすることができる。
また、半導体素子の表面の電極に接合された表面側導電構造体が、放熱部材として機能するため、半導体装置の冷却性を一層向上させることができる。
また、半導体素子の表面の電極に対して、超音波圧着によって一続きの表面側導電構造体を接合していることにより、電極が複数あっても、表面側導電構造体に超音波を印加して、すべての電極に対し一括して接合することができるため、その接続工程に時間を要さず、半導体装置のコストを一層低減することができる。
請求項2に係る半導体装置によれば、表面側導電構造体は、半導体素子あるいは電極ごとに接合される複数の接合部材を有し、各々の接合部材に超音波を印加することにより、超音波圧着による表面側導電構造体と電極との接合品質を向上させることができる。
請求項3に係る半導体装置によれば、各々の接合部材に同時に超音波を印加し、表面側導電構造体を複数の電極に同時に接合することにより、その接続工程を一層短縮化でき、半導体装置のコストを一層低減することができる。
請求項4に係る半導体装置によれば、接合部材は、表面側導電構造体の厚み方向において、連結部材と電極との間に配置されることにより、接合部材に対する側方において、連結部材と電極との間には隙間が形成されるため、電極に接続するための他の導電部材を当該隙間に配置することが可能になる。
請求項5に係る半導体装置の製造方法によれば、半導体素子の裏面に対して、導電性接合材を介して裏面側取付部材を接合する裏面取付工程と、半導体素子の表面に形成された電極に対して、超音波圧着によって表面側導電構造体を接合する表面取付工程と、裏面側取付部材および表面側導電構造体のそれぞれについて、半導体素子に接合された側と反対側の面が露出した状態で、半導体素子、裏面側取付部材および表面側導電構造体を合成樹脂材料にて覆う封止工程と、を備えたことにより、裏面に導電性接合材による接合が可能なメッキ処理が施され、表面に超音波圧着による接合が可能なメッキ処理が施された汎用の半導体素子を使用しながら、半導体素子の両面から放熱を行うことができるため、熱抵抗値を低減でき低コストで冷却性のよい半導体装置を形成することができる。
また、半導体素子の表面の電極に接合された表面側導電構造体が、放熱部材として機能するため、半導体装置の冷却性を一層向上させることができる。
また、半導体素子の表面の電極に対して、超音波圧着によって一続きの表面側導電構造体を接合していることにより、電極が複数あっても、表面側導電構造体に超音波を印加して、すべての電極に対し一括して接合することができるため、その接続工程に時間を要さず、半導体装置のコストを一層低減することができる。
本発明の一実施形態による半導体装置の両面にヒートシンクを接続した状態を示した縦断面図 図1に表した半導体装置の一部の構成を模式的に示した分解斜視図 図2に表したリードフレーム構造体の下面を示した斜視図 図2に表したリードフレーム構造体を半導体チップに接合する方法を説明するための斜視図 半導体チップをダイパッドに接合する裏面取付工程を示した図 半導体チップの表面にリードフレーム構造体を接合する表面取付工程を示した図 半導体チップ等を合成樹脂材料により封止する封止工程を示した図
図1乃至図7に基づき、本発明の一実施形態による半導体装置1について説明する。本実施形態による半導体装置1の用途は特定のものに限られず、あらゆる電子回路に適用することが可能である。尚、説明中において、図1および図5乃至図7における上方を半導体装置1の上方とし、下方を半導体装置1の下方とする。また、半導体チップ2a、2bの上方の面をそれぞれ半導体チップ2a、2bの表面とし、下方の面を半導体チップ2a、2bの裏面として説明する。
半導体装置1の複数(図1および図2において一対)の半導体チップ2a、2b(半導体素子に該当する)は、スイッチング機能を有するパワー半導体であるが、本発明による半導体装置1に使用可能なものは、特にこれに限定されるものではない。半導体チップ2a、2bの裏面には、はんだ等の導電性接合材による接合(ダイボンド)が可能なように、錫−亜鉛合金またははんだ等によるメッキ処理が施されている。
一方の半導体チップ2aの表面には、電極パッド3a(電極に該当する)が形成されている。また、他方の半導体チップ2bの表面には、2種類の電極パッド3b、3c(電極に該当する)が設けられ、双方の電極パッド3b、3cは、それぞれ複数個形成されている。それぞれの電極パッド3a、3b、3cには、超音波等による熱圧着が可能なように、金、銀、ニッケル等によるメッキ処理が施されている。
図1および図2に示すように、半導体チップ2a、2bの裏面には、はんだ4(導電性接合材に該当する)によりダイパッド5が接合されている(ダイパッド5と、後述する下面に載置された絶縁シート10および金属シート11とを包含した構成が裏面側取付部材に該当する)。ダイパッド5は略平板状を呈し、銅、アルミニウム等の導電性金属によって一体に形成されている。ダイパッド5には、外部端子としてのリード接続部5aが外方へ向かって延在している。
一方、電極パッド3a、3bの上面には、外部との間で信号伝達を行う導電体としてのリードフレーム構造体6が接合されている(リードフレーム構造体6と、後述する上面に載置された絶縁シート10および金属シート11とを包含した構成が表面側導電構造体に該当する)。リードフレーム構造体6は、後述するように、超音波圧着により電極パッド3a、3bと接合される。リードフレーム構造体6は、銅、アルミニウム等の導電性金属によって一体に形成されている。
図2に示したように、リードフレーム構造体6は、2種類の電極パッド3a、3bごとに接合される一対の金属バー7a、7b(接合部材に該当する)と、双方の金属バー7a、7bをその上面において接続するように、図1において左右方向に延びた平板状のリードフレーム部8(連結部材に該当する)とにより形成されている。リードフレーム部8にも、外部端子として外方へ向かって延在したリード接続部8aが形成されている。
各々の金属バー7a、7bは、リードフレーム部8の下方を横切るように、平面視が略長方形状の板部材によって形成されており、それぞれの長手方向の両端部には、リードフレーム部8の側面から突出した端出部71a、71bが設けられている。各々の金属バー7a、7bの一対の端出部71a、71bは、リードフレーム構造体6を電極パッド3a、3bに対し接合する際に、超音波を印加する部位として使用される。
また、図3に示すように各々の金属バー7a、7bの下面には、一段下方に突出した段出部72a、72bが形成され、各段出部72a、72bには複数の接合突部73が形成されている。接合突部73は各々四角柱状を呈しており、これらは段出部72a、72bの下面において格子状に並んだ状態で突出している。
リードフレーム構造体6を電極パッド3a、3bに接合する場合、リードフレーム構造体6の金属バー7a、7bを、それぞれ電極パッド3a、3b上に載置した状態で、冶具によってリードフレーム構造体6を固定する。その後、上方からキャリパ状の超音波接合用治具UTを下降させ、その一対の脚部LP1、LP2の下端を、各々の金属バー7a、7bの双方の端出部71a、71bの上面に当接させる。超音波接合用治具UTにより、双方の金属バー7a、7bに対して同時に超音波振動を印加しながら金属バー7a、7bを加圧し、リードフレーム構造体6が電極パッド3a、3bに接合される(図4示)。本実施形態において超音波振動は、リードフレーム部8の長手方向(図4においてZ方向)に加えられるが、この方向に限定されるべきものではない。
この時、上述した各々の段出部72a、72bに形成された接合突部73は、超音波接合用治具UTからの振動エネルギーの拡散を抑制するように機能する。
上述した接合方法により、リードフレーム構造体6の各々の金属バー7a、7bは、それぞれの電極パッド3a、3bに対し同時に接合される。尚、図4において、半導体チップ2a、2bは省略されている。
また、図1に示したように、半導体チップ2bに形成された電極パッド3cには、外部から延びた、もう一つのリードフレーム9が超音波圧着により接合されている。ここで、リードフレーム構造体6の厚み方向(図1における上下方向)において、金属バー7a、7bが、電極パッド3a、3b、3cとリードフレーム部8との間に介装されているため、金属バー7a、7bに対する側方において、電極パッド3a、3b、3cとリードフレーム部8との間には上下方向にリードフレーム9が配置されるための十分なスペースが形成されている。
図1に示したように、ダイパッド5の下面およびリードフレーム構造体6の上面には、それぞれ絶縁シート10が載置され、各々の絶縁シート10の下面または上面には、金属シート11が配置されている。
この状態で、半導体チップ2a、2b、電極パッド3a、3b、3c、ダイパッド5、リードフレーム構造体6、リードフレーム9、絶縁シート10および金属シート11は、エポキシ樹脂等の合成樹脂材料による樹脂筐体12(封止体に該当する)で覆われている。これにより、上述した各部材は樹脂筐体12内に封入され、水、異物等から保護される。
半導体装置1は、樹脂筐体12によって封入された状態で、ダイパッド5の下方に配置された金属シート11の下面が露出するとともに、リードフレーム構造体6の上方に配置された金属シート11の上面が露出している。
半導体装置1の下面および上面には、サーマルグリス13を介してヒートシンク(熱交換器)14が接合されている(図1示)。ヒートシンク14は、半導体装置1をその上端面および下端面において冷却している。
次に、上述した半導体装置1の製造工程について簡単に説明する。
最初に、ダイパッド5の上面に、はんだボンディングによりはんだ4を介して半導体チップ2a、2bの裏面を接合する(図5示、裏面取付工程)。
次に、半導体チップ2a、2bの電極パッド3a、3b、3c上に、それぞれリードフレーム構造体6の金属バー7a、7bおよびリードフレーム9を載置した後、金属バー7a、7bおよびリードフレーム9に超音波振動を印加して、電極パッド3a、3b、3cに対して金属バー7a、7bおよびリードフレーム9を接合する(図6示、表面取付工程)。
次に、ダイパッド5の下面およびリードフレーム構造体6の上面に、それぞれ絶縁シート10および金属シート11を配置する。
最後に、半導体チップ2a、2b、ダイパッド5、リードフレーム構造体6、リードフレーム9、絶縁シート10および金属シート11を覆うとともに、ダイパッド5の下方に配置された金属シート11の底面およびリードフレーム構造体6の上方に配置された金属シート11の上面が露出するように、合成樹脂材料を充填して樹脂筐体12を形成し、半導体装置1を完成させる(図7示、封止工程)。
本実施形態によれば、半導体チップ2a、2bの裏面に対して、はんだ4を介してダイパッド5を接合し、半導体チップ2a、2bの表面の電極パッド3a、3bに対して、超音波圧着によってリードフレーム構造体6を接合し、ダイパッド5の下方およびリードフレーム構造体6の上方に配置された金属シート11のそれぞれについて、その下面または上面が樹脂筐体12から露出していることにより、裏面に導電性接合材によるダイボンド用のメッキ処理が施され、表面に超音波圧着用のメッキ処理が施された汎用の半導体チップ2a、2bを使用しながら、半導体チップ2a、2bの両面から放熱を行うことができるため熱抵抗値を低減でき、低コストで冷却性のよい半導体装置1にすることができる。
また、半導体チップ2a、2bの表面の電極パッド3a、3bに接合されたリードフレーム構造体6が、放熱部材として機能するため、半導体装置1の冷却性を一層向上させることができる。
また、半導体チップ2a、2bの表面の電極パッド3a、3bに対して、超音波圧着によって一続きのリードフレーム構造体6を接合していることにより、電極パッド3a、3bが複数あっても、リードフレーム構造体6に超音波を印加して、すべての電極パッド3a、3bに対し一括して接合することができるため、その接続工程に時間を要さず、半導体装置1のコストを一層低減することができる。
また、リードフレーム構造体6は、電極パッド3a、3bごとに接合される複数の金属バー7a、7bを有し、各々の金属バー7a、7bに超音波を印加することにより、超音波圧着によるリードフレーム構造体6と電極パッド3a、3bとの接合品質を向上させることができる。
また、各々の金属バー7a、7bに同時に超音波を印加し、リードフレーム構造体6を複数の電極パッド3a、3bに同時に接合することにより、その接続工程を一層短縮化でき、半導体装置1のコストを一層低減することができる。
また、金属バー7a、7bは、リードフレーム構造体6の厚み方向において、リードフレーム部8と電極パッド3a、3bとの間に形成されることにより、金属バー7a、7bに対する側方において、リードフレーム部8と電極パッド3a、3bとの間には上下方向にスペースが形成されるため、電極パッド3cに接続するための他のリードフレーム9を当該スペースに配置することが可能になる。
<他の実施形態>
本発明は、上述した実施形態に限定されるものではなく、次のように変形または拡張することができる。
半導体装置に含まれる半導体チップを1つとし、当該半導体チップ上に複数の電極パッドが形成されており、各々の電極パッドごとに異なる金属バーを接合するようにしてもよい。
図面中、1は半導体装置、2a,2bは半導体チップ(半導体素子)、3a,3b,3cは電極パッド(電極)、4ははんだ(導電性接合材)、5はダイパッド(裏面側取付部材)、6はリードフレーム構造体(表面側導電構造体)、7a,7bは金属バー(接合部材)、8はリードフレーム部(連結部材)、10は絶縁シート(裏面側取付部材、表面側導電構造体)、11は金属シート(裏面側取付部材、表面側導電構造体)、12は樹脂筐体(封止体)を示している。

Claims (5)

  1. 半導体素子と、
    前記半導体素子の裏面に対して、導電性接合材を介して接合された裏面側取付部材と、
    前記半導体素子の表面に形成された電極に対して、超音波圧着によって接合された一続きの表面側導電構造体と、
    前記裏面側取付部材および前記表面側導電構造体のそれぞれについて、前記半導体素子に接合された側と反対側の面が露出した状態で、前記半導体素子、前記裏面側取付部材および前記表面側導電構造体を覆う封止体と、
    を備えた半導体装置。
  2. 前記半導体素子または前記電極は複数個備えられ、
    前記表面側導電構造体は、
    前記半導体素子あるいは前記電極ごとに接合される複数の接合部材と、
    前記接合部材を互いに連結する連結部材と、
    を有し、
    各々の前記接合部材に超音波を印加することによって、前記表面側導電構造体を各々の前記電極に接合する請求項1記載の半導体装置。
  3. 各々の前記接合部材には同時に超音波が印加され、前記表面側導電構造体を複数の前記電極に同時に接合する請求項2記載の半導体装置。
  4. 前記接合部材は、
    前記表面側導電構造体の厚み方向において、前記連結部材と前記電極との間に配置される請求項2または3に記載の半導体装置。
  5. 半導体素子の裏面に対して、導電性接合材を介して裏面側取付部材を接合する裏面取付工程と、
    前記半導体素子の表面に形成された電極に対して、超音波圧着によって一続きの表面側導電構造体を接合する表面取付工程と、
    前記裏面側取付部材および前記表面側導電構造体のそれぞれについて、前記半導体素子に接合された側と反対側の面が露出した状態で、前記半導体素子、前記裏面側取付部材および前記表面側導電構造体を合成樹脂材料にて覆う封止工程と、
    を備えた半導体装置の製造方法。
JP2011114514A 2011-05-23 2011-05-23 半導体装置の製造方法 Expired - Fee Related JP5887716B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011114514A JP5887716B2 (ja) 2011-05-23 2011-05-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114514A JP5887716B2 (ja) 2011-05-23 2011-05-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012244035A true JP2012244035A (ja) 2012-12-10
JP5887716B2 JP5887716B2 (ja) 2016-03-16

Family

ID=47465387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114514A Expired - Fee Related JP5887716B2 (ja) 2011-05-23 2011-05-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5887716B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466549B2 (en) 2015-02-24 2016-10-11 Toyota Jidosha Kabushiki Kaisha Semiconductor module
DE102014118836B4 (de) * 2014-01-09 2021-05-27 Infineon Technologies Ag Halbleiter-packaging-anordnung und halbleiter-package
WO2022137704A1 (ja) * 2020-12-22 2022-06-30 日立Astemo株式会社 パワーモジュールおよび電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2000349207A (ja) * 1999-06-02 2000-12-15 Denso Corp 半導体装置の実装構造及び実装方法
JP2002314018A (ja) * 2001-04-18 2002-10-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223634A (ja) * 1999-01-28 2000-08-11 Hitachi Ltd 半導体装置
JP2000349207A (ja) * 1999-06-02 2000-12-15 Denso Corp 半導体装置の実装構造及び実装方法
JP2002314018A (ja) * 2001-04-18 2002-10-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014118836B4 (de) * 2014-01-09 2021-05-27 Infineon Technologies Ag Halbleiter-packaging-anordnung und halbleiter-package
US9466549B2 (en) 2015-02-24 2016-10-11 Toyota Jidosha Kabushiki Kaisha Semiconductor module
WO2022137704A1 (ja) * 2020-12-22 2022-06-30 日立Astemo株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
JP5887716B2 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2002203942A (ja) パワー半導体モジュール
JP2006253183A (ja) 半導体パワーモジュール
TW201533857A (zh) 半導體裝置
JPWO2015141284A1 (ja) 半導体モジュールユニットおよび半導体モジュール
JP2013197560A (ja) パワー半導体モジュール
JP2007088030A (ja) 半導体装置
WO2013021726A1 (ja) 半導体装置および半導体装置の製造方法
JP5887716B2 (ja) 半導体装置の製造方法
JP5267021B2 (ja) 半導体装置およびそれを用いたインバータ回路
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP5553766B2 (ja) 半導体装置とその製造方法
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP4614107B2 (ja) 半導体装置
JP2017135183A (ja) 半導体装置
JP2017092056A (ja) 電力半導体装置
JP5919692B2 (ja) 半導体装置および半導体装置の製造方法
JP4645276B2 (ja) 半導体装置
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP2015069982A (ja) パワーモジュール
WO2022004332A1 (ja) 回路構成体
JP4797492B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R151 Written notification of patent or utility model registration

Ref document number: 5887716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees