JP2012244035A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2012244035A JP2012244035A JP2011114514A JP2011114514A JP2012244035A JP 2012244035 A JP2012244035 A JP 2012244035A JP 2011114514 A JP2011114514 A JP 2011114514A JP 2011114514 A JP2011114514 A JP 2011114514A JP 2012244035 A JP2012244035 A JP 2012244035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonded
- conductive structure
- lead frame
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】半導体チップ2a、2bの裏面には、はんだ4を介してダイパッド5が接合されている。半導体チップ2a、2bの上面に形成された電極パッド3a、3bには、それぞれリードフレーム構造体6の金属バー7a、7bが、超音波圧着によって接合されている。ダイパッド5の下面およびリードフレーム構造体6の上面に、それぞれ絶縁シート10および金属シート11が配置された状態で合成樹脂材料が充填され、合成樹脂材料により形成された樹脂筐体12によって、半導体チップ2a、2b、電極パッド3a、3b、3c、ダイパッド5、リードフレーム構造体6、絶縁シート10および金属シート11が覆われる。ダイパッド5の下方に配置された金属シート11の底面およびリードフレーム構造体6の上方に配置された金属シート11の上面は、樹脂筐体12から露出している。
【選択図】図1
Description
この特許文献1に開示された半導体装置は、半導体チップの冷却構造が回路パターンから放熱板に向けての片面側のみに設けられているため、その冷却効果は不十分であった。すなわち、半導体チップにおける表面側は樹脂材料にて封止されているため、表面側からの放熱効果はほとんど期待できなかった。
また、回路パターンの表面側においては、素子間をワイヤ一本一本で接続する必要があり、配線組付工程に時間を要し、半導体装置のコスト増大につながっていた。
この特許文献2に記載された半導体装置は、弾性部材の他側にさらに導電性接合材を用いてプレート端子が接合され、樹脂材料によって、半導体チップ、弾性部材、ダイパッドおよびプレート端子が封止されている。
この半導体装置においては、ダイパッドの底面およびプレート端子の天面は樹脂材料から露出しており、ダイパッドを介しての下方への放熱と、弾性部材およびプレート端子を介しての上方への放熱を達成し、半導体チップの両面からの冷却を可能にしている。
一般に、半導体チップの裏面には、はんだ等の導電性接合材による接合(ダイボンド)が可能なメッキ処理が施されるとともに、表面には超音波圧着等のような熱溶着による接合(ワイヤボンド)が可能となるようなメッキ処理が施されており、半導体チップの表裏におけるメッキ処理は互いに異なっているのが通常である。
本発明は上記事情に鑑みてなされたものであり、その目的は、冷却性のよい低コストの半導体装置とその製造方法を提供することにある。
また、半導体素子の表面の電極に対して、超音波圧着によって一続きの表面側導電構造体を接合していることにより、電極が複数あっても、表面側導電構造体に超音波を印加して、すべての電極に対し一括して接合することができるため、その接続工程に時間を要さず、半導体装置のコストを一層低減することができる。
また、半導体素子の表面の電極に対して、超音波圧着によって一続きの表面側導電構造体を接合していることにより、電極が複数あっても、表面側導電構造体に超音波を印加して、すべての電極に対し一括して接合することができるため、その接続工程に時間を要さず、半導体装置のコストを一層低減することができる。
また、図3に示すように各々の金属バー7a、7bの下面には、一段下方に突出した段出部72a、72bが形成され、各段出部72a、72bには複数の接合突部73が形成されている。接合突部73は各々四角柱状を呈しており、これらは段出部72a、72bの下面において格子状に並んだ状態で突出している。
上述した接合方法により、リードフレーム構造体6の各々の金属バー7a、7bは、それぞれの電極パッド3a、3bに対し同時に接合される。尚、図4において、半導体チップ2a、2bは省略されている。
この状態で、半導体チップ2a、2b、電極パッド3a、3b、3c、ダイパッド5、リードフレーム構造体6、リードフレーム9、絶縁シート10および金属シート11は、エポキシ樹脂等の合成樹脂材料による樹脂筐体12(封止体に該当する)で覆われている。これにより、上述した各部材は樹脂筐体12内に封入され、水、異物等から保護される。
半導体装置1の下面および上面には、サーマルグリス13を介してヒートシンク(熱交換器)14が接合されている(図1示)。ヒートシンク14は、半導体装置1をその上端面および下端面において冷却している。
最初に、ダイパッド5の上面に、はんだボンディングによりはんだ4を介して半導体チップ2a、2bの裏面を接合する(図5示、裏面取付工程)。
次に、半導体チップ2a、2bの電極パッド3a、3b、3c上に、それぞれリードフレーム構造体6の金属バー7a、7bおよびリードフレーム9を載置した後、金属バー7a、7bおよびリードフレーム9に超音波振動を印加して、電極パッド3a、3b、3cに対して金属バー7a、7bおよびリードフレーム9を接合する(図6示、表面取付工程)。
最後に、半導体チップ2a、2b、ダイパッド5、リードフレーム構造体6、リードフレーム9、絶縁シート10および金属シート11を覆うとともに、ダイパッド5の下方に配置された金属シート11の底面およびリードフレーム構造体6の上方に配置された金属シート11の上面が露出するように、合成樹脂材料を充填して樹脂筐体12を形成し、半導体装置1を完成させる(図7示、封止工程)。
また、半導体チップ2a、2bの表面の電極パッド3a、3bに対して、超音波圧着によって一続きのリードフレーム構造体6を接合していることにより、電極パッド3a、3bが複数あっても、リードフレーム構造体6に超音波を印加して、すべての電極パッド3a、3bに対し一括して接合することができるため、その接続工程に時間を要さず、半導体装置1のコストを一層低減することができる。
また、各々の金属バー7a、7bに同時に超音波を印加し、リードフレーム構造体6を複数の電極パッド3a、3bに同時に接合することにより、その接続工程を一層短縮化でき、半導体装置1のコストを一層低減することができる。
本発明は、上述した実施形態に限定されるものではなく、次のように変形または拡張することができる。
半導体装置に含まれる半導体チップを1つとし、当該半導体チップ上に複数の電極パッドが形成されており、各々の電極パッドごとに異なる金属バーを接合するようにしてもよい。
Claims (5)
- 半導体素子と、
前記半導体素子の裏面に対して、導電性接合材を介して接合された裏面側取付部材と、
前記半導体素子の表面に形成された電極に対して、超音波圧着によって接合された一続きの表面側導電構造体と、
前記裏面側取付部材および前記表面側導電構造体のそれぞれについて、前記半導体素子に接合された側と反対側の面が露出した状態で、前記半導体素子、前記裏面側取付部材および前記表面側導電構造体を覆う封止体と、
を備えた半導体装置。 - 前記半導体素子または前記電極は複数個備えられ、
前記表面側導電構造体は、
前記半導体素子あるいは前記電極ごとに接合される複数の接合部材と、
前記接合部材を互いに連結する連結部材と、
を有し、
各々の前記接合部材に超音波を印加することによって、前記表面側導電構造体を各々の前記電極に接合する請求項1記載の半導体装置。 - 各々の前記接合部材には同時に超音波が印加され、前記表面側導電構造体を複数の前記電極に同時に接合する請求項2記載の半導体装置。
- 前記接合部材は、
前記表面側導電構造体の厚み方向において、前記連結部材と前記電極との間に配置される請求項2または3に記載の半導体装置。 - 半導体素子の裏面に対して、導電性接合材を介して裏面側取付部材を接合する裏面取付工程と、
前記半導体素子の表面に形成された電極に対して、超音波圧着によって一続きの表面側導電構造体を接合する表面取付工程と、
前記裏面側取付部材および前記表面側導電構造体のそれぞれについて、前記半導体素子に接合された側と反対側の面が露出した状態で、前記半導体素子、前記裏面側取付部材および前記表面側導電構造体を合成樹脂材料にて覆う封止工程と、
を備えた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114514A JP5887716B2 (ja) | 2011-05-23 | 2011-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114514A JP5887716B2 (ja) | 2011-05-23 | 2011-05-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012244035A true JP2012244035A (ja) | 2012-12-10 |
JP5887716B2 JP5887716B2 (ja) | 2016-03-16 |
Family
ID=47465387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114514A Expired - Fee Related JP5887716B2 (ja) | 2011-05-23 | 2011-05-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5887716B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466549B2 (en) | 2015-02-24 | 2016-10-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module |
DE102014118836B4 (de) * | 2014-01-09 | 2021-05-27 | Infineon Technologies Ag | Halbleiter-packaging-anordnung und halbleiter-package |
WO2022137704A1 (ja) * | 2020-12-22 | 2022-06-30 | 日立Astemo株式会社 | パワーモジュールおよび電力変換装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223634A (ja) * | 1999-01-28 | 2000-08-11 | Hitachi Ltd | 半導体装置 |
JP2000349207A (ja) * | 1999-06-02 | 2000-12-15 | Denso Corp | 半導体装置の実装構造及び実装方法 |
JP2002314018A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2010219419A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
-
2011
- 2011-05-23 JP JP2011114514A patent/JP5887716B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223634A (ja) * | 1999-01-28 | 2000-08-11 | Hitachi Ltd | 半導体装置 |
JP2000349207A (ja) * | 1999-06-02 | 2000-12-15 | Denso Corp | 半導体装置の実装構造及び実装方法 |
JP2002314018A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2010219419A (ja) * | 2009-03-18 | 2010-09-30 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014118836B4 (de) * | 2014-01-09 | 2021-05-27 | Infineon Technologies Ag | Halbleiter-packaging-anordnung und halbleiter-package |
US9466549B2 (en) | 2015-02-24 | 2016-10-11 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module |
WO2022137704A1 (ja) * | 2020-12-22 | 2022-06-30 | 日立Astemo株式会社 | パワーモジュールおよび電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5887716B2 (ja) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
JP2002203942A (ja) | パワー半導体モジュール | |
JP2006253183A (ja) | 半導体パワーモジュール | |
TW201533857A (zh) | 半導體裝置 | |
JPWO2015141284A1 (ja) | 半導体モジュールユニットおよび半導体モジュール | |
JP2013197560A (ja) | パワー半導体モジュール | |
JP2007088030A (ja) | 半導体装置 | |
WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5887716B2 (ja) | 半導体装置の製造方法 | |
JP5267021B2 (ja) | 半導体装置およびそれを用いたインバータ回路 | |
KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
JP5553766B2 (ja) | 半導体装置とその製造方法 | |
JP6948855B2 (ja) | パワー半導体装置及びそれを用いた電力変換装置 | |
JP4614107B2 (ja) | 半導体装置 | |
JP2017135183A (ja) | 半導体装置 | |
JP2017092056A (ja) | 電力半導体装置 | |
JP5919692B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4645276B2 (ja) | 半導体装置 | |
KR101754031B1 (ko) | 양면 기판 노출형 반도체 패키지 | |
JP4715283B2 (ja) | 電力変換装置及びその製造方法 | |
JP2015069982A (ja) | パワーモジュール | |
WO2022004332A1 (ja) | 回路構成体 | |
JP4797492B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5887716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |