JP2012244034A - 半導体パッケージ部品の実装構造体および製造方法 - Google Patents

半導体パッケージ部品の実装構造体および製造方法 Download PDF

Info

Publication number
JP2012244034A
JP2012244034A JP2011114459A JP2011114459A JP2012244034A JP 2012244034 A JP2012244034 A JP 2012244034A JP 2011114459 A JP2011114459 A JP 2011114459A JP 2011114459 A JP2011114459 A JP 2011114459A JP 2012244034 A JP2012244034 A JP 2012244034A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor package
package component
substrate
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011114459A
Other languages
English (en)
Other versions
JP5658088B2 (ja
Inventor
Atsushi Yamaguchi
敦史 山口
Hideyuki Tsujimura
英之 辻村
Hiroe Owada
弘枝 小和田
Ryo Kuwabara
涼 桑原
Naomichi Ohashi
直倫 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011114459A priority Critical patent/JP5658088B2/ja
Priority to US13/477,524 priority patent/US8664773B2/en
Priority to CN201210163811.4A priority patent/CN102800634B/zh
Publication of JP2012244034A publication Critical patent/JP2012244034A/ja
Application granted granted Critical
Publication of JP5658088B2 publication Critical patent/JP5658088B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract


【課題】 はんだ接合の品質を維持しながら、半導体パッケージ部品と基板を耐久性ある強度で連結する。
【解決手段】 半導体パッケージ部品３を基板１にマウントし、基板１と半導体パッケージ部品３の外周部と間に接着剤を塗布する際、第一塗布として接着剤６ａを基板１上に塗布し、その上に第二塗布として接着剤６ｂを半導体パッケージ部品３の外周部と接着剤６ａを結合するように塗布し、その後リフローしてハンダ溶融し、接着剤６ａ及び６ｂを硬化させた後、ハンダ接合を凝固させる場合、第一塗布の接着剤部６０ａの断面積Ｓ１と第二塗布の接着剤部６０ｂ断面積Ｓ２の関係が、Ｓ１≦Ｓ２を満たす。
【選択図】図１

Description

本発明は、基板に半導体パッケージ部品を表面実装する半導体パッケージ部品の実装に関し、耐久性の良い実装構造体の製造方法及び実装構造体に関するものである。
従来より、ＢＧＡ（Ball grid array）のように下面にボール電極が形成されている半導体パッケージ部品は、アンダーフィルなどの補強樹脂を用いて半導体パッケージ部品と基板との間の空隙に樹脂を浸透させ、硬化して半導体パッケージ部品を補強し、またコーナーボンド接着剤を半導体パッケージ部品のエッジ部分に塗布して硬化し、半導体パッケージ部品を補強するなどすることによって、信頼性に耐え得る実装構造を実現している。
これらの方法は、半導体パッケージ部品を基板にはんだ接合した後に接着剤を用いて補強するという工程を採用している。
これに対して接着剤をリフロー工程の前工程で塗布しておき、接着剤の硬化とはんだ接合を同時に行う実装方法も知られている。
図１０はその一例であって、そのような実装工程を示しており、接着剤の塗布工程を、半導体パッケージ部品のマウント工程とリフロー工程の間に行う実装工程を示したものである（特許文献１参照）。
図１０の（ａ）、（ｂ）において、基板１の電極２上に塗布されたクリームハンダ５上に、半導体パッケージ部品３のボール電極４が当たるように、半導体パッケージ部品３をマウントする。
図１０（ｃ）では、基板１と半導体パッケージ部品３と繋ぐように熱硬化性樹脂９を塗布する。
さらに図１０（ｄ）では、半導体パッケージ部品３がマウントされ熱硬化性樹脂９が塗布された基板１をリフローする。リフローを行うとボール電極４の金属とクリームハンダ５が溶融混合し接合金属７となる。この時点では熱硬化性樹脂９は熱硬化性樹脂であるが未硬化状態であるため、基板１の電極２と半導体パッケージ部品３側の電極の間に挟まっている溶融した接合金属７のはんだのセルフアライメント効果によって、半導体パッケージ部品３が適正な位置に移動する。
更に加熱し、熱硬化性樹脂９が硬化した後に、はんだ溶融温度以下に冷却して接合金属７のはんだを凝固させることによって、１回の加熱工程によって半導体パッケージ部品３の基板１への電気的接続と、機械的な連結が完了する。
特開２０１０−２５８１７３号公報
しかしながら、上述した従来の製造方法には以下に述べるような課題がある。すなわち、図１１に、高さＨ１（図１０参照）が０．７ｍｍ以上の半導体パッケージ部品３を基板１の電極２上にマウントし、１回の塗布によって熱硬化性樹脂９を塗布し、加熱などした場合に得られる、実装完了状態の接合断面図を示す。ここで９０は熱硬化性樹脂９が硬化した後の熱硬化性樹脂部を示す。
図１０の実装方法では、半導体パッケージ部品３の高さＨ１が０．７ｍｍ以上の場合のように大きい場合には、熱硬化性樹脂９を半導体パッケージ部品３の上部から基板１まで結合するように安定して塗布しようとすると大量に塗布しなければならず、その結果、熱硬化性樹脂９がボール電極４あるいは接合金属７に接触してしまうため、はんだが溶融して凝固する過程で、未硬化の熱硬化性樹脂９が、溶融しようとしているクリームハンダ５と混じり合い（図１１参照）、はんだボールの発生や加熱冷却後のはんだ接合部の歪な変形など、はんだ付の品質が大きく低下してしまう場合がある。
さらに半導体パッケージ部品３に隣接する、基板１上の電子部品１０のはんだ接合部にもこの熱硬化性樹脂９が覆いかぶさっていき、同じようなはんだボールの発生やはんだ接合部の形状不良など、実装品質に不良が発生する場合もある。
本発明は、このような従来の半導体パッケージ部品の実装方法の課題を考慮し、はんだ接合の品質を安定に維持しながら、半導体パッケージ部品と基板との機械的な連結を確保して、耐久性のある強度を得ることができる、半導体パッケージ部品の実装構造体および製造方法を提供することを目的とする。
第１の本発明は、
基板の電極上に塗布されたハンダの上に前記半導体パッケージ部品の電極をマウントするマウント工程と、
粘度η１、チキソ比Ｔ１の第一の接着剤を、前記マウントされた前記半導体パッケージ部品よりも外側の、前記基板上の位置に塗布する第一塗布工程と、
前記半導体パッケージ部品の外周部にかかり、前記第一の接着剤の上に、粘度η２、チキソ比Ｔ２の第二の接着剤を塗布する第二塗布工程と、
その後、リフロープロセスを通じて、前記第一の接着剤を硬化した第一接着剤部と前記第二の接着剤を硬化した第二の接着剤部とを形成するリフロー硬化工程と、を備え、
前記第一の接着剤と前記第二の接着剤は、３０≦η２≦η１≦３００（Ｐａ・ｓ）、３≦Ｔ２≦Ｔ１≦７を満たし、
前記第一の接着剤部と前記第二の接着剤部の、前記基板の実装面に対して垂直方向のそれぞれの断面積は、前記第一の接着剤部の断面積Ｓ１と、前記第二の接着剤部の断面積Ｓ２の関係がＳ１≦Ｓ２を満たす、半導体パッケージ部品の実装構造体の製造方法である。
第２の本発明は、
前記第一の接着剤の樹脂成分と、前記第二の接着剤の樹脂成分は、同一の高分子組成である、第１の本発明の半導体パッケージ部品の実装構造体の製造方法である。
第３の本発明は、
前記第一の接着剤の溶解度パラメータＰ１と、前記第二の接着剤の溶解度パラメータＰ２の差が１．４以下である、第１の本発明の半導体パッケージ部品の実装構造体の製造方法である。
第４の本発明は、
基板電極を有する基板と、
前記基板の上にマウントされ、前記基板電極に当接する部品電極を有する、半導体パッケージ部品と、
前記マウントされた前記半導体パッケージ部品よりも外側の、前記基板上の位置に形成された、第一の接着剤が硬化して形成された第一の接着剤部と、
前記第一の接着剤部の上であって、前記半導体パッケージ部品の外周部にかかる位置に、第二の接着剤が硬化して形成された第二の接着剤部と、を備え、
前記第一の接着剤の粘度η１、チキソ比Ｔ１と前記第二の接着剤の粘度η２、チキソ比Ｔ２は、３０≦η２≦η１≦３００（Ｐａ・ｓ）、３≦Ｔ２≦Ｔ１≦７であり、
前記第一の接着剤部と前記第二の接着剤部の、前記基板の実装面に対して垂直方向のそれぞれの断面積は、前記第一の接着剤部の断面積Ｓ１と、前記第二の接着剤部の断面積Ｓ２の関係がＳ１≦Ｓ２を満たす、半導体パッケージ部品の実装構造体である。
第５の本発明は、
前記第一の接着剤の樹脂成分と、前記第二の接着剤の樹脂成分は、同一の高分子組成である、第４の本発明の半導体パッケージ部品の実装構造体である。
第６の本発明は、
前記第一の接着剤の溶解度パラメータＰ１と、前記第二の接着剤の溶解度パラメータＰ２の差が１．４以下である、第４の本発明の半導体パッケージ部品の実装構造体である。
本発明は、はんだ接合の品質を安定に維持しながら、半導体パッケージ部品と基板との機械的な連結を確保して、耐久性のある強度を得ることができる、半導体パッケージ部品の実装構造体および製造方法を実現出来る。
（ａ）〜（ｆ） 本発明の実施の形態１の実装工程図 図１の実施の形態１の第一塗布における第一の接着剤の塗布状態を示す斜視図 図１の実施の形態１の第二塗布における第二の接着剤の塗布状態を示す斜視図 図１の実施の形態１における実装完了状態の斜視図 図４の実施の形態１における実装完了状態の断面図 本発明の実施の形態２における、第一塗布と第二塗布の接着剤の塗布量が同じ場合に得られる実装完了状態の断面図 比較例を示す図面であって、第一塗布の接着剤の塗布量の方が多い場合に得られる実装完了状態の断面図 本発明の関連例で得られる実装完了状態の断面図 本発明の関連例で得られる実装完了状態の断面図 従来の実装方法の工程図 従来の実装方法で接着剤の塗布量が多い場合に得られる実装完了状態の断面図
以下、本発明の半導体パッケージ部品の実装構造体および製造方法を、その実施の形態に基づいて説明する。
（実施の形態１）
図１は、本実施の形態１の実装構造体の製造方法を実施するための工程図を示し、（ａ）図は、基板１の電極２上にクリームハンダ５を印刷する工程、（ｂ）図は、ボール電極４を有する半導体パッケージ部品３を基板１上に、電極２とボール電極４を当接させるように、マウントする工程、（ｃ）図は、第一塗布工程として、第一の接着剤６ａを塗布する工程、（ｄ）図は、第二塗布工程として、第一の接着剤６ａの上に、そして半導体パッケージ部品３の外周部３１にかかるように、第二の接着剤６ｂを塗布する工程、（ｅ）図は、基板１をリフロー加熱し、半導体パッケージ部品３のボール電極４とクリームハンダ５を溶融し混合させ、接合金属７を形成する工程、（ｆ）図は、第一の接着剤６ａ及び第二の接着剤６ｂを硬化させて、接合金属７を凝固させる工程をそれぞれ示す。６０ａと６０ｂはそれぞれの接着剤６ａ、６ｂが硬化した後の接着剤部を示す。ボール電極４は本発明の半導体パッケージ部品の電極の一例である。
また、図２は第一の接着剤６ａを塗布した後の塗布状態を表す斜視図、図３はその上に第二の接着剤６ｂを塗布した状態を表す斜視図である。
具体的材料としては、図１（ａ）、（ｂ）では、基板１の電極２に、千住金属工業製ＳｎＡｇＣｕ系クリームハンダ（エコソルダー（商標）Ｍ７０５−ＧＲＮ３６０−Ｌ６０Ａ）５を印刷塗布し、その上に、半導体パッケージ部品の高さＨ１（半導体パッケージ部品３のボディ部厚みとボール電極４を加算した値）が０．８５ｍｍのＢＧＡ型の半導体パッケージ部品（パナソニック製、バンプピッチ０．８ｍｍ、部品外形１３ｍｍ×１３ｍｍ）３を、そのボール電極４が当たるようにマウントする。
図１（ｃ）では、基板１における半導体パッケージ部品３がマウントされたエリアの周部に、第一塗布工程として、第一の接着剤６ａを図２に示すような形状で、半導体パッケージ部品３の外周部３１より外側に配置するように塗布する。さらに図１（ｄ）に示すように、第一の接着剤６ａの上部に、半導体パッケージ部品３の外周部３１にかかり、第一の接着剤６ａに接触するように、第二塗布工程として、第二の接着剤６ｂを図３に示すように塗布した。
なお、ここで半導体パッケージ部品３の高さＨ１が０．７ｍｍ以下の場合は、１回の塗布工程（従来の技術参照）で、半導体パッケージ部品３の外周部３１と基板１とを、ボール電極４などのバンプ接合部に接触することなく結合できるため、かならずしも本発明の方法を取る必要性は無いが、採用してもかまわない。
ここで、第一の接着剤６ａと第二の接着剤６ｂは一般的な熱硬化性樹脂が使用できる。その中でも最も適しているのは電子材料に多く用いられるエポキシ系樹脂である。
本実施の形態１に使用する第一の接着剤６ａ及び第二の接着剤６ｂは、塗布後の接着剤６ａと６ｂ同士の境界にくぼみＰを形成させる性質を有すれば足る（図１（ｆ）、図５参照）。すなわち、塗布後の形状保持性が良好であるために樹脂粘性が、Ｅ型粘度計測定における粘度で３０Ｐａ・ｓ以上３００Ｐａ・ｓ以下で、かつチキソ比（０．５ｒｐｍでの粘度／５ｒｐｍでの粘度）が３．０以上７．０以下である材料を使用する。
さらに第一の接着剤６ａはその上に接着剤を積み上げていくことを特徴としているため、第一塗布工程の第一の接着剤６ａの粘度η１及びチキソ比Ｔ１が、最終的に半導体パッケージ部品３と接着剤６ａを連結させる塗布に用いる、第二の接着剤６ｂの粘度η２及びチキソ比Ｔ２よりも大きくなるような材料を使用する。
ここで接着剤の粘度が３０Ｐａ・ｓ未満になるとペーストが形状保持力がなくなってダレを起こしたりにじみが発生し、塗布形状を維持することができず、また接着剤６ａと６ｂの境界のくぼみが形成できなくなるため好ましくない。
また逆に３００Ｐａ・ｓを超えると、塗布描画する際にノズルから安定して吐出することができなくなるため好ましくない。またチキソ比についても、３．０未満になるとペーストの形状保持力がなくなりダレを起こしたり、にじみが発生するため本発明の塗布形状を維持することができず、７．０を超えると塗布描画時にペーストの糸曳きが激しくなるため好ましくない。
今回の実施の形態１では、第一の接着剤６ａは、ＪＥＲ製ビスフェノールＦ型のエポキシモノマーに四国化成製イミダゾール系硬化剤を添加し、アエロジルで粘度調整し、粘度１９０Ｐａ・ｓ（東機産業製Ｅ型粘度計／５ｒｐｍ）、チキソ比６．１（０．５ｒｐｍ／５ｒｐｍで計算）の熱硬化性樹脂を使用した。また、第二の接着剤６ｂには同じＪＥＲ製ビスフェノールＦ型のエポキシモノマーに四国化成製イミダゾール系硬化剤を添加したものにアエロジルで粘度７０Ｐａ・ｓ（東機産業製Ｅ型粘度計／５ｒｐｍ）、チキソ比４．９（０．５ｒｐｍ／５ｒｐｍで計算）に粘度調整したものを用いた。
またこれらの接着剤６ａ及び６ｂはパナソニックファクトリーソリューションズ（株）製、ネジ式ディスペンサー塗布機ＨＤＦを使用してそれぞれ１回の塗布描画手段によって塗布した。
図１（ｅ）の工程では、接着剤６ａ、６ｂが塗布された基板１をリフローに通し加熱する。リフローするとクリームハンダ５とボール電極４の金属が溶融して混ざり合い、溶融状態の接合金属７となる。この時点では接着剤６ａ、６ｂは未硬化状態であるため、基板１の電極２と半導体パッケージ部品３の電極の間に挟まっている溶融した接合金属７である半田のセルフアライメント効果によって、半導体パッケージ部品３が適正な位置に移動する。
その後、図１（ｆ）に示すように、リフロー加熱が終了するまでに接着剤６ａ、６ｂの硬化が進み固化して、接着剤部６０ａ、６０ｂとなる。
その後、半田溶融温度以下に温度を下げて接合金属７を凝固させることによって、半導体パッケージ部品３の基板１への電気接続と、接着剤部６０ａ、６０ｂによる機械的な連結が完了し、一連の実装工程が終了する。
次に図４は、このようにして実装工程が完了した実装構造体の斜視図であって、Ｚは、基板１の実装面Ｗに対して直交方向の仮想面を示す。図５は、本実施の形態１における実装構造体の、図４のＺ面での模式断面図である。図５に示すように本実施の形態１の実装構造体は、接着剤部６０ａ、６０ｂが第一塗布と第二塗布の２段工程により、半導体パッケージ部品３と基板１を結合するような構造をとっている。
粘度が３０Ｐａ・ｓ以上３００Ｐａ・ｓ以下、チキソ比が３以上７以下の接着剤６ａ、６ｂを使用しているため、第一塗布と第二塗布すなわち、第一の接着剤６ａが硬化して形成された第一の接着剤部６０ａと、第二の接着剤６ｂが硬化して形成された第二の接着剤部６０ｂの密着部には、２つのくぼみＰ、Ｐが形成され、この２つのくぼみＰ、Ｐを繋いだ線を仮想線８とすると、仮想線８で分割される第一の接着剤部６０ａ及び第二の接着剤部６０ｂのそれぞれの断面積をＳ１およびＳ２とした場合、実装が完了した実装構造体の接合断面の第一の接着剤部６０ａ及び第二の接着剤部６０ｂの形状は、Ｓ１＝０．３１６ｍｍ2、Ｓ２＝０．４７９ｍｍ2、となりＳ１＜Ｓ２を満たす接着剤部の形状となった。
これによって図５に示すように、半導体パッケージ部品３の外周部３１から基板１にかけては、接着剤部６０ａ、６０ｂにより結合されており、さらに接着剤部６０ａ、６０ｂは、接合金属７から離間した状態で良好なはんだ付け品質を有しており、半導体パッケージ部品３と基板１を電気的にかつ機械的に安定して接合することができた。
さらに、図５に示すように、半導体パッケージ部品３の外周部３１から第一の接着剤部６０ａの外側までの距離Ｌ１が１．１２ｍｍであるため、半導体パッケージ部品３の外周部３１から１．５ｍｍの距離に隣接する１００５チップ抵抗型電子部品１０のはんだ接合部にも接着剤が濡れ広がらないため、電子部品１０のはんだ付け品質も良好であり、高密度実装パターンにも実用できた。
得られた基板を信頼性評価したところ、−４０／８５℃のヒートサイクル試験１０００ｃｙｃで導通が確認できた。さらに１１０×４０ｍｍボックスにセットした自由落下試験では１０００ｍｍの高さからの６面落下を行っても導通不良の発生がなく、接着剤の補強効果を確認できた。
この場合のボール電極４及び接合材料であるクリームハンダ５の半田の融点と凝固開始温度は２１７〜２１９℃と２１９℃、第一の接着剤６ａと第二の接着剤６ｂに使用した熱硬化性樹脂材料の硬化開始温度は両者とも１８５℃、硬化ピーク温度は２１０℃であった。また接着剤６ａ及び６ｂに使用した熱硬化性樹脂材料のチクソ性は、Ｅ型粘度計を使用して２５℃において、０．５ｒｐｍ，５ｒｐｍの粘度を測定した比から求めた。
このように、本実施の形態１では、半導体パッケージ部品３を基板１にマウントし、基板１から半導体パッケージ部品３の端部との間にわたって接着剤を塗布する際、第一塗布として接着剤６ａを半導体パッケージ部品３の外周部より外側に塗布し、その上部に第二塗布として接着剤６ｂを半導体パッケージ部品３の外周部と接着剤６ａを結合するように塗布し、その後リフローして接着剤６ａ及び６ｂが未硬化の状態でボール電極４およびクリームハンダ５を溶融混合させて接合金属７とし、接着剤６ａ及び６ｂを硬化させた後、接合金属７を凝固させ、基板の実装面Ｗに対して直交する方向の仮想面Ｚにおける接合部断面において第一塗布と第二塗布の境界に得られる２つのくぼみの頂点をつないだ線で引かれる仮想線８で区切られた第一塗布側の第１の接着剤部６０ａの断面積Ｓ１と、第二塗布側の第２の接着剤部６０ｂの断面積Ｓ２の関係が、Ｓ１≦Ｓ２を満たすように前記接着剤６ａ及び６ｂを配置した。
このように、２段に分けて塗布することによって、１回の塗布量に比べると、全体の塗布量は少なくて、パッケージ部品と基板を接合することができる。
（実施の形態２）
図６は、本発明の実施の形態２を示し、第一の接着剤６ａの塗布量を塗布巾が１．０ｍｍになるように所定の位置に塗布した後、その上に第二の接着剤６ｂを半導体パッケージ部品３の外周部３１にかかるように、第一の接着剤６ａと同量の塗布量で塗布した以外は、実施の形態１と同様の方法で半導体パッケージ実装構造体を得た。このようにして得られた半導体パッケージ実装構造体の接合断面を図６に示している。
実装が完了した実装構造体の接合断面の、第一の接着剤部６０ａ及び第二の接着剤部６０ｂの形状は、図６に示すように仮想線８で分割される第一の接着剤部６０ａ及び第二の接着剤部６０ｂのそれぞれの断面積Ｓ１およびＳ２は、Ｓ１＝０．３６７ｍｍ2、Ｓ２＝０．３７２ｍｍ2となり、ほぼＳ１＝Ｓ２を満たす接着剤部の形状となった。
このようにして得られた半導体パッケージ実装構造体は、半導体パッケージ部品３の外周部３１から基板１にかけて接着剤部６０ａ、６０ｂにより結合されており、また、接着剤部６０ａ、６０ｂは接合金属７から離間した状態で良好なはんだ付け品質を有していた。
また半導体パッケージ部品３の外周部３１から第一の接着剤部６０ａの外側の辺までの距離Ｌ１が１．３０ｍｍであるため、半導体パッケージ部品３の外周部３１から１．５ｍｍの距離に隣接する１００５チップ抵抗型電子部品１０のはんだ接合部にも接着剤が濡れ広がっていないため、電子部品１０のはんだ付け品質も良好であった。
得られた基板を信頼性評価したところ、−４０／８５℃のヒートサイクル試験１０００ｃｙｃで導通が確認でき、接続抵抗値の上昇はなかった。さらに１１０×４０ｍｍボックスにセットした自由落下試験では１０００ｍｍの高さからの６面落下を行っても導通不良の発生がなく、接着剤の補強効果を実現できた。
（比較例）
図７は比較例を説明するための図である。上述した実施の形態１と同様の接着剤を用いて、接着剤６ａの塗布量を塗布巾が１．４ｍｍになるように塗布した後、その上に接着剤６ｂを半導体パッケージ部品３の外周部３１にかかるように少量塗布した以外は、実施の形態１と同様の方法で半導体パッケージ実装構造体を得た。このようにして得られた半導体パッケージ実装構造体の接合断面を図７に示している。ここで図７はＳ１＞Ｓ２の場合の、実装完了状態の接合断面図を示す。
図７に示すように、実装構造体の接合断面の接着剤部６０ａ、６０ｂのそれぞれの断面積Ｓ１及びＳ２は、Ｓ１＝０．４９１ｍｍ2、Ｓ２＝０．１３２ｍｍ2となり、Ｓ１＞Ｓ２となる接着剤部の形状となった。
Ｓ１＞Ｓ２を満たす塗布形状で、半導体パッケージ部品３と基板１をつなげるためには、接着剤６ａの塗布量を多くする必要があり、このような形状で塗布した場合、１回で塗布した形状と同等の形状になる。
すなわち下の方の接着剤６ａの塗布量が多いために、接着剤６ａが接合金属７に接触した状態で半田が溶融し、接合部の形状が変形した状態で接合されてしまう。さらに半導体パッケージ部品３の外周部３１からの距離Ｌ１も１．５９ｍｍあり、１．５ｍｍ離れた位置に隣接する電子部品１０の接合部にも接着剤６ａが接触したため、はんだがずれた状態で実装されていた。
また、このような方法で実装された基板を信頼性試験したところ、半導体パッケージ部品のはんだ接合部が変形しているため−４０／８５℃のヒートサイクル試験５００ｃｙｃで初期接続抵抗値の１１５％の接続抵抗値を示した。
（実施の形態３）
第一の接着剤６ａに、溶解度パラメータＰ１が１０．９のエポキシ系接着剤（粘度７１Ｐａ・ｓ、チクソ比６．５）を、第二の接着剤６ｂに、溶解度パラメータＰ２が９．５のアクリル系接着剤（粘度５９Ｐａ・ｓ、チクソ比５．０）を、すなわち溶解度パラメーターの差が１．４である接着剤の組み合わせを使用した。その他の製造工程は、上述した実施の形態１と同じ方法で行い半導体パッケージ部品実装構造体を作成した。
このとき第一の接着剤６ａの塗布巾は０．９０ｍｍで、第二の接着剤６ｂを塗布した後の半導体パッケージ部品３の外周部３１から第一の接着剤６ａの外側までの距離Ｌ１が０．９５ｍｍとなった。
得られた実装構造体の断面より接合性を確認したところ、図５に示すような実装断面形状を示した。実装が完了した実装構造体の接合断面の接着剤部６０ａ、６０ｂの断面積Ｓ１及びＳ２は、Ｓ１＝０．３３２ｍｍ2、Ｓ２＝０．４０３ｍｍ2となり、Ｓ１＜Ｓ２を満たす接着剤の形状となり、半導体パッケージ部品３の接合金属７への接触がなく、バンプ接合部は良好な半田付品質を有していた。
また半導体パッケージ部品３の外周部から接着剤の外側までの距離Ｌ１＝０．９５ｍｍであり、隣接する電子部品１０のはんだ接合部にも影響を与えなかった。
また接着剤６ａ、６ｂの溶解度パラメータＰ１及びＰ２の差が１．４であるために、第一塗布と第二塗布の密着性が良好で、得られた実装構造体を信頼性試験−４０／８５℃のヒートサイクル試験でも１０００ｃｙｃで導通確認でき、さらに自由落下試験では１０００ｍｍの高さからの６面落下でも導通不良の発生がなく、接着剤６ａ、６ｂにより基板１と半導体パッケージ部品３を強固に補強するという効果を実現できた。
ここで溶解度パラメータの差（ＳＰ値）が１．４を超えると接着剤６ａと６ｂの親和性が悪くなり、少しの衝撃あるいは温度変化による熱膨張収縮により仮想線８で示される界面で剥がれてしまうため、半導体パッケージ部品３を補強するという本来の目的が損なわれてしまうため好ましくない。すなわち溶解度パラメータの差ができるだけ０に近い材料、さらに好ましくは同一の材料組成系を使用し、粘性のみをフィラーの添加などで変化させることが最も適している。
次に、本発明に関連する例を説明する。図８に示すように、半導体パッケージ部品３の高さＨ１が相当に大きい場合は接着剤の塗布を３段以上の多段に塗布することも望ましい。本関連例では高さが１．２ｍｍの場合である。
まず、半導体パッケージ部品３をマウントした後に、その周囲にまず粘度η３として１９０Ｐａ・ｓ、チキソ比Ｔ３として６．１のエポキシ系接着剤を使用して第一の接着剤６ａ１の塗布を行った。このとき第一の接着剤６ａ１塗布巾は０．９０ｍｍであった。
さらにその第一の接着剤６ａ１の上部に、その第一の接着剤６ａ１と同じエポキシ系接着剤を使用して、多段接着剤６ａ２を２段になるように塗布した。このときの多段接着剤６ａ２の塗布巾は０．７５ｍｍであった。
その後、さらに半導体パッケージ部品３の外周部３１と多段接着剤６ａ２をつなぐ形で、粘度η４として７０Ｐａ・ｓ、チキソ比Ｔ４として４．９のエポキシ系接着剤を使用して、第二の接着剤６ｂを塗布した。これにより合計３回の接着剤の塗布を行った。
その他の製造工程は実施の形態１と同じ方法で行い半導体パッケージ部品の実装構造体を作成し、得られた実装構造体の断面は図８に示すように多段の構造をとっていた。ここに、６０ａ１は、第一の接着剤６ａ１が硬化した後の第一の接着剤部を示し、６０ａ２は、多段接着剤６ａ２が硬化した後の多段接着剤部を示し、６０ｂは、第二の接着剤６ｂが硬化した後の第二の接着剤部を示す。
本関連例は、２回目に第一の接着剤６ａと同じ材料を塗布し、３回目に第二の接着剤６ｂを塗布した状態で、半導体パッケージ部品３と基板１を密着させた接合断面構造であり、実装が完了した実装構造体の接合断面の１段目の第一塗布の接着剤部６０ａ１の断面積Ｓ１と、第二塗布の多段接着剤部６０ａ２の断面積Ｓ２および第三塗布の第二の接着剤部６０ｂの断面積Ｓ３を加算した断面積（Ｓ２＋Ｓ３）との関係は、Ｓ１＝０．３４２ｍｍ2、Ｓ２＋Ｓ３＝０．６４５ｍｍ2となり、Ｓ１＜（Ｓ２＋Ｓ３）を満たす接着剤の形状となった。
これにより半導体パッケージ部品３の接合金属７への第一の接着剤６ａ１の接触がなくバンプ接合部は良好な半田付品質を有しており、さらに半導体パッケージ部品３の外周部３１から第一の接着剤６ａ１の外側までの距離Ｌ１＝０．９５ｍｍであるため、隣接する電子部品１０のはんだ接合部にも影響を与えなかった。
さらに接着剤６０ａ１、６０ａ２、６０ｂにより、基板１と半導体パッケージ部品３を強固に補強することができているため、信頼性試験−４０／８５℃の１０００ｃｙｃのヒートサイクル試験でも接続抵抗値がほとんど変化しなかった。また自由落下試験では１０００ｍｍの高さからの６面落下でも導通不良の発生がなく、接着剤の補強効果を実現できた。
なお、半導体パッケージ部品３の厚みがさらに大きく、上述した接着剤の３回の塗布では半導体パッケージ部品３と基板１を機械的に接合できない場合は、さらに回数を増やしてもよい。図９はｎ回塗布の場合を示している。
すなわち、図９に示すように、第一塗布として接着剤６ａ１（粘度η３、チキソ比Ｔ３）を塗布した後、その上に多段接着剤６ａ２（粘度η３、チキソ比Ｔ３）を第一塗布と同じ塗布巾で塗布し積み重ねる。この操作を必要に応じて繰り返して接着剤の塗布高さを得た状態で、最終のｎ回目の塗布で、半導体パッケージ部品３の外周部３１と、積み重ねて塗布してきた最上段の多段接着剤６aｎ−１とを連結させるように、第二の接着剤６ｂ（粘度η４、チキソ比Ｔ４）の塗布を行う。
このとき、１回目に塗布した第一の接着剤６ａ１の硬化後の第一の接着剤部６０ａ１の断面積をＳ１とし、２回目からｎ−１回目まで塗布した多段接着剤６ａｎ−１の硬化後の各多段接着剤部６０ａｎ−１の断面積をそれぞれＳ２、Ｓ３、・・・Ｓｎ-1とし、ｎ回目に塗布した第二の接着剤６ｂの硬化後の第二の接着剤部６０ｂの断面積をＳｎとすると、それら断面積間において、Ｓ１≦（Ｓ２＋Ｓ３＋・・・＋Ｓｎ-1＋Ｓｎ）を満たすように、各接着剤の塗布量を調整する。
次に、実施の形態１〜３と比較例と関連例の条件及び結果を表１に示す。
なお、表１中、関連例は、３段の場合であり、Ｓ２は、（Ｓ２＋Ｓ３）を意味する。なおまた、ｎ段の場合は、Ｓ２は（Ｓ２＋・・・＋Ｓｎ-1＋Ｓｎ）を意味する。
ここで、表１中の評価は半導体パッケージ部品３及び隣接する電子部品１０のはんだ付け品質にかかわる実装性とヒートサイクル及び落下試験に対する信頼性より評価したものであり、○は両者共に満足する、×はどちらかあるいはどちらとも満足しないものを表す。
なお、本発明において、η１＝η２かつＴ１＝Ｔ２かつＰ１＝Ｐ２の材料の場合は、同一材料で２段塗布することを意味する。
実際の使用方法では同一材料（同一の高分子組成）で多段塗布するのが、生産上効率的である。その上で、粘度などの材料特性を変えることで、ダレにくく、塗布量を抑え、高密度実装に使用できる。
本発明はモバイル機器のように落下衝撃を受ける可能性がある各種の電子機器や、車載あるいは航空機などの振動衝撃を受ける可能性がある電子基板などの部品実装・組み立てなどで、半導体パッケージ部品の高さが高い部品を加熱工程を削減して接着剤で補強し、耐落下性・耐振動性にすぐれた実装基板を作成する実装工法に有効である。
１ 基板
２ 電極
３ 半導体パッケージ部品
４ ボール電極
５ 接合材料（クリームハンダ）
６ａ 第一の接着剤
６ａ１ 第一の接着剤
６ａ２ 二段目の多段接着剤
６ａｎ−１ 第ｎ−１段目の多段接着剤
６ａｎ 第ｎ段目の多段接着剤
６ｂ 第二の接着剤
７ 接合金属
８ 仮想線
９ 部品接着剤
１０ 電子部品
Ｈ１ 半導体パッケージ部品高さ
Ｓ１ 接着剤部６０ａの断面積
Ｓ２ 接着剤部６０ｂの断面積
Ｌ１ 半導体パッケージ部品の外周部から第一の接着剤の外側までの距離

Claims (6)

  1. 基板の電極上に塗布されたハンダの上に前記半導体パッケージ部品の電極をマウントするマウント工程と、
    粘度η１、チキソ比Ｔ１の第一の接着剤を、前記マウントされた前記半導体パッケージ部品よりも外側の、前記基板上の位置に塗布する第一塗布工程と、
    前記半導体パッケージ部品の外周部に接触し、前記第一の接着剤の上に、粘度η２、チキソ比Ｔ２の第二の接着剤を塗布する第二塗布工程と、
    その後、リフロープロセスを通じて、前記第一の接着剤を硬化した第一接着剤部と前記第二の接着剤を硬化した第二の接着剤部とを形成するリフロー硬化工程と、を備え、
    前記第一の接着剤と前記第二の接着剤は、３０≦η２≦η１≦３００（Ｐａ・ｓ）、３≦Ｔ２≦Ｔ１≦７を満たし、
    前記第一の接着剤部と前記第二の接着剤部の、前記基板の実装面に対して垂直方向のそれぞれの断面積は、前記第一の接着剤部の断面積Ｓ１と、前記第二の接着剤部の断面積Ｓ２の関係がＳ１≦Ｓ２を満たす、半導体パッケージ部品の実装構造体の製造方法。
  2. 前記第一の接着剤の樹脂成分と、前記第二の接着剤の樹脂成分は、同一の高分子組成である、請求項１記載の半導体パッケージ部品の実装構造体の製造方法。
  3. 前記第一の接着剤の溶解度パラメータＰ１と、前記第二の接着剤の溶解度パラメータＰ２の差が１．４以下である、請求項１記載の半導体パッケージ部品の実装構造体の製造方法。
  4. 基板電極を有する基板と、
    前記基板の上にマウントされ、前記基板電極に当接する部品電極を有する、半導体パッケージ部品と、
    前記マウントされた前記半導体パッケージ部品よりも外側の、前記基板上の位置に形成された、第一の接着剤が硬化して形成された第一の接着剤部と、
    前記第一の接着剤部の上であって、前記半導体パッケージ部品の外周部にかかる位置に、第二の接着剤が硬化して形成された第二の接着剤部と、を備え、
    前記第一の接着剤の粘度η１、チキソ比Ｔ１と前記第二の接着剤の粘度η２、チキソ比Ｔ２は、３０≦η２≦η１≦３００（Ｐａ・ｓ）、３≦Ｔ２≦Ｔ１≦７であり、
    前記第一の接着剤部と前記第二の接着剤部の、前記基板の実装面に対して垂直方向のそれぞれの断面積は、前記第一の接着剤部の断面積Ｓ１と、前記第二の接着剤部の断面積Ｓ２の関係がＳ１≦Ｓ２を満たす、半導体パッケージ部品の実装構造体。
  5. 前記第一の接着剤の樹脂成分と、前記第二の接着剤の樹脂成分は、同一の高分子組成である、請求項４記載の半導体パッケージ部品の実装構造体。
  6. 前記第一の接着剤の溶解度パラメータＰ１と、前記第二の接着剤の溶解度パラメータＰ２の差が１．４以下である、請求項４記載の半導体パッケージ部品の実装構造体。


JP2011114459A 2011-05-23 2011-05-23 半導体パッケージ部品の実装構造体および製造方法 Active JP5658088B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011114459A JP5658088B2 (ja) 2011-05-23 2011-05-23 半導体パッケージ部品の実装構造体および製造方法
US13/477,524 US8664773B2 (en) 2011-05-23 2012-05-22 Mounting structure of semiconductor package component and manufacturing method therefor
CN201210163811.4A CN102800634B (zh) 2011-05-23 2012-05-23 半导体封装器件的安装结构体及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114459A JP5658088B2 (ja) 2011-05-23 2011-05-23 半導体パッケージ部品の実装構造体および製造方法

Publications (2)

Publication Number Publication Date
JP2012244034A true JP2012244034A (ja) 2012-12-10
JP5658088B2 JP5658088B2 (ja) 2015-01-21

Family

ID=47199702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114459A Active JP5658088B2 (ja) 2011-05-23 2011-05-23 半導体パッケージ部品の実装構造体および製造方法

Country Status (3)

Country Link
US (1) US8664773B2 (ja)
JP (1) JP5658088B2 (ja)
CN (1) CN102800634B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2834037A4 (en) * 2012-03-20 2016-03-16 Alpha Metals LOTFORFORM AND SOLDER ALLOY ASSEMBLY METHOD
CN103697618B (zh) * 2013-12-16 2016-04-27 广东富信科技股份有限公司 半导体制冷器及半导体制冷装置
US10823355B2 (en) * 2016-01-27 2020-11-03 Lite-On Electronics (Guangzhou) Limited Light-emitting module for vehicle lamp
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US11310950B2 (en) * 2019-10-22 2022-04-19 International Business Machines Corporation Liquid metal infiltration rework of electronic assembly
US11278977B2 (en) * 2019-10-22 2022-03-22 International Business Machines Corporation Liquid metal infiltration rework of electronic assembly
JP7523983B2 (ja) * 2020-07-22 2024-07-29 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204292A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 半導体装置
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JP2004134592A (ja) * 2002-10-10 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2008153583A (ja) * 2006-12-20 2008-07-03 Toshiba Corp プリント回路板および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ID19377A (id) * 1995-06-12 1998-07-09 Matsushita Electric Ind Co Ltd Paket unit semikonduktor, metode pemaketan unit semikonduktor, dan bahan pengkapsul untuk penggunaan dalam pemaketan unit semikonduktor (pecahan dari p-961658)
US6834937B2 (en) * 2002-08-13 2004-12-28 Lexmark International, Inc. Printhead corrosion protection
KR100472286B1 (ko) * 2002-09-13 2005-03-10 삼성전자주식회사 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
JP5464897B2 (ja) 2009-04-24 2014-04-09 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体
US20110108997A1 (en) * 2009-04-24 2011-05-12 Panasonic Corporation Mounting method and mounting structure for semiconductor package component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204292A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 半導体装置
JPH08153830A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置およびその製造方法
JP2004134592A (ja) * 2002-10-10 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2008153583A (ja) * 2006-12-20 2008-07-03 Toshiba Corp プリント回路板および電子機器

Also Published As

Publication number Publication date
JP5658088B2 (ja) 2015-01-21
CN102800634A (zh) 2012-11-28
CN102800634B (zh) 2016-06-29
US20120299202A1 (en) 2012-11-29
US8664773B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
JP5658088B2 (ja) 半導体パッケージ部品の実装構造体および製造方法
JP5425589B2 (ja) 電子デバイスの製造方法
JP6365841B2 (ja) 実装構造体とその製造方法
EP2423955B1 (en) Method for mounting semiconductor package component, and structure having semiconductor package component mounted therein
JP5417572B2 (ja) チップ抵抗器とその製造方法
WO2016017076A1 (ja) 半導体実装品とその製造方法
JP2008288489A (ja) チップ内蔵基板の製造方法
WO2001024968A1 (fr) Flux de soudure, pate de soudure et procede de soudage
WO2019054509A1 (ja) 半導体素子の実装構造及び半導体素子と基板との組み合わせ
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
TWI758335B (zh) 導電材料、連接構造體及連接構造體之製造方法
JP4814196B2 (ja) 回路基板
JP5385822B2 (ja) 半導体部品の実装方法
WO2002050892A1 (fr) Resine de scellement utile pour installer une bascule
JP2014072308A (ja) 半導体装置の製造方法、半導体装置
JP5621019B2 (ja) 半導体部品の実装構造
JP5029587B2 (ja) 電子部品実装構造および電子部品実装方法
JP5579996B2 (ja) はんだ接合方法
JP5464897B2 (ja) 半導体パッケージ部品の実装方法と実装構造体
JP4979542B2 (ja) 実装構造体およびその製造方法
JP2010267792A (ja) 半導体装置およびその製造方法
JP5707569B2 (ja) 半導体パッケージ部品の実装方法と実装構造体
JP5387616B2 (ja) 半導体装置、および半導体装置の製造方法
WO2024009498A1 (ja) 半導体装置の製造方法、基板及び半導体素子
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141127

R150 Certificate of patent or registration of utility model

Ref document number: 5658088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150