JP2012234920A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012234920A
JP2012234920A JP2011101474A JP2011101474A JP2012234920A JP 2012234920 A JP2012234920 A JP 2012234920A JP 2011101474 A JP2011101474 A JP 2011101474A JP 2011101474 A JP2011101474 A JP 2011101474A JP 2012234920 A JP2012234920 A JP 2012234920A
Authority
JP
Japan
Prior art keywords
main surface
holes
semiconductor
block
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011101474A
Other languages
English (en)
Inventor
Tsutomu Miyahara
務 宮原
Masahiro Ogushi
昌弘 小串
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011101474A priority Critical patent/JP2012234920A/ja
Priority to US13/358,854 priority patent/US8807068B2/en
Publication of JP2012234920A publication Critical patent/JP2012234920A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Abstract

【課題】高い粘度の部材を、短いタクトタイムで均一に塗布できる半導体製造装置および半導体装置の製造方法を提供する。
【解決手段】半導体製造装置１００は、第１主面から第２主面に貫通した複数の第１貫通孔を有する第１ブロック３と、前記第１主面側から前記複数の第１貫通孔のそれぞれに挿入され、前記第２主面から一方の端を突出させたスタンプピン５であって、前記挿入方向において前進および後退が可能な複数のスタンプピン５と、前記第１貫通孔よりも内径の大きな複数の第２貫通孔を有し、前記第１主面に対して平行な平面視において、前記第２貫通孔が前記第１貫通孔に重なるように配置された第２ブロック７と、前記複数の第２貫通孔のそれぞれの内部に配置され、スタンプピン５を前記挿入方向に付勢する複数のバネと、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体製造装置および半導体装置の製造方法に関する。
半導体装置のパッケージに内蔵される半導体チップのマウントには、ペースト状の接着部材が広く用いられている。例えば、リードフレームに半導体チップをマウントする際には、フレームの表面に一定量の銀ペーストやシリコンペーストを塗布し、その上に半導体チップを載置する。そして、半導体装置の生産性および品質を向上させるために、フレーム上に塗布される接着部材の量を均一に制御し、且つ、タクトタイム（Takt Time）を短縮することが望まれる。
このため、ペーストの塗布方法として、例えば、スタンプ方式が用いられる。スタンプ方式は、スタンプピンと呼ばれる針の先端にペーストを付着させ、そのペーストをフレームの表面に移載する。このため、ペースト量の制御が簡便でタクトタイムも短いという利点を有する。
しかしながら、スタンプ方式で高粘度のペーストを移載する場合、所謂糸引きによる不具合を抑えるために移載スピードを遅くしなければならない。このため、タクトタイムが伸びる問題がある。そこで、高粘度の部材を、短いタクトタイムで均一に塗布できる半導体製造装置、および、半導体装置の製造方法が必要とされている。
特開平１１−６７７９６号公報
本発明の実施形態は、高粘度の部材を、短いタクトタイムで均一に塗布できる半導体製造装置、および、半導体装置の製造方法を提供する。
実施形態に係る半導体製造装置は、第１主面と、前記第１主面とは反対側の第２主面と、を有し、前記第１主面から前記第２主面に貫通した複数の第１貫通孔を有する第１ブロックと、前記第１主面側から前記複数の第１貫通孔のそれぞれに挿入され、前記第２主面から一方の端を突出させたスタンプピンであって、前記挿入方向において前進および後退が可能な複数のスタンプピンと、前記第１主面上に重ねて付設された第２ブロックであって、前記第１貫通孔よりも内径の大きな複数の第２貫通孔を有し、前記第１主面に対して平行な平面視において、前記第２貫通孔が前記第１貫通孔に重なるように配置された第２ブロックと、前記複数の第２貫通孔のそれぞれの内部に配置され、前記スタンプピンを前記挿入方向に付勢する複数のバネと、を備える。
第１の実施形態に係る半導体製造装置の一部を模式的に示す斜視図である。 第１の実施形態に係る半導体製造装置を模式的に示す部分断面図である。 第１の実施形態に係る半導体装置の製造過程を示す模式図である。 図３に続く半導体装置の製造過程を示す模式図である。 第１の実施形態に係る接着部材の移載後の状態を示す平面図である。 第２の実施形態に係る半導体製造装置の一部を模式的に示す分解組立図である。 第２の実施形態に係る接着部材の移載方法を示す平面図である。 比較例に係る半導体製造装置の一部を模式的に示す斜視図である。 比較例に係る半導体製造装置の一部を模式的に示す部分断面図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
〔第１の実施形態〕
図１は、第１の実施形態に係る半導体製造装置１００の一部を模式的に示す斜視図である。半導体製造装置１００は、例えば、スタンプ方式のペースト塗布装置であり、図１（ａ）は、そのノズル部分を模式的に示す斜視図である。図１（ｂ）は、ノズル１０の構造を模式的に示す透視図である。
ノズル１０は、図示しない筐体に支持され上下および水平方向に動くホルダ２の先端に取り付けられる。図１（ａ）に示すように、ノズル１０の下面には、スタンプピン５の先端が突出しており、例えば、銀ペーストやシリコンペーストなどの接着部材を付着させ、プレート状の被処理体に移載する。
図１（ｂ）に示すように、ノズル１０は、第１ブロック３と第２ブロック７とを備え、それぞれに設けられた貫通孔の内部にスタンプピン５が配置される。同図に示すように、本実施形態では、１０本のスタンプピン５が直線状に配置されるが、これに、限定される訳ではなく、スタンプピン５は任意の数に設けることができる。
次に、図２を参照してノズル１０の詳細な構成を説明する。図２は、ノズル１０の断面を模式的に示す部分断面図である。同図に示すように、ノズル１０は、第１ブロック３と、第２ブロック７と、が重ねられた構成を有し、その内部にスタンプピン５を含む。
第１ブロック３は、第１主面３ａと、第１主面３ａとは反対側の第２主面３ｂと、を有し、第１主面３ａから第２主面３ｂに貫通した複数の第１貫通孔３ｃを有する。第１貫通孔３ｃのそれぞれには、第１主面３ａの側からスタンプピン５が挿入される。
本実施形態では、例えば、１０個の第１貫通孔３ｃが、第１主面３ａの面内において直線状に配置されるが、これに限られる訳ではなく、スタンプピン５の数に合わせて任意に設けられる。また、その配置も直線状に限らず、マトリックス状、千鳥状に配置することができる。隣り合うスタンプピン５の間隔Ｗ１は、例えば、プレート上にマウントされる半導体チップの配置間隔に合わせて設定される。
スタンプピン５は、第１貫通孔に挿入される主軸５ａと、主軸５ａよりも軸径が太い軸止部５ｂと、を有する。図２中に示すように、軸止部５ｂが第１主面３ａに接した状態で、主軸５ａの先端が第２主面３ｂから突出する。
第２ブロック７は、第１貫通孔３ｃよりも内径の大きな複数の第２の貫通孔７ａを有し、第１ブロック３の第１主面３ａの上に重ねて付設される。そして、第１主面３ａに対して平行な平面視において、第１貫通孔３ｃと第２貫通孔７ａとが重なるように配置される。
スタンプピン５の軸止部５ｂの軸径は、第２貫通孔７ａの内径よりも小さく設けられる。これにより、スタンプピン５は、第１ブロック３の第１主面３ａの側から第２主面３ｂの側への挿入方向において、自在に前進および後退が可能となる。
さらに、第２ブロックの第２貫通孔のそれぞれにはバネ９が配置される。バネ９は、第２ブロック７の上に重ねて付設された第３ブロック１３の下面と、スタンプピン５の軸止部５ｂの上面に接し、第３ブロック１３の下面を支点としてスタンプピン５を挿入方向に付勢する。
第１ブロック３と第２ブロック７、また、第２ブロック７と第３ブロック１３は、それぞれ図示しないネジにより相互に固定される。
次に、図３および図４を参照して、第１の実施形態に係る半導体装置の製造過程を説明する。図３（ａ）〜図４（ｂ）は、プレート２１の上に半導体チップ３１をマウントする過程を示す模式図である。
まず、図３（ａ）に示すように、ペースト状の接着部材２５が充填されたペースト皿２３に上にノズル１０を移動し、スタンプピン５の先端を接着部材２５に接触させる。接着部材２５は、例えば、シリコンペーストである。
続いて、図３（ｂ）に示すように、スタンプピン５の先端に接着部材２５ａが付着した状態で、ノズル１０をプレート２１の上に移動する。スタンプピン５の先端に付着した接着部材２５ａの量は、ペースト皿２３に充填された接着部材２５の厚さにより制御することができる。プレート２１は、例えば、複数のリードフレームがプレス加工された金属プレートである。
次に、図３（ｃ）に示すように、ノズル１０を下降させ、複数のスタンプピン５の先端に付着した接着部材２５ａをプレート２１の上に同時に移載する。例えば、スタンプピン５の間隔Ｗ１をリードフレームの配列ピッチに合わせることにより、接着部材２５ａをフレーム上の半導体チップのマウント位置に移載することができる。
続いて、図４（ａ）に示すように、次の接着部材をスタンプピンの先端に付着させるため、ノズル１０をペースト皿２３の上方に移動させる。同時に、撮像装置２７を用いて、例えば、移載された接着部材２５ａの形状を記録する。
図５は、接着部材２５ａの移載後の状態を模式的に例示する平面図である。同図に示すように、スタンプピン５の先端の付着した接着部材２５ａは、表面張力により真円状に移載される。したがって、プレート２１の上に移載された接着部材２５ａの直径ＤＰを管理することにより、接着部材２５ａの量を判定することができる。
例えば、図５中にＦで示す接着部材のように、直径ＤＰが小さいものは、接着部材の量が少ないものとし不良と判定する。すなわち、撮像装置２７を含む画像解析システムにより取得された画像を解析し、例えば、接着部材２５ａの量が適正となるＤＰの範囲を基準として、その範囲の外にあるものを接着部材が不足、もしくは、過剰として不良と判定する。
次に、接着部材２５ａの移載が完了したら、図４（ｂ）に示すように、プレート２１の上に半導体チップ３１をマウントする。例えば、画像解析システムに含まれる記憶装置に不良と判定した接着部材２５ａの位置を記憶させ、複数の接着部材２５ａのうちの良と判定された接着部材の上に半導体チップ３１をマウントする。
これにより、例えば、半導体チップ３１のボンディング強度の不足に起因する不良率を低減し、製造歩留りを向上させることができる。また、半導体チップ３１の損耗を抑制し製造コストを低減することができる。
上記の通り、本実施形態に係る半導体製造装置１００では、複数のスタンプピン５を備えるノズル１０を用いて、半導体チップのマウント位置に接着部材２５ａを移載する。これにより、タクトタイムを短縮し、高粘度の接着部材を安定して移載することが可能となり、半導体装置の製造歩留りを向上させることができる。
例えば、図８は、比較例に係る半導体製造装置２００のノズル部分を模式的に示す斜視図である。半導体製造装置２００は、２つのノズル５０を備え、それぞれのノズル５０は、スタンプピン５５を備えている。
ノズル５０は、図示しない筐体に支持され上下および水平方向に動くホルダ５１に取り付けられる。２つのノズル５０の先端に備えられたスタンプピン５５の間隔Ｗ２は、例えば、マイクロメータ５３により調整することが可能であり、間隔の異なるマウント位置に接着部材を移載することができる。
半導体製造装置２００では、２つのノズル５０により１度に２つのマウント位置に接着部材２５ａを移載することができる。例えば、１００のマウント位置を有するプレートに接着部材を移載する場合、ホルダ５１は、ペースト皿２３とプレート２１との間を５０往復する。製造ラインにおいて、１つのプレートへの移載を完了する時間が、例えば、２５秒に統制されているとすれば、半導体製造装置２００では、ホルダ５１がペースト皿２３とプレート２１との間を往復する時間は０．５秒であり、１つの接着部材２５ａを移載するタクトタイムは、０．２５秒／個となる。
一方、本実施形態に係る半導体製造装置１００では、ノズル１０に１０本のスタンプピン５が備えられているため、ホルダ２が、ペースト皿２３とプレート２１との間を往復回数する回数は１０回となり、往復時間は２．５秒に伸びる。一方、１つの接着部材２５ａを移載するタクトタイムは、半導体製造装置２００と同じ０．２５秒／個である。
半導体製造装置２００では、例えば、０．５秒の往復時間で糸引きが発生するような高粘度の接着部材を移載する場合、往復時間を長く伸ばし糸引きを抑制する。このため、タクトタイムが、０．２５秒／個よりも伸びることになる。これに対し、半導体製造装置１００では、往復時間が２．５秒と長いため、半導体製造装置２００よりも高い粘度の接着部材に対応可能である。また、スタンプピン５の本数を増やすことにより、さらに高い粘度の接着部材に対応することもできる。すなわち、本実施形態に係る半導体製造装置では、実質的なタクトタイムを短縮し、高粘度の接着部材を安定に移載することが可能となる。
また、半導体製造装置１００では、それぞれのスタンプピン５が個別にバネ９によりプレート２１の方向（ブロック３への挿入方向）に付勢される。このため、ブロック３の第２主面から突出するスタンプピン５の長さが均一となり、スタンプピン５の先端に付着する接着部材２５の量を均等にすることができる。また、プレート２１に接着部材２５ａを移載する際に、バネ９が収縮しプレート２１の表面にスタンプピン５の先端を均等に接触させることができる。これにより、プレート２１の表面に移載される接着部材２５ａの量を均一にすることができる。
例えば、複数のスタンプピンを櫛状に一体に形成することも考えられる。しかしながら、一体に形成したスタンプピンの先端を揃えることは困難であり、先端に付着する接着部材の量が区々となり、移載される接着部材の量にムラが生じる場合がある。すなわち、本実施形態に係る半導体製造装置１００は、プレート２１に移載される接着部材の量を均一にする点においても有利であり、製造歩留りを向上させることができる。
さらに、半導体製造装置１００は、ノズル１０が第１ブロック３と第２ブロック７とを含む構成とすることにより、製作が容易となり低コスト化できる利点を有する。
例えば、図９に示す比較例に係るノズル６０では、１つのブロック６１に第１貫通孔６１ｃと第２貫通孔６１ｄが設けられる。すなわち、ブロック６１の第１主面６１ａから第２主面６１ｂに貫通する第１貫通孔６１ｃを形成した後、第１主面６１ａからブロック６１の中央部まで第１貫通孔６１ｃよりも内径を広げた第２貫通孔６１ｄを形成する。
このような構造のノズルでは、スタンプピン５の先端位置を揃えるため、第１主面６１ａからブロック６１の中央部に至る第２貫通孔６１ｄの深さを精密に制御する。このため、貫通孔の内径が小さくなり、その間隔が狭くなると、加工が難しくなる。さらに、第１貫通孔６１ｃと第２貫通孔６１ｄとの間の位置ズレを勘案すれば、隣り合うスタンプピンの最小間隔を広げなければならない場合も生じる。
これに対し、半導体製造装置１００のノズル１０では、第１ブロック３および第２ブロック７に、それぞれ単純な第１貫通孔３ｃおよび第２貫通孔７ａを形成するのみであるため、加工が簡単でありその精度を高くすることができる。また、スタンプピン５の先端位置は、第１ブロック３の厚さと、第１主面の平坦性により決定される。したがって、半導体装置先端位置を揃えることが容易であり、加工コストを低減することができる。また、隣り合うスタンプピン５の間の加工可能な最小間隔は、第１ブロック３に加工される第１貫通孔３ｃのピッチ精度で決まり、比較例に係るノズル６０よりも狭くすることができる。
〔第２の実施形態〕
図６は、第２の実施形態に係る半導体製造装置のノズル２０を模式的に示す分解組立図である。ノズル２０では、第１ブロック３３に設けられる複数の第１貫通孔３３ｃが、第１主面３３ａの面内においてマトリックス状に配置される。そして、第２ブロック３７の第２貫通孔３７ａもマトリックス状に設けられ、第１主面３３ａに対して平行な平面視において、第１貫通孔３３ｃに重なるように配置される。
図６に示すように、第２ブロック３７は、第１ブロック３３の第１主面３３ａに重ねて付設され、例えば、図示しないネジにより固定される。そして、第２貫通孔３７ａを通して第１貫通孔３３ｃにスタンプピン５が挿入され、第２貫通孔３７ａの中にバネ９が挿入される。さらに、第２ブロック３７の上に第３ブロック３９が重ねられ、第１ブロックに挿入されたスタンプピン５が、バネ９の弾性により第１主面３３ａから第２主面３３ｂに向かう方向に付勢される。
図７は、第２の実施形態に係る接着部材の移載方法を示す平面図である。図７（ａ）は、プレート２１の表面における接着部材の移載位置を模式的に示している。図７（ｂ）は、図７（ａ）に示す領域Ｌにおける接着部材の配置を示し、図７（ｃ）は、領域Ｍにおける接着部材の配置を示している。
図７（ａ）中に示す破線は、接着部材の移載位置Ａ１、Ａ２、Ｂ１、Ｂ２であり、例えば、ノズル２０は、Ａ１→Ｂ１→Ａ２→Ｂ２の順でプレート２１の表面に押圧される。
図７（ｂ）は、接着部材ａ１およびａ２の配置を示している。接着部材ａ１およびａ２は、それぞれ第１の移載位置であるＡ１および第２の移載位置であるＡ２において、ノズル２０から移載される。同図中の四角の破線は、例えば、プレート２１に加工されたリードフレーム４１の外縁を示している。同図に示すように、本実施形態に示す例では、１つのリードフレーム４１の上に２つの接着部材ａ１およびａ２が移載される。
図７（ｂ）に示す接着部材ａ１のピッチＷＸおよびＷＹは、それぞれ、リードフレーム４１のＸ方向およびＹ方向の配置間隔に等しい。すなわち、図６中に示す第１貫通孔３３ｃ（スタンプピン５）の配置間隔ＷＸおよびＷＹは、リードフレーム４１の配置間隔に等しくなるように設けられる。
接着部材ａ２の移載位置Ａ２は、接着部材ａ１の移載位置Ａ１よりも、Ｘ方向にΔＷＸ、Ｙ方向にΔＷＹだけシフトされる。ΔＷＸおよびΔＷＹは、それぞれ、隣り合うスタンプピン５のＸ方向の最小間隔よりも狭い間隔であり、Ｙ方向の最小間隔よりも狭い間隔である。
また、図７（ｃ）に示す移載位置Ｂ１およびＢ２においても、接着部材ｂ２の移載位置Ｂ２は、接着部材ｂ１の移載位置Ｂ１よりも、Ｘ方向にΔＷＸ、Ｙ方向にΔＷＹだけシフトされる。これにより、１つのリードフレーム４１の上に２つの接着部材ｂ１およびｂ２が移載される。
また、上記の実施形態は、例えば、スタンプピン５の配置間隔ＷＸおよびＷＹが、第１ブロック３３および第２ブロック３７の加工精度により制約される最小寸法であるとしても、ノズル２０の押圧位置をシフトさせて移載することにより、ＷＸおよびＷＹよりも狭いピッチ、すなわち、スタンプピン５よりも狭い間隔で接着部材を配置できることを示している。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２、５１・・・ホルダ、 ３、３３・・・第１ブロック、 ３ａ、３３ａ・・・第１主面、 ３ｂ、３３ｂ・・・第２主面、 ３ｃ、３３ｃ・・・第１貫通孔、 ５、５５・・・スタンプピン、 ５ａ・・・主軸、 ５ｂ・・・軸止部、 ７、３７・・・第２ブロック、 ７ａ、３７ａ・・・第２貫通孔、 ９・・・バネ、 １０、２０、５０、６０・・・ノズル、 １３、３９・・・第３ブロック、 ２１・・・プレート、 ２３・・・ペースト皿、 ２５、２５ａ・・・接着部材、 ２７・・・撮像装置、 ３１・・・半導体チップ、 ４１・・・リードフレーム、 ５３・・・マイクロメータ、 ６１・・・ブロック、 ６１ａ・・・第１主面、 ６１ｂ・・・第２主面、 ６１ｃ・・・第１貫通孔、 ６１ｄ・・・第２貫通孔、 １００、２００・・・半導体製造装置

Claims (6)

  1. 第１主面と、前記第１主面とは反対側の第２主面と、を有し、前記第１主面から前記第２主面に貫通した複数の第１貫通孔を有する第１ブロックと、
    前記第１主面側から前記複数の第１貫通孔のそれぞれに挿入され、前記第２主面から一方の端を突出させたスタンプピンであって、前記挿入方向において前進および後退が可能な複数のスタンプピンと、
    前記第１主面上に重ねて付設された第２ブロックであって、前記第１貫通孔よりも内径の大きな複数の第２貫通孔を有し、前記第１主面に対して平行な平面視において、前記第２貫通孔が前記第１貫通孔に重なるように配置された第２ブロックと、
    前記複数の第２貫通孔のそれぞれの内部に配置され、前記スタンプピンを前記挿入方向に付勢する複数のバネと、
    を備えたことを特徴とする半導体製造装置。
  2. 前記第１貫通孔は、前記第１主面内において直線上に配置されたことを特徴とする請求項１記載の半導体製造装置。
  3. 前記第１貫通孔は、前記第１主面内においてマトリックス状に配置されたことを特徴とする請求項１記載の半導体製造装置。
  4. 複数の半導体チップをプレートの上にマウントする半導体装置の製造方法であって、
    複数のピンの先端に付着させたペースト状の部材を前記プレートの上に同時に移載する工程と、
    前記複数のピンから移載された複数の前記部材のそれぞれについて、予め設定された基準に基づいて良否を判定する工程と、
    複数の前記部材のうちの良と判定された部材の上に前記半導体チップをマウントする工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記部材の画像に基づいて前記良否を判定することを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記プレートの上に移載された複数の前記部材の第１の移載位置から前記複数のピンのうちの隣り合うピンの配置間隔よりも狭い間隔を持ってシフトさせた第２の移載位置に、前記複数のピンの先端に付着させた後続の部材を移載することを特徴とする請求項４または５に記載の半導体装置の製造方法。
JP2011101474A 2011-04-28 2011-04-28 半導体製造装置および半導体装置の製造方法 Pending JP2012234920A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011101474A JP2012234920A (ja) 2011-04-28 2011-04-28 半導体製造装置および半導体装置の製造方法
US13/358,854 US8807068B2 (en) 2011-04-28 2012-01-26 Equipment and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011101474A JP2012234920A (ja) 2011-04-28 2011-04-28 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012234920A true JP2012234920A (ja) 2012-11-29

Family

ID=47068192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011101474A Pending JP2012234920A (ja) 2011-04-28 2011-04-28 半導体製造装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8807068B2 (ja)
JP (1) JP2012234920A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014140791A (ja) * 2013-01-22 2014-08-07 Honda Motor Co Ltd 粘性材料の塗布装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118574A1 (de) * 2019-07-09 2021-01-14 Endress+Hauser SE+Co. KG Stift zum Übertragen von Lotpaste aus einem Reservoir auf eine Kontaktstelle einer Leiterplatte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122093A (ja) * 1990-09-13 1992-04-22 Fujitsu Ltd ペーストの転写方法と転写治具
JPH1032216A (ja) * 1996-07-12 1998-02-03 Sony Corp 接着剤転写塗布装置及びこの接着剤転写塗布装置を用いた電子部品の製造方法
JP2001284374A (ja) * 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd ボンディングペーストの転写装置および転写方法
JP2008112960A (ja) * 2006-10-30 2008-05-15 Leeno Ind Inc フラックスドッティングツール
JP2010118468A (ja) * 2008-11-12 2010-05-27 Toshiba Corp 半導体装置の製造装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316397A (en) * 1992-07-31 1994-05-31 Telesis Marking Systems, Inc. Marking apparatus with multiple marking modes
JPH08266980A (ja) * 1995-04-03 1996-10-15 Shibuya Kogyo Co Ltd フラックス転写装置
JPH1167796A (ja) 1997-08-22 1999-03-09 Nec Yamagata Ltd 半導体装置製造用の塗布装置および塗布方法
KR100317648B1 (ko) * 1998-08-26 2002-02-19 윤종용 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
KR100681237B1 (ko) * 2002-09-27 2007-02-09 시마쯔 코퍼레이션 액체 분주를 위한 방법 및 장치
DE10257532A1 (de) * 2002-12-10 2004-06-24 Borries Markier-Systeme Gmbh Markiervorrichtung zum Codieren metallischer Werkstücke mit zweidimensionalen Matrix-Codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122093A (ja) * 1990-09-13 1992-04-22 Fujitsu Ltd ペーストの転写方法と転写治具
JPH1032216A (ja) * 1996-07-12 1998-02-03 Sony Corp 接着剤転写塗布装置及びこの接着剤転写塗布装置を用いた電子部品の製造方法
JP2001284374A (ja) * 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd ボンディングペーストの転写装置および転写方法
JP2008112960A (ja) * 2006-10-30 2008-05-15 Leeno Ind Inc フラックスドッティングツール
JP2010118468A (ja) * 2008-11-12 2010-05-27 Toshiba Corp 半導体装置の製造装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014140791A (ja) * 2013-01-22 2014-08-07 Honda Motor Co Ltd 粘性材料の塗布装置

Also Published As

Publication number Publication date
US20120276663A1 (en) 2012-11-01
US8807068B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
US10578646B2 (en) Testing head comprising vertical probes with internal openings
KR100688929B1 (ko) 외부전극 형성방법
KR20200110681A (ko) 캔틸레버 콘택 프로브 및 대응 프로브 헤드
KR20210030893A (ko) 전자 부품의 제조 장치
CN110088633A (zh) 包括具有可调节接触力的直探针的探针卡
JP2015025813A (ja) プローブ固定構造およびその光学測定装置
JP2012234920A (ja) 半導体製造装置および半導体装置の製造方法
KR100818109B1 (ko) 볼 그리드 어레이 패키지 제조용 볼 어태치 장치
US7597232B2 (en) Apparatus for applying conductive paste onto electronic component
US8397785B2 (en) Transfer apparatus for multiple adhesives
US20140354313A1 (en) Method for Temporary Electrical Contacting of a Component Arrangement and Apparatus Therefor
KR20210050563A (ko) 다이 부착 시스템 및 기판에 다이를 부착하는 방법
JP6551268B2 (ja) 半導体装置の検査方法
KR102415798B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4932203B2 (ja) ペースト塗布装置及びペースト塗布方法
US20170023617A1 (en) Shaping of contact structures for semiconductor test, and associated systems and methods
KR101380162B1 (ko) 필름타입 프로브카드
JP6587871B2 (ja) 部品実装装置および部品実装システム
JP4197334B2 (ja) 貼り合わせ装置及びその装置を用いたインクジェットヘッドの製造方法
US11756812B2 (en) Adhesive dispense unit
JP2020144039A (ja) Ｉｃトレイおよびテスト治具
KR101513471B1 (ko) 엠엘씨씨칩어레이 플레이트 절곡장치
JP5321285B2 (ja) フラックス転写ヘッドの製造方法
US9352567B2 (en) Liquid discharging head and method for producing the same
KR20100133758A (ko) 디스펜서 장치 및 이의 위치 보정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111