JP2012222287A - プラズマｃｖｄ成膜装置および基板搭載装置 - Google Patents

Abstract

【課題】プラズマＣＶＤによって基板上に薄膜を形成するプラズマＣＶＤ成膜処理において、基板搭載部への薄膜成分の吸着確率を低くし、基板上の薄膜成膜に対する影響を低減する。
【解決手段】基板搭載部の基板を搭載する上表面を平滑面とすることによって、基板搭載部への薄膜成分の吸着確率を低くし、基板上の薄膜成膜に対する影響を低減する。基板搭載部は基板を保持する保持部材を備え、保持部材の表面の内、基板と搭載する上表面は、基板を搭載した状態において少なくとも基板で覆われずに露出する部分を平滑面とする。保持部材の上表面を平滑面とすることによって、基板搭載部への薄膜成分の吸着確率を低くする。
【選択図】図３

Description

本発明は、プラズマＣＶＤによって半導体素子等の基板上に薄膜を形成するプラズマＣＶＤ成膜装置に関し、特に、基板保持に関する。

基板上に成膜を行って薄膜等を形成する成膜装置が知られている。このような成膜装置として、プラズマＣＶＤ装置があり、太陽電池用薄膜、感光ドラム、液晶ディスプレイ等に用いられるＴＦＴアレイ等の種々の半導体製造に使用されている。

半導体デバイスの製造工程では、高精度のプロセス制御が容易であるという利点から、成膜、エッチング、アッシング等の処理にプラズマ処理装置が用いられている。プラズマ処理装置として、平行平板型プラズマＣＶＤ装置が知られている（例えば、特許文献１）。

平行平板型プラズマＣＶＤ装置は、通常、平行平板電極を構成するカソード電極やアノード電極を放電電極として処理チャンバ内に配置し、いずれか一方の放電電極上に被処理体である基板を載置し、両放電電極間にプラズマを生成し、生成したプラズマによって基板に成膜、エッチング、アッシング等の処理を行う。

図８はプラズマＣＤＶ成膜装置の一例を説明するための概略図である。図８では制御装置は図示していない。

図８において、プラズマＣＤＶ成膜装置１１は、真空チャンバからなるプロセス室１２を備え、このプロセス室１２内には、平行平板電極１５を構成する高周波電極１３および対向電極１４を備える。プロセス室２には、反応ガスを供給するガス供給部１８と、プロセス室１２からガスを排気するガス排気部１９が設けられ、高周波電源１６からはマッチングボックス１７を介して、高周波電極１３ａに数十ｋＨｚ〜数十ＭＨｚの高周波電力が供給される。対向電極１４上に基板（図示していない）を配置し、平行平板電極１５間で発生させたプラズマ（表面波プラズマ）によって基板の表面に薄膜を成膜する。平行平板電極１５の高周波電極１３、対向電極１４は、カソード電極あるいはアノード電極を構成する。

ガス供給部１８は流量調節計（図示していない）を備え、プロセス室１２内に供給する反応ガスを調節する。ガス排気部１９はガス調圧弁（図示していない）を備え、プロセス室１２内を排気してプロセス室１２内の圧力を調圧する。

平行平板電極１５は、高周波電極１３と対向電極１４とを所定の距離を開けて平行に対向配置することで構成される。高周波電源１６から高周波電極１３に高周波電力を印加すると、平行平板電極１５間に放電が発生する。放電が生じている平行平板電極１５間に反応ガスを供給すると、供給された反応ガスは放電によってプラズマ状態となる。プラズマで生成された励起種は、対向電極１４上に配置した基板（図示していない）の表面上に薄膜を形成する。

例えば、窒化シリコン薄膜の形成には、反応ガスとして、モノシラン、アンモニア、窒素、水素、アルゴン、ヘリウム等のガスを使用する。

なお、マッチングボックス１７は、高周波電源１６と高周波電極１３との間のインピーダンスを整合して、高周波電極１３側から高周波電源１６側に向かう反射波を抑制して、高周波電極１３側への高周波電力の供給効率を高める。

また、対向電極１４は接地される。対向電極１４は、保持ステージ（図示していない）に保持される構成とする他、この保持ステージにヒータを設けて成膜対象である基板を加熱してもよい。

プラズマ成膜装置による基板処理では、基板を一枚ずつ処理する枚葉式と、複数の基板を同時に処理するバッチ式が知られている。太陽電池の基板サイズは、例えば、125〜156mmであって半導体素子の基板サイズと比較して小さく、また、基板一枚当たりのコストの低減が求められるため、単位時間当たりの処理基板枚数を多くすることが必要となっている。そのため、太陽電池用に成膜装置では多くバッチ式が用いられている。

バッチ式の成膜装置では、複数の基板を同時にプロセス室内に搬送するために、複数の基板を基板搭載部に載置する。複数の基板を基板搭載部上に搭載する方法として、カートタイプと呼ばれる方法が知られている。図９はカートタイプによる基板の搭載を説明するための図である。図９において、カートタイプでは、基板搭載部２０の水平な板部材上に複数の基板１００を配置する。

基板は基板搭載部に載置された状態でプロセス室内に搬送され、基板搭載部はカソード電極あるいはアノード電極として使用される。基板の薄膜を成膜する際、基板を載置する基板搭載部の表面にも薄膜が堆積される。一般に、基板搭載部は基板処理が終了した後に処理済みの基板を取り外し、次に未処理の基板を載置して基板処理を行う。そのため、基板搭載部は、基板処理毎に薄膜が繰り返し堆積されることになる。

基板搭載部に数μｍから数十μｍの膜厚で薄膜が堆積すると、この基板搭載部は基板上の薄膜の膜厚分布の劣化、パーティクルの発生、不安定な放電等を引き起こす要因となる。そこで、基板搭載部を溶液又はガスによって定期的に洗浄して堆積した薄膜を除去することによって、繰り返して使用する。

特開２０１０−１３２９５０号公報

基板搭載部は、洗浄することによって繰り返して使用することができるが、洗浄したままで使用すると、基板上に生成される薄膜の膜厚分布に不良が発生する場合がある。例えば、基板搭載部の表面の吸着確率が基板表面の吸着確率よりも高い場合には、基板の端部で薄膜の膜厚が薄くなり、基板の薄膜の膜厚分布に不良が発生する現象が起こる。また、基板上の成膜レートは、基板搭載部を洗浄した直後では低いが、基板搭載部を繰り返して使用する間に高くなる傾向を示す。

そのため、基板搭載部を洗浄した後、プレコーティングと呼ばれる前処理を行って成膜レートの変動を抑制している。この前処理は、基板を搭載しない状態で基板搭載部のみをプロセス室内に搬送し、基板搭載部の表面に一定量の薄膜を堆積させる処理である。

図１０は、基板搭載部の状態と基板上に成膜される薄膜の膜厚を説明するための図である。図１０（ａ）は、成膜処理を複数回繰り返した状態を示している。成膜処理を複数回繰り返した後には、基板搭載部２０の表面の内、載置された基板１００で覆われていない表面２０ａ上に薄膜１２０ａが堆積される。この薄膜１２０ａの膜厚が数μｍから数十μｍに堆積すると、基板上の薄膜の膜厚分布のバラツキ、パーティクルの発生、不安定な放電等の要因となる。

図１０（ｂ）は、基板搭載部２０を洗浄した直後の状態を示している。洗浄直後では、基板搭載部２０の表面２０ａは露出している。この露出表面の吸着確率は基板１００の吸着確率よりも高いため、基板１００の表面の内、基板搭載部２０の表面２０ａに近い端部付近の表面１１０ｂの成膜レートは、基板搭載部２０の表面２０ａから離れた内側の表面１１０ａの成膜レートよりも低くなり、表面１１０ｂに成膜される薄膜の膜厚は薄くなる。吸着確率は表面粗さに依存し、基板搭載部２０の表面２０ａの表面粗さが大きい場合には吸着確率が高まると考えられる。

図１０（ｃ）は、プレコーティングの前処理を行った後の状態を示している。プレコーティングによって、基板搭載部２０の表面２０ａには、前記した薄膜１２０ａの膜厚よりも薄い一定量の薄膜が堆積される。基板搭載部２０の表面２０ａに薄い薄膜を堆積させることによって、基板１００上に生成される薄膜１１０ｃの膜厚のバラツキを抑制する。

このプレコーティングの前処理は、プラズマＣＶＤ装置のプロセス室を一定時間占有するため、プラズマＣＶＤ装置の稼働率を低下させる要因となる。

そこで、本発明は上記課題を解決して、プラズマＣＶＤによって基板上に薄膜を形成するプラズマＣＶＤ成膜処理において、基板搭載部への薄膜成分の吸着確率を低くし、基板上の薄膜成膜に対する影響を低減することを目的とする。

基板上の薄膜成膜に対する影響を低減することによって、基板搭載部の表面に対するプレコーティングの前処理を行うことなく、基板上の薄膜の膜厚分布のばらつきを抑制し、成膜レートの変動を抑制することを目的とする。

基板搭載部の表面に対するプレコーティングの前処理を省くことによって、プラズマＣＶＤ成膜装置の稼働率の低下を抑制することを目的とする。

本発明は、基板搭載部の基板を搭載する上表面を平滑面とすることによって、基板搭載部への薄膜成分の吸着確率を低くし、基板上の薄膜成膜に対する影響を低減する。

本発明はプラズマＣＶＤ成膜装置の態様および、プラズマＣＶＤ成膜装置に使用する基板を載置して保持する基板搭載装置の態様を備える。

本発明のプラズマＣＶＤ成膜装置の態様は、プラズマＣＶＤにより基板上に薄膜を形成する成膜装置において、プラズマを生成し基板上に成膜処理を施すプロセス室と、プロセス室内において電極間に放電プラズマを生成する二つの放電電極と、二つの放電電極の内の一方の放電電極に高周波電力を印加する高周波電源と、基板を保持する基板搭載部と、プロセス室内にガスを供給するガス供給部とを備える。

本発明の基板搭載部は基板を保持する保持部材を備える。保持部材の表面の内、基板と搭載する上表面は、基板を搭載した状態において少なくとも基板で覆われずに露出する部分を平滑面とする。保持部材の上表面を平滑面とすることによって、基板搭載部への薄膜成分の吸着確率を低くする。

本発明の発明者は、基板搭載部の保持部材の薄膜成分の吸着確率は、保持部材の露出面の単位面積当たりの表面積に依存することを見出した。本発明は、この単位面積当たりの表面積を小さくするために、保持部材の上表面を平滑面とする構成とするものであり、この構成によって、薄膜成分の吸着確率を抑えて基板上の薄膜成分の吸着確率との差異を低減して、基板上の薄膜成膜に対する影響を低減するという目的を達成する。

本発明の基板搭載部の保持部材の平滑面の表面粗さは、基板の表面の表面粗さよりも小さく設定する。例えば、保持部材の平滑面の表面粗さは、算術平均粗さＲａが5,0μm以下とする。

本発明の基板搭載部の保持部材の平滑面は研磨面であり、保持部材として表面を研磨した表面研磨部材を用いることで形成することができる。保持部材は、例えば、カーボンの部材を用いることができる。

また、本発明の基板搭載部の保持部材は基板を垂直状態に保持する縦型の構成とする。基板を垂直状態に保持することによって、基板搭載部に堆積した薄膜が剥離してパーティクルが発生した場合であっても、パーティクルが基板上付着することを抑制することができ、パーティクルが基板に付着することによる基板の欠陥を低減することができる。

また、本発明の基板搭載部の保持部材はプラズマＣＶＤ成膜装置が備える二つの放電電極の内の何れか一方の放電電極を構成し、高周波電源側又は接地側に電気的に接続して、高周波電力を放電電極間に供給することができる。

本発明の基板搭載装置の態様は、プロセス室内の電極間で生成される放電プラズマによって基板に薄膜を形成するプラズマＣＶＤ成膜装置において基板を保持する基板搭載装置であり、基板を保持する保持部材を備える。本発明の基板搭載装置の保持部材の上表面は、基板を搭載した状態において少なくとも基板で覆われずに露出する部分を平滑面とする。

本発明によれば、プラズマＣＶＤによって基板上に薄膜を形成するプラズマＣＶＤ成膜処理において、基板搭載部への薄膜成分の吸着確率を低くし、基板上の薄膜成膜に対する影響を低減することができる。

本発明によれば、基板上の薄膜成膜に対する影響を低減することによって、基板搭載部の表面に対するプレコーティングの前処理を行うことなく、基板上の薄膜の膜厚分布のばらつきを抑制し、成膜レートの変動を抑制することができる。

本発明によれば、基板搭載部の表面に対するプレコーティングの前処理を省くことによって、プラズマＣＶＤ成膜装置の稼働率の低下を抑制することができる。

本発明の態様によれば、基板搭載部（基板搭載装置）によって基板を垂直に保持することによって、基板搭載部に発生したパーティクルが基板上に付着することを防ぎ、パーティクルの付着による基板の欠陥の発生を抑制することができる。

本発明の基板搭載装置の概略構成を説明するための図である。 縦型に配置する基板搭載装置を説明するための図である。 本発明のプラズマＣＶＤ成膜装置の第１の構成例を説明するための図である。 本発明のプラズマＣＶＤ成膜装置の第２の構成例を説明するための図である。 本発明のプラズマＣＶＤ成膜装置の第３の構成例を説明するための図である。 本発明のプラズマＣＶＤ成膜装置の第４の構成例を説明するための図である。 本発明のプラズマＣＶＤ成膜装置の第５の構成例を説明するための図である。 プラズマＣＤＶ成膜装置の一例を説明するための概略図である。 カートタイプによる基板の搭載を説明するための図である。 基板搭載部の状態と基板上に成膜される薄膜の膜厚を説明するための図である。

以下、本発明の実施の形態について図を参照しながら詳細に説明する。図１は本発明の基板搭載装置の概略構成を説明するための図であり、図２は縦型に配置する基板搭載装置を説明するための図である。

基板搭載装置は本発明のプラズマＣＶＤ成膜装置の基板搭載部に適用することができる。以下では、プラズマＣＶＤ成膜装置の基板搭載部によって基板搭載装置を説明する。

図１において、プラズマＣＶＤ成膜装置の基板搭載部４は、基板１００を搭載して保持する保持部材４ｂを備え、基板１００上に薄膜１１０を形成する。保持部材４ｂの上表面の内、基板１００を搭載した際に少なくとも搭載した基板１００によって覆われていない表面部分を平滑面４ａとする。保持部材４ｂは、例えば、カーボン等の部材とすることができる。平滑面４ａは、表面を研磨した保持部材４ｂを用いる他、保持部材４ｂの表面の内で、基板を搭載する上表面を研磨することで形成することができる。また、表面が平滑な部材によって保持部材４ｂを形成してもよく、この場合には研磨処理を行うことなく平滑面４ａとすることができる。

保持部材４ｂの上表面は、基板全面を研磨等によって平滑面とする構成に限らず、基板を搭載した際に少なくとも搭載した基板によって覆われていない表面部分が平滑であれば良い。

本発明の保持部材４ｂは、平滑面４ａの単位面積当たりの表面積が基板１００の単位面積当たりの表面積よりも小さくなるように形成する。単位面積当たりの表面積を小さくすることによって薄膜成分の吸着確率を小さくし、基板１００上の薄膜の膜厚分布のバラツキを低減する。

単位面積当たりの表面積の程度は表面粗さの程度によって表すことができる。本発明の保持部材４ｂの平滑面４ａの表面粗さの程度を、基板１００の表面の表面粗さの程度よりも滑らかとすることによって、保持部材４ｂの平滑面４ａの単位面積当たりの表面積を基板よりも小さくし、薄膜成分の吸着確率を基板よりも小さくする。

保持部材４ｂとして研磨したカーボンを使用した例では、算術平均粗さＲａで表した平滑面４ａの表面粗さＲａ＝３．０μｍの基板搭載部を用い、この基板搭載部をプレコーティング処理を行うことなく成膜処理を行った場合には、基板表面の膜厚分布は４．０％であり、成膜レートは６２ｎｍ／ｍｉｎであった。

一方、保持部材４ｂとして、表面を研磨していない算術平均粗さＲａが１０．０μｍのカーボンを使用した例では、同じ成膜装置でプレコーティング処理を行うことなく成膜処理を行った場合の基板表面の膜厚分布は１４．１％であり、成膜レートは５８ｎｍ／ｍｉｎであった。この表面を研磨していないカーボンを使用した例では、基板中央に比べて端部側の膜厚が薄くなり、膜厚分布が劣化している。

また、表面を研磨していないカーボンについて、プレコーティング処理によって膜厚２μｍの薄膜を形成した場合には、基板内の膜厚分布は１０．５％となり、プレコーティング処理を行わない場合の膜厚分布１４．１％から改善した。

表面を研磨したカーボンを使用した場合のプレコーティング処理の効果について検証した結果、プレコーティング処理を施さない場合の基板内の膜厚分布は４．０％であり、プレコーティング処理を施した場合の基板内の膜厚分布は３．７％であった。このことは、表面を研磨したカーボンを使用した場合には、基板内の膜厚分布はプレコーティングの有無に係わらずほぼ同等となることを示している。

以下の表１は、上記実施例の結果を示している。

図２は、基板を垂直に保持する基板搭載部の構成を説明するための図である。図２に示す構成は、基板を垂直に複数列並べるボートタイプと呼ばれる基板搭載部を示している。基板搭載部４の保持部材４ｂは縦方向に複数列配列され、複数の基板１００を垂直に保持する。

保持部材４ｂにおいて、上表面は基板１００を搭載した状態において少なくとも基板１０で覆われずに露出する部分を平滑面４ａとする。なお、図２では、基板１００を保持部材４ｂに垂直に保持する構成については示していないが、任意の構成からなるホルダー機構によって保持させることができる。

次に、図３〜図７を用いて本発明のプラズマＣＶＤ成膜装置の第１の構成例〜第５の構成例について説明する。

［第１の構成例］
はじめに、図３を用いて本発明のプラズマＣＶＤ成膜装置の第１の構成例について説明する。図３では制御装置は図示していない。

図３において、プラズマＣＤＶ成膜装置１は、真空チャンバからなるプロセス室２を備え、このプロセス室２内には、放電電極を構成する第１の電極３および第２電極５を備える。

図３に示す構成例では、第１の電極３は高周波電極を構成し、第２の電極５は、基板１００を垂直に保持する基板搭載部４とともに対向電極を構成する。基板搭載部４は、第２の電極５によって垂直に支持される。

プロセス室２には、反応ガスを供給するガス供給部８と、プロセス室２からガスを排気するガス排気部９が設けられ、高周波電源６からはマッチングボックス７を介して、第１の電極３の高周波電極に数十ｋＨｚ〜数十ＭＨｚの高周波電力が供給される。基板搭載部４上に基板（図示していない）を配置し、第１の電極３と対向電極を構成する基板搭載部４との放電電極間で発生させたプラズマ（表面波プラズマ）によって基板１００の表面に薄膜を成膜する。第１の電極３と、対向電極を構成する基板搭載部４および第２の電極５とは、カソード電極あるいはアノード電極を構成し、何れの電極をカソード電極又はアノード電極とすることもできる。

ガス供給部８は流量調節計（図示していない）を備え、プロセス室２内に供給する反応ガスを調節する。ガス排気部９はガス調圧弁（図示していない）を備え、プロセス室２内を排気してプロセス室２内の圧力を調圧する。

放電電極は、第１の電極３である高周波電極と、第２の電極５および基板搭載部４で構成される対向電極とを所定の距離を開けて対向配置することで構成される。高周波電源６から高周波電極に高周波電力を印加すると、放電電極間に放電が発生する。放電が生じている放電電極間に反応ガスを供給すると、供給された反応ガスは放電によってプラズマ状態となる。プラズマで生成された励起種は、基板搭載部４上に搭載した基板１００の表面上に薄膜を形成する。

例えば、窒化シリコン薄膜の形成には、反応ガスとして、モノシラン、アンモニア、窒素、水素、アルゴン、ヘリウム等のガスを使用する。

マッチングボックス７は、高周波電源６と高周波電極との間のインピーダンスを整合して、高周波電極側から高周波電源６側に向かう反射波を抑制して、高周波電極側への高周波電力の供給効率を高める。

また、対向電極を構成する基板搭載部４は第２の電極５を介して接地される。第２の電極５はステージ（図示していない）に保持される構成とする他、ヒータを設けて成膜対象である基板を加熱する構成とすることもできる。

［第２の構成例］
次に、図４を用いて本発明のプラズマＣＶＤ成膜装置の第２の構成例について説明する。第２の構成例は、第１の構成例において、基板搭載部４を第１の電極３の高周波電極側に保持させる構成である。以下では、第１の構成例と共通する部分の説明を省略し、基板搭載部４の構成についてのみ説明する。

プロセス室２内には、放電電極を構成する第１の電極３および第２電極５を備える。図４に示す構成例では、第１の電極３は基板１００を垂直に保持する基板搭載部４とともに高周波電極を構成し、第２の電極５は対向電極を構成する。基板搭載部４は、第１の電極５によって垂直に支持される。

プロセス室２には、反応ガスを供給するガス供給部８と、プロセス室２からガスを排気するガス排気部９が設けられ、高周波電源６からはマッチングボックス７を介して、高周波電極に数十ｋＨｚ〜数十ＭＨｚの高周波電力が供給される。基板搭載部４上に基板（図示していない）を配置し、高周波電極および基板搭載部４と、対向電極を構成する第２の電極５の放電電極間で発生させたプラズマ（表面波プラズマ）によって基板１００の表面に薄膜を成膜する。第１の電極３を構成する高周波電極および基板搭載部４と、対向電極となる第２の電極５とは、カソード電極あるいはアノード電極を構成し、第１の電極３と第２の電極は何れをカソード電極又はアノード電極とすることもできる。

放電電極は、第１の電極３である高周波電極および第２の電極５と、基板搭載部４から構成される対向電極とを所定の距離を開けて対向配置することで構成される。高周波電源６から高周波電極に高周波電力を印加すると、放電電極間に放電が発生する。放電が生じている放電電極間に反応ガスを供給すると、供給された反応ガスは放電によってプラズマ状態となる。プラズマで生成された励起種は、基板搭載部４上に搭載した基板１００の表面上に薄膜を形成する。

第１〜第２の構成例は、放電電極を上下方向に対向させて配置する構成であるのに対して、第３〜５の構成は放電電極を横方向に対向させて配置する構成である。以下では、第１〜第２の構成例と共通する部分の説明を省略し、相違する構成についてのみ説明する。

［第３、４の構成例］
次に、図５を用いて本発明のプラズマＣＶＤ成膜装置の第３の構成例について説明し、図６を用いて本発明のプラズマＣＶＤ成膜装置の第４の構成例について説明する。以下では、第１の構成例と共通する部分の説明を省略し、相違する構成についてのみ説明する。

第３の構成例は、第１の構成例において、第１の電極３である高周波電極の一部を第２の電極側５に、基板搭載部４の面と対向する突出部を突出させた構成である。

この構成とすることで、基板１００は第１の電極３の高周波電極と基板搭載部４の対向電極との間に挟まれる構成とし、この電極間にプラズマを生成させることができる。

第３，４の構成例は、第１の構成例において、第１の電極３である高周波電極の一部を第２の電極側５に向けて突出させ、対向電極である基板搭載部４の一部を第１の電極３側に向けて突出させて、第１の電極３の突出部と基板搭載部４の突出部とを櫛歯状とし、互いの突出部の側面を交互に対向させる。

基板搭載部４の突出部の側面に基板１００を配置する。基板搭載部４の突出部の側面に配置された基板１００は、第１の電極３の突出部の側面と対向する。この構成とすることで、基板１００を第１の電極３の高周波電極と基板搭載部４の対向電極との間に挟む構成とし、高周波電極に高周波電力を供給することによって、第１の電極３の高周波電極と基板搭載部４の対向電極との電極間にプラズマを生成させ、基板１００上に成膜を行う。

図５に示す第３の構成例は、基板搭載部４の突出部の一方の面に基板１００を載置する構成であり、図６に示す第４の構成例は、基板搭載部４の突出部の両方の面に基板１００を載置する構成である。

第４の構成例において、基板搭載部４の突出部は、両外側部分に設けられる突出部４Ｂと、内側部分に設けられる突出部４Ａとを備える。内側に設けられる突出部４Ａは、その両側面に基板１００を配置することができ、一方の側面に載置した基板１００と他方の側面に載置した基板１００とは、それぞれ異なる第１の電極３の突出部の側面と対向する。外側部分に設けられた突出部４Ｂの側面には、第１の電極３の突出部の側面と対向する側の側面に基板１００を載置する。

［第５の構成例］
次に、図７を用いて本発明のプラズマＣＶＤ成膜装置の第５の構成例について説明する。

第５の構成例は、第１の電極３である高周波電極と、第２の電極５である対向電極とを横方向に配置し、両電極間に複数の基板搭載部４を配置する構成である。ここで、複数の基板搭載部４を配列する方向と、第１の電極３と第２の電極５とが対向する方向とを異ならせて配置する。この配置によって、第１の電極３と第２の電極５の両電極間で発生したプラズマが複数の基板搭載部４の間の空間を通るように構成し、基板搭載部４上に載置した基板１００に成膜を行う。

複数の基板搭載部４の配列方向と、第１の電極３と第２の電極５の両電極が対向する方向とがなす角度は、直角に限らず、隙間の空間にプラズマが通る角度であれば任意の角度とすることができる。図７（ｂ）、（ｄ）に示す例は、複数の基板搭載部４の配列方向と、第１の電極３と第２の電極５の両電極が対向する方向とがなす角度を直角とする構成例であり、図７（ｃ）、（ｅ）に示す例は、複数の基板搭載部４の配列方向と、第１の電極３と第２の電極５の両電極が対向する方向とがなす角度を所定の角度とする構成例である。

また、基板搭載部４上に載置する基板１００は、図７（ｂ），（ｃ）に示すように基板搭載部４の一方の面に載置する他、図７（ｄ），（ｅ）に示すように基板搭載部４の両方の面に載置してもよい。

第１の構成例〜第５の構成例において、基板搭載部４は図示しない支持部によってプロセス室内に保持することができる。

本発明は、太陽電池用薄膜、感光ドラム、液晶ディスプレイ等に用いられるＴＦＴアレイ等の種々の半導体製造に使用されるプラズマＣＶＤ成膜装置に適用することができる。

１ 成膜装置
２ プロセス室
３ 第１の電極
４ 基板搭載部
４ａ 平滑面
４ｂ 保持部材
４Ａ，４Ｂ 突出部
５ 第２の電極
６ 高周波電源
７ マッチングボックス
８ ガス供給部
９ ガス排気部
１０ 基板
１１ 成膜装置
１２ プロセス室
１３ 高周波電極
１３ａ 高周波電極
１４ 対向電極
１５ 平行平板電極
１６ 高周波電源
１７ マッチングボックス
１８ ガス供給部
１９ ガス排気部
２０ 基板搭載部
２０ａ 表面
１００ 基板
１１０ 薄膜
１１０ａ 表面
１１０ｂ 表面
１１０ｃ 薄膜
１２０ａ 薄膜

Claims (8)

1. プラズマＣＶＤにより基板上に薄膜を形成する成膜装置において、
   プラズマを生成し基板上に成膜処理を施す成膜室と、
   前記成膜室内において電極間に放電プラズマを生成する二つの放電電極と、
   前記二つの放電電極の内の一方の放電電極に高周波電力を印加する高周波電源と、
   前記基板を保持する基板搭載部と、
   前記成膜室内にガスを供給するガス供給部とを備え、
   前記基板搭載部は基板を保持する保持部材を備え、当該保持部材の基板を搭載する上表面は、基板を搭載した状態において少なくとも基板で覆われずに露出する部分は平滑面であることを特徴とする、プラズマＣＶＤ成膜装置。
2. 前記保持部材の平滑面の表面粗さは、基板の表面の表面粗さよりも小さいことを特徴とする、請求項１に記載のプラズマＣＶＤ成膜装置。
3. 前記保持部材の平滑面の表面粗さは、算術平均粗さＲａが5,0μm以下であることを特徴とする、請求項１又は２に記載のプラズマＣＶＤ成膜装置。
4. 前記保持部材の平滑面は研磨面であることを特徴とする、請求項１から３のいずれか一つに記載のプラズマＣＶＤ成膜装置。
5. 前記保持部材はカーボンであることを特徴とする、請求項１から４の何れか一つの記載のプラズマＣＶＤ成膜装置。
6. 前記保持部材は前記基板を垂直状態に保持することを特徴とする、請求項１から５の何れか一つに記載のプラズマＣＶＤ成膜装置。
7. 前記保持部材はプラズマＣＶＤ成膜装置が備える二つの放電電極の内の何れか一方の放電電極を構成し、高周波電源側又は接地側に電気的に接続されることを特徴とする、請求項１から６の何れか一つに記載のプラズマＣＶＤ成膜装置。
8. 成膜室内の電極間で生成される放電プラズマによって基板に薄膜を形成するプラズマＣＶＤ成膜装置において前記基板を保持する基板搭載装置であって、
   基板を保持する保持部材を備え、当該保持部材の基板を搭載する上表面は、基板を搭載した状態において少なくとも基板で覆われずに露出する部分が平滑面であることを特徴とする、基板搭載装置。