JP2012222187A - プリント基板の製造方法およびプリント基板 - Google Patents

プリント基板の製造方法およびプリント基板 Download PDF

Info

Publication number
JP2012222187A
JP2012222187A JP2011087090A JP2011087090A JP2012222187A JP 2012222187 A JP2012222187 A JP 2012222187A JP 2011087090 A JP2011087090 A JP 2011087090A JP 2011087090 A JP2011087090 A JP 2011087090A JP 2012222187 A JP2012222187 A JP 2012222187A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
drill
test
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011087090A
Other languages
English (en)
Other versions
JP5691762B2 (ja
Inventor
Masakatsu Asakawa
正勝 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011087090A priority Critical patent/JP5691762B2/ja
Publication of JP2012222187A publication Critical patent/JP2012222187A/ja
Application granted granted Critical
Publication of JP5691762B2 publication Critical patent/JP5691762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】バックドリル加工におけるドリル加工の深さを適切に決定することが容易なプリント基板製造方法の提供。
【解決手段】プリント基板1には、バックドリル加工をするドリル4の径より狭い幅のテストパターン11を配線パターンと同じ内層に設けておく。テストパターン11は、スルーホールビア12,13を介して抵抗測定器2に接続されている。バックドリル加工を施す側のプリント基板1の表面におけるテストパターン対応領域からの軸に平行に、テストパターンの幅方向の中央に指向してドリル4でテストドリル加工を施し、電極12b,13b間の導通がなくなった時を抵抗測定器2で検出する。この時におけるテストドリル穴の深さを基に、バックドリル加工の目標深さを決定する。
【選択図】 図1

Description

本発明は、スルーホールビア(貫通ビア)におけるスタブの短縮が容易なプリント基板製造方法、およびその製造方法の適用に好適なプリント基板に関する。
LSI(大規模集積回路)等を実装する多層プリント基板では、内層の所定の導体配線パターンと表面のLSIとを接続するための端子としてスルーホールビアが設けられる。スルーホールビアは、プリント基板に空けられた貫通孔の内壁に導電メッキを施した構造である。その貫通孔の内壁にメッキされた導体層は、その貫通孔の開口周縁における表面導体層に接続されている。その開口周縁における表面導体層は端子として用いることができ、LSI等の電子部品のリード線や端子は、そのスルーホールビア開口周縁の端子(スルーホールビアの端子)に接続される。スルーホールビアの端子に接続された電子部品の端子は、スルーホールビアを介して内層の所定の配線パターンに接続される。
電子部品が実装される側(「表面側」と称することにする。)のスルーホールビアの端子から内層の所定の配線パターンに至るまでのメッキ層は必要な導体として作用するが、その配線パターンから先のメッキ層(該電子部品が実装されない側のプリント基板表面導体から該導体配線パターンに至るまでのメッキ層)は不要であるばかりでなく、インピーダンス不整合や信号遅延、波形なまりを生じさせることがある。該電子部品が実装されない側(「裏面側」と称することにする。)のプリント基板表面導体から該導体配線パターンに至るまでのメッキ層はスタブと称され、除去することが望ましい。
スタブの除去は、貫通孔にメッキした後に裏面側から当該貫通孔の径より僅かに大きな径のドリルで、裏面側からその配線パターンの手前まで穴明け加工(以下、バックドリル加工という。)をし、裏面側からその配線パターンの手前までの間のメッキ層を剥がすことにより行う。高周波部品が実装されるプリント基板の製造では、このバックドリル加工が行われることが多い。
多層プリント基板をなす多層構造は、通常、樹脂層と導電配線層とを交互に重ね、交互に重ねられた樹脂層と導電配線層とを加熱しながら圧縮するという加熱圧縮工程により製造される。加熱圧縮工程では、各層の厚さや板厚にばらつきが発生し、配線パターンが形成されている導電配線層の位置には60〜100μmのばらつきを生ずる場合がある。
バックドリル加工において、ドリル加工が浅過ぎると、スタブの除去が不十分であり、他方、ドリル加工が深過ぎると、電子部品と内層の所定の配線パターンとを接続する導体メッキが除去され、電子部品と内層の所定の配線パターンとの電気的接続が遮断される。そこで、バックドリル加工では、ドリル加工の深さの制御が重要である。
ドリル加工の深さの制御を容易にすることを目的とする「プリント基板の製造方法及びプリント基板」なる名称の発明が特許文献1(特開2009−004585号公報)に開示されている。特許文献1のプリント基板の製造方法では、テストパターン層および表面導体層を、多層プリント基板の内層および表層に、夫々予め設けておき、テストパターン層と表面導体層との間に電圧を印加しておき、テストパターン層に向かって、ドリルで穴明け加工を行って、ドリルがテストパターン層に接触した時に生ずる電流の検出によりテストパターン層の深さを測定し、テストパターン層の深さを基準として導体配線層の手前までドリル加工を行う。
特開2009−004585号公報
上述のとおり、特許文献1に記載されたプリント基板の製造方法では、ドリルがテストパターン層に接触した時に生ずる電流の検出により、テストパターン層の深さを測定している。しかしながら、ドリルとテストパターン層との接触の状態は安定性に欠け、ひいては接触時の抵抗値が極めて不安定であるので、ドリルがテストパターン層に接触したことを電流により検出する特許文献1記載のプリント基板の製造方法では、バックドリル加工におけるドリル加工の深さを適切に決定することが容易でない場合が有る。
また、特許文献1記載のプリント基板の製造方法では、ドリルに電流を通すことが必須であるから、ドリルを保持する穴空け装置(ボール盤)本体が検出電流の経路に含まれることとなる。ドリルとテストパターン層との接触の検出するための電流供給路に穴空け装置本体までが含まれると、ドリルとテストパターン層との接触を検出するための構成が大掛かりとなり、バックドリル加工装置が大規模となるので、プリント基板の製造費が高価となる。このように、特許文献1記載のプリント基板の製造方法には、バックドリル加工におけるドリル加工の深さを適切に決定することが容易でない場合が有り、プリント基板の製造費が高価になるという、解決するべき課題があった。
そこで、本発明は、かかる課題を解決するために、バックドリル加工におけるドリル加工の深さを適切に決定することが容易であり、プリント基板の製造費を低廉にし易いプリント基板製造方法およびプリント基板の提供を目的とする。
前述の課題を解決するため、本発明によるプリント基板製造方法およびプリント基板は、主に、次のような特徴的な構成を採用している。
(1)本発明によるプリント基板製造方法は、内層の配線パターンに接続されたスルーホールビアに対しバックドリル加工を施すことにより、該スルーホールビアにおけるスタブの深さを軽減するプリント基板製造方法であって、
前記バックドリル加工をするドリルの径より狭い幅のテストパターンを前記配線パターンと同じ内層に設けておき、バックドリル加工を施す側のプリント基板表面における該テストパターン対応領域から前記スルーホールビアに平行に、該テストパターンの所定点に指向して該ドリルでテストドリル加工を施し、該所定点を挟む該テストパターンの2点間の導通がなくなった時におけるテストドリル穴の深さを基に、前記バックドリル加工の目標深さを決定する
ことを特徴とする。
(2)本発明によるプリント基板は、内層の配線パターンに接続されたスルーホールビアにおけるスタブがバックドリル加工により軽減されているプリント基板であって、前記バックドリル加工をするドリルの径より狭い幅のテストパターンが前記配線パターンと同じ内層に設けてあることを特徴とする。
本発明によれば、バックドリル加工におけるドリル加工の深さを適切に決定することが容易であり、プリント基板の製造費を低廉にし易いプリント基板製造方法およびプリント基板を提供できる。
本発明の一実施の形態であるプリント基板製造方法およびプリント基板の概要を示す概念図である。 図1のプリント基板製造方法におけるテストドリル穴深さを説明する図である。 図1のプリント基板製造方法におけるバックドリル加工の目標深さを説明する図である。 本発明のプリント基板製造方法を適用して、1つの大型プリント基板を複数の子領域に切り分けることにより、複数の小型プリント基板を製造するときのテストパターン領域を例示する図である。
以下、本発明によるプリント基板製造方法およびプリント基板の好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明によるプリント基板製造方法およびプリント基板について主に説明するが、かかる方法の一部をコンピュータにより実行可能なプログラムとして実施するようにしても良いし、あるいはそのプログラムをコンピュータにより読み取り可能な記録媒体に記録するようにしても良いことは言うまでもない。
図において、1は本発明の実施形態であるプリント基板、2は抵抗測定器、3は穴明け加工装置(ボール盤)、4はバックドリル加工用のドリル、5は本発明の別の実施形態であるプリント基板、5a,5bは子領域、10a,10bはテストパターン領域、11はテストパターン、12,13,14はスルーホールビア、12a,13a,14aは導体メッキ層、12b,13bは電極、14bはスタブ、15はテストドリル穴、17は配線パターン、19は標準バックドリル穴、dはテストドリル穴深さ、d0は標準バックドリル穴の深さ、d1はバックドリル加工の目標深さ、Δdはバックドリル穴の深さの補正値をそれぞれ示す。
図1(A)は、本発明の実施形態であるプリント基板1に、本発明の実施形態であるプリント基板製造方法を適用するときにおける抵抗測定器2の接続態様を例示する概念図である。図1(B)は、同図(A)のプリント基板1の断面図である。この図1(B)の断面図における断面は、2つのスルーホールビア12及び13の軸線を通る平面である。図1(C)は、同図(A),(B)を参照して本発明の実施形態のプリント基板製造方法を説明するために、その製造方法で用いる穴明け加工装置3を示す概念図である。この穴明け加工装置3には、バックドリル加工用のドリル4が装着されている。このバックドリル加工用のドリル4は、本発明の実施形態のプリント基板製造方法におけるテストドリル加工にも用いられる。
プリント基板1は、図1(A)および図3(B)では平面図で示してあり、図1(B)、図2及び図3(A)では断面図で示してある。図2及び図3(A)の断面図における断面は、図1(B)と同じく、スルーホールビア12及び13の軸線を通る平面である。このプリント基板1には、テストパターン11及び配線パターン17が設けてある。テストパターン11及び配線パターン17は、プリント基板1における同じ内層にある。テストパターン11の幅は、バックドリル加工およびテストドリ加工で用いるドリル4の径より狭い。
テストパターン11は、本発明の実施形態のプリント基板製造方法を適用して、テストドリル穴深さdを求めるために設けてある。バックドリル加工の目標深さd1は、テストドリル穴深さdに基づき決められる。バックドリル加工の目標深さd1は、バックドリル加工においてドリル4が配線パターン17を削ることのない範囲で、できるだけ大きく、ひいてはスタブ14bができるだけ小さくなるように決められる。
本発明の実施形態のプリント基板製造方法では、図1(A)に示すように、抵抗測定器2のリード線21および22をプリント基板1における電極12bおよび13bに夫々接続する。電極12bおよび13bはスルーホールビア12の導体メッキ層12a及びスルーホールビア13の導体メッキ層13aに接続されている。導体メッキ層12a及び13aはテストパターン11の両端にそれぞれ接続されている。図1(A)の状態では、抵抗測定器2で測定される抵抗値はほぼゼロである。
図2に概念的に示すように、穴明け装置3のドリル4の軸をスルーホールビア12,13の軸に平行にして、かつ、テストパターン11の幅方向の中心に指向して、プリント基板1に穴明け加工を施す。テストドリル穴15が図2に示す深さまで形成されたとき、テストパターン11が切断され、電極12aおよび13b間の導通が遮断される。このとき、抵抗測定器2はほぼ無限大の抵抗値を示す。ドリル4が金属でなり、その先端に絶縁加工が施されていないときは、図2の状態でもドリル4の回転に応じて、抵抗測定器2で計測される抵抗値が大きく変動する。このように抵抗値が振動的に大きく変動したときには、テストパターン11は切断されているので、ドリル4を上に引き上げると、抵抗測定器2はほぼ無限大の抵抗値を示す。
このように、ドリル4がテストパターン11を切断した時は、抵抗測定器2の表示が、ほぼ無限大を示すか、または振動的に大きく変動することにより、判明する。かくして、ドリル4の下げ量から、テストパターン11を切断した時のドリル加工による穴の深さ、即ちテストドリル穴深さdが分かる。テストドリル深さdは、別の深さ測定器により、テストドリル穴15の深さdを直接に測定することによっても、知ることができる。
テストパターン11は、配線パターン17と同一の内層に設けてあるので、テストドリル穴深さdに基づき、バックドリル加工の目標深さd1を求めることができる。図3(A)に示す標準バックドリル深さd0は、多層基板であるプリント基板1における配線パターン17までの厚みとして、予め計算により求めた値である。図3(A)の上側表面層から配線パターン17までの間にある絶縁層および導体層の数、それら絶縁層および導体層の厚みから、標準バックドリル深さd0を計算する。
図3(B)に示すドリル4の先端角度ψ、ドリル4の位置精度、ドリル4の先端長さtのうちの少なくとの1つのデータを基に、テストドリル穴深さdを補正することにより、バックドリル加工の目標深さd1を決定することができる。図3(B)におけるsは、テストパターン11の長さ方向の中心線とテストドリル穴15の中心とのずれ量を示す。ドリル4の位置精度は、プリント基板1の表面に平行な面であって、テストパターン11の長さ方向に直交する方向における精度である。ずれ量sはドリル4の位置精度に依存する。ずれ量sが所定値より大きいときは、ドリル4によるテストドリル穴が図2の深さdまでにまで深くなっても、ドリル4によって削られるテストパターン11の範囲がその幅全域にまでは至らないので、テストパターン11がドリル4によって切断されない。この状態では、テストドリル穴深さdを測定できず、本発明のプリント基板製造方法は実施できない。したがって、ドリル4の位置精度は、所定精度以上であることが必要である。
前述の特許文献1に記載のプリント基板製造方法では、ドリルとテストパターン層との接触の有無により、ドリルがテストパターン層に到達したか否か、すなわち接触抵抗によりを判定するので、ドリルがテストパターン層に到達したか否かの判定が不安定になることがあった。これに対し、図1、図2および図3を参照して説明した、本発明の実施の形態のプリント基板製造方法では、ドリル4がテストパターン11を切断した時はテストパターン11の両端間の抵抗値がほぼゼロからほぼ無限大に変化するか、またはほぼゼロから振動的に変動するので、ドリル4がテストパターン11を切断したか否かが明確に分かる。したがって、本発明の実施の形態のプリント基板製造方法により、テストドリル穴深さdが正確に測定でき、このテストドリル穴深さdを補正することにより、バックドリル加工の目標深さd1を正確に決定することができる。すなわち、本発明の実施の形態のプリント基板製造方法の採用により、バックドリル加工におけるドリル加工の深さを適切に決定することが容易である。
また、特許文献1に記載のプリント基板製造方法では、穴明け加工装置やドリルを介した電流をテストパターン層に流すことにより、テストパターン層の深さ(D1,D2)を測定する必要があるから、テストパターン層の深さ(D1,D2)を測定するための装置が大型化し、高価になった。これに対し、図1、図2および図3を参照して説明した、本発明の実施の形態のプリント基板製造方法では、テストパターン11の切断の有無は、テストパターン11にプリント基板1に造り付けられたスルーホールビア12,13を介して、抵抗測定器2をテストパターン11に接続することにより検出できるので、テストドリル穴深さd測定のための装置が安価である。したがって、この実施の形態の方法およびプリント基板を採用することにより、プリント基板の製造費を容易に低廉にすることができる。
図4は、大型のプリント基板5の平面図であり、プリント基板5を子領域5aおよび5bに区切り、これら子領域5aおよび5bをプリント基板5から切り分けることにより、2つの小型のプリント基板を製造する場合に、本発明のプリント基板製造方法およびプリント基板において、プリント基板5に形成するテストパターン領域を例示する図である。このように、1つの大型のプリント基板5を子領域5aおよび5bに切り分けることにより、2つの小型プリント基板を製造するとき、プリント基板5における子領域5aおよび5bの外の領域10bにテストパターンを設け、そのテストパターンについて、図1ないし図3を参照して説明した前述のテストドリル加工を行うことによりテストドリル穴深さdを求め、このテストドリル穴の深さdを基に、2つの小型プリント基板に共通のバックドリル加工の目標深さd1を決定することができる。図4のように、プリント基板5における子領域5aおよび5bの外の領域10bに、両プリント基板に適用できる共通のテストパターンを設けることにより、子領域5aの内側の領域10aにテストパターン領域を設ける場合に比べ、小型のプリント基板用の領域を広く確保できる。
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。例えば、プリント基板の製造ロットにおける複数のプリント基板についてテストドリル加工を行うことにより取得した複数のテストドリル穴の深さdの平均を該製造ロットにおける各プリント基板のテストドリル穴の深さとすることにより、より安価にプリント基板を製造することができる。
1 プリント基板
2 抵抗測定器
3 穴明け加工装置(ボール盤)
4 バックドリル加工用のドリル
5 プリント基板
5a,5b プリント基板5における子領域
10a,10b テストパターン領域
11 テストパターン
12,13,14 スルーホールビア
12a,13a,14a 導体メッキ層
12b,13b 電極
14b スタブ
15 テストドリル穴
17 配線パターン
19 標準バックドリル穴
d テストドリル穴深さ
d0 標準バックドリル穴の深さ
d1 バックドリル加工の目標深さ
Δd バックドリル穴の深さの補正値

Claims (8)

  1. 内層の配線パターンに接続されたスルーホールビアに対しバックドリル加工を施すことにより、該スルーホールビアにおけるスタブの深さを軽減するプリント基板製造方法であって、
    前記バックドリル加工をするドリルの径より狭い幅のテストパターンを前記配線パターンと同じ内層に設けておき、バックドリル加工を施す側のプリント基板表面における該テストパターン対応領域から前記スルーホールビアに平行に、該テストパターンの所定点に指向して該ドリルでテストドリル加工を施し、該所定点を挟む該テストパターンの2点間の導通がなくなった時におけるテストドリル穴の深さを基に、前記バックドリル加工の目標深さを決定する
    ことを特徴とするプリント基板製造方法。
  2. 前記テストパターンは、各前記内層の配線パターンに対応してそれぞれ設けることを特徴とする請求項1に記載のプリント基板製造方法。
  3. 1つの大型プリント基板を複数の子領域に切り分けることにより、複数の小型プリント基板を製造するとき、該大型プリント基板における該子領域の外の領域に前記テストパターンを設け、該テストパターンについて前記テストドリル加工を行うことにより取得した前記テストドリル穴の深さを基に、該複数の小型プリント基板に共通の前記バックドリル加工の目標深さを決定することを特徴とする請求項1または2の何れか一方に記載のプリント基板製造方法。
  4. プリント基板の製造ロットにおける複数のプリント基板について前記テストドリル加工を行うことにより取得した複数の前記テストドリル穴の深さの平均を該製造ロットにおける各プリント基板の前記テストドリル穴の深さとすることを特徴とする請求項1ないし3の何れかに記載のプリント基板製造方法。
  5. 前記バックドリル加工の目標深さは、前記ドリルの先端角度、該ドリルの位置精度、該ドリルの先端長さのうちの少なくとの1つのデータを基に、前記テストドリル穴の深さを補正することにより決定することを特徴とする請求項2ないし4のうちの何れかに記載のプリント基板製造方法。
  6. 内層の配線パターンに接続されたスルーホールビアにおけるスタブがバックドリル加工により軽減されているプリント基板であって、前記バックドリル加工をするドリルの径より狭い幅のテストパターンが前記配線パターンと同じ内層に設けてあることを特徴とするプリント基板。
  7. 前記テストパターンは、各前記内層の配線パターンに対応してそれぞれ設けてあることを特徴とする請求項6に記載のプリント基板。
  8. 複数の小型プリント基板とするべく複数の子領域にそれぞれ切り分けられるプリント基板であって、前記テストパターンが前記子領域の外の領域に設けてあることを特徴とする請求項6または7の何れか一方に記載のプリント基板。
JP2011087090A 2011-04-11 2011-04-11 プリント基板の製造方法 Active JP5691762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011087090A JP5691762B2 (ja) 2011-04-11 2011-04-11 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011087090A JP5691762B2 (ja) 2011-04-11 2011-04-11 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012222187A true JP2012222187A (ja) 2012-11-12
JP5691762B2 JP5691762B2 (ja) 2015-04-01

Family

ID=47273369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011087090A Active JP5691762B2 (ja) 2011-04-11 2011-04-11 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP5691762B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282977A (zh) * 2015-10-15 2016-01-27 深圳崇达多层线路板有限公司 一种改善高厚径比线路板金属化背钻孔无铜的方法
CN107148149A (zh) * 2017-07-03 2017-09-08 遂宁市广天电子有限公司 基于面感应技术的pcb电路板钻孔工艺
JP2018206789A (ja) * 2017-05-30 2018-12-27 京セラ株式会社 印刷配線板および印刷配線板の製造方法
CN112165781A (zh) * 2020-10-28 2021-01-01 奥士康科技股份有限公司 一种pcb板阶梯孔背钻残端控制方法
CN112797887A (zh) * 2020-11-17 2021-05-14 天津普林电路股份有限公司 一种高多层板背钻孔层间深度测试结构及方法
KR20230028149A (ko) 2021-08-20 2023-02-28 비아 메카닉스 가부시키가이샤 다층 프린트 배선 기판의 가공 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218925A (ja) * 2007-03-07 2008-09-18 Fujitsu Ltd 配線板、配線板の製造方法及び検査方法
JP2009004585A (ja) * 2007-06-22 2009-01-08 Hitachi Via Mechanics Ltd プリント基板の製造方法及びプリント基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218925A (ja) * 2007-03-07 2008-09-18 Fujitsu Ltd 配線板、配線板の製造方法及び検査方法
JP2009004585A (ja) * 2007-06-22 2009-01-08 Hitachi Via Mechanics Ltd プリント基板の製造方法及びプリント基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282977A (zh) * 2015-10-15 2016-01-27 深圳崇达多层线路板有限公司 一种改善高厚径比线路板金属化背钻孔无铜的方法
JP2018206789A (ja) * 2017-05-30 2018-12-27 京セラ株式会社 印刷配線板および印刷配線板の製造方法
CN107148149A (zh) * 2017-07-03 2017-09-08 遂宁市广天电子有限公司 基于面感应技术的pcb电路板钻孔工艺
CN112165781A (zh) * 2020-10-28 2021-01-01 奥士康科技股份有限公司 一种pcb板阶梯孔背钻残端控制方法
CN112165781B (zh) * 2020-10-28 2022-09-13 奥士康科技股份有限公司 一种pcb板阶梯孔背钻残端控制方法
CN112797887A (zh) * 2020-11-17 2021-05-14 天津普林电路股份有限公司 一种高多层板背钻孔层间深度测试结构及方法
KR20230028149A (ko) 2021-08-20 2023-02-28 비아 메카닉스 가부시키가이샤 다층 프린트 배선 기판의 가공 방법

Also Published As

Publication number Publication date
JP5691762B2 (ja) 2015-04-01

Similar Documents

Publication Publication Date Title
JP6116955B2 (ja) 多層プリント配線板のバックドリル加工方法、そのためのドリル及び基板穴明け装置
JP5691762B2 (ja) プリント基板の製造方法
JP4901602B2 (ja) プリント基板の製造方法及びプリント基板
US9827616B2 (en) Method for implementing high-precision backdrilling stub length control
JP4611010B2 (ja) 多層回路基板の製造方法
JP6654523B2 (ja) バックドリル加工の深さ測定方法及び測定装置
US9426902B2 (en) Printed circuit board, and method and apparatus for drilling printed circuit board
JP2006173146A5 (ja)
TW201605315A (zh) 背鑽加工方法以及背鑽加工裝置
WO2014048111A1 (zh) 印刷电路板、印刷电路板的钻孔方法和装置
WO2015021775A1 (zh) 一种pcb板背钻方法和系统
JP2016122825A (ja) バックドリル加工方法及びバックドリル加工装置
CN110893629B (zh) 电路板的制造方法及钻孔机
JP2005116945A (ja) 多層プリント配線板、そのスタブ座ぐり装置、方法
TWI526132B (zh) Correction film structure
CN105009697B (zh) 具有均匀过孔内直径的高速印刷电路板
JP6890471B2 (ja) 印刷配線板および印刷配線板の製造方法
TWI680704B (zh) 電路板的背鑽孔方法
CN113079638B (zh) Pcb的背钻方法及设备
JP7049975B2 (ja) 配線基板および配線基板の検査方法
JP2008028213A (ja) 回路基板及びその検査方法
CN113556873B (zh) 一种线路板的背钻加工方法及背钻装置
US20090219045A1 (en) Testbed for testing electronic circuits and components
US20230026067A1 (en) Method for detecting and adjusting poor back drills in printed circuit boards
JP3185893U (ja) 電子回路測定用の電極部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150