JP2012216695A - 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法 - Google Patents

薄膜素子及びその製造方法、並びに、画像表示装置の製造方法 Download PDF

Info

Publication number
JP2012216695A
JP2012216695A JP2011081404A JP2011081404A JP2012216695A JP 2012216695 A JP2012216695 A JP 2012216695A JP 2011081404 A JP2011081404 A JP 2011081404A JP 2011081404 A JP2011081404 A JP 2011081404A JP 2012216695 A JP2012216695 A JP 2012216695A
Authority
JP
Japan
Prior art keywords
thin film
substrate
film element
resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011081404A
Other languages
English (en)
Other versions
JP2012216695A5 (ja
JP5790095B2 (ja
Inventor
Toshio Fukuda
敏生 福田
Yui Ishii
由威 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011081404A priority Critical patent/JP5790095B2/ja
Priority to TW101107039A priority patent/TW201244199A/zh
Priority to KR1020120022736A priority patent/KR20120112013A/ko
Priority to US13/414,842 priority patent/US8853014B2/en
Priority to EP12160388A priority patent/EP2506326A2/en
Priority to CN2012100807613A priority patent/CN102738393A/zh
Publication of JP2012216695A publication Critical patent/JP2012216695A/ja
Publication of JP2012216695A5 publication Critical patent/JP2012216695A5/ja
Priority to US14/465,640 priority patent/US9246008B2/en
Application granted granted Critical
Publication of JP5790095B2 publication Critical patent/JP5790095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/02Materials and properties organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】大掛かりな製造装置を必要とすることなく、簡素、簡易な方法にて薄膜素子能動部を製造することができる薄膜素子の製造方法を提供する。
【解決手段】薄膜素子の製造方法は、支持基板20上に樹脂材料から成る第1基材21を塗布法にて形成した後、第1基材21上に、熱によって又はエネルギー線の照射によって硬化する樹脂から成る第2基材22を形成し、次いで、第2基材上に薄膜素子能動部30を形成し、その後、支持基板20を第1基材21から剥離する各工程を備えており、第1基材21を構成する樹脂材料のガラス転移温度は180゜C以上である。
【選択図】 図1

Description

本開示は、薄膜素子及びその製造方法、並びに、画像表示装置の製造方法に関する。
現在、多くの電子機器に用いられている薄膜トランジスタ(Thin Film Transistor,TFT)を含む電界効果トランジスタ(FET)は、例えば、シリコン半導体基板あるいはシリコン半導体材料層に形成されたチャネル形成領域及びソース/ドレイン電極、シリコン半導体基板表面あるいはシリコン半導体材料層表面に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層を介してチャネル形成領域に対向して設けられたゲート電極から構成されている。尚、このような構成のFETを、便宜上、トップゲート型FETと呼ぶ。あるいは又、支持体上に形成されたゲート電極、ゲート電極上を含む支持体上に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層上に形成されたチャネル形成領域及びソース/ドレイン電極から構成されている。尚、このような構成のFETを、便宜上、ボトムゲート型FETと呼ぶ。そして、これらの構造を有する電界効果トランジスタの作製には、非常に高価な半導体製造装置が使用されており、製造コストの低減が強く要望されている。
そうした中、最近、有機半導体材料から成る薄膜を用いた電子デバイスの開発が精力的に行われており、その中でも、有機トランジスタ、有機発光素子、有機太陽電池といった有機エレクトロニクスデバイス(以下、単に、有機デバイスと略称する場合がある)が注目を浴びている。これらの有機デバイスの最終的な目標として、低コスト、軽量、可撓性、高性能を挙げることができる。有機半導体材料は、シリコンを中心とする無機材料と比較して、
(1)低温で、簡易なプロセスにて、大面積の有機デバイスを低コストで製造することができる。
(2)可撓性を有する有機デバイスを製造することが可能である。
(3)有機材料を構成する分子を所望の形態に修飾することで、有機デバイスの性能や物性を制御することができる。
といった種々の利点を有している。
そして、特に、低温で、簡易なプロセスとして、印刷法等の塗布成膜法の検討が進められている(例えば、WO2003/016599参照)。
ところで、低温で、しかも、簡易なプロセスにて有機デバイスを製造するためには、能動層(例えば、チャネル形成領域)以外の種々の層も低温プロセスにて形成することが必要不可欠である。それ故、絶縁膜を、有機材料、具体的には、高分子を溶解して成るコーティング材料によって構成し、また、各種電極を、低温で焼結して導電性が確保できる金属ナノ粒子を分散して成る材料(具体的には、銀ペースト等)を利用して形成する検討が進められている。
WO2003/016599 特表2007−512568号公報 特開2001−057432号公報
例えば有機トランジスタは、低温プロセスにより作製することができることから、基板を、従来のシリコンウェハー等ではなく、プラスチックフィルムを用いて形成することが可能である。プラスチックフィルムは軽くて柔軟な材料であるが、それ単独ではハンドリングが非常に困難な材料である。そのため、有機トランジスタ製造時においては、支持基板が必要とされており、そのために、例えばポリイミド樹脂溶液等をガラス基板等の支持基板上へ塗布して、ポリイミドフィルムを支持基板上に形成する方法が知られている。しかしながら、ポリイミドフィルムを支持基板から剥離することは困難である。それ故、通常、エキシマレーザ等を用いたレーザアブレーション法にてポリイミドフィルムを支持基板から剥離する必要があり(例えば、特表2007−512568参照)、大掛かりな装置が必要とされる。犠牲層を設け、レーザアブレーション法にて犠牲層を除去することで、プラスチックフィルムを支持基板から剥離する方法も知られているが(特開2001−057432号公報参照)、やはり大掛かりな装置が必要とされる。
従って、本開示の目的は、大掛かりな製造装置を必要とすることなく、簡素、簡易な方法にて薄膜素子能動部を製造することができる薄膜素子の製造方法、係る薄膜素子の製造方法によって製造される薄膜素子、係る薄膜素子の製造方法を含む画像表示装置の製造方法を提供することにある。
上記の目的を達成するための本開示の第1の態様に係る薄膜素子の製造方法は、
支持基板上に樹脂材料から成る第1基材を塗布法にて形成した後、
第1基材上に、熱によって又はエネルギー線の照射によって硬化する樹脂から成る第2基材を形成し、次いで、
第2基材上に薄膜素子能動部を形成し、その後、
支持基板を第1基材から剥離する、
各工程を備えており、
第1基材を構成する樹脂材料のガラス転移温度は180゜C以上である。
上記の目的を達成するための本開示の第2の態様に係る薄膜素子の製造方法は、
支持基板上に樹脂材料から成る第1基材を塗布法にて形成した後、
第1基材上に、熱によって又はエネルギー線の照射によって硬化する樹脂から成る第2基材を形成し、次いで、
第2基材上に薄膜素子能動部を形成し、その後、
支持基板を第1基材から剥離する、
各工程を備えており、
第1基材を構成する樹脂材料のガラス転移温度は、薄膜素子能動部を形成するときのプロセス温度の最高温度よりも高い。
上記の目的を達成するための本開示の第3の態様に係る薄膜素子の製造方法は、
支持基板上に非晶性熱可塑性樹脂から成る第1基材を塗布法にて形成した後、
第1基材上に、熱硬化型樹脂又は紫外線硬化型樹脂から成る第2基材を形成し、次いで、
第2基材上に薄膜素子能動部を形成し、その後、
支持基板を第1基材から剥離する、
各工程を備えている。
上記の目的を達成するための本開示の画像表示装置の製造方法は、本開示の第1の態様〜第3の態様に係る薄膜素子の製造方法を含む。
上記の目的を達成するための本開示の第1の態様に係る薄膜素子は、
第1基材、
第1基材上に形成された第2基材、及び、
第2基材上に形成された薄膜素子能動部、
を備えており、
第1基材を構成する樹脂材料のガラス転移温度は180゜C以上であり、
第2基材を構成する樹脂は、熱によって又はエネルギー線の照射によって硬化する樹脂から成る。
上記の目的を達成するための本開示の第2の態様に係る薄膜素子は、
第1基材、
第1基材上に形成された第2基材、及び、
第2基材上に形成された薄膜素子能動部、
を備えており、
第1基材を構成する樹脂材料のガラス転移温度は、薄膜素子能動部を形成するときのプロセス温度の最高温度よりも高く、
第2基材を構成する樹脂は、熱によって又はエネルギー線の照射によって硬化する樹脂から成る。
上記の目的を達成するための本開示の第3の態様に係る薄膜素子は、
第1基材、
第1基材上に形成された第2基材、及び、
第2基材上に形成された薄膜素子能動部、
を備えており、
第1基材を構成する樹脂材料は非晶性熱可塑性樹脂から成り、
第2基材を構成する樹脂は、熱硬化型樹脂又は紫外線硬化型樹脂から成る。
本開示の第1の態様〜第3の態様に係る薄膜素子の製造方法あるいは画像表示装置の製造方法にあっては、第1基材と第2基材の2層構成の基材の上に薄膜素子能動部を形成した後、支持基板を第1基材から剥離するので、大掛かりな製造装置を必要とすることなく、簡素、簡易な方法にて薄膜素子を製造することができる。しかも、第1基材が第2基材によって覆われ、保護された状態で、薄膜素子能動部を第2基材上に形成するので、薄膜素子能動部の形成時、第1基材に損傷が発生することを確実に防止することができる。また、支持基板上に第1基材を塗布法にて形成するので、第1基材を容易に形成することができるし、支持基板と第1基材との間に気泡等が発生し難い。本開示の第1の態様〜第3の態様に係る薄膜素子にあっては、第1基材及び第2基材を構成する材料あるいはその特性、仕様、諸元が規定されているので、大掛かりな製造装置を必要とすることなく、簡素、簡易な方法にて薄膜素子を製造することが可能となる。
図1の(A)及び(B)は、それぞれ、実施例1の薄膜素子の模式的な一部断面図、及び、実施例1の薄膜素子の製造方法を説明するための支持基板等の模式的な一部断面図である。 図2の(A)及び(B)は、それぞれ、実施例2及び実施例3の薄膜素子の模式的な一部断面図である。 図3の(A)及び(B)は、それぞれ、実施例4及び実施例6の薄膜素子の模式的な一部断面図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本開示の第1の態様〜第3の態様に係る薄膜素子及びその製造方法、並びに、画像表示装置の製造方法、全般に関する説明
2.実施例1(本開示の第1の態様〜第3の態様に係る薄膜素子及びその製造方法、並びに、画像表示装置の製造方法)
3.実施例2(実施例1の変形)
4.実施例3(実施例1の別の変形)
5.実施例4(実施例1の別の変形)
6.実施例5(実施例1の別の変形)
7.実施例6(実施例1の別の変形)、その他
本開示の第1の態様に係る薄膜素子あるいは本開示の第1の態様に係る薄膜素子の製造方法、本開示の第1の態様に係る薄膜素子の製造方法を含む本開示の画像表示装置の製造方法(以下、これらを総称して、『第1の態様に係る本開示』と呼ぶ)において、第1基材を構成する樹脂材料は、硬化あるいは架橋をしない樹脂材料から構成され、第2基材を構成する材料は、第1基材を構成する樹脂材料成分を含んでいる形態とすることができる。第2基材を構成する材料をこのような形態とすることで、第1基材と第2基材との界面で剥離することが無くなるといった優れた効果を奏することができる。そして、このような好ましい形態を含む第1の態様に係る本開示において、支持基板に対する剥離強度(具体的には、90度剥離接着強さ)は、1.0N/cm(0.1kgf/cm)乃至4.9N/m(0.5kgf/cm)であることが好ましい。90度剥離接着強さは、JIS K6854−1:1999によって規定されている。第1基材を構成する樹脂材料として、具体的には、ポリスルホン樹脂、ポリエーテルスルホン樹脂又はポリエーテルイミド樹脂を挙げることができるし、第2基材を構成する材料として、具体的には、例えば、ポリスルホンを含んでいる樹脂として、末端基に水酸基を有するポリスルホン樹脂に、水酸基と反応する架橋剤としてポリイソシアネートやメラミン樹脂を混合して成る樹脂を例示することができる。
本開示の第2の態様に係る薄膜素子あるいは本開示の第2の態様に係る薄膜素子の製造方法、本開示の第2の態様に係る薄膜素子の製造方法を含む本開示の画像表示装置の製造方法(以下、これらを総称して、『第2の態様に係る本開示』と呼ぶ)において、第1基材を構成する樹脂材料のガラス転移温度は180゜C以上であることが望ましい。そして、このような好ましい形態を含む第2の態様に係る本開示において、支持基板に対する剥離強度(具体的には、90度剥離接着強さ)は、1.0N/cm(0.1kgf/cm)乃至4.9N/m(0.5kgf/cm)であることが好ましい。
本開示の第3の態様に係る薄膜素子あるいは本開示の第3の態様に係る薄膜素子の製造方法、本開示の第3の態様に係る薄膜素子の製造方法を含む本開示の画像表示装置の製造方法(以下、これらを総称して、『第3の態様に係る本開示』と呼ぶ)において、第1基材を構成する非晶性熱可塑性樹脂は、ポリスルホン系樹脂から成る構成とすることができる、具体的には、第1基材を構成する熱硬化型樹脂は、ポリスルホン樹脂、ポリエーテルスルホン樹脂又はポリエーテルイミド樹脂である構成とすることができる。そして、これらの好ましい構成を含む第3の態様に係る本開示において、第2基材を構成する熱硬化型樹脂はエポキシ系樹脂である構成とすることができる。即ち、(第1基材を構成する材料,第2基材を構成する材料)の好ましい組合せとして、具体的には、(ポリスルホン樹脂,エポキシ系樹脂)、(ポリエーテルスルホン樹脂,エポキシ系樹脂)、(ポリエーテルイミド樹脂,エポキシ系樹脂)を例示することができる。
以上に説明した好ましい形態、構成を含む第1の態様〜第3の態様に係る本開示において、薄膜素子能動部は、
第1電極及び第2電極、
第1電極と第2電極との間に形成された能動層、並びに、
絶縁層を介して能動層と対向した制御電極、
を備えている形態とすることができ、この場合、具体的には、
薄膜素子能動部は、有機トランジスタ、より具体的には、薄膜トランジスタ(TFT)を含む電界効果トランジスタ(FET)といった3端子デバイスから成る形態とすることができ、
第1電極及び第2電極はソース/ドレイン電極に該当し、
制御電極はゲート電極に該当し、
絶縁層はゲート絶縁層に該当し、
能動層はチャネル形成領域に該当する構成とすることができる。あるいは又、以上に説明した好ましい形態、構成を含む第1の態様〜第3の態様に係る本開示において、薄膜素子能動部は、
第1電極及び第2電極、並びに、
第1電極と第2電極との間に形成された能動層、
を備えている形態とすることができ、この場合、より具体的には、薄膜素子能動部は、光電変換素子、太陽電池、イメージセンサー、光センサーを含む各種センサーといった2端子デバイスから成る形態とすることができる。そして、これらの場合、能動層は有機半導体材料から成る構成とすることができる。
あるいは又、以上に説明した好ましい形態、構成を含む第1の態様〜第3の態様に係る本開示において、薄膜素子能動部として、有機エレクトロルミネッセンス素子(有機EL素子)、マイクロカプセル型電気泳動ディスプレイ素子、半導体発光素子(半導体レーザ素子やLED)、液晶表示装置を挙げることができる。尚、有機EL素子、マイクロカプセル型電気泳動ディスプレイ素子、半導体発光素子、液晶表示装置の構成、構造は、周知の構成、構造とすることができる。
以上に説明した好ましい形態、構成を含む第2の態様に係る本開示において、非晶性熱可塑性樹脂として、ポリスチレン樹脂、ABS樹脂、AES樹脂、AS樹脂といったスチレン系樹脂;ポリメタクリル酸メチル(PMMA)等のメタクリル樹脂;ポリカーボネート樹脂(直鎖状のポリカーボネート樹脂及び主鎖に分岐を有するポリカーボネート樹脂を含む);変性ポリフェニレンエーテル(PPE)のポリフェニレンエーテル系樹脂;ポリスルホン樹脂;ポリエーテルスルホン樹脂;ポリアリレート樹脂;ポリエーテルイミド樹脂;ポリアミドイミド樹脂;ポリエーテルケトン樹脂;ポリエーテルエーテルケトン樹脂;ポリエステルカーボネート樹脂;COP;COC;エラストマーを挙げることができるし、第2基材を構成する樹脂として、フェノール樹脂、ユリア樹脂、メラミン樹脂、キシレン樹脂、キシレン・ホルムアルデヒド樹脂、ジアリルフタレート樹脂、フラン樹脂、ケトン・ホルムアルデヒド樹脂、尿素樹脂、アニリン樹脂、アルキド樹脂、不飽和ポリエステル樹脂、エポキシ樹脂といった熱硬化型あるいは紫外線硬化型樹脂を挙げることができる。
尚、熱可塑性樹脂が非晶性熱可塑性樹脂であるか否かは、一般に示差走査熱量測定(DSC)法により明確な融点(急激な吸熱を示す温度)が確認されるか否かによって判断される。明確な融点が確認されない樹脂が非晶性熱可塑性樹脂である。一方、明確な融点が確認される樹脂が結晶性熱可塑性樹脂である。
本開示の画像表示装置の製造方法における画像表示装置、本開示の第1の態様〜第3の態様に係る薄膜素子が組み込まれた画像表示装置として、所謂デスクトップ型のパーソナルコンピュータ、ノートブック型のパーソナルコンピュータ、モバイル型のパーソナルコンピュータ、PDA(パーソナル・デジタル・アシスト)、携帯電話、ゲーム機、電子ブック、電子新聞等の電子ペーパー、看板、ポスター、黒板等の掲示板、コピー機、プリンター用紙代替のリライタブルペーパー、電卓、家電製品の表示部、ポイントカード等のカード表示部、電子広告、電子POP等の各種画像表示装置を挙げることができる。また、各種照明装置を挙げることもできる。
支持基板上に樹脂材料から成る第1基材を塗布法にて形成するが、ここで、塗布法として、スクリーン印刷法やインクジェット印刷法、オフセット印刷法、反転オフセット印刷法、グラビア印刷法、グラビアオフセット印刷法、凸版印刷、フレキソ印刷、マイクロコンタクト法といった各種印刷法;スピンコート法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットコーター法、スリットオリフィスコーター法、カレンダーコーター法、キャスティング法、キャピラリーコーター法、バーコーター法、浸漬法といった各種コーティング法;スプレー法;ディスペンサーを用いる方法:スタンプ法といった、液状材料を塗布する方法を挙げることができる。
樹脂材料から成る第1基材を支持基板上に形成するために、樹脂材料を溶解した溶液を調製する必要があるが、溶媒として、水;エチルアルコール、イソプロピルアルコール、ブチルアルコール等のアルコール類;トルエン、キシレン等の芳香族;アセトン、2−ブタノン等のケトン類;PGMEA等の炭化水素類等を単独あるいは混合して適宜使用することができる。また、有機溶剤以外にも、界面活性剤、レベリング剤等の添加剤を添加してもよい。更には、塗布性能やその他の特性を付与する目的に応じて、高分子材料以外の材料を含有させてもよく、具体的には、シリカフィラー、ガラスファイバー等を挙げることができる。
第1基材を構成する樹脂材料は、支持基板と化学的に反応しないことが望ましい。ここで、「支持基板と化学的に反応しない」とは、例えば、支持基板をガラスとした場合、表面にある水酸基と化学反応を起こすような反応基を有していないことを意味する。また、支持基板を第1基材から剥離するが、剥離は機械的に行うことができ、具体的には、機械を使用して、あるいは、人手によって、支持基板上の第2基材及び第1基材に切れ目を入れ、機械を使用して、あるいは、人手によって、支持基板を第1基材から剥離し、あるいは又、第1基材を支持基板から剥離することができる。あるいは又、機械を使用して、あるいは、人手によって、支持基板上の第2基材及び第1基材に切れ目を入れ、切れ目から水を侵入させることで、支持基板を第1基材から剥離し、あるいは又、第1基材を支持基板から剥離することもできる。第1基材の厚さとして、薄膜素子を確実に支持することができ、しかも、必要に応じて薄膜素子に可撓性(柔軟性)を付与することができる厚さであればよく、例えば、2×10-5m乃至2×10-4mを例示することができる。また、第2基材の厚さとして、第1基材をケトン系溶剤から確実に保護することができ、しかも、必要に応じて薄膜素子に可撓性(柔軟性)を付与することができる厚さであればよく、例えば、1μm乃至10μmを例示することができる。第2基材は、その上に薄膜素子を形成するので、絶縁性を有することが好ましい。
第1基材上に第2基材を形成する方法として、上述した各種の塗布法を挙げることができるが、これに限定するものではなく、シート状の第2基材を予め作製しておき、第1基材に積層する方法を採用してもよい。
薄膜素子能動部をボトムゲート・ボトムコンタクト型の薄膜トランジスタから構成する場合、係る薄膜トランジスタは、
(a)第2基材上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
(b)ゲート絶縁層上にソース/ドレイン電極を形成した後、
(c)少なくとも、ソース/ドレイン電極の間に位置するゲート絶縁層の上に、有機半導体材料層から成るチャネル形成領域を形成する、
各工程から製造することができる。ボトムゲート・ボトムコンタクト型薄膜トランジスタは、
(A)第2基材上に形成されたゲート電極、
(B)ゲート電極及び第2基材上に形成されたゲート絶縁層、
(C)ゲート絶縁層上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極の間であってゲート絶縁層上に形成された、有機半導体材料層から成るチャネル形成領域、
を備えている。
また、薄膜素子能動部をボトムゲート・トップコンタクト型の薄膜トランジスタから構成する場合、係る薄膜トランジスタは、
(a)第2基材上にゲート電極を形成した後、全面にゲート絶縁層を形成し、次いで、
(b)ゲート絶縁層上に、有機半導体材料層から成るチャネル形成領域及びチャネル形成領域延在部を形成した後、
(c)チャネル形成領域延在部上にソース/ドレイン電極を形成する、
各工程から製造することができる。ボトムゲート・トップコンタクト型薄膜トランジスタは、
(A)第2基材上に形成されたゲート電極、
(B)ゲート電極及び第2基材上に形成されたゲート絶縁層、
(C)ゲート絶縁層上に形成された、有機半導体材料層から成るチャネル形成領域及びチャネル形成領域延在部、並びに、
(D)チャネル形成領域延在部上に形成されたソース/ドレイン電極、
を備えている。
更には、薄膜素子能動部をトップゲート・ボトムコンタクト型の薄膜トランジスタから構成する場合、係る薄膜トランジスタは、
(a)第2基材上にソース/ドレイン電極を形成し、次いで、
(b)全面に、有機半導体材料層から成るチャネル形成領域を形成した後、
(c)全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から製造することができる。トップゲート・ボトムコンタクト型薄膜トランジスタは、
(A)第2基材上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極の間の第2基材上に形成された、有機半導体材料層から成るチャネル形成領域、
(C)チャネル形成領域上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層上に形成されたゲート電極、
を備えている。
また、薄膜素子能動部をトップゲート・トップコンタクト型の薄膜トランジスタから構成する場合、係る薄膜トランジスタは、
(a)第2基材上に、有機半導体材料層から成るチャネル形成領域及びチャネル形成領域延在部を形成し、次いで、
(b)チャネル形成領域延在部上にソース/ドレイン電極を形成した後、
(c)全面にゲート絶縁層を形成し、次いで、チャネル形成領域の上のゲート絶縁層の部分にゲート電極を形成する、
各工程から製造することができる。トップゲート・トップコンタクト型薄膜トランジスタは、
(A)第2基材上に形成された、有機半導体材料層から成るチャネル形成領域及びチャネル形成領域延在部、
(B)チャネル形成領域延在部上に形成されたソース/ドレイン電極、
(C)ソース/ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層上に形成されたゲート電極、
を備えている。
薄膜素子能動部においては、制御電極に印加される電圧によって、第1電極から第2電極に向かって能動層に流れる電流が制御される形態とすることができる。具体的には、薄膜素子能動部は、上述したとおり、制御電極がゲート電極に相当し、第1電極及び第2電極がソース/ドレイン電極に相当し、絶縁層がゲート絶縁層に相当し、能動層がチャネル形成領域に相当する電界効果トランジスタ(薄膜トランジスタを含む)から成る構成とすることができる。あるいは又、制御電極、第1電極及び第2電極への電圧の印加によって能動層が発光する発光素子(有機発光素子、有機発光トランジスタ)から成る構成とすることができる。ここで、発光素子において、能動層を構成する有機半導体材料は、制御電極に印加される電圧に基づく変調による電荷の蓄積や、注入された電子と正孔(ホール)との再結合に基づく発光機能を有する。能動層を構成する有機半導体材料として、広くは、p型導電性を有する有機半導体材料あるいはノン・ドープ有機半導体材料を用いることができる。p型導電性を有する有機半導体材料から能動層が構成された発光素子(有機発光トランジスタ)において、発光強度は、ドレイン電流の絶対値に比例し、ゲート電圧とソース/ドレイン電極間の電圧によって変調することができる。尚、薄膜素子能動部が、電界効果トランジスタとしての機能を発揮するか、発光素子として機能するかは、第1電極及び第2電極への電圧印加状態(バイアス)に依存する。先ず、第2電極からの電子注入が起こらない範囲のバイアスを加えた上で制御電極を変調することにより、第1電極から第2電極へ電流が流れる。これがトランジスタ動作である。一方、正孔が十分に蓄積された上で第1電極及び第2電極へのバイアスが増加されると電子注入が始まり、正孔との再結合によって発光が起こる。あるいは又、能動層への光の照射によって第1電極と第2電極との間に電流が流れる光電変換素子から成る構成とすることができる。薄膜素子能動部から光電変換素子を構成する場合、光電変換素子によって、具体的には、太陽電池やイメージセンサーを構成することができ、この場合、制御電極への電圧の印加は行わなくともよいし、行ってもよく、後者の場合、制御電極への電圧の印加によって、流れる電流の変調を行うことが可能となる。尚、薄膜素子能動部を発光素子や光電変換素子とする場合、発光素子や光電変換素子の構成、構造は、例えば、上述した4種類の薄膜トランジスタの構成、構造のいずれかと同様とすることができる。
有機半導体材料として、ポリチオフェン、ポリチオフェンにヘキシル基を導入したポリ−3−ヘキシルチオフェン[P3HT]、ペンタセン[2,3,6,7−ジベンゾアントラセン]、ペリキサンテノキサンテン等を含むジオキサアンタントレン系化合物、ポリアントラセン、ナフタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、ベンゾピレン、ジベンゾピレン、トリフェニレン、ポリピロール、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリフェニレン、ポリフラン、ポリインドール、ポリビニルカルバゾール、ポリセレノフェン、ポリテルロフェン、ポリイソチアナフテン、ポリカルバゾール、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリチエニレンビニレン、ポリナフタレン、ポリピレン、ポリアズレン、銅フタロシアニンで代表されるフタロシアニン、メロシアニン、ヘミシアニン、ポリエチレンジオキシチオフェン、ピリダジン、ナフタレンテトラカルボン酸ジイミド、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]、キナクリドンを例示することができる。あるいは又、有機半導体材料として、縮合多環芳香族化合物、ポルフィリン系誘導体、フェニルビニリデン系の共役系オリゴマー、及び、チオフェン系の共役系オリゴマーから成る群から選択された化合物を挙げることができる。具体的には、例えば、アセン系分子(ペンタセン、テトラセン等)といった縮合多環芳香族化合物、ポルフィリン系分子、共役系オリゴマー(フェニルビニリデン系やチオフェン系)を挙げることができる。
あるいは又、有機半導体材料として、例えば、ポルフィリン、4,4’−ビフェニルジチオール(BPDT)、4,4’−ジイソシアノビフェニル、4,4’−ジイソシアノ−p−テルフェニル、2,5−ビス(5’−チオアセチル−2’−チオフェニル)チオフェン、2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、4,4’−ジイソシアノフェニル、ベンジジン(ビフェニル−4,4’−ジアミン)、TCNQ(テトラシアノキノジメタン)、テトラチアフルバレン(TTF)−TCNQ錯体、ビスエチレンテトラチアフルバレン(BEDTTTF)−過塩素酸錯体、BEDTTTF−ヨウ素錯体、TCNQ−ヨウ素錯体に代表される電荷移動錯体、ビフェニル−4,4’−ジカルボン酸、1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン、1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン、デンドリマー、C60、C70、C76、C78、C84等のフラーレン、1,4−ジ(4−チオフェニルエチニル)−2−エチルベンゼン、2,2”−ジヒドロキシ−1,1’:4’,1”−テルフェニル、4,4’−ビフェニルジエタナール、4,4’−ビフェニルジオール、4,4’−ビフェニルジイソシアネート、1,4−ジアセチニルベンゼン、ジエチルビフェニル−4,4’−ジカルボキシレート、ベンゾ[1,2−c;3,4−c’;5,6−c”]トリス[1,2]ジチオール−1,4,7−トリチオン、アルファ−セキシチオフェン、テトラチオテトラセン、テトラセレノテトラセン、テトラテルルテトラセン、ポリ(3−アルキルチオフェン)、ポリ(3−チオフェン−β−エタンスルホン酸)、ポリ(N−アルキルピロール)ポリ(3−アルキルピロール)、ポリ(3,4−ジアルキルピロール)、ポリ(2,2’−チエニルピロール)、ポリ(ジベンゾチオフェンスルフィド)を例示することができる。
能動層やチャネル形成領域(有機半導体材料層)には、必要に応じてポリマーが含まれていてもよい。ポリマーは有機溶剤に溶解すればよい。具体的には、ポリマー(有機結合剤、バインダー)として、ポリスチレン、ポリアルファメチルスチレン、ポリオレフィンを例示することができる。更には、場合によっては、添加物(例えば、n型不純物やp型不純物といった、所謂ドーピング材料)を加えることもできる。
有機半導体材料溶液を調製するための溶媒として、トルエン、キシレン、メシチレン、テトラリン等の芳香族類、シクロペンタノン、シクロヘキサノン等のケトン類、デカリン等の炭化水素類等を例示することができる。なかでも、メシチレン、テトラリン、デカリン等の沸点が比較的高い溶媒を用いることが、トランジスタ特性の観点から、また、有機半導体材料層の成膜時に有機半導体材料層が急激に乾燥することを防止するといった観点から、好ましい。
能動層、チャネル形成領域、あるいは、チャネル形成領域及びチャネル形成領域延在部の形成方法として、塗布法を挙げることができる。ここで、塗布法は、一般的な塗布法をいずれも問題なく使用することができ、具体的には、例えば、上述した各種の塗布法を挙げることができる。
支持基板(支持基材)として、各種ガラス基板や、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板、サファイヤ基板、ステンレス等の各種合金や各種金属から成る金属基板を挙げることができる。
制御電極や第1電極、第2電極、ゲート電極、ソース/ドレイン電極を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)、鉄(Fe)、コバルト(Co)、亜鉛(Zn)、マグネシウム(Mg)等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、制御電極や第1電極、第2電極、ゲート電極、ソース/ドレイン電極を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]やポリアニリンといった有機材料(導電性高分子)を挙げることもできる。制御電極や第1電極、第2電極、ゲート電極、ソース/ドレイン電極を構成する材料は、同じ材料であってもよいし、異なる材料であってもよい。
制御電極や第1電極、第2電極、ゲート電極、ソース/ドレイン電極の形成方法として、これらを構成する材料にも依るが、上述した各種の塗布法、物理的気相成長法(PVD法)、パルスレーザ堆積法(PLD)、アーク放電法、MOCVD法を含む各種の化学的気相成長法(CVD法)、リフト・オフ法、シャドウマスク法、及び、電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、PVD法として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着、ルツボを加熱する方法等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、(d)DC(direct current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。レジストパターンを形成する場合、例えば、レジスト材料を塗布してレジスト膜を形成した後、フォトリソグラフィ技術、レーザ描画技術、電子線描画技術あるいはX線描画技術等を用いてレジスト膜をパターニングする。レジスト転写法等を用いてレジストパターンを形成してもよい。制御電極や第1電極、第2電極、ゲート電極、ソース/ドレイン電極をエッチング方法に基づき形成する場合、ドライエッチング法やウェットエチング法を採用すればよく、ドライエッチング法として、例えば、イオンミリングや反応性イオンエッチング(RIE)を挙げることができる。また、制御電極や第1電極、第2電極、ゲート電極、ソース/ドレイン電極を、レーザアブレーション法、マスク蒸着法、レーザ転写法等に基づき形成することもできる。
絶縁層あるいはゲート絶縁層(以下、これらを総称して、『ゲート絶縁層等』と呼ぶ場合がある)は、単層であってもよいし、多層であってもよい。ゲート絶縁層等を構成する材料として、酸化ケイ素系材料、窒化ケイ素(SiNY)、酸化アルミニウム(Al23)やHfO2等の金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリスチレン、N−2(アミノエチル)3−アミノプロピルトリメトキシシラン(AEAPTMS)、3−メルカプトプロピルトリメトキシシラン(MPTMS)、オクタデシルトリクロロシラン(OTS)等のシラノール誘導体(シランカップリング剤)、オクタデカンチオール、ドデシルイソシアネイト等の一端に制御電極やゲート電極と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料(有機ポリマー)にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。ここで、酸化ケイ素系材料として、酸化シリコン(SiOX)、BPSG、PSG、BSG、AsSG、PbSG、酸化窒化シリコン(SiON)、SOG(スピンオングラス)、低誘電率SiO2系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)を例示することができる。
ゲート絶縁層等の形成方法として、上述した塗布法以外にも、リフト・オフ法、ゾル−ゲル法、電着法、及び、シャドウマスク法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。
あるいは又、ゲート絶縁層は、制御電極やゲート電極の表面を酸化あるいは窒化することによって形成することができるし、制御電極やゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。制御電極やゲート電極の表面を酸化する方法として、制御電極やゲート電極を構成する材料にも依るが、O2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、制御電極やゲート電極の表面を窒化する方法として、制御電極やゲート電極を構成する材料にも依るが、N2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Au電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、制御電極やゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的に制御電極やゲート電極表面を被覆することで、制御電極やゲート電極の表面にゲート絶縁層を形成することもできる。あるいは又、制御電極やゲート電極の表面をシラノール誘導体(シランカップリング剤)により修飾することで、ゲート絶縁層を形成することもできる。
本開示の薄膜素子を、ディスプレイ装置や各種の電子機器に適用、使用する場合、第2基材に多数の薄膜素子(電子デバイスや半導体装置)を集積したモノリシック集積回路としてもよいし、各薄膜素子を切断して個別化し、ディスクリート部品として使用してもよい。また、薄膜素子を樹脂にて封止してもよい。
実施例1は、本開示の第1の態様〜第3の態様に係る薄膜素子、本開示の第1の態様〜第3の態様に係る薄膜素子の製造方法、及び、本開示の画像表示装置の製造方法に関する。実施例1の薄膜素子10Aの模式的な一部断面図を図1の(A)に示す。また、実施例1の薄膜素子の製造方法を説明するための支持基板等の模式的な一部断面図を図1の(B)に示す。
実施例1の薄膜素子10Aは、
第1基材21、
第1基材21上に形成された第2基材22、及び、
第2基材22上に形成された薄膜素子能動部30、
を備えている。
そして、本開示の第1の態様に則って表現すると、第1基材21を構成する樹脂材料のガラス転移温度Tgは180゜C以上であり、第2基材22を構成する樹脂は熱によって又はエネルギー線の照射によって硬化する樹脂から成る。
また、本開示の第2の態様に則って表現すると、第1基材21を構成する樹脂材料のガラス転移温度Tgは、薄膜素子能動部30を形成するときのプロセス温度の最高温度(具体的には、150゜C)よりも高く、第2基材22を構成する樹脂は熱によって又はエネルギー線の照射によって硬化する樹脂から成る。ここで、第1基材21を構成する樹脂材料のガラス転移温度Tgは180゜C以上である。
更には、本開示の第3の態様に則って表現すると、第1基材21を構成する樹脂材料は非晶性熱可塑性樹脂から成り、第2基材22を構成する樹脂は熱硬化型樹脂又は紫外線硬化型樹脂から成る。ここで、第1基材21を構成する非晶性熱可塑性樹脂はポリスルホン系樹脂から成る。
そして、実施例1の薄膜素子10Aにおいて、支持基板20に対する剥離強度(具体的には、90度剥離接着強さ)は、1.0N/cm(0.1kgf/cm)乃至4.9N/m(0.5kgf/cm)である。また、第1基材21を構成する非晶性熱可塑性樹脂は、上述したとおり、ポリスルホン樹脂であり、第2基材22を構成する熱硬化型樹脂はエポキシ系樹脂である。
実施例1において、薄膜素子能動部30は、
第1電極及び第2電極、
第1電極と第2電極との間に形成された能動層、並びに、
絶縁層を介して能動層と対向した制御電極、
を備えている。具体的には、
薄膜素子能動部30は、電界効果トランジスタ(FET)、より具体的には、薄膜トランジスタ(TFT)から成り、
第1電極及び第2電極はソース/ドレイン電極33に該当し、
制御電極はゲート電極31に該当し、
絶縁層はゲート絶縁層32に該当し、
能動層はチャネル形成領域34に該当する。そして、制御電極に印加される電圧によって、第1電極から第2電極に向かって能動層に流れる電流が制御される。
ここで、TFTから成る薄膜素子能動部30は、より具体的には、ボトムゲート・ボトムコンタクト型のTFTから構成されており、
(A)第2基材22上に形成されたゲート電極31(制御電極に相当する)、
(B)ゲート電極31及び第2基材22上に形成されたゲート絶縁層32(絶縁層に相当する)、
(C)ゲート絶縁層32上に形成されたソース/ドレイン電極33(第1電極及び第2電極に相当する)、並びに、
(D)ソース/ドレイン電極33の間であってゲート絶縁層32上に形成され、有機半導体材料層から成るチャネル形成領域34(能動層に相当する)、
を備えている。
実施例1において、制御電極(ゲート電極31)、第1電極及び第2電極(ソース/ドレイン電極33)は、金(Au)から成り、絶縁層(ゲート絶縁層32)はSiO2から成り、能動層(チャネル形成領域34)は、TIPS(triisopropylsilyl,トリイソプロピルシリル)−ペンタセンから成る。
以下、実施例1の薄膜素子の製造方法、画像表示装置の製造方法を説明するが、以下の説明において、制御電極とゲート電極とを総称してゲート電極と呼び、第1電極及び第2電極並びにソース/ドレイン電極を総称してソース/ドレイン電極と呼び、絶縁層及びゲート絶縁層を総称してゲート絶縁層と呼び、能動層及びチャネル形成領域を総称してチャネル形成領域と呼ぶ。
尚、予め、有機半導体材料溶液を調製しておく。具体的には、有機半導体材料としてTIPS−ペンタセン1グラムを、有機溶剤である1,2,3,4−テトラヒドロナフタレン100グラムに溶解した。また、ポリスルホン(ガラス転移温度Tg:180゜C)をn−メチルピロリドンに溶解させた第1基材形成用溶液、及び、エポキシ系樹脂(具体的には、オルソクレゾールノボラックエポキシ樹脂)をシクロペンタノンに溶解させた第2基材形成用溶液を調製しておく。
[工程−100]
先ず、支持基板(支持基材)20上に樹脂材料から成る第1基材21を塗布法にて形成し、次いで、第1基材21上に、熱によって硬化する樹脂から成る第2基材22を形成する。あるいは又、支持基板20上に非晶性熱可塑性樹脂から成る第1基材21を塗布法にて形成した後、第1基材21上に熱硬化型樹脂から成る第2基材22を形成する。具体的には、ガラス基板から成る支持基板20上に、バーコーターを用いて、乾燥後の厚さが100μmとなるように第1基材形成用溶液を塗布し、乾燥させることで、支持基板20の上に第1基材21を形成する。次いで、バーコーターを用いて、乾燥後の厚さが10μmとなるように第2基材形成用溶液を塗布し、乾燥、熱硬化させることで、第1基材21の上に第2基材22を形成する。
次いで、第2基材22上に薄膜素子能動部30を形成する。
[工程−110]
そのために、先ず、第2基材22の上にゲート電極31を形成する。具体的には、第2基材22上に、ゲート電極31を形成すべき部分が除去されたレジスト層(図示せず)を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン(Ti)層(図示せず)、及び、ゲート電極31としての金(Au)層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフト・オフ法に基づき、ゲート電極31を得ることができる。
[工程−120]
次に、全面に、具体的には、ゲート電極31を含む第2基材22上に、ゲート絶縁層32を形成する。より具体的には、SiO2から成るゲート絶縁層32を、スパッタリング法に基づきゲート電極31及び第2基材22上に形成する。ゲート絶縁層32の成膜を行う際、ゲート電極31の一部をハードマスクで覆うことによって、ゲート電極31の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−130]
その後、ゲート絶縁層32の上に、金(Au)層から成るソース/ドレイン電極33を形成する。具体的には、密着層としての厚さ約0.5nmのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極33として厚さ約25nmの金(Au)層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁層32の一部をハードマスクで覆うことによって、ソース/ドレイン電極33をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−140]
次いで、少なくとも、ソース/ドレイン電極33の間に位置するゲート絶縁層32の上に、有機半導体材料溶液を塗布、乾燥することで、有機半導体材料層から成るチャネル形成領域34を形成する。具体的には、上述した有機半導体材料溶液を用いてスピンコート法にて有機半導体材料層を成膜した後、90゜C、1時間といった条件にて、成膜された有機半導体材料層を乾燥する。こうして、チャネル形成領域34(能動層)を得ることができる(図1の(B)参照)。
あるいは又、上述した有機半導体材料溶液を用いて、インクジェット印刷法にて有機半導体材料層を成膜した後、90゜C、1時間といった条件にて、成膜された有機半導体材料層を乾燥することで、チャネル形成領域34(能動層)を得ることもできる。
[工程−150]
その後、全面にパッシベーション膜(図示せず)を形成し、ゲート電極31及びソース/ドレイン電極33に接続された配線(図示せず)を銀ペーストの印刷及び焼成に基づき形成する。ここで、銀ペーストの焼成温度が、一連の薄膜素子あるいは画像表示装置の製造工程におけるプロセス温度の最高温度(具体的には、150゜C)である。こうして、ボトムゲート・ボトムコンタクト型のFET(具体的には、TFT)を得ることができる。
[工程−160]
その後、支持基板20を第1基材21から剥離する。具体的には、支持基板20上の第2基材22及び第1基材21に切れ目を入れ、切れ目から水を侵入させることで、支持基板20を第1基材21から剥離する。こうして、実施例1の薄膜素子(TFT)10Aを得ることができる。あるいは又、実施例1の薄膜素子10Aを備えた画像表示装置を得ることができる。尚、画像表示装置の製造にあっては、この工程に引き続き、薄膜素子10Aの上あるいは上方に、画像表示部(具体的には、例えば、有機エレクトロルミネッセンス素子あるいはマイクロカプセル型電気泳動ディスプレイ素子、半導体発光素子から成る画像表示部)を、周知の方法に基づき形成すればよい。
実施例1の薄膜素子の製造方法あるいは画像表示装置の製造方法にあっては、第1基材21と第2基材22の2層構成の基材の上に薄膜素子能動部30を形成した後、支持基板20を第1基材21から剥離する。それ故、大掛かりな製造装置を必要とすることなく、簡素、簡易な方法にて薄膜素子10Aを製造することができる。
しかも、第1基材21が第2基材22によって覆われ、保護された状態で、薄膜素子能動部30を第2基材22上に形成するので、薄膜素子能動部30の形成時、例えば、アセトン等のケトン系溶剤に第1基材21が接触することによって第1基材21にクラック等の損傷が発生することを、確実に防止することができた。また、例えば有機トランジスタ製造時においては、粘着材等を用いてプラスチックフィルムを支持基板に貼り合わせ、プラスチックフィルム上に有機トランジスタを形成した後、有機トランジスタが形成されたプラスチックフィルムを支持基板から剥離する方法も知られている。しかし、このような技術と比した場合、本開示においては粘着材を使用しなくてもよいため、支持基板からプラスチックフィルムを剥離する際に粘着材の一部がプラスチックフィルム上に残ってしまい粘着材を除去する作業が必要であるという問題も解決し得る。
尚、第1基材に損傷が発生するか否かは、例えば、第1基材を温度60゜Cのアセトンに30分、静止状態で浸漬した後、第1基材を溶剤から引き上げ、第1基材の表面を目視観察することで評価することができる。また、支持基板に対する第1基材の90度剥離接着強さを評価するためには、エーアンドディー株式会社製のテンシロン等を使用する。そして、ガラス基板の表面を洗浄して清浄化し、このガラス基板上に、バーコーターを用いて、乾燥後の厚さが100μmとなるように第1基材形成用溶液を塗布し、乾燥させることで、ガラス基板の上に第1基材を形成する。そして、90度剥離接着強さを、JIS K6854−1:1999に則り測定すればよい。
また、支持基板20上に第1基材21を塗布法にて形成するので、第1基材21を容易に形成することができるし、支持基板20と第1基材21との間に気泡等が発生し難い。実施例1の薄膜素子にあっては、第1基材21及び第2基材22を構成する材料あるいはその特性、仕様、諸元が規定されているので、大掛かりな製造装置を必要とすることなく、簡素、簡易な方法にて薄膜素子を製造することが可能となる。
エポキシ系樹脂の代わりに、ジアリルフタレート樹脂に基づき、第1基材上に第2基材を塗布、形成し、紫外線を照射することで硬化させて2層構造の基材を得た。この場合にあっても、薄膜素子能動部30の形成時、例えば、アセトン等のケトン系溶剤に第1基材21が接触することによって第1基材21にクラック等の損傷が発生することを、確実に防止することができた。
比較例1Aとして、第2基材22の形成を省略した以外は、実施例1と同様にして薄膜素子を製造した。その結果、薄膜素子能動部30の形成時、例えば、アセトン等のケトン系溶剤に第1基材21が接触したとき、第1基材21は溶解していないものの、第1基材21にクラック等の損傷が発生した。このようなクラックの発生は、第1基材21の内部に存在する応力に起因すると考えられる。
比較例1Bとして、支持基板20上にポリイミド樹脂層(乾燥後の厚さ:100μm)から第1基材21を塗布法にて形成した。そして、この点と、第2基材22の形成を省略した以外は、実施例1と同様にして薄膜素子を製造した。その結果、実施例1の[工程−160]と同様の工程において、支持基板20をポリイミド樹脂層から剥離することができなかった。
比較例1Cとして、ガラス転移温度Tgが110゜Cのポリアクリレートから成る第1基材を支持基板上に形成した以外は、実施例1と同様にして薄膜素子を製造した。即ち、第1基材上に、実施例1と同様に、オルソクレゾールノボラックエポキシ樹脂から成る第2基材を形成した。その結果、薄膜素子能動部30の形成時、第1基材が支持基板から剥離し、薄膜素子を製造することができなかった。
実施例2は、実施例1の変形である。実施例2にあっては、薄膜素子10Bを、ボトムゲート・トップコンタクト型のFET(具体的には、TFT)とした。実施例2の電界効果トランジスタは、図2の(A)に模式的な一部断面図を示すように、
(A)第2基材22上に形成されたゲート電極31(制御電極に相当する)、
(B)ゲート電極31及び第2基材22上に形成されたゲート絶縁層32(絶縁層に相当する)、
(C)ゲート絶縁層32上に形成された、有機半導体材料層から成るチャネル形成領域34(能動層に相当する)及びチャネル形成領域延在部35、並びに、
(D)チャネル形成領域延在部35上に形成されたソース/ドレイン電極33(第1電極及び第2電極に相当する)、
を備えている。
以下、実施例2の薄膜素子の製造方法の概要を説明する。
[工程−200]
先ず、実施例1の[工程−100]〜[工程−110]と同様にして、支持基板20上に第1基材21及び第2基材22を順次形成し、第2基材22上にゲート電極31を形成した後、実施例1の[工程−120]と同様にして、全面に、具体的には、ゲート電極31を含む第2基材22上に、ゲート絶縁層32を形成する。
[工程−210]
次いで、実施例1の[工程−140]と同様にして、ゲート絶縁層32上に、有機半導体材料溶液を塗布、乾燥することで、有機半導体材料層から成るチャネル形成領域34及びチャネル形成領域延在部35を形成する。
[工程−220]
その後、チャネル形成領域延在部35の上に、チャネル形成領域34を挟むようにソース/ドレイン電極33を形成する。具体的には、実施例1の[工程−130]と同様にして、密着層としてのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極33としての金(Au)層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、チャネル形成領域延在部35の一部をハードマスクで覆うことによって、ソース/ドレイン電極33をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−230]
次いで、パッシベーション膜(図示せず)の形成、配線(図示せず)の形成を、実施例1と同様に行い、支持基板20を第1基材21から剥離することで、実施例2の薄膜素子10Bを完成させることができる。
実施例3も、実施例1の変形である。実施例3にあっては、薄膜素子10Cを、トップゲート・ボトムコンタクト型のFET(具体的には、TFT)とした。実施例3の電界効果トランジスタは、図2の(B)に模式的な一部断面図を示すように、
(A)第2基材22上に形成されたソース/ドレイン電極33(第1電極及び第2電極に相当する)、
(B)ソース/ドレイン電極33の間の第2基材22上に形成された、有機半導体材料層から成るチャネル形成領域34(能動層に相当する)、
(C)チャネル形成領域34上に形成されたゲート絶縁層32(絶縁層に相当する)、並びに、
(D)ゲート絶縁層32上に形成されたゲート電極31(制御電極に相当する)、
を備えている。
以下、実施例3の薄膜素子の製造方法の概要を説明する。
[工程−300]
先ず、実施例1の[工程−100]及び[工程−130]と同様にして、支持基板20上に第1基材21及び第2基材22を順次形成し、次いで、第2基材22上にソース/ドレイン電極33を形成した後、実施例1の[工程−140]と同様にして、全面に、具体的には、ソース/ドレイン電極33を含む第2基材22上に、有機半導体材料溶液を塗布、乾燥することで、有機半導体材料層から成るチャネル形成領域(能動層)34を形成する。
[工程−310]
次いで、全面に、ゲート絶縁層32を、実施例1の[工程−120]と同様の方法で形成する。その後、チャネル形成領域34の上のゲート絶縁層32の部分に、実施例1の[工程−110]と同様の方法で、ゲート電極31を形成する。
[工程−320]
次いで、パッシベーション膜(図示せず)の形成、配線(図示せず)の形成を、実施例1と同様に行い、支持基板20を第1基材21から剥離することで、実施例3の薄膜素子10Cを完成させることができる。
実施例4も、実施例1の変形である。実施例4にあっては、薄膜素子10Dを、トップゲート・トップコンタクト型のFET(具体的には、TFT)とした。実施例4の電界効果トランジスタは、図3の(A)に模式的な一部断面図を示すように、
(A)第2基材22上に形成された、有機半導体材料層から成るチャネル形成領域34(能動層に相当する)及びチャネル形成領域延在部35、
(B)チャネル形成領域延在部35上に形成されたソース/ドレイン電極33(第1電極及び第2電極に相当する)、
(C)ソース/ドレイン電極33及びチャネル形成領域34上に形成されたゲート絶縁層32(絶縁層に相当する)、並びに、
(D)ゲート絶縁層32上に形成されたゲート電極31(制御電極に相当する)、
を備えている。
以下、実施例4の薄膜素子の製造方法の概要を説明する。
[工程−400]
先ず、実施例1の[工程−100]及び[工程−140]と同様にして、支持基板20上に第1基材21及び第2基材22を順次形成し、次いで、第2基材22上に、有機半導体材料溶液を塗布、乾燥することで、有機半導体材料層から成るチャネル形成領域34及びチャネル形成領域延在部35を形成する。
[工程−410]
次いで、実施例1の[工程−130]と同様の方法で、チャネル形成領域延在部35上にソース/ドレイン電極33を形成する。
[工程−420]
その後、全面にゲート絶縁層32を実施例1の[工程−120]と同様の方法で形成する。次いで、チャネル形成領域34の上のゲート絶縁層32の部分に、実施例1の[工程−110]と同様の方法でゲート電極31を形成する。
[工程−430]
次いで、パッシベーション膜(図示せず)の形成、配線(図示せず)の形成を、実施例1と同様に行い、支持基板20を第1基材21から剥離することで、実施例4の薄膜素子10Dを完成させることができる。
実施例5は、実施例1〜実施例4の変形である。実施例5にあっては、第1基材21を構成する樹脂材料は、硬化あるいは架橋をしない樹脂材料、具体的には、ポリスルホンから成る。また、第2基材22を構成する材料は、第1基材21を構成する樹脂材料成分を含んでいる。この点を除き、実施例5の薄膜素子は、実施例1〜実施例4の薄膜素子と同様の構成、構造とすることができるし、実施例5の薄膜素子の製造方法は、実施例1〜実施例4の薄膜素子の製造方法と同様とすることができるので、詳細な説明は省略する。
実施例6も、実施例1の変形であるが、実施例6において、薄膜素子能動部は、具体的には2端子デバイスから成り、より具体的には、模式的な一部断面図を図3の(B)に示すように、
第1電極41及び第2電極42、並びに、
第1電極41と第2電極42との間に形成された能動層43、
を備えている。尚、能動層43は有機半導体材料から成る。そして、能動層43への光の照射によって電力が生成する。即ち、実施例6の薄膜素子10Eは、光電変換素子あるいは太陽電池として機能する。あるいは又、第1電極41及び第2電極42への電圧の印加によって能動層43が発光する発光素子として機能する。
以上の点を除き、実施例6の薄膜素子の構成、構造は、基本的に、実施例1において説明した薄膜素子の構成、構造と同様とすることができるので、詳細な説明は省略する。実施例6の薄膜素子は、実施例1の[工程−100]と同様の工程を実行した後、第1電極41、能動層43及び第2電極42の形成を、実施例1の[工程−130]、[工程−140]、[工程−130]と実質的に同様に行い、更に、実施例1の[工程−150]と同様にして配線の形成を行い、実施例1の[工程−160]と同様にして支持基板を第1基材から剥離することで得ることができる。
以上、本開示を好ましい実施例に基づき説明したが、本開示はこれらの実施例に限定されるものではない。薄膜素子の構造や構成、形成条件、製造条件は例示であり、適宜変更することができる。本開示によって得られた薄膜素子を、例えば、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の薄膜素子を集積したモノリシック集積回路としてもよいし、各薄膜素子を切断して個別化し、ディスクリート部品として使用してもよい。実施例においては、薄膜素子を、専ら、3端子デバイスあるいは2端子デバイスから構成したが、例えば、周知の構成、構造を有する有機エレクトロルミネッセンス素子やマイクロカプセル型電気泳動ディスプレイ素子、半導体発光素子から構成することもでき、これらの有機エレクトロルミネッセンス素子やマイクロカプセル型電気泳動ディスプレイ素子、半導体発光素子の製造方法、それ自体も、周知の製造方法とすればよい。
10A,10B,10C,10D,10E・・・薄膜素子、20・・・支持基板、21・・・第1基材、22・・・第2基材、30・・・薄膜素子能動部、31・・・ゲート電極、32・・・ゲート絶縁層、33・・・ソース/ドレイン電極、34・・・チャネル形成領域、35・・・チャネル形成領域延在部、41・・・第1電極、42・・・第2電極、43・・・能動層

Claims (20)

  1. 支持基板上に樹脂材料から成る第1基材を塗布法にて形成した後、
    第1基材上に、熱によって又はエネルギー線の照射によって硬化する樹脂から成る第2基材を形成し、次いで、
    第2基材上に薄膜素子能動部を形成し、その後、
    支持基板を第1基材から剥離する、
    各工程を備えており、
    第1基材を構成する樹脂材料のガラス転移温度は180゜C以上である薄膜素子の製造方法。
  2. 第1基材を構成する樹脂材料は、硬化あるいは架橋をしない樹脂材料から構成され、
    第2基材を構成する材料は、第1基材を構成する樹脂材料成分を含んでいる請求項1に記載の薄膜素子の製造方法。
  3. 支持基板に対する剥離強度は1.0N/cm乃至4.9N/mである請求項1又は請求項2に記載の薄膜素子の製造方法。
  4. 支持基板上に樹脂材料から成る第1基材を塗布法にて形成した後、
    第1基材上に、熱によって又はエネルギー線の照射によって硬化する樹脂から成る第2基材を形成し、次いで、
    第2基材上に薄膜素子能動部を形成し、その後、
    支持基板を第1基材から剥離する、
    各工程を備えており、
    第1基材を構成する樹脂材料のガラス転移温度は、薄膜素子能動部を形成するときのプロセス温度の最高温度よりも高い薄膜素子の製造方法。
  5. 第1基材を構成する樹脂材料のガラス転移温度は180゜C以上である請求項4に記載の薄膜素子の製造方法。
  6. 支持基板に対する剥離強度は1.0N/cm乃至4.9N/mである請求項4又は請求項5に記載の薄膜素子の製造方法。
  7. 支持基板上に非晶性熱可塑性樹脂から成る第1基材を塗布法にて形成した後、
    第1基材上に、熱硬化型樹脂又は紫外線硬化型樹脂から成る第2基材を形成し、次いで、
    第2基材上に薄膜素子能動部を形成し、その後、
    支持基板を第1基材から剥離する、
    各工程を備えている薄膜素子の製造方法。
  8. 第1基材を構成する非晶性熱可塑性樹脂は、ポリスルホン系樹脂から成る請求項7に記載の薄膜素子の製造方法。
  9. 第1基材を構成する熱硬化型樹脂は、ポリスルホン樹脂、ポリエーテルスルホン樹脂又はポリエーテルイミド樹脂である請求項8に記載の薄膜素子の製造方法。
  10. 第2基材を構成する熱硬化型樹脂はエポキシ系樹脂である請求項7乃至請求項9のいずれか1項に記載の薄膜素子の製造方法。
  11. 薄膜素子能動部は、
    第1電極及び第2電極、
    第1電極と第2電極との間に形成された能動層、並びに、
    絶縁層を介して能動層と対向した制御電極、
    を備えている請求項1乃至請求項10のいずれか1項に記載の薄膜素子の製造方法。
  12. 薄膜素子能動部は薄膜トランジスタから成り、
    第1電極及び第2電極はソース/ドレイン電極に該当し、
    制御電極はゲート電極に該当し、
    絶縁層はゲート絶縁層に該当し、
    能動層はチャネル形成領域に該当する請求項11に記載の薄膜素子の製造方法。
  13. 薄膜素子能動部は、
    第1電極及び第2電極、並びに、
    第1電極と第2電極との間に形成された能動層、
    を備えている請求項1乃至請求項10のいずれか1項に記載の薄膜素子の製造方法。
  14. 能動層は有機半導体材料から成る請求項11乃至請求項13のいずれか1項に記載の薄膜素子の製造方法。
  15. 薄膜素子能動部は、有機エレクトロルミネッセンス素子から成る請求項1乃至請求項10のいずれか1項に記載の薄膜素子の製造方法。
  16. 薄膜素子能動部は、マイクロカプセル型電気泳動ディスプレイ素子から成る請求項1乃至請求項10のいずれか1項に記載の薄膜素子の製造方法。
  17. 請求項1乃至請求項10のいずれか1項に記載の薄膜素子の製造方法を含む画像表示装置の製造方法。
  18. 第1基材、
    第1基材上に形成された第2基材、及び、
    第2基材上に形成された薄膜素子能動部、
    を備えており、
    第1基材を構成する樹脂材料のガラス転移温度は180゜C以上であり、
    第2基材を構成する樹脂は、熱によって又はエネルギー線の照射によって硬化する樹脂から成る薄膜素子。
  19. 第1基材、
    第1基材上に形成された第2基材、及び、
    第2基材上に形成された薄膜素子能動部、
    を備えており、
    第1基材を構成する樹脂材料のガラス転移温度は、薄膜素子能動部を形成するときのプロセス温度の最高温度よりも高く、
    第2基材を構成する樹脂は、熱によって又はエネルギー線の照射によって硬化する樹脂から成る薄膜素子。
  20. 第1基材、
    第1基材上に形成された第2基材、及び、
    第2基材上に形成された薄膜素子能動部、
    を備えており、
    第1基材を構成する樹脂材料は非晶性熱可塑性樹脂から成り、
    第2基材を構成する樹脂は、熱硬化型樹脂又は紫外線硬化型樹脂から成る薄膜素子。
JP2011081404A 2011-04-01 2011-04-01 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法 Expired - Fee Related JP5790095B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011081404A JP5790095B2 (ja) 2011-04-01 2011-04-01 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
TW101107039A TW201244199A (en) 2011-04-01 2012-03-02 Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
KR1020120022736A KR20120112013A (ko) 2011-04-01 2012-03-06 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법
US13/414,842 US8853014B2 (en) 2011-04-01 2012-03-08 Method of fabricating a thin-film transistor
EP12160388A EP2506326A2 (en) 2011-04-01 2012-03-20 Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
CN2012100807613A CN102738393A (zh) 2011-04-01 2012-03-23 薄膜器件及其制造方法和图像显示装置的制造方法
US14/465,640 US9246008B2 (en) 2011-04-01 2014-08-21 Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011081404A JP5790095B2 (ja) 2011-04-01 2011-04-01 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2012216695A true JP2012216695A (ja) 2012-11-08
JP2012216695A5 JP2012216695A5 (ja) 2014-04-24
JP5790095B2 JP5790095B2 (ja) 2015-10-07

Family

ID=46044317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011081404A Expired - Fee Related JP5790095B2 (ja) 2011-04-01 2011-04-01 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法

Country Status (6)

Country Link
US (2) US8853014B2 (ja)
EP (1) EP2506326A2 (ja)
JP (1) JP5790095B2 (ja)
KR (1) KR20120112013A (ja)
CN (1) CN102738393A (ja)
TW (1) TW201244199A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072362A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2017537350A (ja) * 2014-11-14 2017-12-14 エ・ティ・チ・エッセ・エッレ・エッレ 改善された画素アーキテクチャを含むディスプレイ
JP2019054119A (ja) * 2017-09-15 2019-04-04 東洋インキScホールディングス株式会社 有機トランジスタの製造方法および電極形成用導電インキ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US8901547B2 (en) * 2012-08-25 2014-12-02 Polyera Corporation Stacked structure organic light-emitting transistors
KR20140062368A (ko) * 2012-11-14 2014-05-23 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
JP2015023080A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
KR102639302B1 (ko) * 2015-10-15 2024-02-21 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
KR102150465B1 (ko) * 2019-03-27 2020-09-01 한국과학기술연구원 나노 플라즈모닉스를 이용한 양면 표시 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424824A (en) * 1987-06-30 1989-01-26 Shell Int Research Curable resin composition
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP2008143975A (ja) * 2006-12-07 2008-06-26 Yasuhara Chemical Co Ltd 熱伝導性ホットメルト接着剤組成物
JP2009021322A (ja) * 2007-07-11 2009-01-29 Hitachi Displays Ltd 半導体装置の製造方法
JP2010224403A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
TW491766B (en) 1998-10-15 2002-06-21 Oji Yuka Synt Paper Co Ltd Label for in-mold decorating
JP3994593B2 (ja) 1999-08-18 2007-10-24 セイコーエプソン株式会社 薄膜素子の転写方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
KR100552866B1 (ko) 2001-08-09 2006-02-20 아사히 가세이 가부시키가이샤 유기 반도체 소자
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
WO2004068582A1 (ja) * 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
GB0327093D0 (en) 2003-11-21 2003-12-24 Koninkl Philips Electronics Nv Active matrix displays and other electronic devices having plastic substrates
KR101061730B1 (ko) * 2003-11-28 2011-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제조 방법
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Soi基板の作製方法及び半導体装置の作製方法
US8648130B2 (en) * 2007-12-17 2014-02-11 Mitsui Chemicals, Inc. Resin composition, transparent member obtained from the resin composition, and use of the same
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
JP2010140980A (ja) * 2008-12-10 2010-06-24 Sony Corp 機能性有機物素子及び機能性有機物装置
KR101728573B1 (ko) * 2009-09-30 2017-04-19 다이니폰 인사츠 가부시키가이샤 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424824A (en) * 1987-06-30 1989-01-26 Shell Int Research Curable resin composition
JPH10125931A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置
JP2008143975A (ja) * 2006-12-07 2008-06-26 Yasuhara Chemical Co Ltd 熱伝導性ホットメルト接着剤組成物
JP2009021322A (ja) * 2007-07-11 2009-01-29 Hitachi Displays Ltd 半導体装置の製造方法
JP2010224403A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072362A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2017537350A (ja) * 2014-11-14 2017-12-14 エ・ティ・チ・エッセ・エッレ・エッレ 改善された画素アーキテクチャを含むディスプレイ
JP2019054119A (ja) * 2017-09-15 2019-04-04 東洋インキScホールディングス株式会社 有機トランジスタの製造方法および電極形成用導電インキ

Also Published As

Publication number Publication date
US9246008B2 (en) 2016-01-26
EP2506326A2 (en) 2012-10-03
US20140361305A1 (en) 2014-12-11
KR20120112013A (ko) 2012-10-11
TW201244199A (en) 2012-11-01
US8853014B2 (en) 2014-10-07
CN102738393A (zh) 2012-10-17
JP5790095B2 (ja) 2015-10-07
US20120248633A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5790095B2 (ja) 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
JP2013016611A (ja) 半導体装置及びその製造方法、並びに、画像表示装置の製造方法
US9508806B2 (en) Electronic device, image display device and sensor, and method for manufacturing electronic device
US20120288685A1 (en) Thin-film element assembly
JP2012049225A (ja) 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法
CN103874704A (zh) 二氧杂蒽嵌蒽化合物、层压结构及其形成方法、以及电子器件及其制造方法
US9548465B2 (en) Electronic device, image display apparatus, and substrate for configuring image display apparatus
US20170018726A1 (en) Electronic device and manufacturing method thereof
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
JP2010010525A (ja) 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法
JP2013016612A (ja) 半導体装置及びその製造方法、画像表示装置、並びに、画像表示装置を構成する基板
US20150060802A1 (en) Electronic device, manufacturing method thereof, and image display device
JP2012222204A (ja) 有機半導体素子の製造方法
JP2013197229A (ja) 積層構造体及びその形成方法、並びに、電子デバイス及びその製造方法
JP2013045836A (ja) 半導体装置及びその製造方法、画像表示装置、並びに、画像表示装置を構成する基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150720

R151 Written notification of patent or utility model registration

Ref document number: 5790095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees