KR20120112013A - 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법 - Google Patents

박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20120112013A
KR20120112013A KR1020120022736A KR20120022736A KR20120112013A KR 20120112013 A KR20120112013 A KR 20120112013A KR 1020120022736 A KR1020120022736 A KR 1020120022736A KR 20120022736 A KR20120022736 A KR 20120022736A KR 20120112013 A KR20120112013 A KR 20120112013A
Authority
KR
South Korea
Prior art keywords
substrate
resin
electrode
thin film
board
Prior art date
Application number
KR1020120022736A
Other languages
English (en)
Inventor
토시오 후쿠다
유이 이시이
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20120112013A publication Critical patent/KR20120112013A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 박막 소자의 제조 방법은, 지지 기재상에 수지 재료로 이루어지는 제1 기판을 도포법으로 형성한 후, 제1 기판상에, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 제2 기판을 형성하고, 뒤이어, 제2 기판상에 능동 소자를 형성하고, 그 후, 지지 기재를 제1 기판으로부터 박리하는, 각 공정을 구비하고 있고, 제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상인 것을 특징으로 한다.

Description

박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법{THIN-FILM DEVICE, METHOD OF MANUFACTURING IMAGE DISPLAY APPARATUS}
본 개시는, 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법에 관한 것이다.
현재, 많은 전자기기에 이용되고 있는 박막 트랜지스터(Thin Film Transistor, TFT)를 포함하는 전계효과 트랜지스터(FET)는, 예를 들면, 실리콘 반도체 기판 또는 실리콘 반도체 재료층에 형성된 채널 형성 영역 및 소스/드레인 전극, 실리콘 반도체 기판 표면 또는 실리콘 반도체 재료층 표면에 형성된 SiO2로 이루어지는 게이트 절연층, 및, 게이트 절연층을 통하여 채널 형성 영역에 대향하여 마련된 게이트 전극으로 구성되어 있다. 또한, 이와 같은 구성의 FET를, 편의상, 톱 게이트형 FET라고 부른다. 또는 또한, 기판상에 형성된 게이트 전극, 게이트 전극을 덮도록 기판상에 형성된 SiO2로 이루어지는 게이트 절연층, 및, 게이트 절연층상에 형성된 채널 형성 영역 및 소스/드레인 전극으로 구성되어 있다. 또한, 이와 같은 구성의 FET를, 편의상, 보텀 게이트형 FET라고 부른다. 그리고, 이들의 구조를 갖는 전계효과 트랜지스터의 제작에는, 매우 고가의 반도체 제조 장치가 이용되고 있고, 제조 비용의 저감이 강하게 요망되고 있다.
최근, 유기 반도체 재료로 이루어지는 박막을 이용한 전자 디바이스의 개발이 활발하게 행하여지고 있고, 그 중에서도, 유기 트랜지스터, 유기 발광 소자, 유기 태양전지라는 유기 일렉트로닉스 디바이스(이하, 단지, 유기 디바이스라고 약칭하는 경우가 있다)가 주목을 받고 있다. 이들의 유기 디바이스의 최종적인 목표로서, 저비용, 경량, 가요성, 고성능을 들 수 있다. 유기 반도체 재료는, 실리콘을 중심으로 하는 무기 재료와 비교하여; (1) 저온에서, 간이한 프로세스로, 대면적의 유기 디바이스를 저비용으로 제조할 수 있다. (2) 가요성을 갖는 유기 디바이스를 제조하는 것이 가능하다. (3) 유기 재료를 구성하는 분자를 소망하는 형태로 변경함으로써, 유기 디바이스의 성능이나 물성을 제어할 수 있다는 여러 가지의 이점을 갖고 있다.
특히, 저온에서, 간이한 프로세스로서, 인쇄법 등의 도포 성막법의 검토가 진행되고 있다(WO2003/016599 참조).
그런데, 저온에서, 게다가, 간이한 프로세스로 유기 디바이스를 제조하기 위해서는, 능동층(예를 들면, 채널 형성 영역) 이외의 여러 가지의 층도 저온 프로세스로 형성할 것이 필요 불가결하다. 그래서, 절연막을, 유기 재료, 구체적으로는, 고분자를 용해하여 이루어지는 코팅 재료에 의해 구성하고, 또한, 각종 전극을, 저온에서 소결하여 도전성을 확보할 수 있는 금속 나노 입자를 분산하여 이루어지는 재료(구체적으로는, 은(silver) 페이스트 등)를 이용하여 형성하는 검토가 진행되고 있다.
예를 들면 유기 트랜지스터는, 저온 프로세스로 의해 제작할 수 있기 때문에, 기판을, 종래의 실리콘 웨이퍼 등이 아니라, 플라스틱 필름을 이용하여 형성하는 것이 가능하다. 플라스틱 필름은 가볍고 유연한 재료이지만, 그것 단독으로는 핸들링이 매우 곤란한 재료이다. 그 때문에, 유기 트랜지스터 제조시에서는, 지지 기재이 필요하게 되어 있고, 그 때문에, 예를 들면 폴리이미드 수지 용액 등을 유리 기판 등의 지지 기재상에 도포하여, 폴리이미드 필름을 지지 기재상에 형성하는 방법이 알려져 있다. 그렇지만, 폴리이미드 필름을 지지 기재에서 박리하는 것은 곤란하다. 그때문에, 통상, 엑시머 레이저 등을 이용한 레이저 어브레이전법으로 폴리이미드 필름을 지지 기재에서 박리할 필요가 있어서(예를 들면, 일본국 특표2007-512568(PCT 번역문) 참조), 어마어마한 장치가 필요하게 된다. 희생층을 마련하고, 레이저 어브레이전법으로 희생층을 제거함으로써, 플라스틱 필름을 지지 기재에서 박리하는 방법도 알려져 있지만(일본국 특개2001-057432호 공보 참조), 역시 어마어마한 장치가 필요하게 된다.
따라서, 본 개시의 목적은, 어마어마한 제조 장치를 필요로 하는 일 없이, 간소, 간이한 방법으로 능동 소자를 제조할 수 있는 박막 소자의 제조 방법, 이러한 박막 소자의 제조 방법에 의해 제조되는 박막 소자, 이러한 박막 소자의 제조 방법을 포함하는 화상 표시 장치의 제조 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위한 본 개시의 제1의 양태에 관한 박막 소자의 제조 방법은, 지지 기재상에 수지 재료로 이루어지는 제1 기판을 도포법으로 형성한 후, 제1 기판상에, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 제2 기판을 형성하고, 뒤이어, 제2 기판상에 능동 소자를 형성하고, 그 후, 지지 기재를 제1 기판으로부터 박리하는, 각 공정을 구비하고 있고, 제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상이다.
상기한 목적을 달성하기 위한 본 개시의 제2의 양태에 관한 박막 소자의 제조 방법은, 지지 기재상에 수지 재료로 이루어지는 제1 기판을 도포법으로 형성한 후, 제1 기판상에, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 제2 기판을 형성하고, 뒤이어, 제2 기판상에 능동 소자를 형성하고, 그 후, 지지 기재를 제1 기판으로부터 박리하는, 각 공정을 구비하고 있고, 제1 기판을 구성하는 수지 재료의 유리 전이 온도는, 능동 소자를 형성할 때의 프로세스 온도의 최고 온도보다도 높다.
상기한 목적을 달성하기 위한 본 개시의 제3의 양태에 관한 박막 소자의 제조 방법은, 지지 기재상에 비결정성 열가소성 수지로 이루어지는 제1 기판을 도포법으로 형성한 후, 제1 기판상에, 열경화형 수지 또는 자외선 경화형 수지로 이루어지는 제2 기판을 형성하고, 뒤이어, 제2 기판상에 능동 소자를 형성하고, 그 후, 지지 기재를 제1 기판으로부터 박리하는 각 공정을 구비하고 있다.
상기한 목적을 달성하기 위한 본 개시의 화상 표시 장치의 제조 방법은, 본 실시예에 따른 박막 소자의 제조 방법을 포함한다.
상기한 목적을 달성하기 위한 본 개시의 제1의 양태에 관한 박막 소자는, 제1 기판, 제1 기판상에 형성된 제2 기판, 및, 제2 기판상에 형성된 능동 소자를 구비하고 있고, 제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상이고, 제2 기판을 구성하는 수지는, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어진다.
상기한 목적을 달성하기 위한 본 개시의 제2의 양태에 관한 박막 소자는, 제1 기판, 제1 기판상에 형성된 제2 기판, 및, 제2 기판상에 형성된 능동 소자를 구비하고 있고, 제1 기판을 구성하는 수지 재료의 유리 전이 온도는, 능동 소자를 형성할 때의 프로세스 온도의 최고 온도보다도 높고, 제2 기판을 구성하는 수지는, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어진다.
상기한 목적을 달성하기 위한 본 개시의 제3의 양태에 관한 박막 소자는, 제1 기판, 제1 기판상에 형성된 제2 기판, 및, 제2 기판상에 형성된 능동 소자를 구비하고 있고, 제1 기판을 구성하는 수지 재료는 비결정성 열가소성 수지로 이루어지고, 제2 기판을 구성하는 수지는, 열경화형 수지 또는 자외선 경화형 수지로 이루어진다.
본 개시에 따른 박막 소자의 제조 방법 또는 화상 표시 장치의 제조 방법에서는, 제1 기판와 제2 기판의 2층 구성의 기재의 위에 능동 소자를 형성한 후, 지지 기재를 제1 기판으로부터 박리하기 때문에, 어마어마한 제조 장치를 필요로 하는 일 없이, 간소, 간이한 방법으로 박막 소자를 제조할 수 있다. 게다가, 제1 기판이 제2 기판에 의해 덮히게 되어, 보호된 상태에서, 능동 소자를 제2 기판상에 형성하기 때문에, 능동 소자의 형성시, 제1 기판에 손상이 발생하는 것을 확실하게 방지할 수 있다. 또한, 지지 기재상에 제1 기판을 도포법으로 형성하기 때문에, 제1 기판을 용이하게 형성할 수 있고, 지지 기재와 제1 기판의 사이에 기포 등이 발생하기 어렵다. 본 발명의 박막 소자에서는, 제1 기판 및 제2 기판을 구성하는 재료 또는 그 특성, 사양, 제원이 규정되어 있기 때문에, 대규모의 제조 장치가 없이도, 간소하고 간이한 방법으로 박막 소자를 제조하는 것이 가능해진다.
도 1A 및 도 1B는, 각각, 실시예 1의 박막 소자의 모식적인 일부 단면도, 및, 실시예 1의 박막 소자의 제조 방법을 설명하기 위한 지지 기재 등의 모식적인 일부 단면도.
도 2A 및 도 2B는, 각각, 실시예 2 및 실시예 3의 박막 소자의 모식적인 일부 단면도.
도 3A 및 도 3B는, 각각, 실시예 4 및 실시예 6의 박막 소자의 모식적인 일부 단면도.
이하, 도면을 참조하여, 실시예에 의거하여 본 개시를 설명하지만, 본 개시는 실시예로 한정되는 것이 아니고, 실시예에서의 여러 가지의 수치나 재료는 예시이다. 또한, 설명은, 이하의 순서로 행한다. 즉, (1). 본 개시의 제1의 양태 내지 제3의 양태에 관한 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법, 전반에 관한 설명 (2). 실시예 1(본 개시의 제1의 양태 내지 제3의 양태에 관한 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법) (3). 실시예 2(실시예 1의 변형) (4). 실시예 3(실시예 1의 다른 변형) (5). 실시예 4(실시예 1의 다른 변형) (6). 실시예 5(실시예 1의 다른 변형) (7). 실시예 6(실시예 1의 다른 변형), 및 기타의 순서로 행한다.
본 개시의 제1의 양태에 관한 박막 소자 또는 본 개시의 제1의 양태에 관한 박막 소자의 제조 방법, 본 개시의 제1의 양태에 관한 박막 소자의 제조 방법을 포함하는 본 개시의 화상 표시 장치의 제조 방법(이하, 이들을 총칭하여, "제1의 양태에 관한 본 개시"라고 부른다)에서, 제1 기판을 구성하는 수지 재료는, 경화 또는 가교를 하지 않는 수지 재료로 구성되고, 제2 기판을 구성하는 재료는, 제1 기판을 구성하는 수지 재료 성분을 포함하고 있는 형태로 할 수 있다. 제2 기판을 구성하는 재료를 이와 같은 형태로 함으로써, 제1 기판와 제2 기판와의 계면에서 박리하는 일이 없어진다는 우수한 효과를 이룰 수 있다. 그리고, 이와 같은 바람직한 형태를 포함하는 제1의 양태에 관한 본 개시에 있어서, 지지 기재에 대한 박리 강도(구체적으로는, 90도 박리 강도)는, 1.0N/㎝(0.1㎏f/㎝) 내지 4.9N/㎝(0.5㎏f/㎝)인 것이 바람직하다. 90도 박리 강도는, JIS K 6854-1 : 1999에 의해 규정되어 있다. 제1 기판을 구성하는 수지 재료로서, 구체적으로는, 폴리술폰 수지, 폴리에테르술폰 수지 또는 폴리에테르이미드 수지를 들 수 있고, 제2 기판을 구성하는 재료로서, 구체적으로는, 예를 들면, 폴리술폰을 포함하고 있는 수지로서, 말단기에 수산기를 갖는 폴리술폰 수지에, 수산기와 반응하는 가교제로서 폴리이소시아네이트나 멜라민 수지를 혼합하여 이루어지는 수지를 예시할 수 있다.
본 개시의 제2의 양태에 관한 박막 소자 또는 본 개시의 제2의 양태에 관한 박막 소자의 제조 방법, 본 개시의 제2의 양태에 관한 박막 소자의 제조 방법을 포함하는 본 개시의 화상 표시 장치의 제조 방법(이하, 이들을 총칭하여, "제2의 양태에 관한 본 개시"라고 부른다)에서, 제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상인 것이 바람직하다. 그리고, 이와 같은 바람직한 형태를 포함하는 제2의 양태에 관한 본 개시에 있어서, 지지 기재에 대한 박리 강도(구체적으로는, 90도 박리 강도)는, 1.0N/㎝(0.1㎏f/㎝) 내지 4.9N/㎝(0.5㎏f/㎝)인 것이 바람직하다.
본 개시의 제3의 양태에 관한 박막 소자 또는 본 개시의 제3의 양태에 관한 박막 소자의 제조 방법, 본 개시의 제3의 양태에 관한 박막 소자의 제조 방법을 포함하는 본 개시의 화상 표시 장치의 제조 방법(이하, 이들을 총칭하여, "제3의 양태에 관한 본 개시"라고 부른다)에서, 제1 기판을 구성하는 비결정성 열가소성 수지는, 폴리술폰계 수지로 이루어지는 구성으로 할 수 있다, 구체적으로는, 제1 기판을 구성하는 열경화형 수지는, 폴리술폰 수지, 폴리에테르술폰 수지 또는 폴리에테르이미드 수지인 구성으로 할 수 있다. 그리고, 이들의 바람직한 구성을 포함하는 제3의 양태에 관한 본 개시에 있어서, 제2 기판을 구성하는 열경화형 수지는 에폭시계 수지인 구성으로 할 수 있다. 즉, (제1 기판을 구성하는 재료, 제2 기판을 구성하는 재료)가 바람직한 조합으로서, 구체적으로는, (폴리술폰 수지, 에폭시계 수지), (폴리에테르술폰 수지, 에폭시계 수지), (폴리에테르이미드 수지, 에폭시계 수지)를 예시할 수 있다.
이상에 설명한 바람직한 형태, 구성을 포함하는 제1의 양태 내지 제3의 양태에 관한 본 개시에 있어서, 능동 소자는, 제1 전극 및 제2 전극, 제1 전극과 제2 전극의 사이에 형성된 능동층, 및, 절연층을 통하여 능동층과 대향한 제어 전극 을 구비하고 있는 형태로 할 수 있고, 이 경우, 구체적으로는, 능동 소자는, 유기 트랜지스터, 보다 구체적으로는, 박막 트랜지스터(TFT)를 포함하는 전계효과 트랜지스터(FET)라는 3단자 디바이스로 이루어지는 형태로 할 수 있고, 제1 전극 및 제2 전극은 소스/드레인 전극에 해당하고, 제어 전극은 게이트 전극에 해당하고, 절연층은 게이트 절연층에 해당하고, 능동층은 채널 형성 영역에 해당하는 구성으로 할 수 있다. 또는 또한, 이상에 설명한 바람직한 형태, 구성을 포함하는 제1의 양태 내지 제3의 양태에 관한 본 개시에 있어서, 능동 소자는, 제1 전극 및 제2 전극, 및, 제1 전극과 제2 전극의 사이에 형성된 능동층을 구비하고 있는 형태로 할 수 있고, 이 경우, 보다 구체적으로는, 능동 소자는, 광전 변환 소자, 태양전지, 이미지 센서, 광센서를 포함하는 각종 센서라는 2단자 디바이스로 이루어지는 형태로 할 수 있다. 그리고, 이들의 경우, 능동층은 유기 반도체 재료로 이루어지는 구성으로 할 수 있다.
또는 또한, 이상에 설명한 바람직한 형태, 구성을 포함하는 제1의 양태 내지 제3의 양태에 관한 본 개시에 있어서, 능동 소자로서, 유기 일렉트로루미네선스 소자(유기 EL 소자), 마이크로캡슐형 전기영동 디스플레이 소자, 반도체 발광 소자(반도체 레이저 소자나 LED), 액정 표시 장치를 들 수 있다. 또한, 유기 EL 소자, 마이크로캡슐형 전기영동 디스플레이 소자, 반도체 발광 소자, 액정 표시 장치의 구성, 구조는, 주지의 구성, 구조로 할 수 있다.
이상에 설명한 바람직한 형태, 구성을 포함하는 제2의 양태에 관한 본 개시에 있어서, 비결정성 열가소성 수지로서, 폴리스티렌 수지, ABS 수지, AES 수지, AS 수지라는 스티렌계 수지 ; 폴리메타크릴산 메틸(PMMA) 등의 메타크릴 수지 ; 폴리카보네이트 수지(직쇄상의 폴리카보네이트 수지 및 주쇄에 분기를 갖는 폴리카보네이트 수지를 포함한다) ; 변성 폴리페닐렌에테르(PPE)의 폴리페닐렌에테르계 수지 ; 폴리술폰 수지 ; 폴리에테르술폰 수지 ; 폴리아릴레이트 수지 ; 폴리에테르이미드 수지 ; 폴리아미드이미드 수지 ; 폴리에테르케톤 수지 ; 폴리에테르에테르케톤 수지 ; 폴리에스테르카보네이트 수지 ; COP ; COC ; 일래스토머를 들 수 있고, 제2 기판을 구성하는 수지로서, 페놀 수지, 우레아 수지, 멜라민 수지, 크실렌 수지, 크실렌?포름알데히드 수지, 디알릴프탈레이트 수지, 푸란 수지, 케톤?포름알데히드 수지, 우레아 수지, 아닐린 수지, 알키드 수지, 불포화 폴리에스테르 수지, 에폭시 수지라는 열경화형 또는 자외선 경화형 수지를 들 수 있다.
또한, 열가소성 수지가 비결정성 열가소성 수지인지의 여부는, 일반적으로 시차주사열량측정(DSC)법에 의해 명확한 융점(급격한 흡열을 나타내는 온도)이 확인되는지의 여부에 의해 판단된다. 명확한 융점이 확인되지 않는 수지가 비결정성 열가소성 수지이다. 한편, 명확한 융점이 확인되는 수지가 결정성 열가소성 수지이다.
본 개시의 화상 표시 장치의 제조 방법에 있어서의 화상 표시 장치, 본 개시의 제1의 양태 내지 제3의 양태에 관한 박막 소자가 조립된 화상 표시 장치로서, 이른바 데스크톱형의 퍼스널 컴퓨터, 노트북형의 퍼스널 컴퓨터, 모바일형의 퍼스널 컴퓨터, PDA(퍼스널?디지털?어시스트), 휴대 전화, 게임기, 전자 북, 전자 신문 등의 전자 페이퍼, 간판, 포스터, 흑판 등의 게시판, 복사기, 프린터 용지 대체의 리라이터불 페이퍼, 전자계산기, 가전 제품의 표시부, 포인트 카드 등의 카드 표시부, 전자 광고, 전자 POP 등의 각종 화상 표시 장치를 들 수 있다. 또한, 각종 조명 장치를 들수도 있다.
지지 기재상에 수지 재료로 이루어지는 제1 기판을 도포법으로 형성하는데, 여기서, 도포법으로서, 스크린 인쇄법이나 잉크젯 인쇄법, 오프셋 인쇄법, 반전 오프셋 인쇄법, 그라비어 인쇄법, 그라비어 오프셋 인쇄법, 철판(凸版) 인쇄, 플렉소 인쇄, 마이크로 콘택트법이라는 각종 인쇄법 ; 스핀 코트법 ; 에어 독터 코터법, 블레이드 코터법, 로드 코터법, 나이프 코터법, 스퀴즈 코터법, 리버스 롤 코터법, 트랜스퍼 롤 코터법, 그라비어 코터법, 키스 코터법, 캐스트 코터법, 스프레이 코터법, 슬릿 코터법, 슬릿 오리피스 코터법, 캘린더 코터법, 캐스팅법, 캐피럴리 코터법, 바 코터법, 침지법이라는 각종 코팅법 ; 스프레이법 ; 디스펜서를 이용하는 방법 : 스탬프법이라는, 액상 재료를 도포하는 방법을 들 수 있다.
수지 재료로 이루어지는 제1 기판을 지지 기재상에 형성하기 위해, 수지 재료를 용해한 용액을 조제할 필요가 있는데, 용매로서, 물(水) ; 에틸알코올, 이소프로필알코올, 부틸알코올 등의 알코올류 ; 톨루엔, 크실렌 등의 방향족 ; 아세톤, 2-부탄온 등의 케톤류 ; PGMEA 등의 탄화수소류 등을 단독 또는 혼합하여 적절히 이용할 수 있다. 또한, 유기 용제이외에도, 계면활성제, 레벨링제등의 첨가제를 첨가하여도 좋다. 나아가서는, 도포 성능이나 그 밖의 특성을 부여하는 목적으로 응하여, 고분자 재료 이외의 재료를 함유시켜도 좋고, 구체적으로는, 실리카 필러, 유리 파이버 등을 들 수 있다.
제1 기판을 구성하는 수지 재료는, 지지 기재와 화학적으로 반응하지 않는 것이 바람직하다. 여기서, "지지 기재와 화학적으로 반응하지 않는"다는 것은, 예를 들면, 지지 기재를 유리라고 한 경우, 표면에 있는 수산기와 화학 반응을 일으키는 반응기를 갖지 않는 것을 의미한다. 또한, 지지 기재를 제1 기판으로부터 박리하는데, 박리는 기계적으로 행할 수 있고, 구체적으로는, 기계를 사용하여, 또는 사람의 손에 의해, 지지 기재상의 제2 기판 및 제1 기판에 절개선(cut line)을 넣고, 기계를 사용하여, 또는, 사람의 손에 의해, 지지 기재를 제1 기판으로부터 박리하고, 또는 또한, 제1 기판을 지지 기재에서 박리할 수 있다. 또는 또한, 기계를 사용하여, 또는, 사람의 손에 의해, 지지 기재상의 제2 기판 및 제1 기판에 절개선을 넣고, 절개선에서 물을 침입시킴으로써, 지지 기재를 제1 기판으로부터 박리하고, 또는 또한, 제1 기판을 지지 기재에서 박리할 수도 있다. 제1 기판의 두께로서, 박막 소자를 확실하게 지지할 수 있고, 게다가, 필요에 응하여 박막 소자에 가요성(유연성)을 부여할 수 있는 두께라면 좋고, 예를 들면, 2×10-5m내지 2×10-4m를 예시할 수 있다. 또한, 제2 기판의 두께로서, 제1 기판을 케톤계 용제로부터 확실하게 보호할 수 있고, 게다가, 필요에 응하여 박막 소자에 가요성(유연성)을 부여할 수 있는 두께라면 좋고, 예를 들면, 1㎛ 내지 10㎛를 예시할 수 있다. 제2 기판는, 그 위에 박막 소자를 형성하기 때문에, 절연성을 갖는 것이 바람직하다.
제1 기판상에 제2 기판을 형성하는 방법으로서, 상술한 각종의 도포법을 들 수 있지만, 이것으로 한정하는 것이 아니고, 시트형상의 제2 기판을 미리 제작하여 두고, 제1 기판에 적층하는 방법을 채용하여도 좋다.
능동 소자를 보텀 게이트?보텀 콘택트형의 박막 트랜지스터로 구성하는 경우, 이러한 박막 트랜지스터는, (a) 제2 기판상에 게이트 전극을 형성한 후, 전면에 게이트 절연층을 형성하고, 뒤이어, (b) 게이트 절연층상에 소스/드레인 전극을 형성한 후, (c) 적어도, 소스/드레인 전극의 사이에 위치하는 게이트 절연층의 위에, 유기 반도체 재료층으로 이루어지는 채널 형성 영역을 형성하는 각 공정으로 제조할 수 있다. 보텀 게이트?보텀 콘택트형 박막 트랜지스터는, (A) 제2 기판상에 형성된 게이트 전극, (B) 게이트 전극 및 제2 기판상에 형성된 게이트 절연층, (C) 게이트 절연층상에 형성된 소스/드레인 전극, 및, (D) 소스/드레인 전극의 사이로서 게이트 절연층상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역을 구비하고 있다.
또한, 능동 소자를 보텀 게이트?톱 콘택트형의 박막 트랜지스터로 구성하는 경우, 이러한 박막 트랜지스터는, (a) 제2 기판상에 게이트 전극을 형성한 후, 전면에 게이트 절연층을 형성하고, 뒤이어, (b) 게이트 절연층상에, 유기 반도체 재료층으로 이루어지는 채널 형성 영역 및 채널 형성 영역 연재부를 형성한 후, (c) 채널 형성 영역 연재부상에 소스/드레인 전극을 형성하는 각 공정으로 제조할 수 있다. 보텀 게이트?톱 콘택트형 박막 트랜지스터는, (A) 제2 기판상에 형성된 게이트 전극, (B) 게이트 전극 및 제2 기판상에 형성된 게이트 절연층, (C) 게이트 절연층상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역 및 채널 형성 영역 연재부, 및, (D) 채널 형성 영역 연재부상에 형성된 소스/드레인 전극을 구비하고 있다.
나아가서는, 능동 소자를 톱 게이트?보텀 콘택트형의 박막 트랜지스터로 구성하는 경우, 이러한 박막 트랜지스터는, (a) 제2 기판상에 소스/드레인 전극을 형성하고, 뒤이어, (b) 전면에, 유기 반도체 재료층으로 이루어지는 채널 형성 영역을 형성한 후, (c) 전면에 게이트 절연층을 형성하고, 뒤이어, 채널 형성 영역의 위의 게이트 절연층의 부분에 게이트 전극을 형성하는 각 공정으로 제조할 수 있다. 톱 게이트?보텀 콘택트형 박막 트랜지스터는, (A) 제2 기판상에 형성된 소스/드레인 전극, (B) 소스/드레인 전극의 사이의 제2 기판상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역, (C) 채널 형성 영역상에 형성된 게이트 절연층, 및, (D) 게이트 절연층상에 형성된 게이트 전극을 구비하고 있다.
또한, 능동 소자를 톱 게이트?톱 콘택트형의 박막 트랜지스터로 구성하는 경우, 이러한 박막 트랜지스터는, (a) 제2 기판상에, 유기 반도체 재료층으로 이루어지는 채널 형성 영역 및 채널 형성 영역 연재부를 형성하고, 뒤이어, (b) 채널 형성 영역 연재부상에 소스/드레인 전극을 형성한 후, (c) 전면에 게이트 절연층을 형성하고, 뒤이어, 채널 형성 영역의 위의 게이트 절연층의 부분에 게이트 전극을 형성하는 각 공정으로 제조할 수 있다. 톱 게이트?톱 콘택트형 박막 트랜지스터는, (A) 제2 기판상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역 및 채널 형성 영역 연재부, (B) 채널 형성 영역 연재부상에 형성된 소스/드레인 전극, (C) 소스/드레인 전극 및 채널 형성 영역상에 형성된 게이트 절연층, 및, (D) 게이트 절연층상에 형성된 게이트 전극을 구비하고 있다.
능동 소자에서는, 제어 전극에 인가되는 전압에 의해, 제1 전극부터 제2 전극을 향하여 능동층에 흐르는 전류가 제어되는 형태로 할 수 있다. 구체적으로는, 능동 소자는, 상술한 바와 같이, 제어 전극이 게이트 전극에 상당하고, 제1 전극 및 제2 전극이 소스/드레인 전극에 상당하고, 절연층이 게이트 절연층에 상당하고, 능동층이 채널 형성 영역에 상당하는 전계효과 트랜지스터(박막 트랜지스터를 포함한다)로 이루어지는 구성으로 할 수 있다. 또는 또한, 제어 전극, 제1 전극 및 제2 전극에의 전압의 인가에 의해 능동층이 발광하는 발광 소자(유기 발광 소자, 유기 발광 트랜지스터)로 이루어지는 구성으로 할 수 있다. 여기서, 발광 소자에서, 능동층을 구성하는 유기 반도체 재료는, 제어 전극에 인가되는 전압에 의거한 변조에 의한 전하의 축적이나, 주입된 전자와 정공(홀)과의 재결합에 의거한 발광 기능을 갖는다. 능동층을 구성하는 유기 반도체 재료로서, 넓게는, p형 도전성을 갖는 유기 반도체 재료 또는 논?도프 유기 반도체 재료를 이용할 수 있다. p형 도전성을 갖는 유기 반도체 재료로부터 능동층이 구성된 발광 소자(유기 발광 트랜지스터)에서, 발광 강도는, 드레인 전류의 절대치에 비례하고, 게이트 전압과 소스/드레인 전극 사이의 전압에 의해 변조할 수 있다. 또한, 능동 소자가, 전계효과 트랜지스터로서의 기능을 발휘하는지, 발광 소자로서 기능하는지는, 제1 전극 및 제2 전극에의 전압 인가 상태(바이어스)에 의존한다. 우선, 제2 전극부터의 전자 주입이 일어나지 않는 범위의 바이어스를 가하고 나서 제어 전극을 변조함에 의해, 제1 전극부터 제2 전극에 전류가 흐른다. 이것이 트랜지스터 동작이다. 한편, 정공이 충분히 축적되고 나서 제1 전극 및 제2 전극에의 바이어스가 증가되면 전자 주입이 시작되고, 정공과의 재결합에 의해 발광이 일어난다. 또는 또한, 능동층에의 광의 조사에 의해 제1 전극과 제2 전극의 사이에 전류가 흐르는 광전 변환 소자로 이루어지는 구성으로 할 수 있다. 능동 소자로 광전 변환 소자를 구성하는 경우, 광전 변환 소자에 의해, 구체적으로는, 태양전지나 이미지 센서를 구성할 수 있고, 이 경우, 제어 전극에의 전압의 인가는 행하여지지 않아도 좋고, 행하여도 좋고, 후자의 경우, 제어 전극에의 전압의 인가에 의해, 흐르는 전류의 변조를 행하는 것이 가능해진다. 또한, 능동 소자를 발광 소자나 광전 변환 소자로 하는 경우, 발광 소자나 광전 변환 소자의 구성, 구조는, 예를 들면, 상술한 4종류의 박막 트랜지스터의 구성, 구조의 어느 하나와 마찬가지로 할 수 있다.
유기 반도체 재료로서, 폴리티오펜, 폴리티오펜에 헥실기를 도입한 폴리-3-헥실티오펜[P3HT], 펜타센[2,3,6,7-디벤조안트라센], 페리크산테노크산텐 등을 포함하는 디옥사안탄트렌계 화합물, 폴리안트라센, 나프타센, 헥사센, 헵타센, 디벤조펜타센, 테트라벤조펜타센, 크리센, 페릴렌, 코로넨, 테릴렌, 오발렌, 쿼테릴렌, 서컴안트라센, 벤조피렌, 디벤조피렌, 트리페닐렌, 폴리피롤, 폴리아닐린, 폴리아세틸렌, 폴리디아세틸렌, 폴리페닐렌, 폴리푸란, 폴리인돌, 폴리비닐카르바졸, 폴리셀레노펜, 폴리텔루로펜, 폴리이소티아나프텐, 폴리카르바졸, 폴리페닐렌술피드, 폴리페닐렌비닐렌, 폴리페닐렌술피드, 폴리비닐렌술피드, 폴리티에닐렌비니렌, 폴리나프탈렌, 폴리피렌, 폴리아즐렌, 구리프탈로시아닌으로 대표되는 프탈로시아닌, 메로시아닌, 헤미시아닌, 폴리에틸렌디옥시티오펜, 피리다진, 나프탈렌테트라카르본산 디이미드, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS], 퀴나크리돈을 예시할 수 있다. 또는 또한, 유기 반도체 재료로서, 축합 다환 방향족 화합물, 포르피린계 유도체, 페닐비닐리덴계의 공역계 올리고머, 및, 티오펜계의 공역계 올리고머로 이루어지는 군으로부터 선택된 화합물을 들 수 있다. 구체적으로는, 예를 들면, 아센계 분자(펜타센, 테트라센 등)라는 축합 다환 방향족 화합물, 포르피린계 분자, 공역계 올리고머(페닐비닐리덴계나 티오펜계)를 들 수 있다.
또는 또한, 유기 반도체 재료로서, 예를 들면, 포르피린, 4,4'-비페닐디티올(BPDT), 4,4'-디이소시아노비페닐, 4,4'-디이소시아노-p-테르펜일, 2,5-비스(5'-티오아세틸-2'-티오페닐)티오펜, 2,5-비스(5'-티오아세톡실-2'-티오페닐)티오펜, 4,4'-디이소시아노페닐, 벤지딘(비페닐-4,4'-디아민), TCNQ(테트라시아노퀴노디메탄), 테트라티아풀발렌(TTF)-TCNQ 착체, 비스에틸렌테트라티아풀발렌(BEDTTTF)-과염소산 착체, BEDTTTF-요오드 착체, TCNQ-요오드 착체로 대표되는 전하 이동 착체, 비페닐-4,4'-디카르본산, 1,4-디(4-치오페닐아세틸렌일)-2-에틸벤젠, 1,4-디(4-이소시아노페닐아세틸렌일)-2-에틸벤젠, 덴드리머, C60, C70, C76, C78, C84 등의 플라렌, 1,4-디(4-티오페닐에틴일)-2-에틸벤젠, 2,2"-디히드록시-1,1':4',1"-테르페닐, 4,4'-비페닐디에탄알, 4,4'-비페닐디올, 4,4'-비페닐디이소시아네이트, 1,4-디아세틴일벤젠, 디에틸비페닐-4,4'-디카르복실레이트, 벤조[1,2-c;3,4-c';5,6-c"]트리스[1,2]디티올-1,4,7-트리티온, 알파섹시티오펜, 테트라티오테트라센, 테트라셀레노테트라센, 테트라텔루로테트라센, 폴리(3-알킬티오펜), 폴리(3-티오펜-β-에탄술폰산), 폴리(N-알킬피롤)폴리(3-알킬피롤), 폴리(3,4-디알킬피롤), 폴리(2,2'-티엔일피롤, 폴리(디벤조티오펜술피드)를 예시할 수 있다.
능동층이나 채널 형성 영역(유기 반도체 재료층)에는, 필요에 응하여 폴리머가 포함되어 있어도 좋다. 폴리머는 유기 용제에 용해하면 좋다. 구체적으로는, 폴리머(유기 결합제, 바인더)로서, 폴리스티렌, 폴리알파메틸스티렌, 폴리올레핀을 예시할 수 있다. 나아가서는, 경우에 따라서는, 첨가물(예를 들면, n형 불순물이나 p형 불순물이라는, 이른바 도핑 재료)을 가할 수도 있다.
유기 반도체 재료 용액을 조제하기 위한 용매로서, 톨루엔, 크실렌, 메시틸렌, 테트랄린 등의 방향족류, 시클로펜탄온, 시클로헥사논 등의 케톤류, 데칼린 등의 탄화수소류 등을 예시할 수 있다. 그 중에서도, 메시틸렌, 테트랄린, 데칼린 등의 비등점이 비교적 높은 용매를 이용한 것이, 트랜지스터 특성의 관점에서, 또한, 유기 반도체 재료층의 성막시에 유기 반도체 재료층이 급격하게 건조하는 것을 방지한다는 관점에서, 바람직하다.
능동층, 채널 형성 영역, 또는, 채널 형성 영역 및 채널 형성 영역 연재부의 형성 방법으로서, 도포법을 들 수 있다. 여기서, 도포법은, 일반적인 도포법을 모두 문제없이 사용할 수 있고, 구체적으로는, 예를 들면, 상술한 각종의 도포법을 들 수 있다.
지지 기재(지지 기판)으로서, 각종 유리 기판이나, 표면에 절연막이 형성된 각종 유리 기판, 석영 기판, 표면에 절연막이 형성된 석영 기판, 표면에 절연막이 형성된 실리콘 기판, 사파이어 기판, 스테인리스 등의 각종 합금이나 각종 금속으로 이루어지는 금속 기판을 들 수 있다.
제어 전극이나 제1 전극, 제2 전극, 게이트 전극, 소스/드레인 전극을 구성하는 재료로서, 백금(Pt), 금(Au), 팔라듐(Pd), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 알루미늄(Al), 은(Ag), 탄탈(Ta), 텅스텐(W), 구리(Cu), 티탄(Ti), 인듐(In), 주석(Sn), 철(Fe), 코발트(Co), 아연(Zn), 마그네슘(Mg) 등의 금속, 또는, 이들의 금속 원소를 포함하는 합금, 이들의 금속으로 이루어지는 도전성 입자, 이들의 금속을 포함하는 합금의 도전성 입자, 불순물을 함유한 폴리실리콘 등의 도전성 물질을 들 수 있고, 이들의 원소를 포함하는 층의 적층 구조로 할 수도 있다. 나아가서는, 제어 전극이나 제1 전극, 제2 전극, 게이트 전극, 소스/드레인 전극을 구성하는 재료로서, 폴리(3,4-에틸렌디옥시티오펜)/폴리스티렌술폰산[PEDOT/PSS]이나 폴리아닐린이라는 유기 재료(도전성 고분자)를 들수도 있다. 제어 전극이나 제1 전극, 제2 전극, 게이트 전극, 소스/드레인 전극을 구성하는 재료는, 같은 재료라도 좋고, 다른 재료라도 좋다.
제어 전극이나 제1 전극, 제2 전극, 게이트 전극, 소스/드레인 전극의 형성 방법으로서, 이들을 구성하는 재료에도 의하지만, 상술한 각종의 도포법, 물리적 기상 성장법(PVD법), 펄스 레이저 퇴적법(PLD), 아크 방전법, MOCVD법을 포함하는 각종의 화학적 기상 성장법(CVD법), 리프트?오프법, 섀도우 마스크법, 및, 전해 도금법이나 무전해 도금법 또는 이들의 조합이라는 도금법중의 어느 하나와, 필요에 응하여 패터닝 기술과의 조합을 들 수 있다. 또한, PVD법으로서, (a) 전자 빔 가열법, 저항 가열법, 플래시 증착, 도가니를 가열하는 방법 등의 각종 진공 증착법, (b) 플라즈마 증착법, (c) 2극 스퍼터링법, 직류 스퍼터링법, 직류 마그네트론 스퍼터링법, 고주파 스퍼터링법, 마그네트론 스퍼터링법, 이온 빔 스퍼터링법, 바이어스 스퍼터링법 등의 각종 스퍼터링법, (d) DC(directcurrent)법, RF법, 다음극법, 활성화 반응법, 전계 증착법, 고주파 이온 플레이팅법, 반응성 이온 플레이팅법 등의 각종 이온 플레이팅법을 들 수 있다. 레지스트 패턴을 형성하는 경우, 예를 들면, 레지스트 재료를 도포하여 레지스트막을 형성한 후, 포토 리소그래피 기술, 레이저 묘화 기술, 전자선 묘화 기술 또는 X선 묘화 기술 등을 이용하여 레지스트막을 패터닝한다. 레지스트 전사법 등을 이용하여 레지스트 패턴을 형성하여도 좋다. 제어 전극이나 제1 전극, 제2 전극, 게이트 전극, 소스/드레인 전극을 에칭 방법에 의거하여 형성하는 경우, 드라이 에칭법이나 웨트 에칭법을 채용하면 좋고, 드라이 에칭법으로서, 예를 들면, 이온 밀링이나 반응성 이온 에칭(RIE)을 들 수 있다. 또한, 제어 전극이나 제1 전극, 제2 전극, 게이트 전극, 소스/드레인 전극을, 레이저 어브레이전법, 마스크 증착법, 레이저 전사법 등에 의거하여 형성할 수도 있다.
절연층 또는 게이트 절연층(이하, 이들을 총칭하여, "게이트 절연층 등"이라고 부르는 경우가 있다)은, 단층이라도 좋고, 다층이라도 좋다. 게이트 절연층 등을 구성하는 재료로서, 산화 규소계 재료, 질화 규소(SiNY), 산화 알루미늄(Al2O3)이나 HfO2 등의 금속 산화물 고유전 절연막으로 예시되는 무기계 절연 재료뿐만 아니라, 폴리메틸메타크릴레이트(PMMA)나 폴리비닐페놀(PVP), 폴리비닐알코올(PVA), 폴리이미드, 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리스티렌, N-2(아미노에틸)3-아미노프로필트리메톡시실란(AEAPTMS), 3-메르캅토프로필트리메톡시실란(MPTMS), 옥타데실트리클로로실란(OTS) 등의 실라놀 유도체(실란 커플링제), 옥타데칸키올, 도데실이소시아네이트 등의 일단에 제어 전극이나 게이트 전극과 결합 가능한 관능기를 갖는 직쇄 탄화수소류로 예시되는 유기계 절연 재료(유기 폴리머)로 예시되는 유기계 절연 재료를 들 수 있고, 이들의 조합을 이용할 수도 있다. 여기서, 산화 규소계 재료로서, 산화 실리콘(SiOX), BPSG, PSG, BSG, AsSG, PbSG, 산화질화 실리콘(SiON), SOG(스핀 온 글라스), 저유전율 SiO2계 재료(예를 들면, 폴리아릴에테르, 시클로퍼플루오로카본 폴리머 및 벤조시클로부텐, 환상 불소 수지, 폴리테트라플루오로에틸렌, 불화 아릴에테르, 불화 폴리이미드, 어모퍼스 카본, 유기 SOG)를 예시할 수 있다.
게이트 절연층 등의 형성 방법으로서, 상술한 도포법 이외에도, 리프트?오프법, 솔-겔법, 전착법, 및, 섀도우 마스크법 중의 어느 하나와, 필요에 응하여 패터닝 기술과의 조합을 들 수 있다.
또는 또한, 게이트 절연층은, 제어 전극이나 게이트 전극의 표면을 산화 또는 질화함에 의해 형성할 수 있고, 제어 전극이나 게이트 전극의 표면에 산화막이나 질화막을 성막함으로써 얻을 수도 있다. 제어 전극이나 게이트 전극의 표면을 산화하는 방법으로서, 제어 전극이나 게이트 전극을 구성하는 재료에도 의하지만, O2 플라즈마를 이용한 산화법, 양극 산화법을 예시할 수 있다. 또한, 제어 전극이나 게이트 전극의 표면을 질화하는 방법으로서, 제어 전극이나 게이트 전극을 구성하는 재료에도 의하지만, N2 플라즈마를 이용한 질화법을 예시할 수 있다. 또는 또한, 예를 들면, Au 전극에 대해서는, 일단을 메르캅토기로 수식된 직쇄상 탄화 수소와 같이, 제어 전극이나 게이트 전극과 화학적으로 결합을 형성할 수 있는 관능기를 갖는 절연성 분자에 의해, 침지법 등의 방법으로 자기조직(自己組織)적으로 제어 전극이나 게이트 전극 표면을 피복함으로써, 제어 전극이나 게이트 전극의 표면에 게이트 절연층을 형성할 수도 있다. 또는 또한, 제어 전극이나 게이트 전극의 표면을 실라놀 유도체(실란 커플링제)에 의해 수식함으로써, 게이트 절연층을 형성할 수도 있다.
본 개시의 박막 소자를, 디스플레이 장치나 각종의 전자기기에 적용, 사용하는 경우, 제2 기판에 다수의 박막 소자(전자 디바이스나 반도체 장치)를 집적한 모노리식 집적 회로로 하여도 좋고, 각 박막 소자를 절단하여 개별화하고, 디스크리트 부품으로서 사용하여도 좋다. 또한, 박막 소자를 수지에 밀봉하여도 좋다.
[실시예 1]
실시예 1은, 본 개시의 제1의 양태 내지 제3의 양태에 관한 박막 소자, 본 개시의 제1의 양태 내지 제3의 양태에 관한 박막 소자의 제조 방법, 및, 본 개시의 화상 표시 장치의 제조 방법에 관한 것이다. 실시예 1의 박막 소자(10A)의 모식적인 일부 단면도를 도 1A에 도시한다. 또한, 실시예 1의 박막 소자의 제조 방법을 설명하기 위한 지지 기재 등의 모식적인 일부 단면도를 도 1B에 도시한다.
실시예 1의 박막 소자(10A)는, 제1 기판(21), 제1 기판(21)상에 형성된 제2 기판(22), 및, 제2 기판(22)상에 형성된 능동 소자(30)를 구비하고 있다.
그리고, 본 개시의 제1의 양태에 따라서 표현하면, 제1 기판(21)를 구성하는 수지 재료의 유리 전이 온도(Tg)는 180℃ 이상이고, 제2 기판(22)를 구성하는 수지는 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어진다.
또한, 본 개시의 제2의 양태에 따라서 표현하면, 제1 기판(21)를 구성하는 수지 재료의 유리 전이 온도(Tg)는, 능동 소자(30)를 형성할 때의 프로세스 온도의 최고 온도(구체적으로는, 150℃)보다도 높고, 제2 기판(22)를 구성하는 수지는 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어진다. 여기서, 제1 기판(21)를 구성하는 수지 재료의 유리 전이 온도(Tg)는 180℃ 이상이다.
나아가서는, 본 개시의 제3의 양태에 따라서 표현하면, 제1 기판(21)를 구성하는 수지 재료는 비결정성 열가소성 수지로 이루어지고, 제2 기판(22)를 구성하는 수지는 열경화형 수지 또는 자외선 경화형 수지로 이루어진다. 여기서, 제1 기판(21)를 구성하는 비결정성 열가소성 수지는 폴리술폰계 수지로 이루어진다.
그리고, 실시예 1의 박막 소자(10A)에서, 지지 기재(20)에 대한 박리 강도(구체적으로는, 90도 박리 강도)는, 1.0N/㎝(0.1㎏f/㎝) 내지 4.9N/㎝(0.5㎏f/㎝)이다. 또한, 제1 기판(21)를 구성하는 비결정성 열가소성 수지는, 상술한 바와 같이, 폴리술폰 수지이고, 제2 기판(22)를 구성하는 열경화형 수지는 에폭시계 수지이다.
실시예 1에서, 능동 소자(30)는, 제1 전극 및 제2 전극, 제1 전극과 제2 전극의 사이에 형성된 능동층, 및, 절연층을 통하여 능동층과 대향한 제어 전극을 구비하고 있다. 구체적으로는, 능동 소자(30)는, 전계효과 트랜지스터(FET), 보다 구체적으로는, 박막 트랜지스터(TFT)로 이루어지고, 제1 전극 및 제2 전극은 소스/드레인 전극(33)에 해당하고, 제어 전극은 게이트 전극(31)에 해당하고, 절연층은 게이트 절연층(32)에 해당하고, 능동층은 채널 형성 영역(34)에 해당한다. 그리고, 제어 전극에 인가되는 전압에 의해, 제1 전극부터 제2 전극을 향하여 능동층에 흐르는 전류가 제어된다.
여기서, TFT로 이루어지는 능동 소자(30)는, 보다 구체적으로는, 보텀 게이트?보텀 콘택트형의 TFT로 구성되어 있고, (A) 제2 기판(22)상에 형성된 게이트 전극(31)(제어 전극에 상당한다), (B) 게이트 전극(31) 및 제2 기판(22)상에 형성된 게이트 절연층(32)(절연층에 상당한다), (C) 게이트 절연층(32)상에 형성된 소스/드레인 전극(33)(제1 전극 및 제2 전극에 상당한다), 및, (D) 소스/드레인 전극(33)의 사이로서 게이트 절연층(32)상에 형성되고, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34)(능동층에 상당한다)을 구비하고 있다.
실시예 1에서, 제어 전극(게이트 전극(31)), 제1 전극 및 제2 전극(소스/드레인 전극(33))은, 금(Au)으로 이루어지고, 절연층(게이트 절연층(32))은 SiO2로 이루어지고, 능동층(채널 형성 영역(34))은, TIPS(triisopropylsilyl, 트리이소프로필실릴)-펜타센으로 이루어진다.
이하, 실시예 1의 박막 소자의 제조 방법, 화상 표시 장치의 제조 방법을 설명하는데, 이하의 설명에 있어서, 제어 전극과 게이트 전극을 총칭하여 게이트 전극이라고 부르고, 제1 전극 및 제2 전극 및 소스/드레인 전극을 총칭하여 소스/드레인 전극이라고 부르고, 절연층 및 게이트 절연층을 총칭하여 게이트 절연층이라고 부르고, 능동층 및 채널 형성 영역을 총칭하여 채널 형성 영역이라고 부른다.
또한, 미리, 유기 반도체 재료 용액을 조제하여 둔다. 구체적으로는, 유기 반도체 재료로서 TIPS-펜타센 1그램을, 유기 용제인 1,2,3,4-테트라히드로나프탈렌 100그램에 용해하였다. 또한, 폴리술폰(유리 전이 온도(Tg) : 180℃)를 n-메틸피롤리돈에 용해시킨 제1 기판 형성용 용액, 및, 에폭시계 수지(구체적으로는, 올도크레졸노볼락에폭시 수지)를 시클로펜탄온에 용해시킨 제2 기판 형성용 용액을 조제하여 둔다.
[공정-100]
우선, 지지 기재(지지기재)(20)상에 수지 재료로 이루어지는 제1 기판(21)를 도포법으로 형성하고, 뒤이어, 제1 기판(21)상에, 열에 의해 경화하는 수지로 이루어지는 제2 기판(22)를 형성한다. 또는 또한, 지지 기재(20)상에 비결정성 열가소성 수지로 이루어지는 제1 기판(21)를 도포법으로 형성한 후, 제1 기판(21)상에 열경화형 수지로 이루어지는 제2 기판(22)를 형성한다. 구체적으로는, 유리 기판으로 이루어지는 지지 기재(20)상에, 바코터를 이용하여, 건조 후의 두께가 100㎛이 되도록 제1 기판 형성용 용액을 도포하고, 건조시킴으로써, 지지 기재(20)의 위에 제1 기판(21)를 형성한다. 뒤이어, 바코터를 이용하여, 건조 후의 두께가 10㎛이 되도록 제2 기판 형성용 용액을 도포하고, 건조, 열경화시킴으로써, 제1 기판(21)의 위에 제2 기판(22)를 형성한다.
뒤이어, 제2 기판(22)상에 능동 소자(30)를 형성한다.
[공정-110]
그를 위해, 우선, 제2 기판(22)의 위에 게이트 전극(31)을 형성한다. 구체적으로는, 제2 기판(22)상에, 게이트 전극(31)을 형성하여야 할 부분이 제거된 레지스트 층(도시 생략)을, 리소그래피 기술에 의거하여 형성한다. 그 후, 밀착층으로서의 티탄(Ti)층(도시 생략), 및, 게이트 전극(31)으로서의 금(Au)층을, 순차적으로, 진공 증착법에 전면에 성막하고, 그 후, 레지스트 층을 제거한다. 이렇게 하여, 이른바 리프트?오프 법에 의거하여, 게이트 전극(31)을 얻을 수 있다.
[공정-120]
다음에, 전면에, 구체적으로는, 게이트 전극(31)을 포함하는 제2 기판(22)상에, 게이트 절연층(32)을 형성한다. 보다 구체적으로는, SiO2로 이루어지는 게이트 절연층(32)을, 스퍼터링법에 의거하여 게이트 전극(31) 및 제2 기판(22)상에 형성한다. 게이트 절연층(32)의 성막을 행할 때, 게이트 전극(31)의 일부를 하드 마스크로 덮음에 의해, 게이트 전극(31)의 취출부(도시 생략)를 포토 리소그래피?프로세스 없이 형성할 수 있다.
[공정-130]
그 후, 게이트 절연층(32)의 위에, 금(Au)층으로 이루어지는 소스/드레인 전극(33)을 형성한다. 구체적으로는, 밀착층으로서의 두께 약 0.5㎛의 티탄(Ti)층(도시 생략), 및, 소스/드레인 전극(33)으로서 두께 약 25㎛의 금(Au)층을, 순차적으로, 진공 증착법에 의거하여 형성한다. 이들의 층의 성막을 행할 때, 게이트 절연층(32)의 일부를 하드 마스크로 덮음에 의해, 소스/드레인 전극(33)을 포토 리소그래피?프로세스 없이 형성할 수 있다.
[공정-140]
뒤이어, 적어도, 소스/드레인 전극(33)의 사이에 위치하는 게이트 절연층(32)의 위에, 유기 반도체 재료 용액을 도포, 건조함으로써, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34)를 형성한다. 구체적으로는, 상술한 유기 반도체 재료 용액을 이용하여 스핀 코트법으로 유기 반도체 재료층을 성막한 후, 90℃, 1시간이라는 조건으로, 성막된 유기 반도체 재료층을 건조한다. 이렇게 하여, 채널 형성 영역(34)(능동층)를 얻을 수 있다(도 1B 참조).
또는 또한, 상술한 유기 반도체 재료 용액을 이용하여, 잉크젯 인쇄법으로 유기 반도체 재료층을 성막한 후, 90℃, 1시간이라는 조건으로, 성막된 유기 반도체 재료층을 건조함으로써, 채널 형성 영역(34)(능동층)를 얻을 수도 있다.
[공정-150]
그 후, 전면에 패시베이션막(도시 생략)을 형성하고, 게이트 전극(31) 및 소스/드레인 전극(33)에 접속된 배선(도시 생략)을 은(silver) 페이스트의 인쇄 및 소성에 의거하여 형성한다. 여기서, 은 페이스트의 소성 온도가, 일련의 박막 소자 또는 화상 표시 장치의 제조 공정에서의 프로세스 온도의 최고 온도(구체적으로는, 150℃)이다. 이렇게 하여, 보텀 게이트?보텀 콘택트형의 FET(구체적으로는, TFT)를 얻을 수 있다.
[공정-160]
그 후, 지지 기재(20)을 제1 기판(21)로부터 박리한다. 구체적으로는, 지지 기재(20)상의 제2 기판(22) 및 제1 기판(21)에 절개선을 넣고, 절개선에서 물을 침입시킴으로써, 지지 기재(20)을 제1 기판(21)로부터 박리한다. 이렇게 하여, 실시예 1의 박막 소자(TFT)(10A)를 얻을 수 있다. 또는 또한, 실시예 1의 박막 소자(10A)를 구비한 화상 표시 장치를 얻을 수 있다. 또한, 화상 표시 장치의 제조에서는, 이 공정에 계속해서, 박막 소자(10A)의 위 또는 상방에, 화상 표시부(구체적으로는, 예를 들면, 유기 일렉트로루미네선스 소자 또는 마이크로캡슐형 전기영동 디스플레이 소자, 반도체 발광 소자로 이루어지는 화상 표시부)를, 주지의 방법에 의거하여 형성하면 좋다.
실시예 1의 박막 소자의 제조 방법 또는 화상 표시 장치의 제조 방법에서는, 제1 기판(21)와 제2 기판(22)의 2층 구성의 기재의 위에 능동 소자(30)를 형성한 후, 지지 기재(20)을 제1 기판(21)로부터 박리한다. 그 때문에, 어마어마한 제조 장치를 필요로 하는 일 없이, 간소, 간이한 방법으로 박막 소자(10A)를 제조할 수 있다.
게다가, 제1 기판(21)가 제2 기판(22)에 의해 덮히여, 보호된 상태에서, 능동 소자(30)를 제2 기판(22)상에 형성하기 때문에, 능동 소자(30)의 형성시, 예를 들면, 아세톤 등의 케톤계 용제에 제1 기판(21)가 접촉함에 의해 제1 기판(21)에 크랙 등의 손상이 발생하는 것을, 확실하게 방지할 수 있다. 또한, 예를 들면 유기 트랜지스터 제조시에서는, 점착재 등을 이용하여 플라스틱 필름을 지지 기재에 접합하고, 플라스틱 필름상에 유기 트랜지스터를 형성한 후, 유기 트랜지스터가 형성된 플라스틱 필름을 지지 기재에서 박리하는 방법도 알려져 있다. 그러나, 이와 같은 기술과 비교한 경우, 본 개시에서는 점착재를 사용하지 않아도 좋기 때문에, 지지 기재에서 플라스틱 필름을 박리할 때에 점착재의 일부가 플라스틱 필름상에 남아 버려서 점착재를 제거하는 작업이 필요한다는 문제도 해결할 수 있다.
또한, 제1 기판에 손상이 발생하는지의 여부는, 예를 들면, 제1 기판을 온도 60℃의 아세톤에 30분, 정지 상태에서 침지한 후, 제1 기판을 용제로부터 끌어올리고, 제1 기판의 표면을 육안 관찰함으로써 평가할 수 있다. 또한, 지지 기재에 대한 제1 기판의 90도 박리 강도를 평가하기 위해서는, 에이앤드디주식회사제의 텐시론 등을 사용한다. 그리고, 유리 기판의 표면을 세척하여 청정화하고, 이 유리 기판상에, 바코터를 이용하여, 건조 후의 두께가 100㎛이 되도록 제1 기판 형성용 용액을 도포하고, 건조시킴으로써, 유리 기판의 위에 제1 기판을 형성한다. 그리고, 90도 박리 강도를, JIS K 6854-1 : 1999에 따라 측정하면 좋다.
또한, 지지 기재(20)상에 제1 기판(21)를 도포법으로 형성하기 때문에, 제1 기판(21)를 용이하게 형성할 수 있고, 지지 기재(20)과 제1 기판(21)의 사이에 기포 등이 발생하기 어렵다. 실시예 1의 박막 소자에서는, 제1 기판(21) 및 제2 기판(22)를 구성하는 재료 또는 그 특성, 사양, 제원이 규정되어 있기 때문에, 어마어마한 제조 장치를 필요로 하는 일 없이, 간소, 간이한 방법으로 박막 소자를 제조하는 것이 가능해진다.
에폭시계 수지 대신에, 디알릴프탈레이트 수지에 의거하여, 제1 기판상에 제2 기판을 도포, 형성하고, 자외선을 조사함으로써 경화시켜서 2층 구조의 기재를 얻었다. 이 경우에도, 능동 소자(30)의 형성시, 예를 들면, 아세톤 등의 케톤계 용제에 제1 기판(21)가 접촉함에 의해 제1 기판(21)에 크랙 등의 손상이 발생하는 것을, 확실하게 방지할 수 있다.
비교예 1A로서, 제2 기판(22)의 형성을 생략한 이외는, 실시예 1과 마찬가지로 하여 박막 소자를 제조하였다. 그 결과, 능동 소자(30)의 형성시, 예를 들면, 아세톤 등의 케톤계 용제에 제1 기판(21)가 접촉한 때, 제1 기판(21)는 용해하지는 않지만, 제1 기판(21)에 크랙 등의 손상이 발생하였다. 이와 같은 크랙의 발생은, 제1 기판(21)의 내부에 존재하는 응력에 기인한다고 생각된다.
비교예 1B로서, 지지 기재(20)상에 폴리이미드 수지층(건조 후의 두께 : 100㎛)으로 제1 기판(21)를 도포법으로 형성하였다. 그리고, 이 점과, 제2 기판(22)의 형성을 생략한 이외는, 실시예 1과 마찬가지로 하여 박막 소자를 제조하였다. 그 결과, 실시예 1의 [공정-160]과 같은 공정에서, 지지 기재(20)을 폴리이미드 수지층으로부터 박리할 수가 없었다.
비교예 1C로서, 유리 전이 온도(Tg)가 1100℃의 폴리아크릴레이트로 이루어지는 제1 기판을 지지 기재상에 형성하는 이외는, 실시예 1과 마찬가지로 하여 박막 소자를 제조하였다. 즉, 제1 기판상에, 실시예 1과 마찬가지로, 올도크레졸노볼락에폭시 수지로 이루어지는 제2 기판을 형성하였다. 그 결과, 능동 소자(30)의 형성시, 제1 기판이 지지 기재에서 박리하여, 박막 소자를 제조할 수가 없었다.
[실시예 2]
실시예 2는, 실시예 1의 변형이다. 실시예 2에서는, 박막 소자(10B)를, 보텀 게이트?톱 콘택트형의 FET(구체적으로는, TFT)로 하였다. 실시예 2의 전계효과 트랜지스터는, 도 2의 (A)에 모식적인 일부 단면도를 도시하는 바와 같이, (A) 제2 기판(22)상에 형성된 게이트 전극(31)(제어 전극에 상당한다), (B) 게이트 전극(31) 및 제2 기판(22)상에 형성된 게이트 절연층(32)(절연층에 상당한다), (C) 게이트 절연층(32)상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34)(능동층에 상당한다) 및 채널 형성 영역 연재부(35), 및, (D) 채널 형성 영역 연재부(35)상에 형성된 소스/드레인 전극(33)(제1 전극 및 제2 전극에 상당한다)을 구비하고 있다.
이하, 실시예 2의 박막 소자의 제조 방법의 개요를 설명한다.
[공정-200]
우선, 실시예 1의 [공정-100] 내지 [공정-110]과 마찬가지로 하여, 지지 기재(20)상에 제1 기판(21) 및 제2 기판(22)를 순차적으로 형성하고, 제2 기판(22)상에 게이트 전극(31)을 형성한 후, 실시예 1의 [공정-120]과 마찬가지로 하여, 전면에, 구체적으로는, 게이트 전극(31)을 포함하는 제2 기판(22)상에, 게이트 절연층(32)을 형성한다.
[공정-210]
뒤이어, 실시예 1의 [공정-140]과 마찬가지로 하여, 게이트 절연층(32)상에, 유기 반도체 재료 용액을 도포, 건조함으로써, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34) 및 채널 형성 영역 연재부(35)를 형성한다.
[공정-220]
그 후, 채널 형성 영역 연재부(35)의 위에, 채널 형성 영역(34)를 끼우도록 소스/드레인 전극(33)을 형성한다. 구체적으로는, 실시예 1의 [공정-130]과 마찬가지로 하여, 밀착층으로서의 티탄(Ti)층(도시 생략), 및, 소스/드레인 전극(33)으로서의 금(Au)층을, 순차적으로, 진공 증착법에 의거하여 형성한다. 이들의 층의 성막을 행할 때, 채널 형성 영역 연재부(35)의 일부를 하드 마스크로 덮음에 의해, 소스/드레인 전극(33)을 포토 리소그래피?프로세스 없이 형성할 수 있다.
[공정-230]
뒤이어, 패시베이션막(도시 생략)의 형성, 배선(도시 생략)의 형성을, 실시예 1과 마찬가지로 행하고, 지지 기재(20)을 제1 기판(21)로부터 박리함으로써, 실시예 2의 박막 소자(10B)를 완성시킬 수 있다.
[실시예 3]
실시예 3도, 실시예 1의 변형이다. 실시예 3에서는, 박막 소자(10C)를, 톱 게이트?보텀 콘택트형의 FET(구체적으로는, TFT)로 하였다. 실시예 3의 전계효과 트랜지스터는, 도 2의 (B)에 모식적인 일부 단면도를 도시하는 바와 같이, (A) 제2 기판(22)상에 형성된 소스/드레인 전극(33)(제1 전극 및 제2 전극에 상당한다), (B) 소스/드레인 전극(33)의 사이의 제2 기판(22)상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34)(능동층에 상당한다), (C) 채널 형성 영역(34)상에 형성된 게이트 절연층(32)(절연층에 상당한다), 및, (D) 게이트 절연층(32)상에 형성된 게이트 전극(31)(제어 전극에 상당한다)을 구비하고 있다.
이하, 실시예 3의 박막 소자의 제조 방법의 개요를 설명한다.
[공정-300]
우선, 실시예 1의 [공정-100] 및 [공정-130]과 마찬가지로 하여, 지지 기재(20)상에 제1 기판(21) 및 제2 기판(22)를 순차적으로 형성하고, 뒤이어, 제2 기판(22)상에 소스/드레인 전극(33)을 형성한 후, 실시예 1의 [공정-140]과 마찬가지로 하여, 전면에, 구체적으로는, 소스/드레인 전극(33)을 포함하는 제2 기판(22)상에, 유기 반도체 재료 용액을 도포, 건조함으로써, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(능동층)(34)을 형성한다.
[공정-310]
뒤이어, 전면에, 게이트 절연층(32)을, 실시예 1의 [공정-120]과 같은 방법으로 형성한다. 그 후, 채널 형성 영역(34)의 위의 게이트 절연층(32)의 부분에, 실시예 1의 [공정-110]과 같은 방법으로, 게이트 전극(31)을 형성한다.
[공정-320]
뒤이어, 패시베이션막(도시 생략)의 형성, 배선(도시 생략)의 형성을, 실시예 1과 마찬가지로 행하고, 지지 기재(20)을 제1 기판(21)로부터 박리함으로써, 실시예 3의 박막 소자(10C)를 완성시킬 수 있다.
[실시예 4]
실시예 4도, 실시예 1의 변형이다. 실시예 4에서는, 박막 소자(10D)를, 톱 게이트?톱 콘택트형의 FET(구체적으로는, TFT)로 하였다. 실시예 4의 전계효과 트랜지스터는, 도 3의 (A)에 모식적인 일부 단면도를 도시하는 바와 같이, (A) 제2 기판(22)상에 형성된, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34)(능동층에 상당한다) 및 채널 형성 영역 연재부(35), (B) 채널 형성 영역 연재부(35)상에 형성된 소스/드레인 전극(33)(제1 전극 및 제2 전극에 상당한다), (C) 소스/드레인 전극(33) 및 채널 형성 영역(34)상에 형성된 게이트 절연층(32)(절연층에 상당한다), 및, (D) 게이트 절연층(32)상에 형성된 게이트 전극(31)(제어 전극에 상당한다)을 구비하고 있다.
이하, 실시예 4의 박막 소자의 제조 방법의 개요를 설명한다.
[공정-400]
우선, 실시예 1의 [공정-100] 및 [공정-140]과 마찬가지로 하여, 지지 기재(20)상에 제1 기판(21) 및 제2 기판(22)를 순차적으로 형성하고, 뒤이어, 제2 기판(22)상에, 유기 반도체 재료 용액을 도포, 건조함으로써, 유기 반도체 재료층으로 이루어지는 채널 형성 영역(34) 및 채널 형성 영역 연재부(35)를 형성한다.
[공정-410]
뒤이어, 실시예 1의 [공정-130]과 같은 방법으로, 채널 형성 영역 연재부(35)상에 소스/드레인 전극(33)을 형성한다.
[공정-420]
그 후, 전면에 게이트 절연층(32)을 실시예 1의 [공정-120]와 같은 방법으로 형성한다. 뒤이어, 채널 형성 영역(34)의 위의 게이트 절연층(32)의 부분에, 실시예 1의 [공정-110]과 같은 방법으로 게이트 전극(31)을 형성한다.
[공정-430]
뒤이어, 패시베이션막(도시 생략)의 형성, 배선(도시 생략)의 형성을, 실시예 1과 마찬가지로 행하고, 지지 기재(20)을 제1 기판(21)로부터 박리함으로써, 실시예 4의 박막 소자(10D)를 완성시킬 수 있다.
[실시예 5]
실시예 5는, 실시예 1 내지 실시예 4의 변형이다. 실시예 5에서는, 제1 기판(21)를 구성하는 수지 재료는, 경화 또는 가교를 하지 않는 수지 재료, 구체적으로는, 폴리술폰으로 이루어진다. 또한, 제2 기판(22)를 구성하는 재료는, 제1 기판(21)를 구성하는 수지 재료 성분을 포함하고 있다. 이 점을 제외하고, 실시예 5의 박막 소자는, 실시예 1 내지 실시예 4의 박막 소자와 같은 구성, 구조로 할 수 있고, 실시예 5의 박막 소자의 제조 방법은, 실시예 1 내지 실시예 4의 박막 소자의 제조 방법과 마찬가지로 할 수 있기 때문에, 상세한 설명은 생략한다.
[실시예 6]
실시예 6도, 실시예 1의 변형이지만, 실시예 6에서, 능동 소자는, 구체적으로는 2단자 디바이스로 이루어지고, 보다 구체적으로는, 모식적인 일부 단면도를 도 3의 (B)에 도시하는 바와 같이, 제1 전극(41) 및 제2 전극(42), 및, 제1 전극(41)과 제2 전극(42)의 사이에 형성된 능동층(43), 을 구비하고 있다. 또한, 능동층(43)은 유기 반도체 재료로 이루어진다. 그리고, 능동층(43)에의 광의 조사에 의해 전력을 생성한다. 즉, 실시예 6의 박막 소자(10E)는, 광전 변환 소자 또는 태양전지로서 기능한다. 또는 또한, 제1 전극(41) 및 제2 전극(42)에의 전압의 인가에 의해 능동층(43)이 발광하는 발광 소자로서 기능한다.
이상의 점을 제외하고, 실시예 6의 박막 소자의 구성, 구조는, 기본적으로, 실시예 1에서 설명한 박막 소자의 구성, 구조와 마찬가지로 할 수 있기 때문에, 상세한 설명은 생략한다. 실시예 6의 박막 소자는, 실시예 1의 [공정-100]과 같은 공정을 실행한 후, 제1 전극(41), 능동층(43) 및 제2 전극(42)의 형성을, 실시예 1의 [공정-130], [공정-140], [공정-130]와 실질적으로 마찬가지로 행하고, 다시, 실시예 1의 [공정-150]과 마찬가지로 하여 배선의 형성을 행하고, 실시예 1의 [공정-160]과 마찬가지로 하여 지지 기재를 제1 기판으로부터 박리함으로써 얻을 수 있다.
이상, 본 개시를 바람직한 실시예에 의거하여 설명하였지만, 본 개시는 이들의 실시예로 한정되는 것이 아니다. 박막 소자의 구조나 구성, 형성 조건, 제조 조건은 예시이고, 적절히 변경할 수 있다. 본 개시에 의해 얻어진 박막 소자를, 예를 들면, 디스플레이 장치나 각종의 전자기기에 적용, 사용하는 경우, 지지체에 다수의 박막 소자를 집적한 모노리식 집적 회로로 하여도 좋고, 각 박막 소자를 절단하여 개별화하고, 디스크리트 부품으로서 사용하여도 좋다. 실시예에서는, 박막 소자를, 오로지, 3단자 디바이스 또는 2단자 디바이스로 구성하였지만, 예를 들면, 주지의 구성, 구조를 갖는 유기 일렉트로루미네선스 소자나 마이크로캡슐형 전기영동 디스플레이 소자, 반도체 발광 소자로 구성할 수도 있고, 이들의 유기 일렉트로루미네선스 소자나 마이크로캡슐형 전기영동 디스플레이 소자, 반도체 발광 소자의 제조 방법, 그 자체도, 주지의 제조 방법으로 하면 좋다.

Claims (20)

  1. 지지 기재(supporting base)상에 수지 재료로 이루어지는 제1 기판을 도포법으로 형성하는 공정과,
    제1 기판상에, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 제2 기판을 형성하는 공정과,
    제2 기판상에 능동 소자를 형성하는 공정과,
    지지 기재를 제1 기판으로부터 박리하는 공정을 구비하고,
    제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상인 것을 특징으로 하는 박막 소자의 제조 방법.
  2. 제1항에 있어서,
    제1 기판을 구성하는 수지 재료는, 경화 또는 가교를 하지 않는 수지 재료로 구성되고,
    제2 기판을 구성하는 재료는, 제1 기판을 구성하는 수지 재료 성분을 포함하고 있는 것을 특징으로 하는 박막 소자의 제조 방법.
  3. 제1항에 있어서,
    지지 기재에 대한 박리 강도는 1.0N/㎝ 내지 4.9N/㎝인 것을 특징으로 하는 박막 소자의 제조 방법.
  4. 지지 기재상에 수지 재료로 이루어지는 제1 기판을 도포법으로 형성하는 공정과,
    제1 기판상에, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 제2 기판을 형성하는 공정과,
    제2 기판상에 능동 소자를 형성하는 공정과,
    지지 기재를 제1 기판으로부터 박리하는 공정을 구비하고 있고,
    제1 기판을 구성하는 수지 재료의 유리 전이 온도는, 능동 소자를 형성할 때의 프로세스 온도의 최고 온도보다도 높은 것을 특징으로 하는 박막 소자의 제조 방법.
  5. 제4항에 있어서,
    제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상인 것을 특징으로 하는 박막 소자의 제조 방법.
  6. 제4항에 있어서,
    지지 기재에 대한 박리 강도는 1.0N/㎝ 내지 4.9N/㎝인 것을 특징으로 하는 박막 소자의 제조 방법.
  7. 지지 기재상에 비결정성 열가소성 수지로 이루어지는 제1 기판을 도포법으로 형성하는 공정과,
    제1 기판상에, 열경화형 수지 또는 자외선 경화형 수지로 이루어지는 제2 기판을 형성하는 공정과,
    제2 기판상에 능동 소자를 형성하는 공정과,
    지지 기재를 제1 기판으로부터 박리하는 공정을 구비하는 것을 특징으로 하는 박막 소자의 제조 방법.
  8. 제7항에 있어서,
    제1 기판을 구성하는 비결정성 열가소성 수지는, 폴리술폰계 수지로 이루어지는 것을 특징으로 하는 박막 소자의 제조 방법.
  9. 제8항에 있어서,
    제1 기판을 구성하는 열경화형 수지는, 폴리술폰 수지, 폴리에테르술폰 수지 또는 폴리에테르이미드 수지인 것을 특징으로 하는 박막 소자의 제조 방법.
  10. 제7항에 있어서,
    제2 기판을 구성하는 열경화형 수지는 에폭시계 수지인 것을 특징으로 하는 박막 소자의 제조 방법.
  11. 제1항에 있어서,
    상기 능동 소자는,
    제1 전극 및 제2 전극,
    상기 제1 전극과 상기 제2 전극의 사이에 형성된 능동층, 및,
    절연층을 통하여 상기 능동층과 대향하는 제어 전극을 구비하는 것을 특징으로 하는 박막 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 능동 소자는 박막 트랜지스터로 이루어지고,
    상기 제1 전극 및 상기 제2 전극은 소스/드레인 전극에 해당하고,
    상기 제어 전극은 게이트 전극에 해당하고,
    상기 절연층은 게이트 절연층에 해당하고,
    상기 능동층은 채널 형성 영역에 해당하는 것을 특징으로 하는 박막 소자의 제조 방법.
  13. 제1항에 있어서,
    상기 능동 소자는,
    제1 전극 및 제2 전극, 및,
    상기 제1 전극과 상기 제2 전극의 사이에 형성된 능동층을 구비하는 것을 특징으로 하는 박막 소자의 제조 방법.
  14. 제11항에 있어서,
    상기 능동층은 유기 반도체 재료로 이루어지는 것을 특징으로 하는 박막 소자의 제조 방법.
  15. 제1항에 있어서,
    상기 능동 소자는, 유기 일렉트로루미네선스 소자로 이루어지는 것을 특징으로 하는 박막 소자의 제조 방법.
  16. 제1항에 있어서,
    상기 능동 소자는, 마이크로캡슐형 전기영동 디스플레이 소자로 이루어지는 것을 특징으로 하는 박막 소자의 제조 방법.
  17. 제1항 내지 제10항 중 어느 한 항에 기재된 박막 소자의 제조 방법을 포함하는 것을 특징으로 하는 화상 표시 장치의 제조 방법.
  18. 제1 기판,
    상기 제1 기판상에 형성된 제2 기판, 및,
    상기 제2 기판상에 형성된 능동 소자를 구비하고,
    상기 제1 기판을 구성하는 수지 재료의 유리 전이 온도는 180℃ 이상이고,
    상기 제2 기판을 구성하는 수지는, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 것을 특징으로 하는 박막 소자.
  19. 제1 기판,
    상기 제1 기판상에 형성된 제2 기판, 및,
    상기 제2 기판상에 형성된 능동 소자를 구비하,
    상기 제1 기판을 구성하는 수지 재료의 유리 전이 온도는, 상기 능동 소자를 형성할 때의 프로세스 온도의 최고 온도보다도 높고,
    상기 제2 기판을 구성하는 수지는, 열에 의해 또는 에너지선의 조사에 의해 경화하는 수지로 이루어지는 것을 특징으로 하는 박막 소자.
  20. 제1 기판,
    상기 제1 기판상에 형성된 제2 기판, 및,
    상기 제2 기판상에 형성된 능동 소자를 구비하,
    상기 제1 기판을 구성하는 수지 재료는 비결정성 열가소성 수지로 이루어지고,
    상기 제2 기판을 구성하는 수지는, 열경화형 수지 또는 자외선 경화형 수지로 이루어지는 것을 특징으로 하는 박막 소자.
KR1020120022736A 2011-04-01 2012-03-06 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법 KR20120112013A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011081404A JP5790095B2 (ja) 2011-04-01 2011-04-01 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
JPJP-P-2011-081404 2011-04-01

Publications (1)

Publication Number Publication Date
KR20120112013A true KR20120112013A (ko) 2012-10-11

Family

ID=46044317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120022736A KR20120112013A (ko) 2011-04-01 2012-03-06 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법

Country Status (6)

Country Link
US (2) US8853014B2 (ko)
EP (1) EP2506326A2 (ko)
JP (1) JP5790095B2 (ko)
KR (1) KR20120112013A (ko)
CN (1) CN102738393A (ko)
TW (1) TW201244199A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170044797A (ko) * 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
US8901547B2 (en) * 2012-08-25 2014-12-02 Polyera Corporation Stacked structure organic light-emitting transistors
KR20140062368A (ko) * 2012-11-14 2014-05-23 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
JP2015023080A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP2015072362A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
EP3021373A1 (en) * 2014-11-14 2016-05-18 E.T.C. S.r.l. Display containing improved pixel architectures
CN105914134B (zh) * 2016-05-27 2017-07-04 京东方科技集团股份有限公司 电子器件、薄膜晶体管、以及阵列基板及其制作方法
JP2019054119A (ja) * 2017-09-15 2019-04-04 東洋インキＳｃホールディングス株式会社 有機トランジスタの製造方法および電極形成用導電インキ
KR102150465B1 (ko) * 2019-03-27 2020-09-01 한국과학기술연구원 나노 플라즈모닉스를 이용한 양면 표시 장치 및 이의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749760A (en) * 1987-06-30 1988-06-07 Shell Oil Company Curable resin compositions
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
EP1122704A4 (en) 1998-10-15 2009-01-28 Yupo Corp LABEL FOR MOLDING MOLD
JP3994593B2 (ja) 1999-08-18 2007-10-24 セイコーエプソン株式会社 薄膜素子の転写方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
CN101108783B (zh) 2001-08-09 2012-04-04 旭化成株式会社 有机半导体元件
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4693413B2 (ja) * 2003-01-08 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102290422A (zh) * 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
GB0327093D0 (en) 2003-11-21 2003-12-24 Koninkl Philips Electronics Nv Active matrix displays and other electronic devices having plastic substrates
CN100543803C (zh) * 2003-11-28 2009-09-23 株式会社半导体能源研究所 显示装置的制造方法
JP2008143975A (ja) * 2006-12-07 2008-06-26 Yasuhara Chemical Co Ltd 熱伝導性ホットメルト接着剤組成物
JP5408848B2 (ja) * 2007-07-11 2014-02-05 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5422393B2 (ja) * 2007-12-17 2014-02-19 三井化学株式会社 重合性組成物、該重合性組成物から得られる透明部材およびその用途
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
JP2010140980A (ja) * 2008-12-10 2010-06-24 Sony Corp 機能性有機物素子及び機能性有機物装置
JP2010224403A (ja) * 2009-03-25 2010-10-07 Seiko Epson Corp アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
CN102576735B (zh) * 2009-09-30 2016-01-20 大日本印刷株式会社 挠性装置用基板、挠性装置用薄膜晶体管基板、挠性装置、薄膜元件用基板、薄膜元件、薄膜晶体管、薄膜元件用基板的制造方法、薄膜元件的制造方法及薄膜晶体管的制造方法
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170044797A (ko) * 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법

Also Published As

Publication number Publication date
JP2012216695A (ja) 2012-11-08
US20120248633A1 (en) 2012-10-04
TW201244199A (en) 2012-11-01
US8853014B2 (en) 2014-10-07
EP2506326A2 (en) 2012-10-03
US20140361305A1 (en) 2014-12-11
JP5790095B2 (ja) 2015-10-07
US9246008B2 (en) 2016-01-26
CN102738393A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
KR20120112013A (ko) 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법
Kim et al. Organic TFT array on a paper substrate
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
KR20100015664A (ko) 유기 박막 트랜지스터들
JP2000029403A (ja) 有機発光ダイオ―ドとモノリシックに集積化された薄膜トランジスタ
US20100078639A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
US20120288685A1 (en) Thin-film element assembly
US8952359B2 (en) Electronic device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
CN104425624B (zh) 电子器件、图像显示装置和用于构成图像显示装置的基板
KR20180046257A (ko) 박막 트랜지스터 제조 방법, 박막 트랜지스터, 및 이를 포함하는 전자 소자
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP2012256784A (ja) 有機半導体素子の製造方法および有機半導体素子
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
JP2013016612A (ja) 半導体装置及びその製造方法、画像表示装置、並びに、画像表示装置を構成する基板
KR20140102025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
EP2838118A1 (en) Electronic device, method for manufacturing same, and image display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid