JP2012204077A5 - - Google Patents

Description

本発明の表示装置および表示装置の製造方法では、酸化物半導体よりなる半導体層の選択的な第１領域上にゲート絶縁膜を介してゲート電極が設けられ、その第１領域に隣接する第２領域においてソース・ドレイン電極層が半導体層に電気的に接続される。半導体層の第１領域と第２領域とは異なる第３領域上に、この第３領域に対応する部分を画素電極として表示駆動される有機電界発光素子が形成される。即ち、トランジスタのチャネルを形成する半導体層を、有機電界発光素子の電極として利用することにより、製造工程において、フォトリソグラフィ法を用いたパターニングの工程数が削減される。また、これにより、必要となるフォトマスクやフォトレジストなどの使用部材も少なくなる。

本発明の一実施の形態に係る表示装置の概略構成を表す断面図である。 図１に示した表示装置の製造方法を説明するための断面図である。 図２に続く工程を表す断面図である。 図３に続く工程を表す断面図である。 図４に続く工程を表す断面図である。 図５に続く工程を表す断面図である。 図６に続く工程を表す断面図である。 図７に続く工程を表す断面図である。 図８に続く工程を表す断面図である。 比較例に係る表示装置の構成を表す断面図である。 図１０に示した表示装置の製造方法を説明するための断面図である。 図１１に続く工程を表す断面図である。 図１２に続く工程を表す断面図である。 各実施の形態に係る表示装置の周辺回路を含む全体構成を表す図である。 図１４に示した画素の回路構成を表す図である。 図１４に示した表示装置を含むモジュールの概略構成を表す平面図である。 適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

半導体層１２は、ゲート電圧の印加によりチャネルを形成するものであり、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），シリコン（Ｓｉ）およびスズ（Ｓｎ）のうちの少なくとも１種を含む酸化物半導体よりなる。このような酸化物半導体としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ，ＩｎＧａＺｎＯ）が挙げられる。この酸化物半導体膜１２の厚みは、例えば２０ｎｍ〜１００ｎｍである。

ソース・ドレイン電極層１６は、トランジスタ部１０Ｂにおけるソースまたはドレインとして機能するものであり、上記ゲート電極１４において列挙したものと同等の金属または透明導電膜により構成されている。層間絶縁膜１５上には、このソース・ドレイン電極層１６を覆うように、保護膜１７が形成されている。

表示装置１００では、基板１０１上の所定の領域に半導体層１０２が設けられ、この半導体層１０２上の選択的な領域にゲート絶縁膜１０４およびゲート電極１０５がこの順に配設されている。基板１０１上には、これらの半導体層１０２、ゲート絶縁膜１０４およびゲート電極１０５を覆って層間絶縁膜１０３が形成されている。この層間絶縁膜１０３は、シリコン酸化物などの無機絶縁膜よりなり、半導体層１０２に対向する領域にコンタクトホールＨ１００を有している。層間絶縁膜１０３上には、それらのコンタクトホールＨ１００を埋め込むように、ソース電極１０６Ａおよびドレイン電極１０６Ｂが配設されている。これらのソース電極１０６Ａおよびドレイン電極１０６Ｂのうちの一方（ここでは、ドレイン電極１０６Ｂ）が、発光部１００Ａに対応する領域まで延在して設けられている。即ち、比較例では、ドレイン電極１０６Ｂが各画素のアノードを兼ねた構造となっている。このドレイン電極１０６Ｂの発光部１００Ａに対応する領域には、絶縁膜１０７の開口Ｈ１０１を介して、有機ＥＬ層を含む機能層１０８および共通電極１０９がこの順に積層されている。共通電極１０９上には保護層１１０が設けられ、この上に封止基板１１１が貼り合わせられている。

［表示装置の構成、画素回路構成］
次に、上記実施の形態に係る表示装置１の全体構成および画素回路構成について説明する。図１４は、有機ＥＬディスプレイとして用いられる表示装置の周辺回路を含む全体構成を表すものである。このように、例えば基板１１上には、有機ＥＬ素子を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０が形成され、この表示領域３０の周辺に、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。

表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（Ｒ、Ｇ、Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。

図１５は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０ａを有している。この画素回路４０ａは、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。これらのうち、トランジスタ３Ａ（またはトランジスタ３Ｂ）が、上記実施の形態等のトランジスタ部１０Ｂに相当する。

サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。

サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。

このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。