CN110223987A - 显示面板及其制作方法以及显示设备 - Google Patents

显示面板及其制作方法以及显示设备 Download PDF

Info

Publication number
CN110223987A
CN110223987A CN201910388640.7A CN201910388640A CN110223987A CN 110223987 A CN110223987 A CN 110223987A CN 201910388640 A CN201910388640 A CN 201910388640A CN 110223987 A CN110223987 A CN 110223987A
Authority
CN
China
Prior art keywords
display panel
insulating layer
electrode
lamination
airtight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910388640.7A
Other languages
English (en)
Inventor
陆磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong University of Science and Technology HKUST
Original Assignee
Hong Kong University of Science and Technology HKUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong University of Science and Technology HKUST filed Critical Hong Kong University of Science and Technology HKUST
Priority to CN201910388640.7A priority Critical patent/CN110223987A/zh
Publication of CN110223987A publication Critical patent/CN110223987A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示面板及其制作方法以及显示设备,所述显示面板包括若干个薄膜晶体管、中间绝缘层、公共电极以及光电材料;所述薄膜晶体管包括有源层,所述有源层上覆盖有透气叠层,所述有源层的两端分别形成漏区和源区,所述漏区和源区上覆盖有不透气叠层;所述中间绝缘层设置在光电材料和薄膜晶体管之间;其中,所述漏区或者源区的延伸部分形成扩展电极,所述扩展电极与光电材料电连接。本发明利用漏区或者源区的延伸部分形成扩展电极,替代传统方案中额外增加的透明氧化物导体像素电极,本发明能够减少工艺步骤,降低成本;同时能够节省像素电极所占据的像素面积。本发明可以广泛应用于半导体显示技术。

Description

显示面板及其制作方法以及显示设备
技术领域
本发明涉及半导体显示技术,尤其是一种显示面板及其制作方法以及显示设备。
背景技术
传统的显示面板的截面结构如图1所示,其依次由衬底101、栅电极102、栅绝缘层103、源区104、有源层105、漏区106、第一绝缘层107、源电极108a、漏电极108b、中间绝缘层109、像素电极110、光电材料111以及公共电极112所组成。其工艺特点是,需要在薄膜晶体管的电极108之上设置额外的透明导体电极,作为像素电极110,以驱动光电材料111。
透明导电电极通常为氧化铟镓。这样不仅增加多了一道制备工序和增加制造成本,还需要在像素电极和薄膜晶体管电极之间的中间绝缘层上开接触孔,从而占用了宝贵的像素面积。特别是随着显示面板的分辨率和像素密度的快速提升,像素面积急剧缩小,采用传统像素电极所占用的巨大版图面积就会越来越与该发展趋向相背离。为此,显示面板制造业需要一种占用更少版图面积的像素电极方案。
发明内容
为解决上述技术问题,本发明的目的在于:提供一种显示面板及其制作方法以及显示设备,以降低成本和节省像素电极所占据的像素面积。
本发明实施例的第一方面提供了:
一种显示面板,包括若干个薄膜晶体管、中间绝缘层、公共电极以及光电材料;
所述薄膜晶体管包括有源层,所述有源层上覆盖有透气叠层,所述有源层的两端分别形成漏区和源区,所述漏区和源区上覆盖有不透气叠层;
所述中间绝缘层设置在光电材料和薄膜晶体管之间;
其中,所述漏区或者源区的延伸部分形成扩展电极,所述扩展电极与光电材料电连接。
进一步,所述透气叠层包括若干个透气绝缘层和/或透气导体层。
进一步,所述不透气叠层包括至少一个不透气绝缘层或者至少一个不透气导体层。
进一步,所述透气绝缘层包括氧化硅和/或氮氧化硅;
其中,氮氧化硅中的氮化硅含量小于20%;
所述透气导体层包括一种或者多种导电金属氧化物。
进一步,所述透气绝缘层的厚度范围为100纳米到500纳米。
进一步,所述不透气绝缘层包括氧化铝、氧化铪、氮化硅和/或氮氧化硅;
其中,氮氧化硅中的氮化硅含量大于20%;
所述不透气导体层由一种或者多种金属组成。
进一步,所述不透气绝缘层的厚度范围为100纳米到500纳米。
本发明实施例的第二方面提供了:
一种显示设备,包括至少一个处理器,以及至少一个所述的显示面板,所述处理器用于控制显示面板显示。
本发明实施例的第三方面提供了:
一种显示面板的制作方法,包括以下步骤:
在衬底上直接或者间接地沉积金属氧化物薄膜;
在金属氧化物薄膜的上方沉积透气叠层和不透气叠层,使金属氧化物薄膜被分为一个被透气叠层所覆盖的区域以及两个被不透气叠层所覆盖的区域;
在氧化气氛进行退火,使两个金属氧化物薄膜中被不透气叠层覆盖的区域分别形成源区和漏区,使金属氧化物薄膜的一部分与光电材料连接;且使得所述金属氧化物薄膜与光电材料连接的部分形成扩展电极;
其中,退火时间为10秒至10小时,退火温度为100℃至600℃。
进一步,所述退火时间为30分钟到2小时,退火温度为250℃到400℃,使得源区和漏区的电阻率降至0.1Ω·cm以下。
本发明的有益效果是:本发明利用漏区或者源区的延伸部分形成扩展电极,替代传统方案中额外增加的透明氧化物导体像素电极,本发明能够减少制作像素电极的工艺步骤,降低生产成本;同时能够节省像素电极所占据的像素面积,从而使得显示面板可以进一步提升像素密度和分辨率。
附图说明
图1为现有技术中显示面板的截面结构示意图;
图2为本发明第一种实施例中显示面板的截面结构示意图;
图3为本发明第二种实施例中显示面板的截面结构示意图;
图4为本发明第三种实施例中显示面板的截面结构示意图;
图5为本发明第四种实施例中显示面板的截面结构示意图;
图6为本发明第五种实施例中显示面板的截面结构示意图;
图7为本发明第六种实施例中显示面板的截面结构示意图;
图8为本发明第七种实施例中显示面板的截面结构示意图;
图9为本发明一种具体实施例的显示面板的制作方法的流程图。
具体实施方式
下面结合说明书附图和具体的实施例对本发明进行进一步的说明。
本实施例公开了一种显示面板,包括若干个薄膜晶体管、中间绝缘层、公共电极以及光电材料;通常,所述若干个薄膜晶体管以有规律的阵列形式排布,从而形成显示面板。
所述薄膜晶体管包括衬底和有源层,所述有源层上覆盖有透气叠层,所述有源层的两端分别形成漏区和源区,所述漏区和源区上覆盖有不透气叠层;
所述中间绝缘层设置在光电材料和薄膜晶体管之间;
其中,所述漏区或者源区的延伸部分形成扩展电极,所述扩展电极与光电材料电连接。
所述透气叠层是指厚度小于含氧元素的物质在叠层中的扩散长度的叠层。
所述不透气叠层是指厚度大于含氧元素的物质在叠层中的扩散长度的叠层。
因而在退火过程中,有源层在透气叠层的覆盖下部分,含氧元素的物质能够通过透气叠层进入到有源层,从而保持甚至提高在该区域中金属氧化物的电阻率,形成沟道区。同时,有源层在不透气叠层覆盖下的部分,由于不透气叠层覆盖能够阻挡含氧元素的物质的进入,从而该部分金属氧化物在退火过程中会降低电阻率,从而形成漏区和源区。
在制备本实施例中的金属氧化物薄膜晶体管时所采取的退火处理,包括利用热、光、激光或者微波等能量对半成品进行加热的多种方式。且所述退火处理是在氧化气氛下进行的,其持续10秒至10小时,温度控制在100摄氏度至600摄氏度之间。所述氧化气氛(即含有氧元素的物质)包括氧气、臭氧、一氧化二氮、水、双氧水、二氧化碳以及上述物质的等离子体。
所述衬底包括但不限于:玻璃衬底、聚合物衬底和柔性材料等。
有源层包括以下一种或者多种材料:氧化锌、氮氧化锌、氧化锡、氧化铟、氧化镓、氧化铜、氧化铋、氧化铟锌、氧化锌锡、氧化铝锡、氧化铟锡、氧化铟镓锌、氧化铟锡锌、氧化铝铟锡锌、硫化锌、钛酸钡以及钛酸锶或铌酸锂。
在本实施例之中,所述透气叠层包括若干个透气绝缘层和/或透气导体层。
所述透气绝缘层包括以下一种或者多种材料:氧化硅和氮氧化硅。其中,所述氮氧化硅之中氮化硅的占比小于20%。所述不透气绝缘层的厚度为10~3000纳米。优选地为100~500纳米。以保证该绝缘层在具有足够透气性的前提下能够保护金属氧化物在常温下免受环境中水汽的影响。
所述透气导体层包括以下一种或者多种材料:氧化锌、氧化铟锡、氧化铝锌、氧化铟铝和氧化铟锌。
在本实施例之中,所述不透气叠层包括至少一个不透气绝缘层或者至少一个不透气导体层。
所述不透气绝缘层包括以下一种或者多种材料:氮化硅、氮氧化硅、氧化铝或者氧化铪,其中,氮氧化硅中的氮化硅含量大于20%。不透气绝缘层的厚度范围为10~3000纳米,优选地为100~500纳米。以保证该绝缘层在具有足够透气性的前提下能够保护金属氧化物在常温下免受环境中水汽的影响。
所述不透气导体层包括以下一种或者多种材料:钛、钼、铝、铜、金、银、镍、钨、铪、铬、铂、铁、钛钨合金、钼铝合金、钼铜合金以及铜铝合金。
光电材料包含以下材料中的一种或多种:具有正响应或负响应的向列相液晶,近晶相液晶等电压响应材料和有机发光二极管或微型发光二极管等电流响应器件。光电材料的厚度为500纳米至5000纳米。优选地,光电材料的厚度在500纳米到2000纳米之间。
公共电极包含以下材料中的一种或多种:银、纳米银线、氧化铟锡、氧化铝锌、或氧化铟锌。公共电极的厚度为100纳米至3000纳米。优选地,公共电极的厚度在300纳米到1000纳米之间。
中间绝缘层包括以下材料中的一种或多种:氮化硅、氮氧化硅、氧化铝和氧化铪。
综上所述,本实施例的退火处理中,采用不透气导体层的电极阻挡了所述含氧元素的物质,有源层在不透气电极覆盖下的区域的电阻率得以降低,形成源区、漏区。降低了的源区、漏区的电阻率有利于降低源区、漏区与电极之间的接触电阻,从而提高薄膜晶体管的开态性能。与电极的透气性相反,退火处理中,所述含氧元素的物质能够通过采用透气绝缘层的第一绝缘层进入有源层,因而有源层在非不透气电极覆盖下的区域的电阻率得到保持甚至提高,形成沟道区。在沟道区上方的第一绝缘层还能提高沟道区的电阻率、降低沟道区的缺陷密度,从而改善薄膜晶体管的关态特性,并且第一绝缘层还能保护沟道区免受外界环境的影响,提高薄膜晶体管的环境稳定性和长期可靠性。
相对于传统的通过对源区和漏区进行掺杂的方式来降低源区、漏区的电阻率,本实施例中退火所得的源区、漏区的电阻率比掺杂所得的电阻率更低,且电极保护下的源区、漏区的低电阻率更稳定。相对于传统掺杂方式,本实施例的制作工艺更简单、成本也更低。但本实施例的制作工艺之中不限制掺杂,有源层中可以掺入以下一种或多种杂质:氢、氮、氟、硼、磷、砷、硅、铟、铝或锑。这不妨碍器件的源区、沟道区和漏区的形成。也因此,本实施例和现有掺杂工艺完全兼容,具有高扩展性。
所述薄膜晶体管中,源区和漏区是具有低电阻率的金属氧化物,完全符合通常意义上像素电极对导体材料的透明度和导电性的要求。因此该类型的薄膜晶体管的导电氧化物源区和漏区可以直接延伸出来作为光电材料的透明像素电极,称为源区扩展电极或者漏区扩展电极。
参照图2,本实施例公开了第一种显示面板的截面结构,在本实施例中,薄膜晶体管包括:衬底201、栅电极202、栅极绝缘层203、由源区204、沟道区205和漏区206所构成的有源层、第一绝缘层207、源电极208a、漏电极208b、中间绝缘层209、光电材料211、公共电极212以及由漏区206延伸部分所形成的扩展电极210。
在本实施例中可以通过在中间绝缘层209上进行开孔,从而使得光电材料211和扩展电极210电连接。从而实现薄膜晶体管对光电材料的控制信号传输。
参照图3,本实施例公开了第二种显示面板的截面结构,在本实施例中,薄膜晶体管包括衬底301、栅电极302、栅极绝缘层303、由源区304、沟道区305和漏区306所构成的有源层、第一绝缘层307、源电极308a、漏电极308b、中间绝缘层309、光电材料311、公共电极312以及由漏区306延伸部分所形成的扩展电极310。
薄膜晶体管通过由漏区306延伸部分所形成的扩展电极310向光电材料311传递电信号。本实施例中的薄膜晶体管与图2之中的薄膜晶体管类似,区别在于,图2中源电极和漏电极通过第一绝缘层上的通孔分别与源区和漏区连接。而在本实施例之中,第一绝缘层已经被图形化为岛状,增加了电极与源漏区的接触面积,以降低电阻、提升器件开态电流。此外本实施例可以避免采用占用较多面积的通孔结构,也有助于减少器件版图面积、提高显示面板像素密度。
参照图4,本实施例公开了第三种显示面板的截面结构,在本实施例中,薄膜晶体管包括衬底401、栅电极402、栅极绝缘层403、由源区404、沟道区405和漏区406所构成的有源层、第一绝缘层407、源电极408a、漏电极408b、中间绝缘层409、光电材料411、公共电极412以及由漏区406延伸部分所形成的扩展电极410。
在本实施例中,所述薄膜晶体管通过扩展电极410与光电材料411电连接。
本实施例与图3中薄膜晶体管的结构近似,其区别在于漏区扩展电极周围的覆盖层结构不同。鉴于电极通常采用金属材料,其与漏区的金属氧化物材料的刻蚀特性接近,为了避免图3中在中间绝缘层和电极叠层上开通孔的刻蚀会损伤到漏区扩展电极,在漏区扩展电极和电极之间插入第一绝缘层,其类似图2的结构。
参照图5,本实施公开了第四种显示面板的截面结构,在本实施例中,薄膜晶体管包括衬底501、栅电极502、栅极绝缘层503、由源区504、沟道区505和漏区506组成的有源层、第一绝缘层507、源电极508a、漏电极508b、第二绝缘层513、中间绝缘层509、光电材料511、公共电极512以及由漏区506延伸部分所形成的扩展电极510。
在本实施例中,所述薄膜晶体管通过扩展电极510与光电材料511电连接。
本实施例的薄膜晶体管结构与图2中的结构类似,区别在于图5中,覆盖源漏区的不透气层由额外增加的第二绝缘层所构成,因此第二绝缘层采用不透气绝缘层,而源漏电极本身可以采用透气导体层实现。本实施例可以使得源漏电极在材料上有更多的选择。
参照图6,本实施例公开了第五种显示面板的截面结构,在本实施例中,薄膜晶体管包括衬底601、栅电极602、栅极绝缘层603、由源区604、沟道区605和漏区606构成的有源层、源电极608a、漏电极608b、第三绝缘层613、中间绝缘层609、光电材料611、公共电极612以及由漏区606延伸部分所形成的扩展电极610。
在本实施例中,所述薄膜晶体管通过扩展电极610与光电材料611电连接。
本实施例与图2中的薄膜晶体管结构近似,区别在于,本实施例中覆盖源漏区的不透气层由电极和第三绝缘层共同构成,其中,源漏电极和第三绝缘层之中至少有一个是不透气层。
参照图7,本实施例公开了第六种显示面板的截面结构,在本实施例中,薄膜晶体管包括衬底701、栅电极702、栅极绝缘层703、由源区704、沟道区705和漏区706构成的有源层、第一绝缘层707、源电极708a、漏电极708b、中间绝缘层709、光电材料711、公共电极712以及由漏区706的延伸部分形成的扩展电极710。
在本实施例中,薄膜晶体管通过扩展电极710与光电材料711电连接。
本实施例中薄膜晶体管的结构与图5所示的薄膜晶体管的结构类似,区别在于本实施例覆盖源漏区的不透气绝缘层位于电极之上,而不是之下,且该不透气绝缘层由显示面板原有的中间绝缘层构成。因此,在本实施例中,中间绝缘层需要使用不透气绝缘层实施。
参照图8,本实施例公开了第七种显示面板的截面结构,在本实施例中,薄膜晶体管为顶栅结构的薄膜晶体管,其包括:衬底801、由源区804、沟道区805和漏区806所构成的有源层、栅极绝缘层803、栅电极802、第一绝缘层807、源电极808a、漏电极808b、中间绝缘层809、光电材料811、公共电极812以及由漏区806的延伸部分所形成的扩展电极810。
在本实施例中,薄膜晶体管通过扩展电极810与光电材料811电连接。
在本实施例中,栅极绝缘层和栅电极位于有源层之上,为保证沟道区的覆盖叠层为透气叠层,栅极绝缘层为透气绝缘层,栅电极为透气导体。栅极叠层之上覆盖有第一绝缘层,也由透气绝缘层构成。由不透气导体构成的电极通过第一绝缘层和栅极绝缘层中的接触孔与源区、漏区形成电连接。漏区伸展出一部分形成漏区扩展电极,通过中间绝缘层、第一绝缘层和栅极绝缘层中的通孔和光电材料形成电连接,从而将电信号传到光电材料层。
本实施例公开了一种显示设备,包括至少一个处理器,以及至少一个所述的显示面板,所述处理器用于控制显示面板显示。
其中,所述显示设备包括显示器、手机、平板、笔记本电脑、电视机以及一体机。所述处理器可以指直接驱动控制显示面板显示的芯片,也可以是用于处理显示面板所显示的内容的芯片。
参照图9,本实施例公开了一种显示面板的制作方法,本方法可以用于制作上述实施例所述的显示面板,本实施例包括以下步骤:
S901、在衬底上直接或者间接地沉积金属氧化物薄膜;
S902、在金属氧化物薄膜的上方沉积透气叠层和不透气叠层,使金属氧化物薄膜被分为一个被透气叠层所覆盖的区域以及两个被不透气叠层所覆盖的区域;
S903、在氧化气氛进行退火,使两个金属氧化物薄膜中被不透气叠层覆盖的区域分别形成源区和漏区。
S904、使金属氧化物薄膜的一部分与光电材料连接;使得所述金属氧化物薄膜与光电材料连接的部分形成扩展电极。
实际上,所述扩展电极与漏区均在退火过程中电阻率下降,从而形成电极。
其中,退火时间为10秒至10小时,退火温度为100℃至600℃。使得源漏区的电阻率降至0.1Ω·cm以下。
在本实施例中,沉积方法包括磁控溅射法和蒸发法,具体所选用的方法视具体沉积的材料而定。在本实施例中,氧化气氛包括氧气、臭氧、一氧化二氮、水、双氧水、二氧化碳以及上述物质的等离子体。对部分层进行图形化处理时可以采用刻蚀等方法。
所述透气叠层是指厚度小于含氧元素的物质在叠层中的扩散长度的叠层。
所述不透气叠层是指厚度大于含氧元素的物质在叠层中的扩散长度的叠层。
在退火过程中,有源层在透气叠层的覆盖下部分,含氧元素的物质能够通过透气叠层进入到有源层,从而保持甚至提高在该区域中金属氧化物的电阻率,形成沟道区。同时,有源层在不透气叠层覆盖下的部分,由于不透气叠层覆盖能够阻挡含氧元素的物质的进入,从而该部分金属氧化物在退火过程中会降低电阻率,从而形成漏区和源区。
本实施例相对于传统的通过对源区和漏区进行掺杂的方式来降低源区、漏区的电阻率,本实施例中退火所得的源区、漏区的电阻率比掺杂所得的电阻率更低,且电极保护下的源区、漏区的低电阻率更稳定。相对于传统掺杂方式,本实施例的制作工艺更简单、成本也更低。但本实施例的制作工艺之中不限制掺杂,有源层中可以掺入以下一种或多种杂质:氢、氮、氟、硼、磷、砷、硅、铟、铝或锑。这不妨碍器件的源区、沟道区和漏区的形成。也因此,本实施例和现有掺杂工艺完全兼容,具有高扩展性。
作为优选的实施例,所述退火时间为30分钟到2小时,退火温度为250℃到400℃,使得源区和漏区的电阻率降至0.1Ω·cm以下。
对于上述方法实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
以上是对本发明的较佳实施进行了具体说明,但本发明并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种显示面板,其特征在于:包括若干个薄膜晶体管、中间绝缘层、公共电极以及光电材料;
所述薄膜晶体管包括有源层,所述有源层上覆盖有透气叠层,所述有源层的两端分别形成漏区和源区,所述漏区和源区上覆盖有不透气叠层;
所述中间绝缘层设置在光电材料和薄膜晶体管之间;
其中,所述漏区或者源区的延伸部分形成扩展电极,所述扩展电极与光电材料电连接。
2.根据权利要求1所述的一种显示面板,其特征在于:所述透气叠层包括若干个透气绝缘层和/或透气导体层。
3.根据权利要求2所述的一种显示面板,其特征在于:所述透气绝缘层包括氧化硅和/或氮氧化硅;
其中,氮氧化硅中的氮化硅含量小于20%;
所述透气导体层包括一种或者多种导电金属氧化物。
4.根据权利要求2或3所述的一种显示面板,其特征在于:所述透气绝缘层的厚度范围为100纳米到500纳米。
5.根据权利要求1所述的一种显示面板,其特征在于:所述不透气叠层包括至少一个不透气绝缘层或者至少一个不透气导体层。
6.根据权利要求5所述的一种显示面板,其特征在于:所述不透气绝缘层包括氧化铝、氧化铪、氮化硅和/或氮氧化硅;
其中,氮氧化硅中的氮化硅含量大于20%;
所述不透气导体层由一种或者多种金属组成。
7.根据权利要求5或6所述的一种显示面板,其特征在于:所述不透气绝缘层的厚度范围为100纳米到500纳米。
8.一种显示设备,其特征在于:包括至少一个处理器,以及至少一个如权利要求1-7所述的显示面板,所述处理器用于控制显示面板显示。
9.一种显示面板的制作方法,其特征在于:包括以下步骤:
在衬底上直接或者间接地沉积金属氧化物薄膜;
在金属氧化物薄膜的上方沉积透气叠层和不透气叠层,使金属氧化物薄膜被分为一个被透气叠层所覆盖的区域以及两个被不透气叠层所覆盖的区域;
在氧化气氛进行退火,使两个金属氧化物薄膜中被不透气叠层覆盖的区域分别形成源区和漏区;
使金属氧化物薄膜的一部分与光电材料连接;使得所述金属氧化物薄膜与光电材料连接的部分形成扩展电极;
其中,退火时间为10秒至10小时,退火温度为100℃至600℃。
10.根据权利要求9所述的一种显示面板的制作方法,其特征在于:所述退火时间为30分钟到2小时,退火温度为250℃到400℃,使得源区和漏区的电阻率降至0.1Ω·cm以下。
CN201910388640.7A 2019-05-10 2019-05-10 显示面板及其制作方法以及显示设备 Pending CN110223987A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910388640.7A CN110223987A (zh) 2019-05-10 2019-05-10 显示面板及其制作方法以及显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910388640.7A CN110223987A (zh) 2019-05-10 2019-05-10 显示面板及其制作方法以及显示设备

Publications (1)

Publication Number Publication Date
CN110223987A true CN110223987A (zh) 2019-09-10

Family

ID=67820672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910388640.7A Pending CN110223987A (zh) 2019-05-10 2019-05-10 显示面板及其制作方法以及显示设备

Country Status (1)

Country Link
CN (1) CN110223987A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694005A (zh) * 2011-03-24 2012-09-26 索尼公司 显示装置及其制造方法、和具有该显示装置的电子设备
KR20130036681A (ko) * 2011-10-04 2013-04-12 엘지디스플레이 주식회사 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
CN104253132A (zh) * 2013-06-26 2014-12-31 乐金显示有限公司 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
US20150280002A1 (en) * 2014-03-31 2015-10-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
CN107293555A (zh) * 2017-06-19 2017-10-24 深圳市华星光电技术有限公司 底发射型白光oled面板的制作方法及其结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694005A (zh) * 2011-03-24 2012-09-26 索尼公司 显示装置及其制造方法、和具有该显示装置的电子设备
KR20130036681A (ko) * 2011-10-04 2013-04-12 엘지디스플레이 주식회사 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
CN104253132A (zh) * 2013-06-26 2014-12-31 乐金显示有限公司 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
US20150280002A1 (en) * 2014-03-31 2015-10-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
CN107293555A (zh) * 2017-06-19 2017-10-24 深圳市华星光电技术有限公司 底发射型白光oled面板的制作方法及其结构

Similar Documents

Publication Publication Date Title
CN104157693B (zh) 氧化物薄膜晶体管及其制造方法
EP2206155B1 (en) Method for manufacturing an oxide semiconductor field-effect transistor
CN206505923U (zh) 一种薄膜晶体管及显示器面板
JP4919811B2 (ja) ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP5704790B2 (ja) 薄膜トランジスタ、および、表示装置
TWI652828B (zh) 半導體裝置
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101700882B1 (ko) 산화물 반도체 박막 트랜지스터
KR20140030049A (ko) 반도체 장치
TW201322341A (zh) 半導體元件以及其製造方法
TW201417292A (zh) 半導體裝置
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
US9111789B2 (en) Thin film transistor array panel
CN107799603A (zh) 薄膜晶体管阵列面板及相关制造方法
KR20150086631A (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
JPS60160170A (ja) 薄膜トランジスタ
CN103972297A (zh) 半导体元件结构及其制造方法
CN103681872A (zh) 薄膜晶体管和显示装置
CN110223987A (zh) 显示面板及其制作方法以及显示设备
CN105633098B (zh) 一种驱动背板及其制备方法和应用
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
CN207517701U (zh) 一种薄膜晶体管及显示器面板
CN110161761A (zh) 液晶显示面板及其制作方法以及显示设备
CN206259354U (zh) 一种薄膜晶体管及显示器面板
US20240072062A1 (en) Display panel, method of manufacturing same, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190910

RJ01 Rejection of invention patent application after publication