JP2012203519A - 制御装置およびプログラム - Google Patents

Abstract

【課題】処理装置の消費電力を低減可能な制御装置を提供する。
【解決手段】実施形態の制御装置は、１または複数の処理を実行する処理装置に実行させる割り込み処理の要求を示す割り込み要求を受信する受信部と、割り込み要求を記憶する記憶部と、処理装置の状態を判定する判定部と、割り込み要求を処理装置へ送信する送信部と、制御部とを備える。制御部は、判定部により、処理装置が処理を実行していないアイドル状態であると判定され、所定の条件が成立しない場合は、受信部で受信した割り込み要求を記憶部に登録し、所定の条件が成立したときに、記憶部に記憶された割り込み要求を処理装置へ送信するように送信部を制御する。
【選択図】図１

Description

本発明の実施形態は、制御装置およびプログラムに関する。

従来、割り込み処理が発生するたびに、１または複数の処理を実行可能な処理装置（例えばマイクロプロセッサ）に対して、当該割り込み処理を実行させる技術が知られている。このような技術では、マイクロプロセッサが処理を実行していないアイドル状態において割り込み処理が発生した場合、マイクロプロセッサは、アイドル状態から、当該割り込み処理を実行するアクティブ状態に遷移する。そして、マイクロプロセッサは当該割り込み処理を実行した後、再びアイドル状態に遷移する。

"ARM926EJ-S テクニカルリファレンスマニュアル 12.1.1"http://www.jp.arm.com/document/manual/mdl.cgi "i.MX51 EVK Supply Current Measurements."http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=i.MX515&fpsp=1&tab=Documentation_tab"

ここで、マイクロプロセッサがアイドル状態からアクティブ状態、またはアクティブ状態からアイドル状態へ遷移するときは、その遷移に伴う処理が発生することにより電力が消費される。このため、割り込み処理が発生するたびに、当該割り込み処理をプロセッサに実行させる技術では、マイクロプロセッサの状態が遷移する回数が多いので、プロセッサの消費電力が増大するという問題がある。本発明が解決しようとする課題は、処理装置の消費電力を低減可能な制御装置およびプログラムを提供することである。

実施形態の制御装置は、１または複数の処理を実行する処理装置に実行させる割り込み処理の要求を示す割り込み要求を受信する受信部と、割り込み要求を記憶する記憶部と、処理装置の状態を判定する判定部と、割り込み要求を処理装置へ送信する送信部と、制御部とを備える。制御部は、判定部により、処理装置が処理を実行していないアイドル状態であると判定され、所定の条件が成立しない場合は、受信部で受信した割り込み要求を記憶部に登録し、所定の条件が成立したときに、記憶部に記憶された割り込み要求を処理装置へ送信するように送信部を制御する。

また、実施形態のプログラムは、１または複数の処理を実行する処理装置に実行させる割り込み処理の要求を示す割り込み要求を受信する第１ステップと、処理装置の状態を判定する第２ステップと、第２ステップで、処理装置が前記処理を実行していないアイドル状態であると判定し、所定の条件が成立しない場合は、割り込み要求を記憶部に登録する第３ステップと、所定の条件が成立した場合に、割り込み要求を処理装置へ送信する第４ステップと、をコンピュータに実行させるためのプログラムである。

第１実施形態の制御装置の一例を示すブロック図。 トリガー部の一例を示すブロック図。 判定部の一例を示すブロック図。 判定部の一例を示すブロック図。 割り込み要求記憶部に記憶される情報の一例を示す図。 割り込み要求記憶部に記憶される情報の一例を示す図。 許可条件記憶部に記憶される許可条件の一例を示す図。 許可条件記憶部に記憶される許可条件の一例を示す図。 制御部が実行する決定処理の一例を示すフローチャート。 第２実施形態の制御装置の一例を示すブロック図。 電源状態検出部の一例を示すブロック図。 電源状態検出部の一例を示すブロック図。 許可条件記憶部に記憶される許可条件の一例を示す図。 変形例の説明図。 変形例の制御装置の一例を示すブロック図。

（第１実施形態）
図１は、第１実施形態の制御装置１００の概略構成の一例を示すブロック図である。制御装置１００は、複数のデバイス（デバイス１〜デバイスｎ）の各々から、当該デバイスによる割り込み処理の要求（「割り込み要求」と呼ぶ）を受信し、その受信した割り込み要求を、１または複数の処理を実行する処理装置１２０に送信するか否かを決定する。処理装置１２０は、例えばＣＰＵ（Central Processing Unit）で構成され得る。本実施形態では、制御装置１００は、処理装置１２０が処理を実行しているアクティブ状態の場合は、受信した割り込み要求を処理装置１２０へ送信する一方、処理装置１２０が何の処理も実行していないアイドル状態の場合は、所定の条件が成立したときにのみ、受信した割り込み要求を処理装置１２０へ送信する。以下、具体的な内容を説明する。

図１に示すように、制御装置１００は、受信部１０と、トリガー部２０と、判定部３０と、割り込み要求記憶部４０と、許可条件記憶部５０と、送信部６０と、制御部７０とを有する。ここでは、制御装置１００の各部（１０、２０、３０、４０、５０、６０、７０）は、半導体集積回路で構成される。

受信部１０は、複数のデバイス（デバイス１〜デバイスｎ）の各々から、割り込み要求を受信する。トリガー部２０は、一定の条件が成立したときに、制御部７０を起動させる。図２は、トリガー部２０の構成の一例を示すブロック図である。図２に示すように、トリガー部２０は、トリガー送信部２２を含んで構成される。トリガー送信部２２は、処理装置１２０から、当該処理装置１２０の状態が変化したことを通知されたときに、制御部７０を起動させるためのトリガー信号を制御部７０へ送信する。処理装置１２０は、アクティブ状態からアイドル状態に変化したとき、または、アイドル状態からアクティブ状態に変化したときに、状態の変化を知らせるための状態変化信号をトリガー送信部２２へ通知する。

また、トリガー送信部２２は、少なくとも１つの時刻を示すタイマー情報が示す時刻に到達するたびに、トリガー信号を制御部７０へ送信する。タイマー情報は、外部のタイマー情報管理部８０が備えるメモリ（不図示）に記憶される。タイマー情報管理部８０は、タイマー情報が示す時刻に到達するたびに、当該時刻に到達したことを知らせるためのタイマー信号をトリガー送信部２２へ通知する。

さらに、トリガー送信部２２は、受信部１０から、割り込み要求を受信したことを通知されたときに、トリガー信号を制御部７０へ送信する。受信部１０は、各デバイス（デバイス１〜デバイスｎ）から割り込み要求を受信したときに、割り込み要求を受信したことを知らせるための受信信号をトリガー送信部２２へ通知する。以上より、本実施形態のトリガー部２０は、処理装置１２０から状態変化信号を受信したとき、タイマー情報管理部８０からタイマー信号を受信したとき、受信部１０から受信信号を受信したときのうちの何れかを契機として制御部７０を起動させる。

図１に戻って説明を続ける。判定部３０は、処理装置１２０がアクティブ状態なのかアイドル状態なのかを判定する。例えば図３に示すように、判定部３０は、状態検出部３２を含んで構成されてもよい。図３の例では、状態検出部３２は、制御部７０からの要求に応じて（後述）、処理装置１２０にアクセスすることで、処理装置１２０がアクティブ状態およびアイドル状態のうちの何れであるのかを検出（判定）する。

また、例えば図４に示すように、判定部３０は、状態受信部３４と保持部３６とを含んで構成されてもよい。図４の例では、処理装置１２０は、アクティブ状態からアイドル状態に変化したとき、または、アイドル状態からアクティブ状態に変化したときに、状態の変化を知らせるための状態変化信号を状態受信部３４へ送信する。状態受信部３４は、処理装置１２０から受信した状態変化信号から、処理装置１２０がアクティブ状態なのかアイドル状態なのかを判定する。そして、状態受信部３４は、処理装置１２０の状態（アクティブ状態またはアイドル状態）を示す状態情報を保持部３６に保持させる。保持部３６に保持される状態情報は、状態受信部３４が上述の状態変化信号を受信するたびに更新される。後述するように、制御部７０は、保持部３６に保持された状態情報を読み出すことで、処理装置１２０の状態を把握することができる。

再び図１に戻って説明を続ける。割り込み要求記憶部４０は、受信部１０で受信した割り込み要求を記憶する。図５は、割り込み要求記憶部４０に記憶される情報の一例を示す図である。図５の例において、「ＵＳＢキーボード」は、ＵＳＢキーボードの入力により発生した割り込み要求を示し、「ネットワーク」は、通信インタフェース装置のパケット送受信により発生した割り込み要求を示す。また、例えば図６に示すように、割り込み要求記憶部４０は、各デバイスに対応するビットを記憶することもできる。例えば「ＵＳＢキーボード」に対応するビットが「１」の場合は、ＵＳＢキーボードの入力により発生した割り込み要求が割り込み要求記憶部４０に保持されていることを示す。要するに、割り込み要求記憶部４０は、割り込み要求を識別するための情報を記憶するものであればよい。

図１の許可条件記憶部５０は、割り込み要求の送信が許可される条件を示す許可条件を記憶する。図７は、許可条件記憶部５０に記憶される許可条件の一例を示す。図７の例では、許可条件は、割り込み要求が割り込み要求記憶部４０に記憶され続ける時間長を示す記憶時間が１００ｍｓを超えることである。図７の例では、割り込み要求記憶部４０に複数の割り込み要求が記憶されている場合は、最初に記憶された割り込み要求の記憶時間が１００ｍｓを超えた時点で、許可条件が成立する。

なお、これに限らず、許可条件記憶部５０に記憶される許可条件の種類は任意である。例えば許可条件記憶部５０は図８の許可条件を記憶することもできる。図８の例では、許可条件記憶部５０は、２つの条件を記憶しており、２つの条件のうち何れかの条件が成立すれば、許可条件は成立する。つまり、２つの条件の論理和に基づいて、許可条件の成立の可否を判定している。なお、これに限らず、例えば２つの条件の論理積に基づいて、許可条件の成立の可否を判定してもよい。また、論理和および論理積を取るべき条件の数や種類も任意である。図８の例では、上段の条件は、記憶時間が１００ｍｓを超えて、かつ、割り込み要求記憶部４０に記憶された割り込み要求の数が４つを超えることである。一方、下段の条件は、キーボードの入力により発生した割り込み要求が割り込み要求記憶部４０に記憶されていることである。

図１の送信部６０は、制御部７０の制御の下、受信部１０で受信した割り込み要求や割り込み要求記憶部４０に記憶された割り込み要求を処理装置１２０へ送信する。詳細な内容については後述する。

制御部７０は、上述のトリガー信号を受けて動作を開始する。制御部７０は、割り込み要求を処理装置１２０へ送信するか否かを決定する決定処理を実行する。

図９は、制御部７０が実行する決定処理の一例を示すフローチャートである。まず制御部７０は、処理装置１２０がアクティブ状態であるか否かを判断する（ステップＳ１）。より具体的には以下のとおりである。判定部３０が図３の構成の場合、制御部７０は、状態検出部３２に対して、処理装置１２０の状態を通知することを要求する。この要求を受けた状態検出部３２は、処理装置１２０にアクセスして処理装置１２０の状態を検出し、その検出結果を制御部７０へ通知する。制御部７０は、状態検出部３２から通知された検出結果から、処理装置１２０がアクティブ状態であるか否かを判断する。また、判定部３０が図４の構成の場合、制御部７０は、保持部３６に保持された状態情報を読み出し、その読み出した状態情報から、処理装置１２０がアクティブ状態であるか否かを判断する。

ステップＳ１の結果が肯定の場合（処理装置１２０がアクティブ状態であると判断された場合）、制御部７０は、割り込み要求記憶部４０に記憶された割り込み要求を処理装置１２０に送信するように送信部６０を制御する（ステップＳ２）。また、制御部７０は、受信部１０で割り込み要求を受信したことを契機として動作を開始した場合は、当該受信した割り込み要求を処理装置１２０へ送信するように送信部６０を制御する。そして、決定処理は終了して制御部７０の動作は停止する。

ステップＳ１の結果が否定の場合（処理装置１２０がアイドル状態であると判断された場合）、制御部７０は、受信部１０で割り込み要求を受信したことを契機として動作を開始したのか否かを確認する。つまりは、制御部７０は、受信部１０で割り込み要求を受信したのか否かを確認する（ステップＳ３）。

ステップＳ３の結果が肯定の場合、制御部７０は、許可条件記憶部５０に記憶された許可条件を参照して、許可条件が成立しているか否かを判断する（ステップＳ４）。本実施形態では、許可条件記憶部５０は、図７に示す許可条件を記憶しているものとする。ステップＳ４の結果が肯定の場合、制御部７０は、割り込み要求記憶部４０に記憶された割り込み要求、および、受信部１０で受信した割り込み要求を処理装置１２０へ送信するように送信部６０を制御する（ステップＳ５）。そして、決定処理は終了して制御部７０の動作は停止する。

上述のステップＳ４の結果が否定の場合、制御部７０は、受信部１０で受信した割り込み要求を割り込み要求記憶部４０に登録し（ステップＳ６）、登録した割り込み要求の記憶時間の計測を開始する。なお、上述のステップＳ４においては、受信部１０で受信した割り込み要求を割り込み要求記憶部４０に登録せずに、許可条件の成立の可否を判断しているが、これに限らず、受信部１０で受信した割り込み要求を割り込み要求記憶部４０に登録したうえで、許可条件の成立の可否を判断してもよい。

そして、制御部７０は、割り込み要求記憶部４０に最初に記憶された割り込み要求の記憶時間が１００ｍｓを超えるときの時刻（図７の許可条件が成立するときの時刻）と、次にタイマー情報が示す時刻との比較結果に応じて、タイマー情報を設定する（ステップＳ７）。より具体的には、制御部７０は、割り込み要求の記憶時間が１００ｍｓを超えるときの時刻の方が、次にタイマー情報が示す時刻よりも早い場合は、割り込み要求の記憶時間が１００ｍｓを超えるときの時刻を、次にタイマー情報が示す時刻として設定する。そして、その設定したタイマー情報をタイマー情報管理部８０に通知する。これにより、次にタイマー情報が示す時刻に到達したときは、同時に許可条件が成立することになる。ステップＳ７が完了すると決定処理は終了して制御部７０の動作は停止する。

一方、上述のステップＳ３の結果が否定の場合も、制御部７０は、許可条件が成立しているか否かを判断する（ステップＳ８）。そして、ステップＳ８の結果が肯定の場合は、処理は上述のステップＳ５に移行する。ステップＳ８の結果が否定の場合は、決定処理は終了して制御部７０の動作は停止する。

以上に説明したように、本実施形態の制御装置１００は、処理装置１２０がアイドル状態の場合は、所定の条件が成立するまで、各デバイスから受信した割り込み要求を割り込み要求記憶部４０に記憶させ、所定の条件が成立したときに（上述の許可条件が成立、または、処理装置１２０がアクティブ状態に遷移）、割り込み要求記憶部４０に記憶された割り込み要求や受信部１０で受信した割り込み要求を一斉に処理装置１２０へ送信する。複数の割り込み要求を受けた処理装置１２０は、アイドル状態からアクティブ状態に遷移して、複数の割り込み処理を連続して実行する。すなわち、本実施形態によれば、アイドル時間を延ばす（長くする）ことになるので、処理装置１２０の平均消費電力を低減できるという有利な効果を奏する。なお、所定の条件が成立したときに、要求記憶部４０に記憶された割り込み要求がひとつのみであっても、アイドル時間を延ばすことになるので、複数の割り込み要求が要求記憶部４０に記憶されていない場合であっても、アイドル時間が長くなり、平均消費電力を低減できるという有利な効果を奏する。

（第２実施形態）
第２実施形態では、処理装置１２０、制御装置１００および各デバイスが搭載された装置（例えばＰＣなどの端末装置）の電源の供給能力がしきい値を超えることを許可条件として採用している点で第１実施形態と相違する。以下、具体的な内容を説明する。なお、第１実施形態と共通する部分については、同一の符号を付して適宜に説明を省略する。

図１０は、第２実施形態の制御装置２００の概略構成の一例を示すブロック図である。制御装置２００は、供給能力検出部９０をさらに備える点で第１実施形態と相違する。供給能力検出部９０は、上記装置の電源の供給能力を検出する。本実施形態では、供給能力検出部９０は、上記装置の電源であるバッテリに残存する電荷の総量（バッテリ残量と呼ぶ）を検出する。例えば図１１に示すように、供給能力検出部９０は、バッテリ残量検出部９２を含んで構成されてもよい。図１１の例では、バッテリ残量検出部９２は、制御部７０からの要求に応じて、不図示のバッテリにアクセスしてバッテリ残量を検出し、その検出したバッテリ残量を制御部７０へ通知する。

また、例えば図１２に示すように、供給能力検出部９０は、バッテリ残量受信部９４と保持部９６とを含んで構成されてもよい。図１１の例では、バッテリ残量受信部９４は、不図示のバッテリからバッテリ残量を受信し、その受信したバッテリ残量を保持部９６に保持させる。保持部９６に保持されるバッテリ残量は、バッテリ残量受信部９４がバッテリ残量を受信するたびに更新される。制御部７０は、保持部９６に保持されたバッテリ残量を読み出すことで、バッテリ残量を把握することができる。

図１３は、第２実施形態の許可条件記憶部５０に記憶される許可条件の一例を示す図である。図１３の例では、許可条件記憶部５０は、４つの条件を記憶しており、４つの条件のうち何れかの条件が成立すれば、許可条件は成立する。図１３の例では、第１段目の条件は、電源の種類がＤＣ電源（直流電源）であることである。第２段目の条件は、バッテリ残量が５０％を超えることである。第３段目の条件は、バッテリ残量が２０％を超えて、かつ、記憶時間が１００ｍｓを超えることである。第４段目の条件は、バッテリ残量が５％を超えるとともに、記憶時間が２００ｍｓを超え、かつ、割り込み要求記憶部４０に記憶された割り込み要求の数が３つを超えることである。

次に、図９を参照しながら、制御部７０が実行する決定処理について説明する。供給能力検出部９０が図１１の構成の場合、図９のステップＳ４およびステップＳ８の各々において、制御部７０は、供給能力検出部９０に対して、バッテリ残量を通知することを要求する。この要求を受けたバッテリ残量検出部９２は、不図示のバッテリにアクセスしてバッテリ残量を検出し、その検出したバッテリ残量を制御部７０へ通知する。制御部７０は、バッテリ残量検出部９２から通知されたバッテリ残量、割り込み要求記憶部４０に記憶された割り込み要求の記憶時間および割り込み要求の数に基づいて、許可条件記憶部５０に記憶された許可条件が成立しているか否かを判断する。

また、供給能力検出部９０が図１２の構成の場合、図９のステップＳ４およびステップＳ８の各々において、制御部７０は、保持部９６に保持されたバッテリ残量を読み出し、その読み出したバッテリ残量、割り込み要求記憶部４０に記憶された割り込み要求の記憶時間および割り込み要求の数に基づいて、許可条件記憶部５０に記憶された許可条件が成立しているか否かを判断する。その他の処理の内容は第１実施形態と同様であるので詳細な説明は省略する。

本実施形態においても、制御装置２００は、処理装置１２０がアイドル状態の場合は、所定の条件が成立するまで、各デバイスから受信した割り込み要求を割り込み要求記憶部４０に記憶させ、所定の条件が成立したときに、割り込み要求記憶部４０に記憶された割り込み要求や受信部１０で受信した割り込み要求を一斉に処理装置１２０へ送信するので、処理装置１２０の消費電力を低減できるという有利な効果を奏する。

以上、本発明の実施形態を説明したが、上述の各実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

（変形例１）
上述の許可条件記憶部５０に記憶される許可条件は任意であり、例えば、割り込み要求の数が２つであることを許可条件とすることもできる。以下では、割り込み要求記憶部４０に割り込み要求が存在しない状態の下、第１実施形態の制御装置１００に対して、ある割り込み要求（第１の割り込み要求と呼ぶ）が送信された後に、他の割り込み要求（第２の割り込み要求と呼ぶ）が送信される場合を例に挙げて説明する（併せて図９参照）。

まず、受信部１０で第１の割り込み要求を受信したとき、制御部７０は動作を開始して上述の決定処理を実行する。ここでは、処理装置１２０はアイドル状態とする。したがって、図９のステップＳ１の結果は否定、ステップＳ３の結果は肯定となり、処理はステップＳ４に移行する。この段階では、割り込み要求記憶部４０に記憶された割り込み要求は存在せず、第１の割り込み要求を受信したのみであるので、割り込み要求の数は「１」となり、上述の許可条件（割り込み要求の数は２つ）は成立せずに、処理はステップＳ６に移行する。なお、処理装置１２０がアクティブ状態の場合（図９のステップ１の結果が肯定の場合）、制御部７０は、第１の割り込み要求を処理装置１２０へ送信するように送信部６０を制御する（図９のステップＳ２）。

ステップＳ６において、制御部７０は、受信部１０で受信した割り込み要求１を割り込み要求記憶部４０に登録する。この例では、図９のステップＳ７の処理は行われずに、決定処理は終了して制御部７０の動作は停止する。

その後、受信部１０で第２の割り込み要求を受信したとき、制御部７０は動作を開始して上述の決定処理を実行する。上記と同様に、処理装置１２０はアイドル状態とする。したがって、ステップＳ１の結果は否定、ステップＳ３の結果は肯定となり、処理はステップＳ４に移行する。ここでは、割り込み要求記憶部４０に第１の割り込み要求が記憶され、受信部１０で第２の割り込み要求を受信したので、割り込み要求の数は「２」となり、上述の許可条件は成立する。したがって、処理はステップＳ５に移行し、制御部７０は、受信した第２の割り込み要求と、割り込み要求記憶部４０に記憶された第１の割り込み要求とを処理装置１２０へ送信するように送信部６０を制御する。なお、処理装置１２０がアクティブ状態の場合（図９のステップ１の結果が肯定の場合）も、制御部７０は、受信した第２の割り込み要求と、割り込み要求記憶部４０に記憶された第１の割り込み要求とを処理装置１２０へ送信するように送信部６０を制御する（図９のステップＳ２）。

（変形例２）
例えば割り込み要求ごとに、許可条件が成立する記憶時間（しきい値時間と呼ぶ）が個別に設定されてもよい。いま、キーボードの入力により発生する割り込み要求１に対応するしきい値時間がｔ１に設定され、マウスの入力により発生する割り込み要求２に対応するしきい値時間がｔ２（＜ｔ１）に設定される場合を想定する。ここでは、割り込み要求記憶部４０に記憶された何れかの割り込み要求の記憶時間が、当該割り込み要求に対応するしきい値時間を越えることが許可条件であるとする。

以下では、割り込み要求記憶部４０に割り込み要求が存在しない状態の下、第１実施形態の制御装置１００に対して、上述の割り込み要求１が送信された後に、上述の割り込み要求２が送信される場合を例に挙げて説明する（併せて図９参照）。まず、受信部１０で割り込み要求１を受信したとき、制御装置１００は動作を開始して上述の決定処理を実行する。ここでは、処理装置１２０はアイドル状態とする。このため、図９のステップＳ１の結果は否定、ステップＳ３の結果は肯定となり、処理はステップＳ４に移行する。この段階では、割り込み要求記憶部４０に割り込み要求は存在しないので、上述の許可条件は成立せずに、処理はステップＳ６に移行する。なお、処理装置１２０がアクティブ状態の場合（図９のステップ１の結果が肯定の場合）、制御部７０は、受信した割り込み要求１を処理装置１２０へ送信するように送信部６０を制御する（図９のステップＳ２）。

ステップＳ６において、制御部７０は、受信部１０で受信した割り込み要求１を割り込み要求記憶部４０に登録する。この例では、割り込み要求記憶部４０には、割り込み要求と、当該割り込み要求のしきい値時間とが対応付けられて記憶される。次に、制御部７０は、割り込み要求１の記憶時間が、対応するしきい値時間ｔ１を越えるときの時刻と、次にタイマー情報が示す時刻との比較結果に応じて、タイマー情報を設定する（ステップＳ７）。ここでは、割り込み要求１の記憶時間が、対応するしきい値時間ｔ１を越えるときの時刻の方が、次にタイマー情報が示す時刻よりも早いものとする。したがって、制御部７０は、割り込み要求１の記憶時間が、対応するしきい値時間ｔ１を越えるときの時刻、つまりは、現在の時刻から時間長ｔ１を経過した時点での時刻を、次にタイマー情報が示す時刻として設定する。そして、決定処理が終了して制御部７０の動作は停止する。

その後、受信部１０で割り込み要求２を受信したとき、制御部７０は動作を開始して上述の決定処理を実行する。上記と同様に、処理装置１２０はアイドル状態とする。したがって、ステップＳ１の結果は否定、ステップＳ３の結果は肯定となり、処理はステップＳ４に移行する。ここでは、割り込み要求記憶部４０に割り込み要求１が記憶されているが、割り込み要求１の記憶時間は、当該割り込み要求１に対応するしきい値時間ｔ１を経過していないものとする。このため、許可条件は成立せずに、処理はステップＳ６に移行する。なお、処理装置１２０がアクティブ状態の場合（ステップ１の結果が肯定の場合）、制御部７０は、受信した割り込み要求２と、割り込み要求記憶部４０に記憶された割り込み要求１とを処理装置１２０へ送信するように送信部６０を制御する（図９のステップＳ２）。

ステップＳ６において、制御部７０は、受信部１０で受信した割り込み要求２を割り込み要求記憶部４０に登録する。次に、制御部７０は、割り込み要求２の記憶時間が、対応するしきい値時間ｔ２を越えるときの時刻と、次にタイマー情報が示す時刻、つまりは、割り込み要求１の記憶時間がしきい値時間ｔ１を越えるときの時刻との比較結果に応じて、タイマー情報を設定する（ステップＳ７）。ここでは、図１４に示すように、割り込み要求２の記憶時間がしきい値時間ｔ２を越えるときの時刻Ｔｘの方が、割り込み要求１の記憶時間がしきい値時間ｔ１を越えるときの時刻Ｔｙよりも早いものとする。したがって、制御部７０は、図１４に示す時刻Ｔｘを、次にタイマー情報が示す時刻として設定する。その後、時刻Ｔｘに到達したときに、同時に許可条件が成立する。

（変形例３）
上述の第２実施形態では、バッテリ残量を用いて許可条件を設定しているが、これに限らず、例えば装置の電源が太陽電池などで構成されている場合は、太陽電池の発電電圧や発電電流などを用いて許可条件を設定することもできる。要するに、電源の供給能力がしきい値を超えることを許可条件として採用するものであればよい。

（変形例４）
上述の制御装置の各部は半導体集積回路で構成されているが、これに限らず、各部のうちの一部はソフトウェアにより実現されてもよい。例えば図１５に示すように、制御装置３００が備えるハードウェアには、ＣＰＵ３１０と、受信部１０と、割り込み要求記憶部４０と、許可条件記憶部５０と、送信部６０とが含まれ、ＣＰＵ３１０が制御プログラムを実行することにより、トリガー部２０、判定部３０、および、制御部７０の機能を実現することもできる。

（変形例５）
上述の各実施形態では、タイマー情報管理部８０は、制御装置の外部に設けられているが、これに限らず、タイマー情報管理部８０が制御装置に搭載されていてもよい。

１０ 受信部
２０ トリガー部
２２ トリガー送信部
３０ 判定部
３２ 状態検出部
３４ 状態受信部
３６ 保持部
４０ 割り込み要求記憶部
５０ 許可条件記憶部
６０ 送信部
７０ 制御部
８０ タイマー情報記憶部
９０ 供給能力検出部
９２ バッテリ残量検出部
９４ バッテリ残量受信部
９６ 保持部
１００ 制御装置
１２０ 処理装置
２００ 制御装置
３００ 制御装置

Claims (8)

1. １または複数の処理を実行する処理装置に実行させる割り込み処理の要求を示す割り込み要求を受信する受信部と、
   前記割り込み要求を記憶する記憶部と、
   前記処理装置の状態を判定する判定部と、
   前記割り込み要求を前記処理装置へ送信する送信部と、
   前記判定部により、前記処理装置が前記処理を実行していないアイドル状態であると判定され、所定の条件が成立しない場合は、前記受信部で受信した前記割り込み要求を前記記憶部に登録し、前記所定の条件が成立したときに、前記記憶部に記憶された前記割り込み要求を前記処理装置へ送信するように前記送信部を制御する制御部と、を備える、
   ことを特徴とする制御装置。
2. 前記所定の条件は、前記割り込み要求が前記記憶部に記憶され続ける時間長を示す記憶時間が所定値を超えることである、
   ことを特徴とする請求項１に記載の制御装置。
3. 前記制御部は、少なくとも１つの時刻を示すタイマー情報が示す前記時刻に到達するたびに、前記判定部に対して前記処理装置の状態を判定させ、前記判定部により前記処理装置が前記アイドル状態であると判定され、かつ、前記記憶時間が前記所定値以下の場合は、前記記憶時間が前記所定値を超えるときの時刻と、次に前記タイマー情報が示す前記時刻との比較結果に応じて、次に前記タイマー情報が示す前記時刻を変更する、
   ことを特徴とする請求項２に記載の制御装置。
4. 前記制御部は、前記記憶時間が前記所定値を超えるときの時刻の方が、次に前記タイマー情報が示す前記時刻よりも早い場合は、前記記憶時間が前記所定値を超えるときの時刻を、次に前記タイマー情報が示す前記時刻として設定する、
   ことを特徴とする請求項３に記載の制御装置。
5. 前記記憶部は、前記割り込み要求ごとに、前記所定値を対応づけて記憶し、
   前記所定の条件は、前記割り込み要求の前記記憶時間が、当該割り込み要求に対応する前記所定値を超えることである、
   ことを特徴とする請求項２に記載の制御装置。
6. 前記所定の条件は、前記記憶部に記憶された前記割り込み要求の数が所定数を超えることである、
   ことを特徴とする請求項１に記載の制御装置。
7. 前記所定の条件は、電源の供給能力が、しきい値を超えることである、
   ことを特徴とする請求項１に記載の制御装置。
8. １または複数の処理を実行する処理装置に実行させる割り込み処理の要求を示す割り込み要求を受信する第１ステップと、
   前記処理装置の状態を判定する第２ステップと、
   前記第２ステップで、前記処理装置が前記処理を実行していないアイドル状態であると判定し、所定の条件が成立しない場合は、前記割り込み要求を記憶部に登録する第３ステップと、
   前記所定の条件が成立した場合に、前記記憶部に記憶された前記割り込み要求を前記処理装置へ送信する第４ステップと、をコンピュータに実行させるためのプログラム。

Images