JP2012200047A

JP2012200047A - スイッチング電源装置と電流アンプとその駆動方法

Info

Publication number: JP2012200047A
Application number: JP2011060912A
Authority: JP
Inventors: Hiroshi Miura; 洋三浦; Kosuke Tsubouchi; 耕介坪内
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2011-03-18
Filing date: 2011-03-18
Publication date: 2012-10-18

Abstract

【課題】出力電流量の多少に対応してデッドタイムを適切に変更可能なスイッチング電源装置とその駆動方法等とを提供することを目的とする。
【解決手段】フルブリッジ回路で生成された出力電流値を検出する出力電流検出部と、出力電流検出部で検出された出力電流値が比較的小さいか否かを判断する出力電流値比較部と、入力指示値と出力電流値とに基づいてＰＷＭ信号を生成するＰＷＭ信号生成回路と、スイッチング素子が全てオフとされるデッドタイムを生成するデッドタイム生成部とを備え、出力電流値比較部が、出力電流値が比較的小さいと判断した場合には、デッドタイム生成部が、比較的短いデッドタイムを生成し、出力電流値比較部が、出力電流値が比較的小さくないと判断した場合には、デッドタイム生成部が、比較的長いデッドタイムを生成するスイッチング電源装置とする。
【選択図】図１

Description

本発明は、出力電流の大きさに対応してデッドタイムを変更するスイッチング電源装置と電流アンプとその駆動方法等に関する。

従来、負荷である傾斜磁場（ＧＣ）コイル（インダクタと抵抗の直列回路モデル）に並列接続された二組の単相フルブリッジＰＷＭ電流増幅器回路から構成され、各単相フルブリッジＰＷＭ電流増幅器回路は４個のＩＧＢＴ、それに逆並列に接続された四つのソフトリカバリーダイオードＤ、および２組のＩＧＢＴとダイオードＤとから構成されるアームの各々と負荷との間に設けられた電流リップル除去のためのＬＣＲフィルタから構成された電源システムが知られている。

この電源システムでは、２組の単相フルブリッジＰＷＭ電流増幅器回路の出力電圧の位相差を１８０°にしてＧＣコイルに流れる電流のリップルを低減するものである。実際のスイッチング制御に際しては、各アームのスイッチング時に上下のスイッチが短絡故障を起こさないようにするために、上下のスイッチが両方ともオフになる休止時間Ｔｄ（デッドタィム）を設ける必要がある。

このようなデッドタイムを設けることにより、１）サンプリング点における電流のばらつきが大きくなり、フィルタ電流の値を正確に検出できない、２）デッドタイムの分だけオンしている期間が短くなるのでパルス幅変調パルス（ＰＷＭパルス）のデューティが所望値、例えば５０％にならない、即ち、フィルタの平均電流を増やしても出力電圧（ＧＣコイルにかかる電圧）が増加しない領域ができるという問題が発生する。

これにより、フィルタ電流と出力電圧の関係に段差ができ非線形を呈し、フィルタ電流のフィードバック制御が困難となる。この結果、傾斜磁域コイル電流波形も理想的な正弦波形とはならず歪むだけでなく、応答も遅くなり、電源を供給する駆動対象（モータ等）に好ましくない影響を与えることが知られている。

また、ＩＧＢＴのようなスイッチング素子による単相ＰＷＭスイッチング電流増幅器を備えた電源装置において、デッドタイムを設けても応答性が良く高精度の制御を可能とし、これにより高電圧、大容量、高応答の磁場用低リップル電流の電源装置を提供することを目的とし、スイッチング電源の各スイッチをデッドタイムを設けてＰＷＭ制御する際に、デッドタイムの分だけ出力電圧が小さくあるいは大きくならないようにＰＷＭのデューティを制御することによって、フィルタ電流の平均値を正確に検出でき、フィルタ電流と出力電圧の関係を直線化できる技術が提案されている。これによって電流波形の歪みや応答遅れの問題を回避できることが知られている。

また、フィルタ電流を正確に制御できることにより、スイッチング電源を並列接続した電源装置に好適に適用でき、この場合複数のスイッチング電源の位相をずらして駆動することにより、低リップルの電源装置を提供できることが、例えば下記特許文献１等に開示されている。

また、ＭＯＳＦＥＴを用いた場合に比較して、電力用スイッチング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールを用いると、高耐圧で大電流が扱えるとともに、保守性、コスト面においては有利であるが、一方で駆動周波数の上限が２０ｋＨｚと低いため、ＭＯＳＦＥＴに比べると、応答速度の高速化や低リプル電流化が困難であることが示されている。

特開平１０−０８０４１３号公報

フルブリッジ回路を備える電源装置においては、フルブリッジ回路を構成するスイッチング素子等を全てオフとするデッドタイムを設ける。この場合に、デッドタイムは、スイッチング素子のオン・オフ切替え時に、残存電流が低減されるまでの所定期間だけ設けられる。

また、残存電流が低減されるまでの所定期間は、電流量の多少に依存して通常は変化する。すなわち、電流量が多いと残存電流が低減されるまでの所定期間は長くなり、電流量が少ないと残存電流が低減されるまでの所定期間は短くなる傾向がある。

一方、従来の電源装置においては、当該電源装置に許容される電流量の最大値を基準として、電流量の最大値に対応する残存電流が低減されるまでの所定期間に安全マージンを上乗せして、デッドタイムが比較的長く予め固定設定されていた。

本発明は上述の問題点に鑑み為されたものであり、出力電流量の多少に対応してデッドタイムを適切に変更可能なスイッチング電源装置とその駆動方法等とを提供することを目的とする。

本発明のスイッチング電源装置は、四つのスイッチング素子を備えるフルブリッジ回路と、フルブリッジ回路で生成された出力電流値を検出する出力電流検出部と、出力電流検出部で検出された出力電流値が比較的小さいか否かを判断する出力電流値比較部と、入力指示値と出力電流値とに基づいてＰＷＭ信号を生成するＰＷＭ信号生成回路と、スイッチング素子が全てオフとされるデッドタイムを生成するデッドタイム生成部とを備え、出力電流値比較部が、出力電流値が比較的小さいと判断した場合には、デッドタイム生成部が、比較的短いデッドタイムを生成し、出力電流値比較部が、出力電流値が比較的小さくないと判断した場合には、デッドタイム生成部が、比較的長いデッドタイムを生成することを特徴とする。

また、本発明のスイッチング電源装置は、好ましくはデッドタイム生成部が、比較的短いデッドタイムを生成する第一デッドタイム生成部と、比較的長いデッドタイムを生成する第二デッドタイム生成部と、を備え、出力電流値比較部が、出力電流値が比較的小さいと判断した場合には、第一デッドタイム生成部を用いて、比較的短いデッドタイムを生成し、出力電流値比較部が、出力電流値が比較的小さくないと判断した場合には、第二デッドタイム生成部を用いて、比較的長いデッドタイムを生成することを特徴とする。

また、本発明のスイッチング電源装置は、さらに好ましくは誤差増幅回路を備え、入力指示値と出力電流値とが、誤差増幅回路を介してＰＷＭ信号生成回路へ入力されることを特徴とする。

また、本発明のスイッチング電源装置は、さらに好ましくはデッドタイム生成部が、出力電流波形の歪み期間に対応したデッドタイムを生成することを特徴とする。

また、本発明のスイッチング電源装置は、さらに好ましくはデッドタイム生成部が、出力波形の歪み期間が比較的短い場合にデッドタイムを比較的短くし、出力波形の歪み期間が比較的長い場合にデッドタイムを比較的長くすることを特徴とする。

また、本発明のスイッチング電源装置は、さらに好ましくはデッドタイム生成部が、ＣＲ時定数を変更することにより、生成するデッドタイムの期間を調整することを特徴とする。

また、本発明のスイッチング電源装置の駆動方法は、上述のいずれかに記載のスイッチング電源装置の駆動方法において、出力電流検出部が出力電流値を検出する工程と、出力電流値比較部が、検出された出力電流値が比較的小さいか否かを判断する工程と、出力電流値が比較的小さい場合に、デッドタイム生成部が比較的短いデッドタイムを生成し、出力電流値が比較的小さくない場合に、デッドタイム生成部が比較的長いデッドタイムを生成する工程と、を有することを特徴とする。

また、本発明の電流アンプは、フルブリッジ回路と、ＰＷＭ回路と、ＰＷＭ回路の出力にデッドタイムを加えてフルブリッジ回路の駆動を制御する制御回路部と、を備える電流アンプにおいて、制御回路部は、出力電流の大きさに対応してデッドタイムの期間を変更することを特徴とする。

また、本発明の電流アンプは、好ましくは制御回路部が、出力電流が比較的小さい場合に、デッドタイムを比較的短くし、出力電流が比較的小さくない場合に、デッドタイムを比較的長くすることを特徴とする。

また、本発明の電流アンプは、さらに好ましくは制御回路部が、出力電流波形の歪み大きさに対応したデッドタイムを生成することを特徴とする。

また、本発明の電流アンプは、さらに好ましくは制御回路部が、出力波形の歪みが比較的小さい場合にデッドタイムを比較的短くし、出力波形の歪みが比較的大きい場合にデッドタイムを比較的長くすることを特徴とする。

また、本発明のモータ駆動スイッチング電源装置は、上述のいずれかのスイッチング電源装置を用いてモータを駆動することを特徴とする。

また、本発明のモータ駆動電流アンプは、上述のいずれかに記載の電流アンプを用いてモータを駆動することを特徴とする。

出力電流量の多少に対応してデッドタイムを適宜変更可能なスイッチング電源装置とその駆動方法とを提供できる。

モータに接続されたスイッチング電源装置の構成概要を説明するブロック図である。デッドタイム生成回路１またはデッドタイム生成回路２の具体的な構成例を説明する図である。比較的長いデッドタイムでスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を動作させる場合の制御シーケンスと、比較的短いデッドタイムでスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を動作させる場合の制御シーケンスと、を説明するチャート図である。（ａ）は、デッドタイムに起因して正弦波の出力電流波形に生じる歪みを説明する図であり、（ｂ）は、直流が重畳された場合の波形歪みとデッドタイムとの関係を説明する図である。スイッチング電源装置の駆動方法について説明するフロー図である。スイッチング電源装置を、ディジタル回路構成とした構成概念を例示する図である。デッドタイムについてさらに詳細に説明する概念図である。

実施形態で説明するスイッチング電源装置は、フルブリッジ方式のＰＷＭ制御による電源であって、出力電流が小さい場合にはデッドタイムを小さくすることにより、低電流領域での歪みを低減することができる。

スイッチング電源装置は、上位のコンピュータ等から入力される指令信号に基づいた電流を出力し、モータ等の被駆動対象を駆動または動作させる。四つのスイッチング素子で構成されるフルブリッジ方式においては、対角に位置する二つのスイッチング素子がペアとなって同時にオン・オフするとともに、他方の対角に位置する二つのスイッチング素子がペアとなって同時にオフ・オンする動作を繰り返す。

この場合に、オンとオフとの切替え時に、全てのスイッチング素子がオフとなるいわゆるデッドタイムを設けて、このデッドタイムの間に残存電流の終息をさせる。デッドタイムは、ＦＥＴのターンオンとターンオフとに要する微小な時間に起因して、ハイサイドとローサイドとが同時に全てオンすることにより故障等が生じることを回避するため、安全上の観点等から設けられている。

このように安全上の観点等から必要とされるデッドタイムですが、デッドタイムにより出力電流に歪みが生じ、特に低電流時においては相対的に歪みの影響が大きく、すなわち出力電流値に占める歪みの割合が相対的に大きくなる。

また、ＦＥＴのターンオンとターンオフとに要する時間は、一般には出力電流値が大きくなるほど長くなる傾向にあり、すなわち、大きな出力電流値が必要とされる場合は比較的長いデッドタイムが必要となるが、小さな出力電流値が必要とされる場合は比較的短いデッドタイムの時間としても、残存電流が終息するには必要充分である。

従来は、スイッチング電源装置が負荷に対して出力できる電流量に一定のレンジを持たせるために、最大電流時に必要とされるデッドタイムにさらに安全マージンを上乗せした上で必要かつ充分なデッドタイムが予め固定値として設定されていた。

しかし、出力電流が低電流値で駆動される場合には、上述したように比較的短いデッドタイムで必要かつ充分である一方、デッドタイムが不必要に長ければ出力電流波形に生じる歪みが相対的に目立つこととなるデメリットが生じる。

実施形態で提示するスイッチング電源装置は、デッドタイムを出力電流値に対応して適切に変更可能とし、出力電流が低電流値である場合にはデッドタイムを短く設定するとともに、出力電流が高電流値である場合にはデッドタイムを長く設定するように設定切替えを遂行する。

このようなデッドタイムの長さを出力電流値に対応して切替え制御することにより、必要かつ充分なデッドタイムが適切に適用され得ることとなって故障を防ぐとともに、出力電流波形に生じる歪みの影響を低減することができる。

図１は、モータ１６００に接続されたスイッチング電源装置１０００の構成概要を説明するブロック図である。図１において、スイッチング電源装置１０００は、モータ１６００に供給する出力電流値を検出する出力電流検出部１１００を備える。

また、スイッチング電源装置１０００は、出力電流検出部１１００が検出した出力電流値が、所定の閾値より小さいか否かを判断する電流値比較部１３００を備える。図１では、電流値比較部１３００において電圧（Ｖｒｅｆ）を適宜調整することで、所定の閾値を適切な値に設定することができる。

また、スイッチング電源装置１０００は、出力電流検出部１１００が検出した出力電流値と、モータ１６００の回転数や被駆動対象物の位置等に基づいて上位コンピュータ等から入力されるモータ１６００の駆動制御に関する情報である指令信号と、を適宜増幅する誤差増幅部１４００を備える。

また、スイッチング電源装置１０００は、誤差増幅部１４００の出力からＰＷＭ信号を生成するＰＷＭ回路１２００を備える。また、スイッチング電源装置１０００は、ＰＷＭ回路１２００が生成したＰＷＭ信号と、電流値比較部１３００の出力と、に基づいて、出力電流検出部１１００が検出した出力電流値に対応するデッドタイムを生成してＰＷＭ信号に加えるデッドタイム生成部１５００を備える。

図１においてデッドタイム生成部１５００は、比較的短いデッドタイムを生成するデッドタイム生成回路２と、比較的長いデッドタイムを生成するデッドタイム生成回路１と、を切り替え可能に並列接続に備える。

また、電流値比較部１３００が、出力電流値が所定の閾値より小さいと判断した場合には、デッドタイム生成回路２を用いて比較的短いデッドタイムを生成し、ＰＷＭ信号に比較的短いデッドタイムを設けて四つのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４をオン・オフ制御する。

また、電流値比較部１３００が、出力電流値が所定の閾値より小さくないと判断した場合には、デッドタイム生成回路１を用いて比較的長いデッドタイムを生成し、ＰＷＭ信号に比較的長いデッドタイムを設けて四つのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４をオン・オフ制御する。

また、図２は、デッドタイム生成回路１またはデッドタイム生成回路２の具体的な構成例を説明する図である。図２から理解できるように、デッドタイム生成回路１，２は、コンデンサＣと抵抗Ｒとで定められるＣＲ時定数に対応する遅延を生成する遅延回路である。

このため、比較的長いデッドタイムを生成するデッドタイム生成回路１は、コンデンサＣと抵抗Ｒとを比較的大きな値に設定してＣＲ時定数を大きくすることで、大きな遅延を生成し、比較的長いデッドタイムをＰＷＭ信号に付与することができる。

また、比較的短いデッドタイムを生成するデッドタイム生成回路２は、コンデンサＣと抵抗Ｒとを比較的小さな値に設定してＣＲ時定数を小さくすることで、小さな遅延を生成し、比較的短いデッドタイムをＰＷＭ信号に付与することができる。

また、図３は、比較的長いデッドタイムでスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を動作させる場合の制御シーケンスと、比較的短いデッドタイムでスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を動作させる場合の制御シーケンスと、を説明するチャート図である。

図３（ａ）に示すように、ペアとなる一組のスイッチング素子Ｑ１，Ｑ４および他方のペアとなるスイッチング素子Ｑ２，Ｑ３がオンとなるタイミングを、各々デッドタイム生成部１５００のデッドタイム生成回路１が生成する比較的長いデッドタイムＤ_ｔ１だけ遅延させることで、全てのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４がオフとされるデッドタイムＤ_ｔ１が実現される。

また、図３（ｂ）に示すように、ペアとなる一組のスイッチング素子Ｑ１，Ｑ４および他方のペアとなるスイッチング素子Ｑ２，Ｑ３がオンとなるタイミングを、各々デッドタイム生成部１５００のデッドタイム生成回路２が生成する比較的短いデッドタイムＤ_ｔ２だけ遅延させることで、全てのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４がオフとされるデッドタイムＤ_ｔ２が実現される。

また、図４（ａ）は、デッドタイムに起因して正弦波の出力電流波形に生じる歪みを説明する図であり、図４（ｂ）は、直流が重畳された場合の波形歪みとデッドタイムとの関係を説明する図である。

図４に示すように、必要以上にデッドタイムが長くなればなる程波形歪みが生じる期間は長くなり、また、必要以上にデッドタイムが大きくなればなる程波形歪みの大きさは大きくなる。また、図７は、デッドタイムについてさらに詳細に説明する概念図である。
図７に示すように、スイッチング素子Ｑ１とスイッチング素子Ｑ２とが同時にオン状態とならないように、ターンオン／オフ遅延時間、ターンオン／オフ時間を勘案してデッドタイムの期間を設ける。ここで、デッドタイムの期間（Ｔ）＝「ターンオフ遅延時間」＋「ターンオフ時間」＋「ターンオン時間」とすることが好ましい（図７（ａ）を参照）が、ターンオン時間とターンオフ時間とは、流れている電流値に対応して各々変化する。

ターンオン時間とターンオフ時間とは出力電流値の大きさに依存して変動するため、デッドタイム生成部１５００は、デッドタイムＤ_ｔ１とＤ_ｔ２とを、可能な限り、現実の駆動条件における期間Ｔに一致するように調整することが好ましい。従って、デッドタイム生成部１５００は、三以上のデッドタイム生成回路を備えて、出力電流値にきめ細かく対応してさらに精緻なデッドタイムの切替え制御を遂行してもよい。

図５は、スイッチング電源装置１０００の駆動方法について説明するフロー図である。そこで以下、図５に示す各ステップに基づいて、スイッチング電源装置１０００の駆動方法について説明する。

（ステップＳ５１０）
スイッチング電源装置１０００の電源投入または上位のコンピュータ装置等から入力される指令信号等に基づいて、スイッチング電源装置１０００が被駆動対象に電流を供給するように駆動開始するか否かを判断する。スイッチング電源装置１０００が駆動開始する場合にはステップＳ５２０へと進み、スイッチング電源装置１０００が駆動開始しない場合にはステップＳ５１０で待機する。

（ステップＳ５２０）
スイッチング電源装置１０００の出力電流検出部１１００が、出力電流値を検出する。

（ステップＳ５３０）
スイッチング電源装置１０００の電流値比較部１３００が、検出された出力電流値が所定の閾値より小さいか否かを判断する。電流値比較部１３００が、出力電流値が所定の閾値より小さいと判断すれば、ステップＳ５４０へと進む。また、電流値比較部１３００が、出力電流値が所定の閾値より小さくないと判断すれば、ステップＳ５５０へと進む。

（ステップＳ５４０）
デッドタイム生成部１５００は、デッドタイムを比較的短いデッドタイムＤ_ｔ２に設定する。このため、デッドタイム生成部１５００は、デッドタイム生成回路２を用いて比較的短いデッドタイムをＰＷＭ信号に設けて出力する。

（ステップＳ５５０）
デッドタイム生成部１５００は、デッドタイムを比較的長いデッドタイムＤ_ｔ１に設定する。このため、デッドタイム生成部１５００は、デッドタイム生成回路１を用いて比較的長いデッドタイムをＰＷＭ信号に設けて出力する。

（ステップＳ５６０）
スイッチング電源装置１０００の電源遮断または上位のコンピュータ装置等から入力される指令信号等に基づいて、スイッチング電源装置１０００が被駆動対象に電流を供給終了し駆動終了するか否かを判断する。スイッチング電源装置１０００が駆動終了する場合にはこのフローを終了し、スイッチング電源装置１０００が駆動終了しない場合にはステップＳ５２０へと戻る。

上述した実施形態においては、アナログ回路を用いて構成されたスイッチング電源装置１０００として説明したが、必ずしもアナログ回路で構成しなくてもよい。また、デッドタイム生成部１５００についても、可能な限り多数の切替え回路を備えて、細かく切替え制御（典型的には、無段階でのデッドタイム制御）することが、さらに出力電流値に緻密に整合したデッドタイムの制御を遂行する観点からは好ましい。

例えば、デッドタイム生成部１５００での遅延時間を実質的に決定する抵抗ＲやコンデンサＣ等を、ディジタルボリューム構成による多段階設定としてもよい。

図６は、スイッチング電源装置１０００を、ディジタル回路構成とした構成概念を例示する図である。図６に例示するように、例えばマイコン等を用いてディジタル回路により本機能を有するスイッチング電源回路や電源アンプを実現できる。

また、デッドタイム生成部１５００等は、デッドタイムは三以上の複数期間に切り替え可能に構成するだけではなく、出力電流値に対応してリニアに変化させたり、無段階に変化させたりする構成としてもよい。

上述したスイッチング電源装置１０００は、実施形態での説明に限定されるものではなく、本実施形態で説明する技術思想の範囲内かつ自明な範囲で、適宜その構成や駆動及び駆動方法等を変更することができる。

本発明は、各種産業用機器等の駆動ドライブや電流アンプ、駆動システム等に適用できる。

１０００・・スイッチング電源装置、１１００・・出力電流検出部、１２００・・ＰＷＭ回路、１３００・・電流値比較部、１４００・・誤差増幅部、１５００・・デッドタイム生成部。

Claims

四つのスイッチング素子を備えるフルブリッジ回路と、
前記フルブリッジ回路で生成された出力電流値を検出する出力電流検出部と、
前記出力電流検出部で検出された前記出力電流値が比較的小さいか否かを判断する出力電流値比較部と、
入力指示値と前記出力電流値とに基づいてＰＷＭ信号を生成するＰＷＭ信号生成回路と、
前記スイッチング素子が全てオフとされるデッドタイムを生成するデッドタイム生成部と、を備え、
前記出力電流値比較部が、前記出力電流値が比較的小さいと判断した場合には、前記デッドタイム生成部が、比較的短いデッドタイムを生成し、
前記出力電流値比較部が、前記出力電流値が比較的小さくないと判断した場合には、前記デッドタイム生成部が、比較的長いデッドタイムを生成する
ことを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、
前記デッドタイム生成部は、
比較的短いデッドタイムを生成する第一デッドタイム生成部と、
比較的長いデッドタイムを生成する第二デッドタイム生成部と、を備え、
前記出力電流値比較部が、前記出力電流値が比較的小さいと判断した場合には、前記第一デッドタイム生成部を用いて、比較的短いデッドタイムを生成し、
前記出力電流値比較部が、前記出力電流値が比較的小さくないと判断した場合には、前記第二デッドタイム生成部を用いて、比較的長いデッドタイムを生成する
ことを特徴とするスイッチング電源装置。
請求項１または請求項２に記載のスイッチング電源装置において、
誤差増幅回路をさらに備え、
前記入力指示値と前記出力電流値とが、前記誤差増幅回路を介して前記ＰＷＭ信号生成回路へ入力される
ことを特徴とするスイッチング電源装置。
請求項１乃至請求項３のいずれか一項に記載のスイッチング電源装置において、
前記デッドタイム生成部は、
出力電流波形の歪み期間に対応したデッドタイムを生成する
ことを特徴とするスイッチング電源装置。
請求項４に記載のスイッチング電源装置において、
前記デッドタイム生成部は、
前記出力波形の歪み期間が比較的短い場合にデッドタイムを比較的短くし、
前記出力波形の歪み期間が比較的長い場合にデッドタイムを比較的長くする
ことを特徴とするスイッチング電源装置。
請求項１乃至請求項５のいずれか一項に記載のスイッチング電源装置において、
前記デッドタイム生成部は、
ＣＲ時定数を変更することにより、生成するデッドタイムの期間を調整する
ことを特徴とするスイッチング電源装置。
請求項１乃至請求項６のいずれか一項に記載のスイッチング電源装置の駆動方法において、
前記出力電流検出部が前記出力電流値を検出する工程と、
前記出力電流値比較部が、検出された前記出力電流値が比較的小さいか否かを判断する工程と、
前記出力電流値が比較的小さい場合に、前記デッドタイム生成部が比較的短いデッドタイムを生成し、
前記出力電流値が比較的小さくない場合に、前記デッドタイム生成部が比較的長いデッドタイムを生成する工程と、を有する
ことを特徴とするスイッチング電源装置の駆動方法。
フルブリッジ回路と、ＰＷＭ回路と、前記ＰＷＭ回路の出力にデッドタイムを加えて前記フルブリッジ回路の駆動を制御する制御回路部と、を備える電流アンプにおいて、
前記制御回路部は、出力電流の大きさに対応して前記デッドタイムの期間を変更する
ことを特徴とする電流アンプ。
請求項８に記載の電流アンプにおいて、
前記制御回路部は、
前記出力電流が比較的小さい場合に、前記デッドタイムを比較的短くし、
前記出力電流が比較的小さくない場合に、前記デッドタイムを比較的長くする
ことを特徴とする電流アンプ。
請求項８または請求項９に記載の電流アンプにおいて、
前記制御回路部は、
出力電流波形の歪み大きさに対応したデッドタイムを生成する
ことを特徴とする電流アンプ。
請求項１０に記載の電流アンプにおいて、
前記制御回路部は、
前記出力波形の歪みが比較的小さい場合にデッドタイムを比較的短くし、
前記出力波形の歪みが比較的大きい場合にデッドタイムを比較的長くする
ことを特徴とする電流アンプ。
請求項１乃至請求項６のいずれか一項に記載のスイッチング電源装置を用いてモータを駆動する
ことを特徴とするモータ駆動スイッチング電源装置。
請求項８乃至請求項１１のいずれか一項に記載の電流アンプを用いてモータを駆動する
ことを特徴とするモータ駆動電流アンプ。