JP2012150437A - 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法 - Google Patents

薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2012150437A
JP2012150437A JP2011250536A JP2011250536A JP2012150437A JP 2012150437 A JP2012150437 A JP 2012150437A JP 2011250536 A JP2011250536 A JP 2011250536A JP 2011250536 A JP2011250536 A JP 2011250536A JP 2012150437 A JP2012150437 A JP 2012150437A
Authority
JP
Japan
Prior art keywords
thin film
black matrix
film transistor
common electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011250536A
Other languages
English (en)
Other versions
JP6030296B2 (ja
Inventor
Won-Sok Kim
原▲ソク▼ 金
Yeong Min Kim
永▲ミン▼ 金
Pil-Sok Kim
▲ピル▼▲ソク▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2012150437A publication Critical patent/JP2012150437A/ja
Application granted granted Critical
Publication of JP6030296B2 publication Critical patent/JP6030296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明はＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。
【解決手段】本発明はＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関し、アレイ基板はベース基板と、ベース基板上に形成され画素領域を限定するゲートライン及びデータラインを含み、前記画素領域内には画素電極、薄膜トランジスタと共通電極が形成される。また、導電性薄膜材料により製造されるブラックマトリクスを含み、前記ブラックマトリクスは前記共通電極と接続される。
【選択図】図１

Description

本発明は、薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法に関する。
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、略称ＴＦＴ−ＬＣＤ）において、超次元スイッチング技術（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎａｌ Ｓｗｉｔｃｈｉｎｇ、略称ＡＤ−ＳＤＳ）はＬＣＤ画質の改善に用いられる技術の一つである。
ＡＤ−ＳＤＳは同一平面内の画素電極の縁部が形成する平行電場及び画素電極層と共通電極層の間に形成される垂直方向の電場により多次元空間複合電場を形成することで、液晶セル内の画素電極の間で液晶分子が電極の真上方向など全ての方向において回転転換することができ、これにより平面配向型液晶の作動効率を高め、透光率を増加させることができる。多次元スイッチング技術はＴＦＴ−ＬＣＤの画面品質を向上させることができ、高透過率、広視野角、高開口率、低色収差、短応答時間、圧迫ムラなしなどの利点がある。
ＴＦＴ−ＬＣＤの本体構造は、その間に液晶を挟み込むように組み合わせたアレイ基板とカラーフィルム基板を含む。アレイ基板上に、ゲートライン、データライン、画素電極、薄膜トランジスタとストリップ状構造の共通電極が形成される。カラーフィルム基板上にカラー樹脂パターンとブラックマトリクスパターンが形成され、ブラックマトリクスパターンは主に漏光領域を遮蔽するために用いられる。早期のＡＤ−ＳＤＳ ＴＦＴ−ＬＣＤ構造において、カラーフィルム基板上のブラックマトリクスパターンは通常樹脂材料を用い製造され、ブラックマトリクスの幅の設定は主にアレイ基板上のデータラインの幅を考慮したものであった。ＬＣＤ開口率に対する需要が高まるにつれ、データラインの幅が狭まり、樹脂材料であるブラックマトリクスは徐々に開口率の増加を妨げる主な要素になりつつある。
開口率を増加させるため、金属材料を用いてブラックマトリクスパターンを製造する提案があった。この提案では、ブラックマトリクスの幅を減らすことができるが、ＡＤ−ＳＤＳ作動モードにおいて、金属ブラックマトリクスは電場のねじれを引き起こし、ＴＦＴ−ＬＣＤのディスプレイ品質に影響する。電場のねじれを克服するため、カラーフィルム基板上のブラックマトリクスとアレイ基板上の共通電極を電気接続する解決案が提出された。具体的に、カラーフィルム基板とアレイ基板を形成する際、それぞれのカバー層上にビアーホールを開け転移点（ｔｒａｎｓｆｅｒ ｄｏｔ）を形成し、転移点を通しカラーフィルム基板上のブラックマトリクスとアレイ基板上の共通電極を導通させる。しかし、実際の使用によると、この提案には生産コストが高いとの欠陥が存在するだけでなく、共通電極の遅延などの欠陥も存在する。まず、転移点の製造は薄膜パターニングの生産設備の追加を必要とし、加工を増やす必要があるため、生産コストの増加につながる。次に、共通電極とブラックマトリクスはそれぞれの基板に位置しており、また転移点を通し接続されるため、このような構造は共通電極の著しい遅延を引き起こし、例えば大型ディスプレイ及び液晶テレビなどの分野において応用し難い。
本発明の実施例は、ベース基板、及びこのベース基板上に形成され画素領域を限定するゲートライン及びデータラインを含むＴＦＴ−ＬＣＤアレイ基板を提供し、前記画素領域内には画素電極、薄膜トランジスタ、及び前記画素電極と共に多次元空間複合電場を形成する共通電極が形成される。また導電性薄膜材料により製造されるブラックマトリクスを含み、前記ブラックマトリクスは前記共通電極と接続される。
本発明の他の実施例では、アレイ基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成するステップ１と、前記ステップ１完了後のアレイ基板上に共通電極とブラックマトリクスを形成し、前記ブラックマトリクスと前記共通電極を電気接続するステップ２とを含むＴＦＴ−ＬＣＤアレイ基板の製造方法を提供する。
本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の平面図。 図１におけるＡ１−Ａ１線に沿った断面図。 図１におけるＢ１−Ｂ１線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第一回のパターニング後の平面図。 図４におけるＡ２−Ａ２線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第二回のパターニング後の平面図。 図６におけるＡ３−Ａ３線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第三回のパターニング後の平面図。 図８におけるＡ４−Ａ４線に沿った断面図。 図８におけるＢ４−Ｂ４線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第四回のパターニング後の平面図。 図１１におけるＡ５−Ａ５線に沿った断面図。 図１１におけるＢ５−Ｂ５線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング後の平面図。 図１４におけるＡ６−Ａ６線に沿った断面図。 図１４におけるＢ６−Ｂ６線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、フォトレジスト露光及び現像後のＢ６−Ｂ６線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、第一回のエッチング後のＢ６−Ｂ６線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、アッシング後のＢ６−Ｂ６線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、第二回のエッチング後のＢ６−Ｂ６線に沿った断面図。 本発明におけるＴＦＴ−ＬＣＤアレイ基板の第二実施例の平面図。 図２１におけるＣ１−Ｃ１線に沿った断面図。 図２１におけるＤ１−Ｄ１線に沿った断面図。
以下、図面と実施例に基づき、本発明の技術方案についてさらなる詳細説明をする。図面における各薄膜の厚さと領域の大きさ及び形状はＴＦＴ−ＬＣＤアレイ基板の実際の比例を反映するものではなく、本発明内容を例示的に説明するためのものに過ぎない。
図１は、本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の平面図であり、一つの画素ユニットの構造を示す。また、図２は図１におけるＡ１−Ａ１線に沿った断面図、図３は図１におけるＢ１−Ｂ１線に沿った断面図である。
図１ないし図３に示すように、本発明の実施例におけるＴＦＴ−ＬＣＤアレイ基板の本体構造は、ベース基板１上に形成されたゲートライン１１、データライン１２、画素電極１３、共通電極１４、ブラックマトリクス９と薄膜トランジスタＴを含む。ゲートライン１１とデータライン１２は互いに交差して画素領域を限定する。また、各画素領域内には画素電極１３、共通電極１４と薄膜トランジスタＴが形成される。ゲートライン１１は薄膜トランジスタＴにオンまたはオフ信号を提供するのに用いられる。データライン１２は薄膜トランジスタＴを通し画素電極１３にデータ信号を提供しディスプレイを行うのに用いられる。共通電極１４は順次並べられた複数の電極ストリップからなり、下方の画素電極１３とともに多次元空間複合電場を形成するのに用いられる。金属薄膜により製造されるブラックマトリクス９はゲートライン１１、データライン１２と薄膜トランジスタＴの上方に形成され、共通電極１４と接続される。そのため、漏光領域の遮蔽に用いるだけでなく、共通電極１４のバスラインにも用いられる。
具体的に、本発明におけるＴＦＴ−ＬＣＤアレイ基板は、ベース基板１上に形成されたゲートライン１１とゲート電極２を含み、ゲート電極２はゲートライン１１と接続される。ゲート絶縁層３はゲートライン１１とゲート電極２上に形成され、ベース基板１の全体を覆う。薄膜トランジスタの活性層（半導体層４とドープされた半導体層５の積層を含む）はゲート絶縁層３上に形成され、ゲート電極２の上方に位置する。画素電極１３はゲート絶縁層３上に形成され、各画素領域内に位置する。薄膜トランジスタのソース電極６の一端は活性層上に位置し、他端はデータライン１２と接続され、ドレイン電極７の一端は活性層上に位置し、他端は画素電極１３と接続され、ソース電極６とドレイン電極７の間にＴＦＴのチャネル領域が形成される。このチャネル領域内のドープされた半導体層５はエッチングにより完全に除去され、半導体層４の一部もエッチングにより除去されているため、このチャネル領域内の半導体層４は露出される。パッシベーション層８は、ベース基板１の全体を覆うように前記構造の上に形成される。共通電極１４はパッシベーション層８上に形成される。ブラックマトリクス９は前記構造の上に形成されるとともに、ゲートライン１１、データライン１２と薄膜トランジスタの上方に位置し、共通電極１４と直接接続される。
前記実施例において、画素電極１３は板状とする。しかし、画素電極１３は複数の互いに平行したスリットを有し、共通電極１４の電極ストリップと対応するものでも良い。あるいは、画素電極１３は複数の互いに平行した電極ストリップにより構成され、画素電極１３の電極ストリップの間の空間は共通電極１４の電極ストリップと対応するものでも良い。
図４ないし図１３は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の製造工程を示す。これに基づき本発明の技術方案についてさらなる説明をする。この実施例では板状画素電極の形成を例にとる。以下の説明において、本発明に述べるパターニング加工とは、フォトレジストの塗布、マスキング、フォトレジスト露光と現像を含み、フォトレジストパターンのエッチングやフォトレジスト剥離などの加工を使用する。また、フォトレジストはポジ型フォトレジストを例にとる。
図４は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第一回パターニング工程後の平面図であり、一つの画素ユニットの構造を示す。図５は図４におけるＡ２−Ａ２線に沿った断面図である。
まず、マグネトロンスパッタまたは熱蒸着法で、ベース基板１（例えばガラス基板または石英基板）上にゲート金属薄膜を堆積させた後、通常のマスクを用いパターニング加工によりこのゲート金属薄膜をパターニングし、ゲートライン１１とゲート電極２を含むパターンを形成し、ゲート電極２とゲートライン１１を接続する（図４と図５に示す）。
図６は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第二回パターニング後の平面図であり、一つの画素ユニットの構造を示す。図７は図６におけるＡ３−Ａ３線に沿った断面図である。
前記図４に示すパターニング完了後の基板上に、プラズマ強化化学気相堆積法（略称ＰＥＣＶＤ）を用い、ゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、通常のマスクを用いパターニング加工によりゲート絶縁層、半導体薄膜とドープされた半導体薄膜の積層をパターニングし、薄膜トランジスタの活性層を含むパターンを形成する。この活性層は半導体層４とドープされた半導体層５の積層を含み、ゲート絶縁層上に形成されゲート電極２の上方に位置する（図６と図７に示す）。
図８は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第三回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図９は図８におけるＡ４−Ａ４線に沿った断面図、図１０は図８におけるＢ４−Ｂ４線に沿った断面図である。
前記図６に示すパターニング完了後のベース基板上に、マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜を堆積し、通常のマスクを用いパターニングによりこの透明導電性薄膜をパターニングし、画素領域内に画素電極１３を含むパターンを形成する（図８ないし図１０に示す）。
図１１は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第四回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図１２は図１１におけるＡ５−Ａ５線に沿った断面図、図１３は図１１におけるＢ５−Ｂ５線に沿った断面図である。
前記図８に示すパターニング完了後の基板上に、マグネトロンスパッタまたは熱蒸着法を用いてソース・ドレイン金属薄膜を堆積し、通常のマスクを用いパターニング加工によりこのソース・ドレイン金属薄膜をパターニングし、データライン１２及び薄膜トランジスタのソース電極６、ドレイン電極７とチャネル領域などを含むパターンを形成する（図１１ないし図１３に示す）。今回のパターニング後、薄膜トランジスタのソース電極６の一端は活性層上に位置し、他端はデータライン１２と接続され、ドレイン電極７の一端は活性層上に位置し、他端は画素電極１３と直接接続され、ソース電極６とドレイン電極７の間にチャネル領域が形成される。このチャネル領域内のドープされた半導体層５はエッチングにより完全に除去され、半導体層４の厚さ方向の一部もエッチングにより除去されているため、これによりこのチャネル領域内の半導体層４は露出される。
図１４は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング後の平面図であり、一つの画素ユニットの構造を示す。図１５は図１４におけるＡ６−Ａ６線に沿った断面図、図１６は図１４におけるＢ６−Ｂ６線に沿った断面図である。
前記図１１に示すパターニング完了後の基板上に、ＰＥＣＶＤ方法を用い、ベース基板１の全体を覆うようにパッシベーション層８を堆積する。その後マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極１４を含むパターンを形成する（図１４ないし図１６に示す）。画素領域内の共通電極１４は順次並べられ平行した複数の電極ストリップからなり、画素電極１３とともに多次元空間複合電場を形成する。複数の電極ストリップの端部はゲートライン１１の上方に掛けられているがそれとは互い絶縁する。また、データライン１２の上方にも共通電極１４の電極ストリップが形成される。
最後に、前記図１４に示すパターニング完了後の基板上に、マグネトロンスパッタまたは熱蒸着法を用いてブラックマトリクス金属薄膜を堆積する。ブラックマトリクス金属薄膜にはＭｏ、Ａｌ、Ｔｉ、Ｃｒ、Ｔａ、ＣｕまたはＡｌＮｄなどの金属を用いることができる。パターニング加工によりこのブラックマトリクス金属薄膜をパターニングし、ブラックマトリクス９を含むパターンを形成する。ブラックマトリクス９は共通電極１４を覆いそれと直接電気接続するようになる。第六回のパターニングを完了して得られた製品は図１ないし図３に示す。今回のパターニング後、ブラックマトリクス９はゲートライン１１、データライン１２、ソース電極６とドレイン電極７の上方に位置する。複数の電極ストリップを含む共通電極１４はゲートライン１１の上方にかけられているため、ゲートライン１１上方のブラックマトリクス９は複数の電極ストリップ上に圧着され、ブラックマトリクス９と共通電極１４の直接電気接続を実現する。これによりブラックマトリクス９は漏光領域を有効に遮蔽できるだけでなく、共通電極１４のバスラインとすることもできる。今回のパターニングにおいて、共通電極は透明導電性薄膜材料で、ブラックマトリクスは金属薄膜材料であるため、金属薄膜のエッチング速度が速く、透明導電性薄膜のエッチング速度が遅いエッチング液を採用することで今回のパターニングを実現できる。
本実施例におけるブラックマトリクスは金属材料であるため、ブラックマトリクスによる光の反射を防止するため、ブラックマトリクスの表面に防反射層を一層施しても良い。
説明すべきことに、図１に示す構造は本発明におけるＴＦＴ−ＬＣＤアレイ基板の構造の一実施形態に過ぎず、本実施例の思想による相応の構造変形が存在する。例えば、本実施例の技術方案において、ゲートラインの上方のみにブラックマトリクスパターンを設置し、他の位置（例えばデータラインや薄膜トランジスタなどの位置）の上方にはブラックマトリクスを設置せず、このような他の位置はカラーフィルム基板上の対応位置にある別のブラックマトリクスにより遮蔽されるように形成されてもよい。また、データラインの上方のみにブラックマトリクスパターンを設置し、他の位置（例えばゲートラインや薄膜トランジスタなどの位置）の上方にはブラックマトリクスを設置しないが、このような他の位置はカラーフィルム基板上の対応位置にある別のブラックマトリクスにより遮蔽されてもよい。この場合、電極ストリップ構造を持つ共通電極は接続ストリップを介して互いに接続され、ブラックマトリクスと接続できる。また、例えばゲートラインとデータラインの上方のみにブラックマトリクスパターンを設置し、他の位置（例えば薄膜トランジスタなどの位置）の上方にはブラックマトリクスを設置せず、このような他の位置はカラーフィルム基板上の対応位置にあるブラックマトリクスにより遮蔽されてもよい。また、前記図８に示すパターニング加工により得られる画素電極の中に、互いに平行した複数のスリットを形成しても良いし、画素電極も互いに平行に伸びる複数の電極ストリップを含むように形成しても良い。
さらに、図４ないし図１６に示した製造工程も本発明におけるＴＦＴ−ＬＣＤアレイ基板の製造方法の一例に過ぎず、実際ではパターニング加工の回数を増加または減少させることにより新たな製造工程を形成できる。例えば、第五回パターニングにおいて、ハーフトーンまたはグレートーンマスクを用い一回のパターニング加工により共通電極とブラックマトリクスパターンを同時に形成しても良い。以下この製造工程を簡単に説明する。
図１７は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニングにおいて、フォトレジスト露光及び現像後のＢ６−Ｂ６線に沿った断面図である。
まず、ＰＥＣＶＤ方法を用いパッシベーション層８を堆積し、その後マグネトロンスパッタまたは熱蒸着法を用いて透明導電性薄膜２１とブラックマトリクス金属薄膜２２を連続して堆積する。ブラックマトリクス金属薄膜２２上にフォトレジスト２０を一層塗布し、ハーフトーンまたはグレートーンマスクを用いフォトレジスト２０に露光を施し、露光後のフォトレジスト２０には未露光領域Ａ（フォトレジスト完全保留領域）、完全露光領域Ｂ（フォトレジスト完全除去領域）と一部露光領域Ｃ（フォトレジスト一部保留領域）を形成する（図１７に示す）。このうち、未露光領域Ａはブラックマトリクスパターンが位置する領域に対応し、一部露光領域Ｃは共通電極パターンが位置する領域に対応し、完全露光領域Ｂは前記パターン以外の領域に対応する。未露光領域Ａのフォトレジストの厚さは一部露光領域Ｃのフォトレジストの厚さよりも大きい。
図１８は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回パターニング加工において、第一回エッチング後のＢ６−Ｂ６線に沿った断面図である。第一回エッチングを経て完全露光領域Ｂのブラックマトリクス金属薄膜２２と透明導電性薄膜２１を除去し、ブラックマトリクス９を含むパターンを形成する（図１８に示す）。
図１９は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング加工において、アッシング工程後のＢ６−Ｂ６線に沿った断面図である。アッシングにより、一部露光領域Ｃのフォトレジストを除去し、この領域のブラックマトリクス金属薄膜２２を露出させ、同時に未露光領域Ａのフォトレジストの厚さが薄まる（図１９に示す）。
図２０は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第一実施例の第五回のパターニング加工において、第二回のエッチング後のＢ６−Ｂ６線に沿った断面図である。第二回のエッチングを経て、一部露光領域Ｃのブラックマトリクス金属薄膜２２を完全に除去し、共通電極１４を含むパターンを形成する（図２０に示す）。
最後に残留したフォトレジストを剥離し、本発明におけるＴＦＴ−ＬＣＤアレイ基板第一実施例の第五回のパターニング加工を完了する（図３に示す）。
図２１は本発明におけるＴＦＴ−ＬＣＤアレイ基板の第二実施例の平面図であり、一つの画素ユニットの構造を示す。図２２は図１におけるＣ１−Ｃ１線に沿った断面図であり、図２３は図２１におけるＤ１−Ｄ１線に沿った断面図である。
図２１ないし図２３に示すように、本実施例は前記第一実施例の構造変形である。本体構造は前記第一実施例とほぼ同じであるが、本実施例の共通電極はブラックマトリクス上に位置しており、即ち電極ストリップ構造である共通電極はブラックマトリクス上にかけるように設置され、共通電極とブラックマトリクスの直接接続を実現する点で第１実施例と異なる。本実施例の製造工程も前記第一実施例の製造工程とほぼ同じであるが、本実施例ではパッシベーション層上に先にブラックマトリクスパターンを形成し、その後共通電極パターンを形成し、共通電極とブラックマトリクスを接続する点で第一実施例と異なる。同様に、本実施例においてブラックマトリクスの表面上に防反射層を塗布しても良いし、ゲートライン、データラインあるいはゲートライン及びデータラインの上方のみにブラックマトリクスパターンを設置しても良いが、ここでは説明を省く。
本発明の実施例はＴＦＴ−ＬＣＤアレイ基板を提供する。ブラックマトリクスパターンをアレイ基板上に設置し、ブラックマトリクスと共通電極を接続することで、ブラックマトリクスは漏光領域を有効に遮蔽できるだけでなく、共通電極のバスラインとすることもでき、現在の構造において生産コストが高いことや、共通電極の遅延などの技術欠陥を有効に解決できる。金属薄膜材料であるブラックマトリクスはゲートライン、データライン、ソース電極とドレイン電極の上方に形成されるため、ブラックマトリクスの幅を有効に減らすことができ、開口率を高めることができる。ブラックマトリクスと共通電極は共にアレイ基板上に設置され、直接接続されるため、従来の構造における共通電極の遅延の欠陥を完全に取り除くことができ、大型ディスプレイ及び液晶テレビなどの分野において幅広く応用できる。
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例は以下のステップを含む。
ステップ１、基板上にゲートライン、データライン、画素電極と薄膜トランジスタを含むパターンを形成する。
ステップ２、前記ステップ１を完了した基板上に共通電極と、前記共通電極を電気接続するブラックマトリクスとを含むパターンを形成する。
本発明の実施例ではＴＦＴ−ＬＣＤアレイ基板の製造方法を提供する。ブラックマトリクスパターンをアレイ基板上に設置し、ブラックマトリクスと共通電極を接続することで、ブラックマトリクスは漏光領域を有効に遮蔽できるだけでなく、共通電極のバスラインとすることもでき、従来の構造において生産コストが高いことや、共通電極の遅延などの技術欠陥を有効に解決できる。アレイ基板上におけるブラックマトリクスの製造は従来の技術設備と加工を用いることができるため、新たな生産設備を追加する必要はなく、カラーフィルム上でブラックマトリクスを製造する設備と加工の使用を減らしたため、生産コストを有効に抑えることができる。
前記ステップ１はさらに以下のものを含む。
ステップ１１、ベース基板上にゲート金属薄膜を堆積し、パターニング加工によりゲートラインとゲート電極を含むパターンを形成する。
ステップ１２、前記ステップ１１を完了したベース基板上にゲート絶縁層、半導体薄膜とドープされた半導体薄膜を順次堆積し、パターニング加工により活性層を含むパターンを形成する。活性層は、半導体層とドープされた半導体層の積層を含み、ゲート絶縁層上に形成されゲート電極の上方に位置する。
ステップ１３、前記ステップ１２を完了した基板上に透明導電性薄膜を堆積し、パターニング加工により画素電極を含むパターンを形成する。
ステップ１４、前記ステップ１３を完了した基板上にソース・ドレイン金属薄膜を堆積し、パターニング加工によりデータラインと薄膜トランジスタのソース電極、ドレイン電極及びチャネル領域を含むパターンを形成する。前記ソース電極の一端は活性層上に位置し、他端はデータラインと接続される。また、前記ドレイン電極の一端は活性層上に位置し、他端は画素電極と直接接続される。前記ソース電極とドレイン電極の間にチャネル領域が形成される。
前記製造工程については既に前記図４ないし図１３に示す技術方案において詳細な説明をしたので、ここではさらなる説明を省く。
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例の第一変形例において、ステップ２は以下のステップを含む。
ステップ２１１、前記ステップ１が完了したベース基板上にパッシベーション層と透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極を含むパターンを形成する。前記共通電極は順次並べられ平行した複数の電極ストリップからなる。
ステップ２１２、前記ステップ２１１が完了した基板上にブラックマトリクス金属薄膜を堆積し、通常のマスクを用いパターニング加工によりこのブラックマトリクス金属薄膜をパターニングし、ブラックマトリクスを含むパターンを形成する。前記ブラックマトリクスは共通電極と接続される。
本実施例は二回のパターニング加工を用いてブラックマトリクスと共通電極パターンを形成する技術方案であり、かつブラックマトリクスは共通電極の上方に位置する。この製造工程については既に前記図１４ないし図１６に示す技術方案において詳細な説明をした。
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例の第二変形例において、ステップ２は以下のステップを含む。
ステップ２２１、前記ステップ１が完了したベース基板上に、まず、パッシベーション層を堆積し、その後透明導電性薄膜とブラックマトリクス金属薄膜を順次堆積する。
ステップ２２２、ブラックマトリクス金属薄膜上に一層のフォトレジストを塗布する。
ステップ２２３、ハーフトーンまたはグレートーンマスクを用いフォトレジストに露光を施し、露光後のフォトレジストはフォトレジスト完全保留領域、フォトレジスト完全除去領域とフォトレジスト一部保留領域を形成する。このうち、フォトレジスト完全保留領域はブラックマトリクスパターンが位置する領域に対応し、フォトレジスト一部保留領域は共通電極パターンが位置する領域に対応し、フォトレジスト完全除去領域は前記パターン以外の領域に対応する。
ステップ２２４、第一回エッチングによりフォトレジスト完全除去領域のブラックマトリクス金属薄膜と透明導電性薄膜を除去し、ブラックマトリクスを含むパターンを形成する。
ステップ２２５、アッシングによりフォトレジスト一部保留領域のフォトレジストを除去し、この領域のブラックマトリクス金属薄膜を露出させる。
ステップ２２６、第二回エッチングによりフォトレジスト一部保留領域のブラックマトリクス金属薄膜を完全に除去し、共通電極を含むパターンを形成する。
ステップ２２７、残留したフォトレジストを剥離する。
本実施例は一回のパターニング加工を用いてブラックマトリクスと共通電極パターンを同時に形成する技術方案である。ブラックマトリクスは共通電極の上方に位置する。この製造工程については既に前記図１７ないし図２０に示す技術方案において詳細な説明をした。
本発明におけるＴＦＴ−ＬＣＤアレイ基板製造方法の実施例の第三実施例において、ステップ２は以下のステップを含む。
ステップ２３１、前記ステップ１が完了した基板上にパッシベーション層とブラックマトリクス金属薄膜を堆積し、通常のマスクを用いパターニング加工によりブラックマトリクス金属薄膜をパターニングし、ブラックマトリクスを含むパターンを形成する。
ステップ２３２、前記ステップ２３１が完了した基板上に透明導電性薄膜を堆積し、通常のマスクを用いパターニング加工によりこの透明導電性薄膜をパターニングし、共通電極を含むパターンを形成し、前記共通電極は順次並べられ平行した複数の電極ストリップを含み、前記共通電極はブラックマトリクスと接続される。
本実施例は二回のパターニング加工を用いてブラックマトリクスと共通電極パターンを形成する技術方案である。共通電極はブラックマトリクスの上方に位置する。
本発明の実施例におけるブラックマトリクスは金属材料であるため、ブラックマトリクスによる光の反射を防止するため、ステップ２の後にブラックマトリクスの表面に防反射層を一層施すステップを追加しても良い。
本発明の実施例において、前記ブラックマトリクスは非金属導電性薄膜材料、例えばカーボンナノチューブ材料により製造しても良い。
ブラックマトリクスを構成する導電性薄膜材料の導電性は共通電極の導電性より強くても良い。
ブラックマトリクスはまた、共通電極と水平に接続され、同じ層に形成されても良い。
最後に説明すべきことに、以上の発明は本発明の技術方案を説明するためのみのものであり、これを制限するものではなく、好適な発明を参照に本発明について詳細な説明をしたが、本分野の一般技術者は、本発明における技術方案の趣旨と範囲を逸脱しないうえで本発明の技術方案に変更や同等変換を加えられるとのことを理解すべきである。
１ ベース基板
２ ゲート電極
３ ゲート絶縁層
４ 半導体層
５ ドップされた半導体層
６ ソース電極
７ ドレイン電極
８ パッシベーション層
９ ブラックマトリクス
１１ ゲートライン
１２ データライン
１３ 画素電極
１４ 共通電極
２０ フォトレジスト
２１ 透明導電性薄膜
２２ ブラックマトリクス金属薄膜

Claims (19)

  1. ベース基板と、
    ベース基板上に形成され画素領域を限定するゲートライン及びデータラインと、
    導電性材料により製造されるブラックマトリクスと、
    を含む薄膜トランジスタ液晶ディスプレイアレイ基板であって、
    それぞれの前記画素領域内には、画素電極と、薄膜トランジスタと、前記画素電極と共に多次元空間複合電場を形成する共通電極とが設置され、
    前記ブラックマトリクスは前記共通電極と電気接続される
    ことを特徴とする薄膜トランジスタ液晶ディスプレイアレイ基板。
  2. 前記薄膜トランジスタはゲート電極と、活性層と、ソース電極とドレイン電極とを含み、パッシベーション層は、ベース基板の全体を覆うように前記薄膜トランジスタ上に形成される、請求項１に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。
  3. 前記共通電極は順次並べられた複数の電極ストリップを含み、前記パッシベーション層上に形成され、前記ブラックマトリクスは前記パッシベーション層と前記共通電極上に形成される請求項２に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。
  4. 前記共通電極とブラックマトリクスは同一なパターニング加工工程により形成される請求項３に記載された薄膜トランジスタ液晶ディスプレイアレイ基板。
  5. 前記ブラックマトリクスは前記パッシベーション層上に形成され、前記共通電極は順次並べられた複数の電極ストリップを含み、前記ブラックマトリクス上に形成される請求項２記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  6. 前記ブラックマトリクスと共通電極はそれぞれのパターニング加工工程により形成される請求項５記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  7. 前記ブラックマトリクスは前記ゲートライン及び／あるいはデータラインの上方に位置する部分を含む請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  8. 前記ブラックマトリクスは前記薄膜トランジスタの上方に位置する部分を含む請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  9. 前記ブラックマトリクスの表面に防反射層が設置されている請求項７記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  10. 前記ブラックマトリクスは金属薄膜材料により製造される請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  11. 前記ブラックマトリクスはカーボンナノチューブ材料により製造される請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  12. ブラックマトリクスを構成する前記導電性材料の導電性は共通電極の導電性より強い請求項１記載の薄膜トランジスタ液晶ディスプレイアレイ基板。
  13. ベース基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成するステップ１と、
    前記ステップ１を完了したベース基板上に共通電極とブラックマトリクスを形成し、前記ブラックマトリクスと前記共通電極を電気的に接続させるステップ２と、
    を含む薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
  14. ベース基板上にゲートライン、データライン、画素電極と薄膜トランジスタを形成する工程は、
    ベース基板上にゲート金属薄膜を堆積し、該ゲート金属薄膜をパターニングしゲートラインとゲート電極を形成するステップと、
    ベース基板上にゲート絶縁層、半導体薄膜とドップされた半導体薄膜を順次堆積し、パターニング加工により薄膜トランジスタの活性層を形成するステップと、
    ベース基板上に透明導電性薄膜を堆積し、該透明導電性薄膜をパターニングし画素電極を形成するステップと、
    ベース基板上にソース・ドレイン金属薄膜を堆積し、該ソース・ドレイン金属薄膜をパターニングしデータラインとソース電極、ドレイン電極及びＴＦＴチャネル領域を形成するステップとを含み、
    前記活性層は半導体層とドップされた半導体層の積層を含み、ゲート絶縁層上に形成されゲート電極の上方に位置し、
    前記ソース電極の一端は活性層上に位置し、他端はデータラインと接続され、前記ドレイン電極の一端は活性層上に位置し、他端は画素電極と直接接続され、前記ソース電極とドレイン電極の間にチャネル領域が形成される、
    請求項１３記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
  15. 共通電極とブラックマトリクスを形成する工程は、
    前記ステップ１が完了したベース基板上に、パッシベーション層と透明導電性薄膜を順次堆積し、該透明導電性薄膜をパターニングし、複数の電極ストリップを順次並べられた共通電極を形成ステップと、
    共通電極が完成したベース基板上にブラックマトリクス導電性薄膜を堆積し、該ブラックマトリクス導電性薄膜をパターニングし共通電極と接続されるブラックマトリクスを形成するステップと、
    を含む請求項１３記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
  16. 共通電極とブラックマトリクスを形成する工程は、
    前記ステップ１が完了したベース基板上に、まずパッシベーション層を堆積し、その後透明導電性薄膜とブラックマトリクス導電性薄膜を順次堆積するステップと、
    ブラックマトリクス導電性薄膜上に一層のフォトレジストを塗布するステップと、
    ハーフトーンまたはグレートーンマスクを用いフォトレジストに露光を施し、露光後のフォトレジストは、ブラックマトリクスパターンが位置する領域に対応したフォトレジスト完全保留領域、共通電極パターンが位置する領域に対応したフォトレジスト一部保留領域、前記パターン以外の領域に対応したフォトレジスト完全除去領域、を形成するステップと、
    第一回エッチングによりフォトレジスト完全除去領域のブラックマトリクス導電性薄膜と透明導電性薄膜をエッチングして除去し、ブラックマトリクスを形成するステップと、
    アッシングによりフォトレジスト一部保留領域のフォトレジストを除去し、該領域のブラックマトリクス導電性薄膜を露出させるステップと、
    第二回エッチングによりフォトレジスト一部保留領域のブラックマトリクス導電性薄膜を完全にエッチングにより除去し、共通電極を形成するステップと、
    残留したフォトレジストを剥離するステップと、
    を含む請求項１３記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
  17. 共通電極とブラックマトリクスを形成する工程は、
    前記ステップ１が完了したベース基板上にパッシベーション層とブラックマトリクス導電性薄膜を堆積し、該ブラックマトリクス導電性薄膜をパターニングしブラックマトリクスを形成するステップと、
    ブラックマトリクスが完成したベース基板上に透明導電性薄膜を堆積し、該透明導電性薄膜をパターニングし、複数の順次並べられた電極ストリップを含むとともにブラックマトリクスと電気接続される共通電極を形成するステップと、
    を含む請求項１３記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
  18. 前記ブラックマトリクス導電性薄膜は、金属薄膜材料あるいはカーボンナノチューブ材料である請求項１３記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
  19. 前記ブラックマトリクスを構成する導電性薄膜材料の導電性は共通電極の導電性より強い請求項１３記載の薄膜トランジスタ液晶ディスプレイアレイ基板製造方法。
JP2011250536A 2011-01-18 2011-11-16 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法 Active JP6030296B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2011100202423A CN102156368A (zh) 2011-01-18 2011-01-18 薄膜晶体管液晶显示阵列基板及其制造方法
CN201110020242.3 2011-01-18

Publications (2)

Publication Number Publication Date
JP2012150437A true JP2012150437A (ja) 2012-08-09
JP6030296B2 JP6030296B2 (ja) 2016-11-24

Family

ID=44437921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011250536A Active JP6030296B2 (ja) 2011-01-18 2011-11-16 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法

Country Status (4)

Country Link
US (1) US8692258B2 (ja)
JP (1) JP6030296B2 (ja)
KR (1) KR101390910B1 (ja)
CN (1) CN102156368A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090435A (ja) * 2013-11-06 2015-05-11 株式会社ジャパンディスプレイ 液晶表示装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707355A (zh) * 2011-10-24 2012-10-03 京东方科技集团股份有限公司 一种半反半透彩色滤光片及其制作方法
US8749738B2 (en) 2011-12-02 2014-06-10 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and manufacturing method thereof, and liquid crystal display
CN102495493A (zh) * 2011-12-02 2012-06-13 深圳市华星光电技术有限公司 液晶面板的制作方法及液晶面板、液晶显示装置
KR101859483B1 (ko) 2012-03-06 2018-06-27 엘지디스플레이 주식회사 입체 영상 표시 장치 및 그 제조 방법
CN102790012A (zh) 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN102967971B (zh) * 2012-11-02 2015-09-23 京东方科技集团股份有限公司 阵列基板以及显示装置
CN103985713B (zh) * 2013-03-20 2017-02-08 上海天马微电子有限公司 Tft阵列基板及其制造方法
US9575353B2 (en) 2013-04-10 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display
CN103226272B (zh) 2013-04-16 2015-07-22 合肥京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10180700B2 (en) 2013-07-01 2019-01-15 Lg Display Co., Ltd. Display device
CN103474432B (zh) * 2013-08-28 2016-01-06 合肥京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104269414B (zh) * 2014-09-25 2018-03-09 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104360550A (zh) * 2014-11-18 2015-02-18 深圳市华星光电技术有限公司 液晶显示器及其阵列基板
JP2016191892A (ja) * 2015-03-31 2016-11-10 株式会社ジャパンディスプレイ 液晶表示装置
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105607337A (zh) * 2016-03-15 2016-05-25 武汉华星光电技术有限公司 一种彩膜基板的制作方法以及彩膜基板、液晶显示面板
CN105895639A (zh) 2016-06-29 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN105954919A (zh) * 2016-07-11 2016-09-21 京东方科技集团股份有限公司 液晶显示面板及其制作方法以及显示装置
CN106066551A (zh) * 2016-08-12 2016-11-02 京东方科技集团股份有限公司 一种阵列基板及显示装置
US20190355836A1 (en) * 2018-05-21 2019-11-21 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for amorphous silicon tft substrate
KR20210090309A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 블랙 매트릭스 조성물 및 이를 포함하는 표시 장치
CN112981315A (zh) * 2021-02-05 2021-06-18 惠州市聚飞光电有限公司 一种黑矩阵形成方法、显示模组及显示装置
US11740471B2 (en) 2020-12-04 2023-08-29 Meta Platforms Technologies, Llc Display device with transparent illuminator
CN114063355B (zh) 2022-01-18 2022-05-10 惠科股份有限公司 一种阵列基板和显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258262A (ja) * 2001-02-28 2002-09-11 Hitachi Ltd 液晶表示装置
JP2002296615A (ja) * 2001-01-29 2002-10-09 Hitachi Ltd 液晶表示装置
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2006189779A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2006281189A (ja) * 2005-04-04 2006-10-19 Mikuni Denshi Kk インクジェット塗布溶液と乾燥方法
JP2007233317A (ja) * 2006-01-31 2007-09-13 Casio Comput Co Ltd 液晶表示素子
US20080001883A1 (en) * 2006-06-30 2008-01-03 Lg.Philips Lcd Co., Ltd. Liquid Crystal Display Device and Method for Fabricating the Same
JP2008191669A (ja) * 2007-02-05 2008-08-21 Boe Hydis Technology Co Ltd フリンジフィールドスイッチングモード液晶表示装置
JP2010008758A (ja) * 2008-06-27 2010-01-14 Epson Imaging Devices Corp 液晶表示パネル

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087841B2 (ja) * 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
JP3883244B2 (ja) * 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
EP1255240B1 (en) * 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
JPH11337976A (ja) * 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
TW575775B (en) 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP3807550B2 (ja) * 2002-10-21 2006-08-09 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100539623B1 (ko) * 2003-06-25 2005-12-28 엘지.필립스 엘시디 주식회사 버텀 게이트형 폴리 실리콘 박막트랜지스터 소자의 제조방법
KR100930919B1 (ko) * 2003-06-30 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
CN100517033C (zh) 2005-12-07 2009-07-22 群康科技(深圳)有限公司 液晶显示面板
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5061505B2 (ja) 2006-05-25 2012-10-31 日本電気株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR101182322B1 (ko) 2006-06-30 2012-09-20 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
CN101295090B (zh) * 2007-04-27 2010-12-29 群康科技(深圳)有限公司 液晶显示装置
KR101427588B1 (ko) * 2007-06-14 2014-08-08 삼성디스플레이 주식회사 액정조성물과 이를 포함하는 액정표시장치
CN101650526B (zh) * 2008-08-13 2012-05-30 北京京东方光电科技有限公司 掩模板及其制造方法
TWI444758B (zh) * 2009-06-19 2014-07-11 Au Optronics Corp 薄膜電晶體元件與用於定義薄膜電晶體元件之光罩及薄膜電晶體元件之製作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296615A (ja) * 2001-01-29 2002-10-09 Hitachi Ltd 液晶表示装置
JP2002258262A (ja) * 2001-02-28 2002-09-11 Hitachi Ltd 液晶表示装置
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2006189779A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2006281189A (ja) * 2005-04-04 2006-10-19 Mikuni Denshi Kk インクジェット塗布溶液と乾燥方法
JP2007233317A (ja) * 2006-01-31 2007-09-13 Casio Comput Co Ltd 液晶表示素子
US20080001883A1 (en) * 2006-06-30 2008-01-03 Lg.Philips Lcd Co., Ltd. Liquid Crystal Display Device and Method for Fabricating the Same
JP2008191669A (ja) * 2007-02-05 2008-08-21 Boe Hydis Technology Co Ltd フリンジフィールドスイッチングモード液晶表示装置
JP2010008758A (ja) * 2008-06-27 2010-01-14 Epson Imaging Devices Corp 液晶表示パネル

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090435A (ja) * 2013-11-06 2015-05-11 株式会社ジャパンディスプレイ 液晶表示装置
US9946131B2 (en) 2013-11-06 2018-04-17 Japan Display Inc. Liquid crystal display device
US10018886B1 (en) 2013-11-06 2018-07-10 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
US8692258B2 (en) 2014-04-08
CN102156368A (zh) 2011-08-17
JP6030296B2 (ja) 2016-11-24
KR20120083836A (ko) 2012-07-26
KR101390910B1 (ko) 2014-04-30
US20120181557A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
JP6030296B2 (ja) 薄膜トランジスタ液晶ディスプレイのアレイ基板及びその製造方法
KR101335007B1 (ko) 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법
JP6342132B2 (ja) アレイ基板、ディスプレイパネル及びアレイ基板の製造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
WO2017054394A1 (zh) 阵列基板及其制作方法、显示装置
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
US20120184060A1 (en) Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display
US8885128B2 (en) Liquid crystal display device and method for fabricating the same
KR20130055622A (ko) 화소 유닛, 어레이 기판, 액정 패널 및 어레이 기판의 제조 방법
JP6043815B2 (ja) 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス
WO2016177213A1 (zh) 阵列基板及其制造方法、显示装置
US20170307921A1 (en) Thin Film Transistor Array Substrate, Manufacturing Method Therefor, and Display Device
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN101825815A (zh) Tft-lcd阵列基板及其制造方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
US20160027817A1 (en) Array substrate, method of manufacturing the same, and display device
JP4646539B2 (ja) 液晶表示装置とその製造方法
EP3913427B1 (en) Array substrate and method for preparing same, and display panel
WO2015003464A1 (zh) 阵列基板及其制作方法、显示装置
CN103676390B (zh) 一种阵列基板及其制作方法、显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
US20160282679A1 (en) Array substrate, its manufacturing method, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161020

R150 Certificate of patent or registration of utility model

Ref document number: 6030296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250