JP2012150176A - 画像形成装置およびその制御方法 - Google Patents

Abstract

【課題】画像形成手段（プロッタ）に不正な画像データが転送されるのを防止する。
【解決手段】出力バッファ（２４ｂ）にバッファ容量分の画像データが記憶されたことを通知するバッファフル通知部２４ｅと、出力バッファ（２４ｂ）に記憶されている画像データの出力バッファ（３２ａ）への読み出し命令が発生し、且つ、バッファフル通知部２４ｅからの通知があった場合に、出力バッファ（２４ｂ）に記憶されている画像データを汎用バスＢ２を介して取得して出力バッファ（３２ａ）に記憶するリード制御部３２ｄとを備える。
【選択図】図４

Description

本発明の実施形態は、画像形成装置およびその制御方法に関する。

従来、エンジン部とコントローラ部とがＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）などの汎用バスで接続され、エンジン部のプロッタ（画像形成手段）が画像データの要求をした場合に、コントローラ部のメモリ上に準備された画像データを遅延なくプロッタに転送するために、エンジン部においてプロッタの前段（コントローラ部側）に配置されたＡＳＩＣのバッファに画像データを先読みして準備しておくように構成した画像形成装置が知られている。

また、従来では、メモリ上に画像データが準備されていない状態で、エンジン部から画像データの転送要求があることで、不良の画像データがエンジン部に転送されるのを防止するべく、メモリの所定数のトグルバッファに対する画像データの格納が完了した場合に、コントローラ部からエンジン部にリード許可を通知し、その通知を受けたエンジン部がコントローラ部に対して画像データの転送要求を行うように構成した画像形成装置（特許文献１参照）が知られている。

しかしながら、従来の画像形成装置では、メモリ上に画像データが準備されていたとしても、コントローラ部のＡＳＩＣのバッファに画像データが準備されていない状態で、画像データの先読み処理が行われると、不正な画像データがプロッタに転送されてしまい、それにより画像形成の品質が低下するなどの課題がある。

そこで、本発明は、前記従来の課題を解決するものであり、画像形成部（プロッタ）に不正な画像データが転送されるのを防止することが可能な画像形成装置およびその制御方法を提供することを目的とする。

前記した課題を解決し、目的を達成するために、本発明の画像形成装置は、画像データを記憶するメモリと、前記メモリから読み出した画像データを一時記憶する第１のバッファと、前記第１のバッファに所定量の画像データが記憶されたことを通知するバッファフル通知部と、前記第１のバッファにバスを介して接続され、前記第１のバッファから読み出した画像データを一時記憶する第２のバッファと、前記第２のバッファに記憶された画像データに基づいて媒体に画像を形成する画像形成手段と、前記第１のバッファに記憶されている画像データの前記第２のバッファへの読み出し命令が発生し、且つ、前記バッファフル通知部からの通知があった場合に、前記第１のバッファに記憶されている画像データを前記バスを介して取得して前記第２のバッファに記憶するリード制御部とを有する画像形成部と、を備える。

また、本発明の画像形成装置の制御方法は、画像データを記憶するメモリと、前記メモリから読み出した画像データを一時記憶する第１のバッファと、前記第１のバッファにバスを介して接続され、前記第１のバッファから読み出した画像データを一時記憶する第２のバッファと、前記第２のバッファに記憶された画像データに基づいて媒体に画像を形成する画像形成手段と、を有する画像形成装置の制御方法であって、前記第１のバッファに所定量の画像データが記憶されたことを通知するバッファフル通知ステップと、前記第１のバッファに記憶されている画像データの前記第２のバッファへの読み出し命令が発生し、且つ、前記バッファフル通知ステップからの通知があった場合に、前記第１のバッファに記憶されている画像データを前記バスを介して取得して前記第２のバッファに記憶するリード制御ステップと、を含む。

本発明によれば、画像形成手段（プロッタ）に不正な画像データが転送されるのを防止することができ、それにより、画像形成の品質が低下するのを防止することができる。

図１は、本実施形態に係わる複合機のハードウェア構成を示すブロック図である。 図２は、第１の実施形態のＡＳＩＣ（Ｃ）の詳細を示すブロック図である。 図３は、第１の実施形態のＡＳＩＣ（Ｅ）の詳細を示すブロック図である。 図４は、第１の実施形態の複合機における処理の流れを示すシーケンス図である。 図５は、第２の実施形態のＡＳＩＣ（Ｃ）の詳細を示すブロック図である。 図６は、第２の実施形態のＡＳＩＣ（Ｃ）を有する複合機における処理の流れを示すシーケンス図である。 図７は、第３の実施形態のＡＳＩＣ（Ｃ）の詳細を示すブロック図である。 図８は、第３の実施形態のＡＳＩＣ（Ｅ）の詳細を示すブロック図である。

以下、本発明の実施形態について添付図面を参照して説明する。

なお、本発明の画像形成装置は、複合機（ＭＦＰ：Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌｓ）やプリンタなどの、記録用紙などの媒体に画像を形成することが可能な画像形成装置であるが、以下の説明では、スキャナ機能、コピー機能、プリンタ機能およびファクシミリ機能を有するデジタル複合機に適用した場合について説明する。

また、以下の説明では、複数の実施形態間において同様の構成要素には共通の符号を付し、重複する説明を省略する。

（第１の実施形態）
図１は、第１の実施形態に係る複合機１のハードウェア構成を示すブロック図である。

図１に示すように、本実施形態の複合機１は、複合機１における各種の処理動作を制御するコントローラ（Ｃｏｎｔｒｏｌｌｅｒ）部２と、不図示のスキャナ（画像読取手段）で記録用紙などの媒体に形成された画像を読み取る処理や、プロッタ（画像形成手段）３３で記録用紙などの媒体に画像を形成する処理などを行うエンジン（Ｅｎｇｉｎｅ）部（画像形成部）３とを主体に構成される。

コントローラ部２は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）（Ｃ）２１、メモリ２２、ＮＢ（Ｎｏｒｔｈ Ｂｒｉｄｇｅ）２３、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（Ｃ）２４、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）２５などを有している。

ＣＰＵ（Ｃ）２１は、複合機１全体を統括的に制御するものであり、特に、コントローラ部２における各種処理動作を制御する第１の制御部である。

メモリ２２は、ＨＤＤ２５に格納された画像データの中から所定量の画像データを読み出して記憶する画像データ格納用のメモリである。

ＮＢ（ノースブリッジ）２３は、ＣＰＵ（Ｃ）２１と、メモリ２２と、ＡＳＩＣ（Ｃ）２４とを接続制御するチップである。

ＡＳＩＣ（Ｃ）２４は、コントローラ部２における各種の画像処理（例えば、画像データの回転や編集など）を行う第１の画像処理部である。

ＨＤＤ（ハードディスク装置）２５は、スキャナ（画像読取手段）（不図示）で読取られて必要な画像処理の行われた画像データ（以下、「スキャナデータ」という。）や、ホスト装置（不図示）から受信した画像データ（以下、「受信データ」という。）などを格納する記憶装置である。

なお、ＮＢ２３とＡＳＩＣ（Ｃ）２４とは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｆａｃｅ） Ｅｘｐｒｅｓｓなどの汎用バスＢ１で接続されている。

エンジン部（画像形成部）３は、ＣＰＵ（Ｅ）３１、ＡＳＩＣ（Ｅ）３２と、プロッタ（画像形成手段）３３などを有している。

ＣＰＵ（Ｅ）３１は、エンジン部３における各種処理動作を制御する第２の制御部である。

ＡＳＩＣ（Ｅ）３２は、エンジン部３における各種の画像処理（例えば、スキャナ（画像読取手段）（不図示）で読み取った画像データに対する画像処理や、プロッタ（画像形成手段）３３に転送する画像データに対する画像処理など）を行う第２の画像処理部である。

なお、スキャナ（画像読取手段）（不図示）で読み取った画像データに対する画像処理としては、例えば、スキャナインタフェース（Ｉ／Ｆ）処理や、シェーディング補正処理や、フィルタ処理や、色補正処理や、変倍処理や、２値化処理などが挙げられる。

また、プロッタ（画像形成手段）３３に転送する画像データに対する画像処理としては、例えば、誤差拡散方法やプリンタγ変換などのプリンタ画像処理が挙げられる。

プロッタ３３は、レーザービームを用いた電子写真プロセスなどを使用して、受け取った画像データに基づく画像を記録用紙などの媒体に形成する画像形成手段である。

なお、本実施形態の複合機１では、コントローラ部２のＡＳＩＣ（Ｃ）２４とエンジン部３のＡＳＩＣ（Ｅ）３２とが、ＰＣＩ Ｅｘｐｒｅｓｓなどの汎用のバスＢ２で接続されている。

また、図１の例では、特に図示していないが、本実施形態の複合機１は、ユーザからの操作入力を受け付ける操作部やユーザに通知する各種情報を表示する表示部などを有するユーザインタフェース部としての操作表示部や、外部のホスト装置と通信接続するための通信インタフェース部や、ファクシミリ通信を行うファクシミリユニットなどを有している。

図２は、コントローラ部２のＡＳＩＣ（Ｃ）２４の詳細な構成を示すブロック図である。

図２に示すように、このＡＳＩＣ（Ｃ）２４は、ＲＣ（Ｒｏｏｔ Ｃｏｍｐｌｅｘ）２４ａと、出力バッファ（第１のバッファ）２４ｂと、ＲＤＭＡＣ（Ｒｅａｄ Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）２４ｃと、ＥＰ（Ｅｎｄ Ｐｏｉｎｔ）２４ｄと、バッファフル通知部２４ｅとを有している。

ここで、ＲＣ（ルートコンプレックス）２４ａは、ターゲットとして、汎用バスＢ２を介してエンジン部３のＡＳＩＣ（Ｅ）３２からのリードリクエストを受信し、出力バッファ２４ｂからの読み出しを制御する。また、ＲＣ２４ａは、マスタとして、バッファフル通知部２４ｅからのライト要求を受けると汎用バスＢ２を介してＡＳＩＣ（Ｅ）３２にライトリクエストを発行する。

出力バッファ２４ｂは、メモリ２２から読み出した画像データを一時的に記憶するためのバッファであり、第１の実施形態における出力バッファ２４ｂは、バッファ容量分のデータが充填（記憶）された場合に、出力バッファ２４ｂが充填されたこと（バッファフル）を通知するバッファフル信号をバッファフル通知部２４ｅに送出する。

ＲＤＭＡＣ（リードＤＭＡＣ）２４ｃは、メモリ２２から画像データを読み出すためのものである。

ＥＰ（エンドポイント）２４ｄは、マスタとして、バスＢ１を介してメモリ２２へのリードリクエストを発行するとともに、ターゲットとして、ＡＳＩＣ（Ｅ）３２のコミュニケーションバッファ３２ｇ経由で、ＣＰＵ（Ｃ）２１とＣＰＵ（Ｅ）３１間のデータ転送処理を行うものである。

バッファフル通知部２４ｅは、出力バッファ２４ｂが充填されたこと（バッファフル）を通知する部であり、具体的には、出力バッファ２４ｂからのバッファフル信号を検知した場合にＲＣ２４ａに対してライト要求を発行する。なお、ライト要求先のアドレスは、ＡＳＩＣ（Ｅ）３２のターゲット空間内に配置されたレジスタ３２ｅのアドレスである。

なお、図１や図２の例では、特に図示していないが、本実施形態のコントローラ部２は、ＳＢ（サウスブリッジ）や、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)などのプログラムや各種データを格納または展開するためのメモリなどを有している。

図３は、エンジン部３のＡＳＩＣ（Ｅ）３２の詳細な構成を示すブロック図である。

図３に示すように、このＡＳＩＣ（Ｅ）３２は、出力バッファ（第２のバッファ）３２ａと、ＲＤＭＡＣ３２ｂと、ＥＰ３２ｃと、リード制御部３２ｄと、レジスタ３２ｅと、レジスタ３２ｆと、コミュニケーションバッファ３２ｇとを有している。

ここで、出力バッファ（第１）３２ａは、ＡＳＩＣ（Ｃ）２４の出力バッファ２４ｂから読み出した画像データを一時的に記憶するためのラインバッファである。

ＲＤＭＡＣ３２ｂは、ＡＳＩＣ（Ｃ）２４の出力バッファ２４ｂから画像データを読み出すためのものである。

ＥＰ３２ｃは、マスタとして、バスＢ２を介してＡＳＩＣ（Ｃ）２４へのリードリクエストを発行する。また、ＥＰ３２ｃは、ターゲットとして、ＡＳＩＣ（Ｃ）２４からのライトリクエストを受信し、レジスタ３２ｅへの書込みを行う。

リード制御部３２ｄは、ＲＤＭＡＣ３２ｂの起動タイミングを制御するものであり、ＡＳＩＣ（Ｃ）２４からのバッファフル通知と、ＣＰＵ（Ｃ）２１からのＭ２Ｐスタートコマンド（先読み命令）とを受けた場合に、ＲＤＭＡＣ３２ｂを起動し、ＲＤＭＡＣ３２ｂによりＡＳＩＣ（Ｃ）２４の出力バッファ２４ｂに充填（記憶）された画像データを読み出す（即ち、出力バッファ２４ｂに充填（記憶）された画像データを汎用バスＢ２を介して取得し、出力バッファ３２ａに記憶させる）。また、リード制御部３２ｄは、出力バッファ３２ａに画像データを充填（記憶）した後、プロッタ（画像形成手段）３３からの画像データの転送要求（ＦＳＹＮＣ）を受けると、プロッタ３３へのＭ２Ｐ（Ｍｅｍｏｒｙ ｔｏ Ｐｌｏｔｔｅｒ）データである画像データのデータ転送を開始する。

なお、ここでいうＭ２Ｐスタートコマンド（先読み命令）とは、出力バッファ２４ｂに記憶されている画像データを出力バッファ３２ａに読み出すための読み出し命令である。

レジスタ３２ｆは、ＡＳＩＣ（Ｅ）３２のターゲット空間内に配置されたレジスタであり、ＡＳＩＣ（Ｃ）２４から送出され、ＥＰ３２ｃ経由で受信したライトデータ（バッファフル通知）が書き込まれる。

レジスタ３２ｇは、ＣＰＵ（Ｅ）３１からアクセス可能な空間に配置されたレジスタであり、ＣＰＵ（Ｅ）３１から送出されたＭ２Ｐスタートコマンド（先読み命令）が書き込まれる。

コミュニケーションバッファ３２ｇは、ＣＰＵ（Ｅ）３１とＣＰＵ（Ｃ）２１との間で送受信される各種転送データを一時的に記憶するためのバッファである。

なお、図１や図３の例では、特に図示していないが、本実施形態のエンジン部３は、プロッタ（画像形成手段）３３やスキャナ（画像読取手段）（不図示）の駆動を制御する制御部を有している。

図４は、第１の実施形態の複合機１における処理の流れを示すシーケンス図である。

図４に示すように、まず、ステップＳ１において、画像形成時などの所定のタイミングで、ＣＰＵ（Ｃ）２１、ＡＳＩＣ（Ｃ）２４、ＡＳＩＣ（Ｅ）３２およびＣＰＵ（Ｅ）３１間で、各種のＭ２Ｐ制御パラメータをセットする。

その後、ステップＳ２において、ＣＰＵ（Ｅ）３１が、ＡＳＩＣ（Ｅ）３２にＭ２Ｐスタートコマンド（先読み命令）をセットする。

続いて、ステップＳ３において、ＡＳＩＣ（Ｃ）２４では、バッファフル通知部２４ｅが出力バッファ２４ｂからバッファフル信号を受信して、出力バッファ２４ｂのバッファフルを検知した場合に、バッファフル通知部２４ｅがＲＣ２４ａにライト要求としてのライトデータを発行する。すると、ＲＣ２４ａ経由でＡＳＩＣ（Ｅ）３２のレジスタ３２ｅにライトデータが書き込まれる。これにより、ＡＳＩＣ（Ｅ）３２のリード制御部３２ｄにバッファフル通知が行われる。

すると、続いて、ステップＳ４において、ＡＳＩＣ（Ｅ）３２が、ラインバッファ分の先読み処理を開始する。即ち、ＡＳＩＣ（Ｅ）３２は、ＡＳＩＣ（Ｃ）２４の出力バッファ２４ｂに充填（記憶）されたデータの中からラインバッファ分のデータを読み取り、出力バッファ３２ａに記憶する。そして、先読み処理によりラインバッファ分のデータを出力バッファ３２ａに充填（記憶）した後、ＡＳＩＣ（Ｅ）３２は、プロッタ（画像形成手段）３３からの画像データの転送要求（ＦＳＹＮＣ）の受信を待機する。

そして、ステップＳ５において、ＡＳＩＣ（Ｅ）３２は、プロッタ３３から画像データの転送要求（ＦＳＹＮＣ）を受信すると、プロッタ３３に対して画像データの転送を開始する。具体的には、ＡＳＩＣ（Ｅ）３２は、ステップＳ４で先読みして出力バッファ３２ａに充填（記憶）されている画像データをプロッタ３３に転送するとともに、その転送後、次のラインバッファ分の画像データをＡＳＩＣ（Ｃ）２４の出力バッファ２４ｂから読み取り、出力バッファ３２ａに充填（記憶）し、その出力バッファ３２ａに記憶した画像データをプロッタ３３に転送するという一連の処理を繰り返し実行する。

即ち、第１の実施形態によれば、エンジン部３のＡＳＩＣ（Ｅ）３２が画像データの先読み処理を実行する際には、コントローラ部２のＡＳＩＣ（Ｃ）２４の出力バッファ２４ａに画像データが常に準備されているため、プロッタ（画像形成手段）に不正な画像データが転送されるのを防止することができ、それにより、画像形成の品質が低下するのを防止することができる。

また、第１の実施形態によれば、ソフトウェアを介在することなくバッファフル通知をハードウェアで行うことができるので、ＡＳＩＣ（Ｅ）３２がより早くデータ要求を発行することが可能である。また、第１の実施形態によれば、ＡＳＩＣ（Ｅ）３２とＡＳＩＣ（Ｃ）２４との間に専用の信号線を追加する必要がないので、コスト面でのオーバヘッドを抑えることが可能である。

（第２の実施形態）
次に、第２の実施形態について図５および図６を用いて説明する。なお、第２の実施形態は、第１の実施形態と比較して、第１の実施形態のコントローラ部２のＡＳＩＣ（Ｃ）２４がＡＳＩＣ（Ｃ）２４Ａに変更されている点のみが相違している。

具体的には、図５に示すように、第２の実施形態のＡＳＩＣ（Ｃ）２４Ａは、第１の実施形態のＡＳＩＣ（Ｃ）２４におけるバッファフル通知部２４ｅを省略した構成となっている。

また、第２の実施形態のＡＳＩＣ（Ｃ）２４Ａでは、出力バッファ２４ｂがバッファ容量分のデータが充填された場合に、バッファフル信号をＥＰ２４ｄに送出する。そして、そのバッファフル信号を受けたＥＰ２４ｄがバスＢ１を介してＣＰＵ（Ｃ）２１への割り込みを発行する（即ち、バッファフル通知を行う）。その後、割り込みを受けたＣＰＵ（Ｃ）２１がソフトウェアによりＣＰＵ（Ｅ）３１を介してＡＳＩＣ（Ｅ）３２に対してバッファフル通知を行う。

図６は、第１の実施形態の複合機１において、コントローラ部２のＡＳＩＣ（Ｃ）２４に替えて、第２の実施形態のＡＳＩＣ（Ｃ）２４Ａを搭載した複合機１における処理の流れを示すシーケンス図である。

なお、この図６のシーケンスでは、ステップＳ１１、ステップＳ１２、ステップＳ１４およびステップＳ１５の処理が、図４のシーケンスにおけるステップＳ１、ステップＳ２、ステップＳ４およびステップＳ５のそれぞれの処理と同様であり、ステップＳ１３の処理のみがステップＳ３の処理と相違する。このため、以下では、同様の処理については説明を省略する。

図６のシーケンスにおけるステップＳ１３において、ＡＳＩＣ（Ｃ）２４Ａでは、ＥＰ２４ｄが出力バッファ２４ｂからバッファフル信号を受け取ると、バスＢ１を介してＣＰＵ（Ｃ）２１へのバッファフルの割り込みを発行する。すると、バッファフルの割り込みを受けたＣＰＵ（Ｃ）２１が、ソフトウェアにより、ＡＳＩＣ（Ｅ）３２のコミュニケーションバッファ３２ｇを介してＣＰＵ（Ｅ）３１にバッファフル通知を行い、そのバッファフル通知を受けたＣＰＵ（Ｅ）３１がＡＳＩＣ（Ｅ）３２に対してバッファフル通知を行う。

第１の実施形態では、バッファフル通知をハードウェアを利用しているのに対して、第２の実施形態では、バッファフル通知をソフトウェアを利用している点が相違している。

即ち、第２の実施形態によれば、コントローラ部２のＣＰＵ（Ｃ）２１がバッファフルを認識できるので、ソフトウェアでＣＰＵ（Ｃ）２１からＡＳＩＣ（Ｅ）３２にバッファフル通知を行うことができ、バッファフル通知を行うためのハードウェアのオーバヘッドを抑えることが可能である。

（第３の実施形態）
次に、第３の実施形態について図７および図８を用いて説明する。なお、第３の実施形態は、第１の実施形態と比較して、第１の実施形態のコントローラ部２のＡＳＩＣ（Ｃ）２４がＡＳＩＣ（Ｃ）２４Ｂに変更され、第１の実施形態のエンジン部３のＡＳＩＣ（Ｅ）３２がＡＳＩＣ（Ｅ）３２Ｂに変更され、プロッタ（画像形成手段）３３がプロッタ（画像形成手段）３３Ｂに変更されている点のみが相違している。

具体的には、図７に示すように、第３の実施形態のＡＳＩＣ（Ｃ）２４Ｂは、第１の実施形態のＡＳＩＣ（Ｃ）２４におけるＲＣ２４ａおよびＥＰ２４ｄを除く構成要素である出力バッファ２４ｂ、ＲＤＭＡＣ２４ｃおよびバッファフル通知部２４ｅが、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各版（各色）毎に用意されている。また、第３の実施形態のプロッタ（画像形成手段）３３Ｂは、各版（各色）毎の出力機構を備えている。

また、図８に示すように、第３の実施形態のＡＳＩＣ（Ｅ）３２Ｂは、第１の実施形態のＡＳＩＣ（Ｅ）３２におけるＥＰ３２ｃ、レジスタ３２ｆおよびコミュニケーションバッファ３２ｇを除く構成要素である出力バッファ３２ａ、ＲＤＭＡＣ３２ｂ、リード制御部３２ｄおよびレジスタ３２ｅが、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各版（各色）毎に用意されている。

即ち、第３の実施形態によれば、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各版（各色）成分に対応した複数の画像データを並列に転送できるので、画像データの転送を高速に行うことができる。

また、前記した第１〜第３の実施形態以外にも、第２の実施形態と第３の実施形態とを組合わせた実施形態とすることも可能である。即ち、第３の実施形態のＡＳＩＣ（Ｃ）２４Ｂにおいて、第２の実施形態に示したＡＳＩＣ（Ｃ）２４Ａのようにバッファフル通知部２４ｅを有さない構成とすることも可能である。

以上、例示的な実施形態に基づいて説明したが、本実施形態は、前記した実施形態により限定されるものではない。

例えば、前記した実施形態では、バッファフル通知部は、出力バッファにバッファ容量分のデータが充填されたことを通知する場合について説明したが、これ以外にも、バッファフル通知部が、出力バッファに所定量の画像データが記憶されたことを通知するような形態とすることも可能である。

また、前記した実施形態では、本発明の画像形成装置として、スキャナ機能、コピー機能、プリンタ機能およびファクシミリ機能を有するデジタル複合機に適用した場合について説明したが、これに限定されず、例えば、前記機能のうちの少なくとも２つ以上の機能を有するデジタル複合機や、プリンタ機能のみを有するプリンタなどに適用することも可能である。

また、前記した実施形態の画像形成装置で実行される各種のプログラムは、画像形成装置に予めインストールされる以外にも、インストール可能な形式または実行可能な形式のファイルで、コンピュータで読取り可能な記憶媒体に記憶して提供しても良いし、インターネットなどのネットワーク経由で提供または配布するようにしても良い。

その他、前記した実施形態における装置のハードウェア構成や処理手順などは、単なる例として記載したものであり、本実施形態は、それらにより限定されない。

１ 複合機（画像形成装置）
２ コントローラ部
３ エンジン部（画像形成部）
２１ ＣＰＵ（Ｃ）（第１の制御部）
２２ メモリ
２３ ＮＢ
２４、２４Ａ、２４Ｂ ＡＳＩＣ（Ｃ）（第１の画像処理部）
２５ ＨＤＤ
３３、３３Ｂ プロッタ（画像形成手段）
Ｂ１、Ｂ２ バス
２４ａ ＲＣ
２４ｂ 出力バッファ（第１のバッファ）
２４ｃ ＲＤＭＡＣ
２４ｄ ＥＰ
２４ｅ バッファフル通知部（バッファフル通知部）
３１ ＣＰＵ（Ｅ）（第２の制御部）
３２、３２Ｂ ＡＳＩＣ（Ｅ）（第２の画像処理部）
３２ａ 出力バッファ（第２のバッファ）
３２ｂ ＲＤＭＡＣ
３２ｃ ＥＰ
３２ｄ リード制御部（リード制御部）
３２ｅ、３２ｆ レジスタ
３２ｇ コミュニケーションバッファ

特開２０１０−６４３２９号公報

Claims (7)

1. 画像データを記憶するメモリと、
   前記メモリから読み出した画像データを一時記憶する第１のバッファと、
   前記第１のバッファに所定量の画像データが記憶されたことを通知するバッファフル通知部と、
   前記第１のバッファにバスを介して接続され、前記第１のバッファから読み出した画像データを一時記憶する第２のバッファと、前記第２のバッファに記憶された画像データに基づいて媒体に画像を形成する画像形成手段と、前記第１のバッファに記憶されている画像データの前記第２のバッファへの読み出し命令が発生し、且つ、前記バッファフル通知部からの通知があった場合に、前記第１のバッファに記憶されている画像データを前記バスを介して取得して前記第２のバッファに記憶するリード制御部とを有する画像形成部と、
   を備える画像形成装置。
2. 前記バッファフル通知部は、前記第１のバッファに所定量の画像データが記憶されたことを検知した場合に、レジスタを介して前記通知を行う、請求項１に記載の画像形成装置。
3. 前記バッファフル通知部は、前記バスを介してライトリクエストを前記レジスタに発行することで前記通知を行う、請求項２に記載の画像形成装置。
4. 前記バッファフル通知部は、前記第１のバッファに所定量の画像データが記憶されたことを検知した場合に、ＣＰＵへの割り込みにより前記通知を行う、請求項１に記載の画像形成装置。
5. 前記第１のバッファおよび前記バッファフル通知部と、前記第２のバッファおよび前記リード制御部とが、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）の各版毎に用意される、請求項１〜４のいずれか一項に記載の画像形成装置。
6. 前記バスは、ＰＣＩ Ｅｘｐｒｅｓｓである、請求項１〜５のいずれか一項に記載の画像形成装置。
7. 画像データを記憶するメモリと、
   前記メモリから読み出した画像データを一時記憶する第１のバッファと、
   前記第１のバッファにバスを介して接続され、前記第１のバッファから読み出した画像データを一時記憶する第２のバッファと、
   前記第２のバッファに記憶された画像データに基づいて媒体に画像を形成する画像形成手段と、
   を有する画像形成装置の制御方法であって、
   前記第１のバッファに所定量の画像データが記憶されたことを通知するバッファフル通知ステップと、
   前記第１のバッファに記憶されている画像データの前記第２のバッファへの読み出し命令が発生し、且つ、前記バッファフル通知ステップからの通知があった場合に、前記第１のバッファに記憶されている画像データを前記バスを介して取得して前記第２のバッファに記憶するリード制御ステップと、
   を含む制御方法。

Images