JP6192617B2

JP6192617B2 - 情報処理装置、転送制御方法

Info

Publication number: JP6192617B2
Application number: JP2014158405A
Authority: JP
Inventors: 匡史堤
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2014-08-04
Filing date: 2014-08-04
Publication date: 2017-09-06
Anticipated expiration: 2034-08-04
Also published as: JP2016035672A

Description

本発明は、情報処理装置及び情報処理装置で処理されるデータの転送制御方法に関する。

一般に、複合機のような情報処理装置には、情報処理装置で処理されるデータを記憶するハードディスクドライブなどの記憶部が設けられる。ところで、この種の情報処理装置では、ユーザーにとって秘匿性の高いデータが記憶部に記憶されることがある。ここで、情報処理装置が、秘匿性の高いデータが記憶される第１記憶部と、プロセッサーが前記第１記憶部を使用するために必要なシステム起動データが記憶される第２記憶部を備える構成が関連技術として知られている（例えば、特許文献１参照）。このような構成によれば、前記第１記憶部の盗難等によるデータの漏えいが抑制される。

特開２００４−２５２９６８号公報

しかしながら、上記関連技術では、情報処理装置のプロセッサーは複数の記憶部を制御する必要がある。そのため、記憶部が一つである既存の構成に上記関連技術を適用するためには、情報処理装置の制御プログラムを変更する必要がある。

本発明の目的は、情報処理装置の制御プログラムを変更することなく、記憶部に記憶されるデータの漏えいを抑制することが可能な情報処理装置及び転送制御方法を提供することにある。

本発明の一の局面に係る情報処理装置は、データ転送部と、第２記憶部と、第１転送制御部と、第２転送制御部とを備える。前記データ転送部は、プロセッサーからの要求に応じて第１記憶部及びメモリーの間でデータ転送処理を実行する。前記第２記憶部は、前記プロセッサーが前記第１記憶部を使用するために必要なシステム起動データを記憶する。前記第１転送制御部は、前記データ転送部による前記第１記憶部の予め定められた特定記憶領域に記憶されているデータを前記メモリーに転送する第１転送処理の実行を検出し、前記第２記憶部に記憶されている前記システム起動データを前記メモリーに転送する。前記第２転送制御部は、前記データ転送部による前記メモリーに記憶されている前記システム起動データを前記特定記憶領域に転送する第２転送処理の実行を検出し、前記メモリーに記憶されている前記システム起動データを前記第２記憶部に転送する。

本発明の他の局面に係る転送制御方法は、プロセッサーが第１記憶部を使用するために必要なシステム起動データを記憶する第２記憶部を備える情報処理装置で実行される転送制御方法であって、以下の第１ステップから第３ステップまでを含む。前記第１ステップは、前記プロセッサーからの要求に応じて前記第１記憶部及びメモリーの間でデータ転送処理を実行する。前記第２ステップは、前記第１ステップによる前記第１記憶部の予め定められた特定記憶領域に記憶されているデータを前記メモリーに転送する第１転送処理の実行を検出し、前記第２記憶部に記憶されている前記システム起動データを前記メモリーに転送する。前記第３ステップは、前記第１ステップによる前記メモリーに記憶されている前記システム起動データを前記特定記憶領域に転送する第２転送処理の実行を検出し、前記メモリーに記憶されている前記システム起動データを前記第２記憶部に転送する。

本発明によれば、情報処理装置の制御プログラムを変更することなく、記憶部に記憶されるデータの漏えいを抑制することが可能な情報処理装置及び転送制御方法が実現される。

図１は、本発明の実施形態に係る画像形成装置の構成を示す図である。図２は、本発明の実施形態に係る画像形成装置のシステム構成を示すブロック図である。図３は、本発明の実施形態に係る画像形成装置の制御部の構成を示すブロック図である。図４は、本発明の実施形態に係る画像形成装置の制御部で実行される転送指示処理の一例を示すフローチャートである。図５は、本発明の実施形態に係る画像形成装置の転送制御部で実行される転送制御処理の一例を示すフローチャートである。

以下、添付図面を参照しながら、本発明の実施形態について説明し、本発明の理解に供する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

［画像形成装置１０の概略構成］
まず、図１及び図２を参照しつつ、本発明の実施形態に係る画像形成装置１０の概略構成について説明する。ここで、図１は、前記画像形成装置１０の断面模式図である。

図１及び図２に示すように、前記画像形成装置１０は、ＡＤＦ１、画像読取部２、画像形成部３、給紙部４、制御部５、及び操作表示部７を備える。前記画像形成装置１０は、画像データに基づいて画像を形成するプリンター機能と共に、スキャン機能、ファクシミリ機能、又はコピー機能などの複数の機能を有する複合機である。ここに、前記制御部５を備える装置が、本発明における情報処理装置の一例である。また、本発明は、スキャナー装置、プリンター装置、ファクシミリ装置、コピー機、パーソナルコンピューター、タブレット端末、スマートフォンなどの情報処理装置に適用可能である。

前記ＡＤＦ１は、原稿セット部、複数の搬送ローラー、原稿押さえ、及び排紙部を備え、前記画像読取部２によって読み取られる原稿を搬送する自動原稿搬送装置である。前記画像読取部２は、原稿台、読取ユニット、複数のミラー、光学レンズ、及びＣＣＤ（Charge Coupled Device）を備え、原稿から画像データを読み取る画像読取処理を実行することが可能である。

前記画像形成部３は、前記画像読取部２で読み取られた画像データ又は外部のパーソナルコンピューター等の情報処理装置から入力された画像データに基づいて、電子写真方式で画像を形成する画像形成処理（印刷処理）を実行することが可能である。具体的に、前記画像形成部３は、感光体ドラム、帯電装置、光走査装置（ＬＳＵ）、現像装置、転写ローラー、クリーニング装置、定着ローラー、加圧ローラー、及び排紙トレイを備える。そして、前記画像形成部３では、前記給紙部４から供給されるシートに画像が形成されて、画像形成後の前記シートが前記排紙トレイに排出される。なお、前記シートは、紙、コート紙、ハガキ、封筒、及びＯＨＰシートなどのシート材料である。

前記操作表示部７は、前記制御部５からの制御指示に応じて各種の情報を表示する液晶ディスプレーなどの表示部、及びユーザーの操作に応じて前記制御部５に各種の情報を入力する操作キー又はタッチパネルなどの操作部を有する。

次に、図３を参照しつつ、前記制御部５について説明する。

前記制御部５は、前記画像形成装置１０の各構成を統括的に制御する。具体的に、前記制御部５は、図３に示すように、ＣＰＵ５１、ＲＯＭ５２、メモリーコントローラー５３、メモリー５４、第１記憶部５５、データ転送部５６、メモリーコントローラー５７、第２記憶部５８、及び転送制御部５９を備える。

ここで、前記制御部５において、前記ＣＰＵ５１、前記メモリーコントローラー５３、前記メモリーコントローラー５７、及び前記転送制御部５９は、バス５０Ａを介して相互に通信可能に接続されている。また、前記制御部５において、前記データ転送部５６は、前記転送制御部５９を介して前記バス５０Ａに接続されている。更に、前記制御部５において、前記ＣＰＵ５１、前記データ転送部５６、及び前記転送制御部５９は、レジスタバス５０Ｂを介して相互に通信可能に接続されている。

前記ＣＰＵ５１は、各種の演算処理を実行するプロセッサーである。また、前記ＲＯＭ５２は、前記ＣＰＵ５１に各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶装置である。そして、前記ＣＰＵ５１は、前記ＲＯＭ５２に予め記憶された各種の制御プログラムを実行することにより、前記画像形成装置１０を統括的に制御する。ここに、前記ＣＰＵ５１が、本発明におけるプロセッサーの一例である。

前記メモリーコントローラー５３は、前記データ転送部５６又は前記転送制御部５９からの前記メモリー５４へのアクセス要求に応じて、前記メモリー５４に対するデータの書込み処理又は読出し処理を実行する。

前記メモリー５４は、前記ＣＰＵ５１の作業領域として使用される揮発性又は不揮発性の記憶装置である。例えば、前記メモリー５４は、ＤＤＲ−ＳＤＲＡＭである。

前記第１記憶部５５は、前記画像形成装置１０で処理されるデータが記憶される記憶部である。例えば、前記第１記憶部５５は、ハードディスクドライブのような不揮発性の記憶装置である。なお、前記第１記憶部５５は、ソリッドステートドライブ、フラッシュメモリー、又はＤＶＤドライブ等の記憶装置であってもよい。

前記データ転送部５６は、前記ＣＰＵ５１からの要求に応じて前記第１記憶部５５及び前記メモリー５４の間でデータ転送処理を実行するホストバスアダプターである。具体的に、前記データ転送部５６は、前記ＣＰＵ５１からの要求に応じて、前記第１記憶部５５に記憶されているデータを前記メモリー５４に転送する第１データ転送処理又は前記メモリー５４に記憶されているデータを前記第１記憶部５５に転送する第２データ転送処理を実行する。

ここで、前記画像形成装置１０では、前記データ転送部５６及び前記第１記憶部５５が、シリアルＡＴＡ規格に従って構成された信号線により接続されている。そして、前記データ転送部５６は、ＡＨＣＩ（Advanced-Host-Controller-Interface）規格に従って、前記第１記憶部５５及び前記メモリー５４の間で前記データ転送処理を実行する。なお、前記データ転送部５６が、他のインターフェイス規格に従って前記第１記憶部５５及び前記メモリー５４の間で前記データ転送処理を実行する構成が他の実施形態として考えられる。

具体的に、前記データ転送部５６は、前記ＣＰＵ５１により前記メモリー５４に設定されるコマンドリスト５４１（図３参照）内のコマンドヘッダー、並びに前記ＣＰＵ５１により前記メモリー５４に設定されるコマンドテーブル５４２（図３参照）内のコマンドＦＩＳ（Frame Information Structure）及びＰＲＤＴ（Physical-Region-Descriptor-Table）に基づいて、前記データ転送処理を実行する。

なお、前記コマンドヘッダーには、前記メモリー５４に設定される前記コマンドテーブル５４２のアドレスが含まれる。また、前記コマンドＦＩＳには、前記第１記憶部５５に送信されるコマンド及び前記コマンドによるデータの書込み処理又は読出し処理の対象となる前記第１記憶部５５のアドレスを示すＬＢＡ（Logical-Block-Addressing）が含まれる。また、前記ＰＲＤＴには、前記メモリーコントローラー５３によるデータの書込み処理又は読出し処理の対象となる前記メモリー５４のアドレス及びサイズが含まれる。

一方、前記制御部５は、図２に示すように、転送指示部６０を含む。具体的に、前記制御部５は、前記ＣＰＵ５１を用いて前記ＲＯＭ５２に記憶されている前記制御プログラムを実行することにより、前記転送指示部６０として機能する。

前記転送指示部６０は、前記データ転送処理の具体的な処理内容を前記メモリー５４に設定すると共に、前記データ転送部５６に前記メモリー５４に設定された前記データ転送処理の具体的な処理内容を取得させることで、前記データ転送部５６に前記データ転送処理を実行させる。

具体的に、前記転送指示部６０は、前記メモリー５４に前記コマンドヘッダーを含む前記コマンドリスト５４１並びに前記コマンドＦＩＳ及び前記ＰＲＤＴを含む前記コマンドテーブル５４２を設定することで、前記データ転送処理の具体的な処理内容を設定する。また、前記転送指示部６０は、前記レジスタバス５０Ｂを介して前記データ転送部５６のレジスタ５６１（図３参照）にアクセスして、前記レジスタ５６１に前記コマンドリスト５４１のアドレスを記憶させる。そして、前記転送指示部６０は、前記データ転送部５６に前記レジスタ５６１に記憶されたアドレスからのデータの取得を指示することで、前記データ転送部５６に前記コマンドヘッダー、前記コマンドＦＩＳ、及び前記ＰＲＤＴを取得させる。

［転送指示処理］
次に、図４を参照しつつ、前記画像形成装置１０の前記制御部５において前記ＣＰＵ５１及び前記データ転送部５６により実行される転送指示処理の手順の一例について説明する。ここで、ステップＳ１１、Ｓ１２・・・は、前記制御部５で実行される処理手順（ステップ）の番号を表している。

＜ステップＳ１１＞
まず、ステップＳ１１において、前記ＣＰＵ５１は、前記メモリー５４に前記コマンドテーブル５４２を設定すると共に、前記コマンドテーブル５４２内に前記コマンドＦＩＳ及び前記ＰＲＤＴを設定する。

＜ステップＳ１２＞
ステップＳ１２において、前記ＣＰＵ５１は、前記メモリー５４に前記コマンドリスト５４１を設定すると共に、前記コマンドリスト５４１内に前記コマンドヘッダーを設定する。ここで、前記コマンドヘッダーには、前記ステップＳ１１で設定された前記コマンドテーブル５４２の前記メモリー５４におけるアドレスが含まれる。

＜ステップＳ１３＞
ステップＳ１３において、前記ＣＰＵ５１は、前記レジスタバス５０Ｂを介して前記データ転送部５６の前記レジスタ５６１にアクセスすることで、前記レジスタ５６１に前記ステップＳ１２で設定された前記コマンドリスト５４１の前記メモリー５４におけるアドレスを記憶させる。

＜ステップＳ１４＞
ステップＳ１４において、前記ＣＰＵ５１は、前記データ転送部５６に制御信号を送信して、前記データ転送部５６に前記レジスタ５６１に記憶されたアドレスからのデータの取得及び取得したデータに基づく前記データ転送処理の実行を指示する。

＜ステップＳ１５＞
ステップＳ１５において、前記データ転送部５６は、前記ステップＳ１４で前記ＣＰＵ５１から送信された前記制御信号に応じて、前記ステップＳ１３で前記レジスタ５６１に記憶された前記メモリー５４のアドレスにアクセスして、前記コマンドリスト５４１から前記コマンドヘッダーを取得する。

＜ステップＳ１６＞
ステップＳ１６において、前記データ転送部５６は、前記ステップＳ１５で取得した前記コマンドヘッダーに含まれる前記メモリー５４のアドレスにアクセスして、前記コマンドテーブル５４２から前記コマンドＦＩＳ及び前記ＰＲＤＴを取得する。

＜ステップＳ１７＞
ステップＳ１７において、前記データ転送部５６は、前記ステップＳ１６で取得された前記コマンドＦＩＳ及び前記ＰＲＤＴに基づいて、前記データ転送処理を実行する。具体的に、前記データ転送部５６は、前記コマンドＦＩＳ及び前記ＰＲＤＴに基づいて、前記第１記憶部５５に記憶されているデータを前記メモリー５４に転送する前記第１データ転送処理又は前記メモリー５４に記憶されているデータを前記第１記憶部５５に転送する前記第２データ転送処理を実行する。ここに、前記データ転送部５６により実行される前記ステップＳ１５から前記ステップＳ１７までの処理が、本発明における第１ステップの一例である。

より具体的に、前記データ転送部５６は、前記第１データ転送処理において、前記コマンドＦＩＳに基づいて前記第１記憶部５５にコマンドを送信して、前記第１記憶部５５からデータを取得する。そして、前記データ転送部５６は、前記ＰＲＤＴに基づいて、前記メモリーコントローラー５３に前記メモリー５４へのアクセス要求を送信すると共に前記第１記憶部５５から取得したデータを転送して、前記メモリーコントローラー５３に前記メモリー５４へのデータの書込み処理を実行させる。

また、前記データ転送部５６は、前記第２データ転送処理において、前記ＰＲＤＴに基づいて、前記メモリーコントローラー５３に前記メモリー５４へのアクセス要求を送信して、前記メモリーコントローラー５３に前記メモリー５４からのデータの読出し処理を実行させると共に、読み出したデータを前記データ転送部５６に転送させる。そして、前記データ転送部５６は、前記コマンドＦＩＳに基づいて、前記第１記憶部５５にコマンドを送信すると共に前記メモリーコントローラー５３から転送されたデータを転送して、前記第１記憶部５５へのデータの書込み処理を実行する。

ところで、前記画像形成装置１０のような情報処理装置では、ユーザーにとって秘匿性の高いデータが前記第１記憶部５５に記憶されることがある。ここで、情報処理装置が、秘匿性の高いデータが記憶される第１の記憶部と、プロセッサーが前記第１の記憶部を使用するために必要なシステム起動データが記憶される第２の記憶部を備える構成が関連技術として知られている。このような構成によれば、前記第１の記憶部の盗難等によるデータの漏えいが抑制される。

しかしながら、上記関連技術では、情報処理装置のプロセッサーは複数の記憶部を制御する必要がある。そのため、記憶部が一つである既存の構成に上記関連技術を適用するためには、情報処理装置の制御プログラムを変更する必要がある。これに対し、前記画像形成装置１０では、以下に説明するように、前記ＲＯＭ５２に記憶される前記制御プログラムを変更することなく、前記第１記憶部５５に記憶されるデータの漏えいを抑制することが可能である。

次に、図３を参照しつつ、前記メモリーコントローラー５７、前記第２記憶部５８、及び前記転送制御部５９について説明する。

前記メモリーコントローラー５７は、前記データ転送部５６又は前記転送制御部５９からの前記第２記憶部５８へのアクセス要求に応じて、前記第２記憶部５８に対するデータの書込み処理又は読出し処理を実行する。

前記第２記憶部５８は、前記ＣＰＵ５１が前記第１記憶部５５を使用するために必要なシステム起動データを記憶する。具体的に、前記システム起動データは、前記第１記憶部５５のパーティションの構成を示すパーティションテーブルのような情報及び前記パーティションに格納されているオペレーティングシステムを起動させるためのブートローダーのような情報のいずれか一方又は両方を含む。例えば、前記第２記憶部５８は、フラッシュメモリーのような不揮発性の記憶装置である。なお、前記第２記憶部５８は、ハードディスクドライブ、ソリッドステートドライブ、又はＤＶＤドライブ等の記憶装置であってもよい。

ここで、前記画像形成装置１０において、前記第２記憶部５８は、前記制御部５が設けられる制御基板に実装されている。これにより、前記第１記憶部５５と共に前記第２記憶部５８が不正に持ち出される可能性を低下させることが可能である。

前記転送制御部５９は、前記データ転送部５６により前記第１記憶部５５の予め定められた特定記憶領域に対するアクセスが行われる場合に、前記特定記憶領域に対するアクセスを前記第２記憶部５８に対するアクセスに変換する。例えば、前記特定記憶領域は、前記第１記憶部５５において前記システム起動データが記憶される領域として予め定められたマスターブートレコード（ＭＢＬ）である。前記マスターブートレコードは、例えば前記第１記憶部５５の先頭アドレスから始まる記憶領域である。なお、前記画像形成装置１０では、前記システム起動データは、前記第１記憶部５５の前記マスターブートレコードには記憶されておらず、前記第２記憶部５８に記憶されている。

前記転送制御部５９は、図３に示すように、前記データ転送部５６と前記メモリー５４及び前記第２記憶部５８との間に介在して設けられている。また、前記転送制御部５９は、レジスタ５９３を備え、前記データ転送部５６が前記転送制御部５９を経由して前記メモリー５４から取得する前記コマンドヘッダーに含まれる前記コマンドテーブル５４２のアドレス、前記データＦＩＳ、及び前記ＰＲＤＴを前記レジスタ５９３に記憶させることが可能である。更に、前記転送制御部５９は、第１転送制御部５９１、及び第２転送制御部５９２を備える。

前記第１転送制御部５９１は、前記データ転送部５６による前記第１記憶部５５の前記特定記憶領域に記憶されているデータを前記メモリー５４に転送する第１転送処理の実行を検出し、前記第２記憶部５８に記憶されている前記システム起動データを前記メモリー５４に転送する。

具体的に、前記第１転送制御部５９１は、前記転送制御部５９を経由して前記データ転送部５６及び前記メモリー５４の間で転送されるデータに基づいて、前記第１転送処理の実行を検出する。例えば、前記第１転送制御部５９１は、前記データ転送部５６により前記第１データ転送処理が実行される場合に、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信される前記メモリー５４へのアクセス要求におけるアクセス先アドレスと、前記レジスタ５９３に記憶された前記データＦＩＳ及び前記ＰＲＤＴとに基づいて、前記第１転送処理の実行を検出する。

また、前記第１転送制御部５９１は、前記第１転送処理で転送されるデータを破棄する。なお、前記第１転送制御部５９１が、前記第１転送処理で転送されるデータの転送先アドレスを変更して、前記第２記憶部５８の予め定められた記憶領域に転送するものであってもよい。また、前記第１転送制御部５９１が、前記第１転送処理で前記メモリー５４に転送されたデータに、前記第２記憶部５８から前記メモリー５４に転送される前記システム起動データを上書きするよう構成してもよい。

前記第２転送制御部５９２は、前記データ転送部５６による前記メモリー５４に記憶されている前記システム起動データを前記特定記憶領域に転送する第２転送処理の実行を検出し、前記メモリー５４に記憶されている前記システム起動データを前記第２記憶部５８に転送する。

具体的に、前記第２転送制御部５９２は、前記転送制御部５９を経由して前記データ転送部５６及び前記メモリー５４の間で転送されるデータに基づいて、前記第２転送処理の実行を検出する。例えば、前記第２転送制御部５９２は、前記データ転送部５６により前記第２データ転送処理が実行される場合に、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信される前記メモリー５４へのアクセス要求におけるアクセス先アドレスと、前記レジスタ５９３に記憶された前記データＦＩＳ及び前記ＰＲＤＴとに基づいて、前記第２転送処理の実行を検出する。

また、前記第２転送制御部５９２は、前記第２転送処理で転送される前記システム起動データに替えて予め定められたダミーデータを前記特定記憶領域に転送する。

［転送制御処理］
以下、図５を参照しつつ、前記画像形成装置１０において前記転送制御部５９により実行される転送制御処理の手順の一例について説明する。

＜ステップＳ２１＞
まず、ステップＳ２１において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１３における前記コマンドリスト５４１の前記メモリー５４におけるアドレスの前記レジスタ５６１への記憶処理が実行されているか否かを判断する。具体的に、前記転送制御部５９は、前記レジスタバス５０Ｂにおける通信を監視することで、前記転送指示処理の前記ステップＳ１３の処理が実行されているか否かを判断する。

ここで、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１３の処理が実行されていると判断すると（Ｓ２１のＹｅｓ側）、処理をステップＳ２２に移行させる。また、前記転送指示処理の前記ステップＳ１３の処理が実行されていなければ（Ｓ２１のＮｏ側）、前記転送制御部５９は、前記ステップＳ２１で前記転送指示処理の前記ステップＳ１３の処理が実行されるのを待ち受ける。

＜ステップＳ２２＞
ステップＳ２２において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１３で前記レジスタ５６１に記憶される前記コマンドリスト５４１のアドレスを前記レジスタ５９３に記憶させる。具体的に、前記転送制御部５９は、前記レジスタバス５０Ｂにおける前記ＣＰＵ５１と前記データ転送部５６との間の通信を傍受することで、前記コマンドリスト５４１のアドレスを取得して前記レジスタ５９３に記憶させる。

＜ステップＳ２３＞
ステップＳ２３において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１５における前記コマンドリスト５４１からの前記コマンドヘッダーの取得処理が実行されているか否かを判断する。具体的に、前記転送制御部５９は、前記ステップＳ２２で前記レジスタ５９３に記憶された前記コマンドリスト５４１のアドレスに基づいて、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信される前記コマンドリスト５４１へのアクセス要求を検出することで、前記転送指示処理の前記ステップＳ１５の処理が実行されているか否かを判断する。

ここで、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１５の処理が実行されていると判断すると（Ｓ２３のＹｅｓ側）、処理をステップＳ２４に移行させる。また、前記転送指示処理の前記ステップＳ１５の処理が実行されていなければ（Ｓ２３のＮｏ側）、前記転送制御部５９は、前記ステップＳ２３で前記転送指示処理の前記ステップＳ１５の処理が実行されるのを待ち受ける。

＜ステップＳ２４＞
ステップＳ２４において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１５で前記データ転送部５６が取得する前記コマンドヘッダーに含まれるコマンドテーブル５４２のアドレスを前記レジスタ５９３に記憶させる。具体的に、前記転送制御部５９は、前記ステップＳ２３で検出した前記コマンドリスト５４１へのアクセス要求に応じて前記メモリーコントローラー５３から前記データ転送部５６に向けて送信される前記コマンドヘッダーを取得して、取得したコマンドヘッダーに含まれる前記コマンドテーブルのアドレスを前記レジスタ５９３に記憶させる。

＜ステップＳ２５＞
ステップＳ２５において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１６における前記コマンドテーブル５４２からの前記コマンドＦＩＳ及び前記ＰＲＤＴの取得処理が実行されているか否かを判断する。具体的に、前記転送制御部５９は、前記ステップＳ２４で前記レジスタ５９３に記憶された前記コマンドテーブル５４２のアドレスに基づいて、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信される前記コマンドテーブル５４２へのアクセス要求を検出することで、前記転送指示処理の前記ステップＳ１６の処理が実行されているか否かを判断する。

ここで、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１６の処理が実行されていると判断すると（Ｓ２５のＹｅｓ側）、処理をステップＳ２６に移行させる。また、前記転送指示処理の前記ステップＳ１６の処理が実行されていなければ（Ｓ２５のＮｏ側）、前記転送制御部５９は、前記ステップＳ２５で前記転送指示処理の前記ステップＳ１６の処理が実行されるのを待ち受ける。

＜ステップＳ２６＞
ステップＳ２６において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１６で前記データ転送部５６が取得する前記コマンドＦＩＳ及び前記ＰＲＤＴを前記レジスタ５９３に記憶させる。具体的に、前記転送制御部５９は、前記ステップＳ２５で検出した前記コマンドテーブル５４２へのアクセス要求に応じて前記メモリーコントローラー５３から前記データ転送部５６に向けて送信される前記コマンドＦＩＳ及び前記ＰＲＤＴを取得して、前記レジスタ５９３に記憶させる。

＜ステップＳ２７＞
ステップＳ２７において、前記転送制御部５９は、前記ステップＳ２６で前記レジスタ５９３に記憶された前記コマンドＦＩＳが前記第１記憶部５５の前記マスターブートレコード（ＭＢＬ）の前記ＬＢＡを含んでいるか否かを判断する。具体的に、前記転送制御部５９は、予め前記転送制御部５９に設定された前記マスターブートレコードの前記ＬＢＡに基づいて、前記コマンドＦＩＳに前記マスターブートレコードの前記ＬＢＡが含まれているか否かを判断する。

ここで、前記転送制御部５９は、前記コマンドＦＩＳが前記マスターブートレコードの前記ＬＢＡを含んでいると判断すると（Ｓ２７のＹｅｓ側）、処理をステップＳ２８に移行させる。また、前記コマンドＦＩＳが前記マスターブートレコードの前記ＬＢＡを含んでいなければ（Ｓ２７のＮｏ側）、前記転送制御部５９は、処理を前記ステップＳ２１に移行させる。

＜ステップＳ２８＞
ステップＳ２８において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１７で前記第１転送処理が実行されているか否かを判断する。具体的に、前記転送制御部５９は、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信される前記メモリー５４へのアクセス要求におけるアクセス先アドレスと、前記レジスタ５９３に記憶された前記データＦＩＳ及び前記ＰＲＤＴとに基づいて、前記第１転送処理が実行されているか否かを判断する。

ここで、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１７で前記第１転送処理が実行されていると判断すると（Ｓ２８のＹｅｓ側）、処理をステップＳ２８１に移行させる。また、前記転送指示処理の前記ステップＳ１７で前記第１転送処理が実行されていなければ（Ｓ２８のＮｏ側）、前記転送制御部５９は、処理をステップＳ２９に移行させる。

＜ステップＳ２８１＞
ステップＳ２８１において、前記転送制御部５９は、前記第２記憶部５８に記憶されている前記システム起動データを前記メモリー５４に転送する。また、前記転送制御部５９は、前記第１転送処理で前記データ転送部５６から前記メモリーコントローラー５３に向けて転送されるデータを破棄する。これにより、前記メモリー５４には、前記第１記憶部５５の前記マスターブートレコードに記憶されているデータではなく、前記第２記憶部５８に記憶されている前記システム起動データが転送される。ここに、前記ステップＳ２８及び前記ステップＳ２８１の処理が、本発明における第２ステップの一例であって、前記転送制御部５９の前記第１転送制御部５９１により実行される。

＜ステップＳ２９＞
ステップＳ２９において、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１７で前記第２転送処理が実行されているか否かを判断する。具体的に、前記転送制御部５９は、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信される前記メモリー５４へのアクセス要求におけるアクセス先アドレスと、前記レジスタ５９３に記憶された前記データＦＩＳ及び前記ＰＲＤＴとに基づいて、前記第２転送処理が実行されているか否かを判断する。

ここで、前記転送制御部５９は、前記転送指示処理の前記ステップＳ１７で前記第２転送処理が実行されていると判断すると（Ｓ２９のＹｅｓ側）、処理をステップＳ３０に移行させる。また、前記転送指示処理の前記ステップＳ１７で前記第２転送処理が実行されていなければ（Ｓ２９のＮｏ側）、前記転送制御部５９は、処理を前記ステップＳ２８に移行させて、前記転送指示処理の前記ステップＳ１７で前記第１転送処理又は前記第２転送処理が実行されるのを待ち受ける。

＜ステップＳ３０＞
ステップＳ３０において、前記転送制御部５９は、前記メモリー５４に記憶されている前記システム起動データを前記第２記憶部５８に転送する。また、前記転送制御部５９は、前記第２転送処理で転送される前記システム起動データに替えて、前記ダミーデータを前記データ転送部５６に送信する。これにより、前記メモリー５４に記憶されている前記システム起動データは、前記第１記憶部５５の前記マスターブートレコードではなく、前記第２記憶部５８に転送される。また、前記データ転送部５６には前記ダミーデータが返されるため、前記データ転送部５６から前記メモリーコントローラー５３に向けて送信されたアクセス要求に対する無応答に基づいてエラーが検出されることもない。ここに、前記ステップＳ２９及び前記ステップＳ３０の処理が、本発明における第３ステップの一例であって、前記転送制御部５９の前記第２転送制御部５９２により実行される。

このように、前記転送制御処理では、前記ＣＰＵ５１からの要求に応じて前記データ転送部５６により実行される前記データ転送処理において、前記第１記憶部５５の前記マスターブートレコードへのアクセスが前記第２記憶部５８へのアクセスに変換される。従って、前記画像形成装置１０の前記制御プログラムを変更することなく、前記第１記憶部５５に記憶されるデータの漏えいを抑制することが可能である。

１：ＡＤＦ
２：画像読取部
３：画像形成部
４：給紙部
５：制御部
５１：ＣＰＵ
５２：ＲＯＭ
５３：メモリーコントローラー
５４：メモリー
５５：第１記憶部
５６：データ転送部
５７：メモリーコントローラー
５８：第２記憶部
５９：転送制御部
５９１：第１転送制御部
５９２：第２転送制御部
６０：転送指示部
７：操作表示部
１０：画像形成装置

Claims

プロセッサーからの要求に応じて第１記憶部及びメモリーの間でデータ転送処理を実行するデータ転送部と、
前記プロセッサーが前記第１記憶部を使用するために必要なシステム起動データを記憶する第２記憶部と、
前記データ転送部による前記第１記憶部の予め定められた特定記憶領域に記憶されているデータを前記メモリーに転送する第１転送処理の実行を検出し、前記第２記憶部に記憶されている前記システム起動データを前記メモリーに転送する第１転送制御部と、
前記データ転送部による前記メモリーに記憶されている前記システム起動データを前記特定記憶領域に転送する第２転送処理の実行を検出し、前記メモリーに記憶されている前記システム起動データを前記第２記憶部に転送する第２転送制御部と、
を備える情報処理装置。
前記特定記憶領域が、前記システム起動データが記憶される領域として予め定められたマスターブートレコードであって、
前記システム起動データが、前記第１記憶部のパーティションの構成を示す情報及び前記パーティションに格納されているオペレーティングシステムを起動させるための情報のいずれか一方又は両方を含む請求項１に記載の情報処理装置。
前記第１転送制御部及び前記第２転送制御部が、前記データ転送部と前記メモリー及び前記第２記憶部との間に介在して設けられ、
前記第１転送制御部が、前記第１転送制御部を経由して前記データ転送部及び前記メモリーの間で転送されるデータに基づいて前記第１転送処理の実行を検出し、
前記第２転送制御部が、前記第２転送制御部を経由して前記データ転送部及び前記メモリーの間で転送されるデータに基づいて前記第２転送処理の実行を検出する請求項１又は２に記載の情報処理装置。
前記第１転送制御部が、前記第１転送処理で転送されるデータを破棄する請求項１〜３のいずれかに記載の情報処理装置。
前記第２転送制御部が、前記第２転送処理で転送される前記システム起動データに替えて予め定められたダミーデータを前記特定記憶領域に転送する請求項１〜４のいずれかに記載の情報処理装置。
前記データ転送部が、ＡＨＣＩ規格に従って前記第１記憶部及び前記メモリーの間で前記データ転送処理を実行する請求項１〜５のいずれかに記載の情報処理装置。
前記第２記憶部が、前記情報処理装置の制御基板に実装されている請求項１〜６のいずれかに記載の情報処理装置。
プロセッサーが第１記憶部を使用するために必要なシステム起動データを記憶する第２記憶部を備える情報処理装置で実行される転送制御方法であって、
前記プロセッサーからの要求に応じて前記第１記憶部及びメモリーの間でデータ転送処理を実行する第１ステップと、
前記第１ステップによる前記第１記憶部の予め定められた特定記憶領域に記憶されているデータを前記メモリーに転送する第１転送処理の実行を検出し、前記第２記憶部に記憶されている前記システム起動データを前記メモリーに転送する第２ステップと、
前記第１ステップによる前記メモリーに記憶されている前記システム起動データを前記特定記憶領域に転送する第２転送処理の実行を検出し、前記メモリーに記憶されている前記システム起動データを前記第２記憶部に転送する第３ステップと、
を含む転送制御方法。