JP2012150003A - ホール電圧検出装置 - Google Patents

ホール電圧検出装置 Download PDF

Info

Publication number
JP2012150003A
JP2012150003A JP2011008865A JP2011008865A JP2012150003A JP 2012150003 A JP2012150003 A JP 2012150003A JP 2011008865 A JP2011008865 A JP 2011008865A JP 2011008865 A JP2011008865 A JP 2011008865A JP 2012150003 A JP2012150003 A JP 2012150003A
Authority
JP
Japan
Prior art keywords
hall
hall element
magnetic
pair
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011008865A
Other languages
English (en)
Other versions
JP5512561B2 (ja
Inventor
Makoto Kataoka
誠 片岡
Akira Yamagata
曜 山縣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2011008865A priority Critical patent/JP5512561B2/ja
Publication of JP2012150003A publication Critical patent/JP2012150003A/ja
Application granted granted Critical
Publication of JP5512561B2 publication Critical patent/JP5512561B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)

Abstract

【課題】ホール素子の感磁面に対し平行な磁場(水平方向の磁場)を、切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現する。
【解決手段】磁束方向転換要素(磁気収束板)20によって感磁面に鎖交するように入射する磁束と駆動電流とによって対を成すホール素子100,200に生起するホール電圧を夫々に含まれているオフセット電圧を相殺するように処理する場合に、対を成すホール素子の平面投影上の配置が前記対をなすホール素子の間を通る仮想線VLに対して対称の位置となるように鏡像関係で配置されているため、該処理によってオフセット電圧が相殺されるときに本来の検出対象たるホール電圧が相殺されることなく出力される。
【選択図】 図1

Description

本発明は、ホール素子を用いて磁気的変量を検出する磁気センサ等を構成するホール電圧検出装置に関する。
周知のとおり、ホール素子は、これに作用する磁界の方向に直交する方向に駆動電流を供給すると該磁界および駆動電流に直交する方向に起電力(ホール電圧)を生じる現象であるホール効果を生じる半導体素子である。そして、このホール素子を利用して磁気的変量(磁界)を検出する磁気センサに関する技術も種々提案されている。
ホール素子によるホール電圧は、シリコン基板に印加されている応力や、拡散領域の形状の誤差、また拡散領域の不純物濃度のばらつきによって生じるオフセット電圧を含んでいるため、これが磁気センサにおける磁界の検出精度の劣化要因となる。
近年、このオフセット電圧を低減させる技術も種々提案されるに到っている。
例えば、2つのホール素子を用い、両ホール素子に対するそれぞれの駆動電流を直交する方向に供給し、この状態で得られる各ホール電圧に伴うオフセット電圧を差動的に作用させて結果的にオフセット電圧を低減する方法が提案されている(例えば、非特許文献1参照)。
しかしながら、この方式ではオフセット電圧の低減効果が不十分であり、実用上、採用されている例は少ない。
また、非特許文献1には上述のような方法以外にも、1つのホール素子に供給する駆動電流の方向を直交する方向に順次交互に切り替えて、ホール電圧とオフセット電圧とを周波数分離し、後段の回路で平均化処理を行うことによってオフセット電圧を低減するスピニングカレント法と呼ばれる方法も開示されている。
図6は、非特許文献1に開示された上述のスピニングカレント法を実行する場合のホール電圧検出回路の回路構成を表す図である。
この回路は、ホール素子600の出力が、制御回路610から供給される2相のクロック信号に基づいて切替え動作を行う切替え回路620によって、駆動電流源630およびホール電圧を増幅する演算増幅器640の接続関係の切り替えを行う構成を有する。そして、演算増幅器640の出力が復調回路650によって復調され、更に、その後段の積分器660を経て検出出力を得るように構成されている。
制御回路610からの切替え制御信号によって、切替え回路620におけるスイッチアレイ621の各該当するスイッチが切替えられ、これにより第1相のクロック信号がHである区間(半周期φ1)ではk1‐K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続される。そして、この接続状態では、k1-k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧が検出される。
更に、第2相のクロック信号がHである区間(上記φ1に続く半周期φ2)において、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3-k4間に駆動電流が流れ、k1-k2間でホール電圧が検出される。
図7は図6のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。ホール電圧は上述の各半周期φ1およびφ2で極性が反転するように切替え回路620におけるスイッチアレイ621の接続が切替えられ、演算増幅器640で増幅された後、次段の復調回路650により直流成分として出力される。そして、復調回路650からの直流成分が積分器660に入力され、ここでノイズ抑制されて検出出力を得る。
オフセット電圧については、上述の各半周期φ1、φ2の区間で大凡同極性の成分が出力され、復調回路650を通った後に交流成分となり、積分器660により上述の各半周期φ1およびφ2に亘る1周期の区間について平均化処理することによって交流成分に変調されたオフセット成分が低減される。
上掲の非特許文献1におけるような、駆動電流の方向を2方向に順次交互に切り替えるのみの手法では、上述の各半周期φ1、φ2において完全に同じ大きさのオフセット電圧は発生せず、図7における各半周期φ1、φ2に対応する復調前の各出力電圧V1およびV2の差分が残留オフセット電圧として生じるという問題を残している。
この現象は、駆動電流の方向を直交する方向に切り替えるとホール素子のバイアス状態が上述の各半周期φ1、φ2で変化することに起因している。
即ち、ホール素子の拡散領域の不均一性に起因するようなオフセット電圧については、ホール素子のバイアス状態により大きさが変化するため、上掲の非特許文献1の方式では十分に低減できないことが知られている。
上述のような、スピニングカレント法においても残留してしまうオフセット電圧を更に低減させるための技術も既に提案されている。
例えば、ホール素子の駆動電流を既定の順方向と逆方向とに切替えて供給し、異なる方向の駆動電流に対応する各ホール電圧(オフセット電圧を伴う)に対する後段の演算処理によってオフセット電圧の影響を除去する方法が提案されている(特許文献1参照)。
図8は、特許文献1に開示された方法を実施するための回路構成を表す図である。図8の回路ではスピニングカレント法により、駆動電流を、直交する方向と、その反対方向との4方向に順次切替えて流し、オフセット低減の信号処理を行う。
この回路は、ホール素子800の出力が、制御回路810から供給される4相のクロック信号に基づいて切替え動作を行う切替え回路820によって、駆動電流源830およびホール電圧を増幅する演算増幅器840の接続関係の切り替えを行う構成を有する。そして、演算増幅器840の出力が復調回路850によって復調され、更に、その後段の積分器860を経て検出出力を得るように構成されている。
制御回路810からの切替え制御信号によって、切替え回路820におけるスイッチアレイ821の各該当するスイッチが切替えられる。
このようなスイッチアレイ821の各該当するスイッチの切替えにより、第1相のクロック信号がHであるφ1の区間では、k1-K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続され、k1→k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧の検出が行われる。
上記φ1の区間に次ぐ、第2相のクロック信号がHであるφ2の区間では、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3→k4間に駆動電流が流れ、k1-k2間でホール電圧の検出が行われる。
更に、上記φ2の区間に次ぐ、第3相のクロック信号がHであるφ3の区間において、k2-K’1、 k1-K’2、 k4-K’3、 k3-K'4間がそれぞれ接続され、k2→k1間に駆動電流が流れ、k4-k3間でホール電圧の検出が行われる。
更にまた、上記φ3の区間に次ぐ、第4相のクロック信号がHであるφ4の区間において、k4-K’1、 k3-K’2、 k2-K’3、 k1-K'4間がそれぞれ接続され、k4→k3間に駆動電流が流れ、k2-k1間でホール電圧の検出が行われる。
図9は図8のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。
ホール電圧、及びオフセット電圧の信号の流れを説明する図である。ホール電圧は上述の区間φ1およびφ3で同じ極性をもち、区間φ2およびφ4で極性が反転するよう切替え回路820におけるスイッチアレイ821の接続が切替えられ、演算増幅器840で増幅された後、復調回路850により区間φ2およびφ4で極性が反転されて直流成分として出力される。そして、復調回路850からの直流成分が積分器860に入力され、ここでノイズ抑制されて検出出力を得る。
オフセット電圧については、形状誤差に起因するものについては、大凡、上述の区間φ1、φ2、φ3、および、φ4の各区間で同極性の成分が出力されるが、駆動電流の切り替えに伴うバイアス状態の変化によって生じるオフセットについては、図9におけるように区間φ1およびφ3間で反転した出力となり、また区間φ2およびφ4間で反転した出力となる。
このようなオフセット電圧について、復調回路850により区間φ2およびφ4で極性が反転され、積分器860により区間φ1からφ4までを通して平均化処理を行う。これによりオフセット電圧を最終的にほぼ0に低減することができる。
上述のよう非特許文献1所載の技術における2方向のスピニングカレント法で残る残留オフセットについては、特許文献1所載の技術におけるように、駆動電流方向を反対方向に流す場合をも含むようにして直交する方向に順次交互に加えて調整することによって、残留オフセットをキャンセルすることが可能である。
しかしながら、良好なオフセット低減効果が得られる特許文献1所載の技術においても、駆動電流の方向を切り替えるのに必要なスイッチ素子の数が増加し、また4相の制御クロックを発生させるための制御回路が必要となることから、全体として構成が複雑になってしまうことが避けられない。
更に、切替え回路820にクロックを供給するための配線が複雑になり、ホール素子が電磁ノイズを拾い易くなる結果、このノイズによって検出精度が劣化する。
更にまた、上述の平均化に要する時間が駆動電流の切り替え回数に比例して増加し、磁場信号の検出速度が低下するなどといった種々の問題を生じる。
上述のような特許文献1所載の技術と軌を一にする技術として、駆動電流を供給する方向を連続的に回転させる如くすることによって、結果的に残留オフセット電圧の影響を除去する方法が提案されている(特許文献2参照)。
さらにまた、駆動電流の方向を45度振る如く切替えて供給することによって、結果的に残留オフセット電圧の影響を除去する方法が提案されている(特許文献3参照)。
上掲の従来技術(特許文献2および特許文献3)の何れにおいても、スピニングカレント法を採用し、駆動電流を供給する方向を順次切り替えることによって、残留オフセットの低減効果については優れた特性が得られる。
しかしながら、上掲の特許文献1におけると同様に、特許文献2および特許文献3の何れの態様であっても、駆動電流の方向を順次切り替えるための切替え回路におけるスイッチ素子の数の増加や、多層のスイッチ制御信号を生成するための制御回路の大規模化等によって、全体として構成の複雑化が避けられない。
また、検出結果を得るための平均化処理に多くの時間が必要となり応答性が低下する等のデメリットも生じてくる。
一方、2つのホール素子を用い、一方のホール素子の平面投影上の配置に対して他方のホール素子を該平面投影上で回転させた配置とし、かつ各々のホール素子に対して駆動電流を直交する方向に順次切り替えて供給することによって、スイッチの構成を簡略化し、オフセット電圧に対しても十分な低減効果を得ようとする方法が提案されている(特許文献4参照)。
図10は、特許文献4に開示された方法を実施するための回路構成を表す図である。この方法では、2つのホール素子1001および1002を並列に配置し、各々のホール素子1001および1002についてスピニングカレント法により駆動電流を直交する2方向に交互に流す。
この回路は、ホール素子1001および1002の出力が、制御回路1010から供給される2相のクロック信号に基づいて切替え動作を行う切替え回路1020によって、駆動電流源1030およびホール電圧を増幅する演算増幅器1040の接続関係の切り替えを行う構成を有する。そして、演算増幅器1040の出力が復調回路1050によって復調され、更に、その後段の積分器1060を経て検出出力を得るように構成されている。
この場合、2つのホール素子1001および1002はCMOSのチップ上で隣接した位置に形成されており、一方のホール素子1001の平面投影上の配置に対して他方のホール素子1002を該平面投影上で0度〜180度(図10の例では45度)回転させた配置とし、且つ、両ホール素子1001および1002の各対応する端子が相互に接続されている。
制御回路1010からの切替え制御信号によって、切替え回路1020におけるスイッチアレイ1021の各該当するスイッチが切替えられる。
このようなスイッチアレイ1021の各該当するスイッチの切替えにより、第1相のクロック信号がHである区間(半周期φ1)ではk1‐K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続される。そして、この接続状態では、k1-k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧が検出される。
更に、第2相のクロック信号がHである区間(上記φ1に続く半周期φ2)において、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3-k4間に駆動電流が流れ、k1-k2間でホール電圧が検出される。
図10の構成においては、図6を参照して既述の非特許文献1所載の技術におけると同様に、駆動電流の切り替えは両ホール素子について2方向であり、且つ、スイッチも2相駆動で切替えられる同様の簡易な構成である。また、CMOSのチップ上で2つのホール素子を隣接する位置に並列配置し、一方のホール素子1001の平面投影上の配置に対して他方のホール素子1002を該平面投影上で回転させた位置に配置することによって、駆動電流の方向を4方向に切替えて供給した場合に相当するオフセット低減効果が得られる。このように、特許文献4所載の技術では、さほど構成を複雑化することなく優れたオフセット低減効果が得られるといった利点がある。
他方、円形の磁性体を集積回路上に形成し、2つ以上のホール素子をこの磁性体の端部付近に配置することによって、ホール素子の感磁面に対して並行な方向から到来する磁場をこの磁性体によってその方向を曲げ、該感磁面に対して垂直に磁束が入射するようにして、この磁場の検出を可能とした技術が提案されている(特許文献5)。
図11は、特許文献5所載の技術におけるように、磁気収束板を用いてホール素子で磁気検出を行う技術について説明するための図である。
図11(a)は、磁気収束板とホール素子の配置を表す上面図、図11(b)は、磁気収束板とホール素子の配置を表す断面図である。
図11(a)および図11(b)において、CMOSのチップ1100上で数10〜数100μm離れた位置に対となるホール素子1101および1102を形成し、その上に電解メッキや接着剤を用いた貼り付けといった手法で直径数10〜数100μm、厚さ数μm〜数10μmの磁気収束板1110が形成されている。
ホール素子と1101および1102と磁気収束板1110との位置関係は、磁気収束板1110の端部付近に一方のホール素子1101が配置され、他方のホール素子1102は一方のホール素子1101の位置に対して磁気収束板1110の中心から対称となる位置に配置される。尚、図11(b)を参照して容易に理解されるとおり、CMOSのチップ1100は同じ半導体層1003に両ホール素子1101および1102が離隔して形成され、それらの上に保護層1004が設けられ、更にその上に磁気収束板1110が配置されている。
これら両ホール素子1101および1102の感磁面はCMOSのチップ1100に対して垂直方向となっている。一方、磁気収束板1110はパーマロイ等の軟磁性体で形成されており高い透磁率を持っている。
このため、チップ1100の主面に対し水平方向の磁場が入力された場合、磁気収束板1110の端部付近では周囲の磁場が引き込まれ、チップ1100の主面、従って、両ホール素子1101および1102の感磁面に対し、垂直方向の磁場に変換される。
この場合、両ホール素子1101および1102の感磁面に入力される磁場は、一方は垂直方向上き、他方は垂直方向下向きとなり、両ホール素子1101および1102に生起するホール電圧はそれぞれ逆の極性となる。
そして、後の信号処理において対となる両ホール素子1101および1102間のホール電圧の差を取ることによって、結果的に上述における水平方向の磁場の大きさを検出することが可能になる。
特開2010−54301号公報 米国特許第6,064,202号公報 米国特許第6,768,301号公報 特開平6−11556号公報 米国特許第6,545,462号公報
R S Popovic著 Hall Effect Devices p284-p285 (ISBN-10:0750308559)Inst of Physics Pub Inc
しかしながら、上掲の特許文献4所載の技術では、特許文献5所載の技術におけるようにホール素子が形成されているチップの主面、従って、ホール素子の感磁面に対し平行な磁場(水平方向の磁場)を、磁気収束板を利用して垂直方向の磁場に変換して検出するためには適用することができない。
図12は、特許文献4所載の相互に接続された対を成すホール素子に対して特許文献5所載の磁気収束板を適用する場合の現象について説明するための図であり、このうち図12(a)は、特許文献4所載の技術における図10を参照して既述の第1相のクロック信号がHである区間(半周期φ1)における状態を表し、図12(b)は、図10を参照して既述の第2相のクロック信号がHである区間(半周期φ2)における状態を表している。
図12(a)における第1相のクロック信号がHである区間(半周期φ1)では、一方のホール素子1201に生起するホール電圧は、このホール素子1201がN型半導体の場合、駆動電流と磁場(磁束B)が図示のように印加されると、フレミングの左手の法則に従い、端子1201-4から端子1201-2の方向にローレンツ力が発生し、端子1201-4〜端子1201-2間に発生するホール電圧は正の電圧となる。
一方、ホール素子1202に生起するホール電圧は磁場(磁束B)の方向がホール素子1201と逆方向となっているため、端子1201-2から端子1201-4の方向にローレンツ力が発生し、端子1201-4〜端子1201-2間に発生する電圧は負の電圧となる。ここで2つのホール素子1201および1202は各対応する端子(1201-1と1202-1、1201-2と1202-2、1201-3と1202-3、1201-4と1202-4)が電気的に接続された構成となっている。従って、各ホール素子の端子1201-4と端子1201-2間のホール電圧はそれぞれ正と負の極性であり、互いに打ち消さる。
また、図12(b)におけるように、第2相のクロック信号がHである区間(半周期φ1に続く半周期φ2)においても同様に、各ホール素子1201および1202に生起するホール電圧は互いに逆の極性となり打ち消される。
図12(a)および図12(b)を参照して説明したように、特許文献4所載の相互に接続された対を成すホール素子に対して特許文献5所載の磁気収束板を適用する場には、オフセット電圧は低減されるが本来の検出対象たるホール電圧が相殺されて検出できなくなるという不具合を生じる。
本発明は上述のような状況に鑑みてなされたものであり、ホール素子の感磁面に対し平行な磁場(水平方向の磁場)を切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現することを目的とする。
上記目的を達成するべく、ここに、以下に列挙するような技術を提案する。
(1)2対の電極のうち一の電極対および該一の電極対の対向方向と交差する方向に対向する他の電極対との両電極対を有する第一のホール素子と該第一のホール素子と対を成す第二のホール素子と、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させる磁束方向転換要素と、前記各ホール素子の前記一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部と、前記対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部と、を備えたホール電圧検出装置であって、
前記対を成す第一のホール素子における前記両電極対の平面投影上の配置に対し第二のホール素子の前記両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されていることを特徴とするホール電圧検出装置。
上記(1)のホール電圧検出装置では、磁束方向転換要素によって感磁面に鎖交するように入射する磁束と駆動電流とによって対を成す第一のホール素子と第二のホール素子に生起するホール電圧を夫々に含まれているオフセット電圧を相殺するように処理する場合に、対を成す第一のホール素子における両電極対の平面投影上の配置に対し第二のホール素子の両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されているため、該処理によってオフセット電圧が相殺されるときに本来の検出対象たるホール電圧が相殺されることなく出力される。
(2)前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であることを特徴とする(1)のホール電圧検出装置。
上記(2)のホール電圧検出装置では、(1)のホール電圧検出装置において特に、前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であるため、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させるための構成が簡単である。
(3)前記対を成すホール素子は、複数対のホール素子であることを特徴とする(1)または(2)のホール電圧検出装置。
上記(3)のホール電圧検出装置では、(1)または(2)のホール電圧検出装置において特に、前記対を成すホール素子は、複数対のホール素子であるため、各対のホール素子の出力に基づいて信頼性の高い検出出力を得ることができる。
ホール素子の感磁面に対し平行な磁場(水平方向の磁場)を、切替え回路におけるスイッチ素子数の増加や制御信号生成回路の複雑化を招来することなく検出でき、且つ、残留オフセットの低減効果が良好なホール電圧検出装置を実現することができる。
本発明の実施の形態としてのホール電圧検出装置におけるホール素子部の構成および作用を説明するための説明図である。 ホール素子部を図1の如く構成した本発明の実施の形態としてのホール電圧検出装置を表す図である。 図2における、第1のホール素子および第2のホール素子の、ホール電圧、及びオフセット電圧の経時的変化を表す図である。 実施の形態におけるオフセット電圧の低減効果を表す図である。 ホール素子の配置として、図1ないし図4を参照して既述の配置とは異なる配置を採った場合の本発明の他の実施の形態としてのホール電圧検出装置を表す図である。 スピニングカレント法を実行する従来のホール電圧検出回路の構成を表す図である。 図6のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。 従来のホール電圧検出方法を実施するための回路構成を表す図である。 図8のホール電圧検出回路における、ホール電圧およびオフセット電圧の経時的変化を表す図である。 従来のホール電圧検出方法を実施するための他の回路構成を表す図である。 磁気収束板を用いてホール素子で磁気検出を行う従来の技術について説明するための図である。 図10の相互に接続された対を成すホール素子に対して図11の磁気収束板を適用する場合の現象について説明するための図である。
以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
図1は、本発明の実施の形態としてのホール電圧検出装置におけるホール素子部1の構成および作用を説明するための説明図である。
図1(a)は、上記ホール素子部1の、対を成す第1のホール素子100および第2のホール素子200が後述する第1相のクロック信号がHである区間(半周期φ1)における状態を表している。また、図1(b)は、対を成す第1のホール素子100および第2のホール素子200が後述する第2相のクロック信号がHである区間(半周期φ2)における状態を表している。
そして、図1(c)は、磁気収束板および対を成す第1のホール素子100および第2のホール素子200の配置を表す上面図である。また、図1(d)は、磁気収束板および対を成す第1のホール素子100および第2のホール素子200の配置を表す断面図である。
図1(c)および図1(d)を参照して、ホール素子部1の構造について説明する。
対を成す第1のホール素子100および第2のホール素子200は同じCMOSのチップ10上に、数10〜数100μm離隔して、それぞれN型のホール素子として形成されている。そして、第1のホール素子100および第2のホール素子200の上に電解メッキや接着剤を用いた貼り付けといった手法で直径数10〜数100μm、厚さ数μm〜数10μmの磁気収束板20が形成されている。より詳細には、図1(d)を参照して容易に理解されるとおり、第1のホール素子100および第2のホール素子200の各主面である感磁面の略過半の領域に重なるようにして、これら第1のホール素子100および第2のホール素子200間に磁気収束板20が形成されている。即ち、この磁気収束板20は、自己の対応する各端部が上記の対をなす第1のホール素子100および第2のホール素子200の各感磁面に差渡されるようにして配されている。
換言すれば、磁気収束板20の端部付近に第1のホール素子100が配置され、第2のホール素子200は第1のホール素子100の位置に対して磁気収束板20の中心から対称となる位置に配置される。尚、図1(d)を参照して容易に理解されるとおり、CMOSのチップ10は同じ半導体層11に第1のホール素子100および第2のホール素子200が離隔して形成され、それらの上に保護層12が設けられ、更にその上に磁気収束板20が配置されている。
第1のホール素子100および第2のホール素子200の各感磁面はCMOSのチップ10の主面に対して平行な方向となっている。一方、磁気収束板20は磁性材料であるパーマロイ等の軟磁性体で形成されており高い透磁率を持っている。即ち、磁気収束板20は、対を成すホール素子100および200の感磁面に平行な磁束をこれらの感磁面に鎖交するように方向転換させる磁束方向転換要素である。
このため、CMOSのチップ10の主面に対し平行な方向、即ち、図1(d)における水平方向の磁場が入力された場合、磁気収束板20の端部付近では周囲の磁場が引き込まれ、チップ10の主面、従って、第1のホール素子100および第2のホール素子200の各感磁面に対し、垂直方向の磁場に変換される。
この場合、第1のホール素子100および第2のホール素子200の各感磁面に入力される磁場は、一方は垂直方向上き、他方は垂直方向下向きとなり、従って、第1のホール素子100および第2のホール素子200に生起するホール電圧はそれぞれ逆の極性となる。
そして、後の信号処理において対となる第1のホール素子100および第2のホール素子200間のホール電圧の加算(極性を勘案した加算)を行うことによって、結果的に上述における水平方向の磁場の大きさを検出することが可能になる。
次に、図1(a)および図1(b)を参照して、ホール素子部1における第1のホール素子100および第2のホール素子200について、その平面投影における構成および配置、ならびに作用について説明する。
第1のホール素子100は4つの電極101、102、103、および、104を備えている。これらの電極のうち一の電極対(対角に位置する電極101および103)と他の電極対(対角に電極102および104)は、後述するように、順次の時間区間において、一対の駆動電流供給端および一対のホール電圧検出端として両者交番で用いられる。
上述同様に、第2のホール素子200は4つの電極201、202、203、および、204を備えている。これらの電極のうち一の電極対(対角に位置する電極201および203)と他の電極対(対角に位置する電極202および204)は、後述するように、順次の時間区間において、一対の駆動電流供給端および一対のホール電圧検出端として両者交番で用いられる。
そして、第1のホール素子100および第2のホール素子200の平面投影における相互の配置は、両者の対向縁間の仮想線VLに関して対称の位置となるように鏡像関係(鏡映対称)で配置されている。
第1のホール素子100および第2のホール素子200は上述のような鏡映対称の配置において、第1のホール素子100の対角に位置する電極101および103が、第2のホール素子200の対角に位置する電極201および203と上述の順に各対応して接続され、更に、第1のホール素子100の対角に位置する電極102および104が、第2のホール素子200の対角に位置する電極202および204と上述の順に各対応して接続されている。
第1のホール素子100および第2のホール素子200は、上述のような配置および接続関係において、2方向に対してスピニングカレント法を用いる構成を採る。
即ち、第1相のクロック信号がHである区間(半周期φ1)と第2相のクロック信号がHである区間(上記φ1に続く半周期φ2)とでは、第1のホール素子100および第2のホール素子200には90度回転した方向に駆動電流が供給される。
図1(a)におけるように、時間区間φ1において、第1のホール素子100のホール電圧は、図示の矢線のように駆動電流が供給され、且つ、図示の向きに磁場が印加されると、フレミングの左手の法則に従い、電極104から電極102の方向にローレンツ力が発生し、電極104〜電極102間に発生するホール電圧は正電圧となる。
また、第2のホール素子200におけるホール電圧も、電極204から電極202の方向にローレンツ力が発生し、電極204〜電極202間に発生するホール電圧は正電圧となる。
従って、図1(a)に表された時間区間φ1の状態では、第1のホール素子100、ホール素子2の間でホール電圧は同極性となる。
一方、図1(b)に表された時間区間φ2の状態においても、同様に、第1のホール素子100および第2のホール素子200間でホール電圧は同極性となり、第1のホール素子100および第2のホール素子200の各対応する電極が上述のように接続されても既述の従来例におけるようにホール電圧が打ち消されるといった不具合は生じない。
更に、第1のホール素子100および第2のホール素子200に入力される磁場が逆方向であっても、第1のホール素子100および第2のホール素子200は上述のような鏡映対称の配置であるため、時間区間φ1および時間区間φ2において、何れも同極性のホール電圧が得られることになる。
また、図1の実施の形態に対して適用するスピニングカレント法では、第1のホール素子100および第2のホール素子200のそれぞれについて、駆動電流の供給方向とホール電圧の検出方向とが相互に直交する2方向の間で切替えられる態様を適用している。即ち、図1の実施の形態では、第1のホール素子100および第2のホール素子200に流れる駆動電流の方向は、直交する方向、および、これの反対方向を含めた90度刻みの4方向となっている。
このため、切替えスイッチの構成を複雑化することなく駆動電流の方向を4方向とした場合の特性が得られる。
図2は、ホール素子部を図1の如く構成した本発明の実施の形態としてのホール電圧検出装置を表す図である。
この実施の形態では、第1のホール素子100および第2のホール素子200の出力が、制御回路210から供給される2相のクロック信号に基づいて切替え動作を行う切替え回路220によって、駆動電流源230およびホール電圧を増幅する演算増幅器240の接続関係の切り替えを行う構成を有する。そして、演算増幅器240の出力が復調回路250によって復調され、更に、その後段の積分器260を経て検出出力を得るように構成されている。
そして、制御回路210、駆動電流源230、演算増幅器240、および、復調回路250によって、ホール素子の一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替えて用いると共に前記対を成すホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部が構成されている。
第1のホール素子100および第2のホール素子200の相互の配置および接続関係については図1(a)および図1(b)を参照して既述のとおりである。
そして、制御回路210からの切替え制御信号によって、切替え回路220におけるスイッチアレイ221の各該当するスイッチが切替えられる。
このようなスイッチアレイ221の各該当するスイッチの切替えにより、第1相のクロック信号がHである区間(半周期φ1)ではk1‐K’1、 k2-K’2、 k3-K’3、 k4-K'4がそれぞれ接続される。そして、この接続状態では、k1-k2間に駆動電流が流れ、k3-k4間で磁場の大きさに比例するホール電圧が検出される。
更に、第2相のクロック信号がHである区間(上記φ1に続く半周期φ2)において、k3-K’1、 k4-K’2、 k1-K’3、 k2-K'4間がそれぞれ接続され、k3-k4間に駆動電流が流れ、k1-k2間でホール電圧が検出される。
図3は図2における、第1のホール素子100および第2のホール素子200の、ホール電圧、及びオフセット電圧の経時的変化を表す図である。第1のホール素子100および第2のホール素子200の相互の配置および接続関係については図1(a)および図1(b)を参照して既述のとおりであるため、得られるホール電圧は第1のホール素子100および第2のホール素子200の平均値が出力され、これが演算増幅器240に入力される。
ホール電圧は時間区間φ1およびφ2で極性が反転するように配線が接続されているため、演算増幅器240で増幅された後、復調回路250により直流成分として出力され、更に、ノイズ抑制のための積分器260に入力される。
一方、オフセット電圧については、時間区間φ1およびφ2で大凡同極性の成分が出力され、復調回路250を通った後に交流成分となり、積分器260により時間区間φ1からφ2亘って平均化処理することによって交流成分に変調されたオフセット成分が低減される。
第1のホール素子100および第2のホール素子200を個別に見ると、オフセット成分が残留しているが、2つのホール素子100および200の平均で見た場合には、上述のとおり、オフセットはほぼ0に低減される。
以上、図1、図2、および、図3を参照して説明したところから理解されるとおり、切替え回路220は、各ホール素子の一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部を成している。
また、切替え回路220および復調回路250および積分器260の各該当する機能は、それらの共働によって、対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部を成している。
図4は図6を参照して既述の従来技術(非特許文献1)との比較における本発明の実施の形態でのオフセット電圧の低減効果を表す図である。
図4(a)は、図6を参照して既述の従来技術オフセット電圧の検出結果であり、図4(b)は本発明の実施の形態におけるオフセット電圧の検出結果である。
図4(a)および図4(b)におけるオフセット電圧は次のようなホール素子部を適用した場合の例である。即ち、N型で、サイズは30um角のSiホール素子をCMOSのチップ上に200μm離れた位置にそれぞれ形成し、これらのホール素子上には図11および図1(c)に表されたように直径200μmの磁気収束板が電解メッキで形成されている状態での検出結果となっている。
図4(a)は、1つのホール素子に対して、図1のように直交する2方向に対してスピニングカレント法を用いた場合の結果であり、10サンプルの平均で84.9μV、標準偏差で15.5μVのオフセットが生じている。
図4(b)は、図1を参照して既述の配置および接続関係におけるホール素子対に対して、直交する2方向に対してスピニングカレント法を用いた場合の結果である。この場合は、10サンプルの平均で−0.9μV、標準偏差で10.7μVのオフセットとなっており、本発明の実施の形態においてオフセット電圧の低減効果が顕著であることが確認できる。
以上、図1ないし図4を参照して本発明の一つの実施の形態について詳述したが、本発明の技術思想はこのような実施の形態に限定されるものではない。
即ち、図1ないし図4の実施の形態では、磁気収束板を既述の如く適用し、且つ、1対のホール素子の平面投影における相互の配置は、両者の対向縁間の仮想線VLに関して対称の位置となるように鏡像関係(鏡映対称)で配置することを一つの要件としている。そして、各ホール素子のそれぞれ対応する電極を接続(短絡)し、各ホール素子に反対方向の磁場が入力された場合に、上述の鏡映対称での配置を採っているという要件をも満たしているために、ホール電圧の検出を可能にしたものである。従って、上述の各要件を等しく充足する限りにおいて、ホール素子を4つ、或いは、8つ等とする構成を採ることも可能である。この場合は、複数対のホール素子の出力に基づいて信頼性の高い検出出力を得ることができる。
更にまた、各ホール素子が互いに駆動電流の供給方向とホール電圧の検出方向に関して実効的に鏡像関係(鏡映対称)で配置された場合と等しいホール電圧検出特性を呈するように配置および接続されていればよい。このため、図1ないし図4を参照して既述の配置以外の配置を採ることも可能である。
図5は、ホール素子の配置として、図1ないし図4を参照して既述の配置とは異なる配置を採った場合の本発明の他の実施の形態としてのホール電圧検出装置を表す図である。
図5の実施の形態では、図1ないし図4を参照して既述のようなホール素子の配置に対し、一方のホール素子を45度や90度等の角度回転させた配置をとっている。
この図5において、既述の図2との対応部は同一の符号を附して示してある。
図5の実施の形態におけるホール電圧検出装置では、第1のホール素子100および第2のホール素子200aの出力が、制御回路210から供給される2相のクロック信号に基づいて切替え動作を行う切替え回路220によって、駆動電流源230およびホール電圧を増幅する演算増幅器240の接続関係の切り替えを行う構成を有する。そして、演算増幅器240の出力が復調回路250によって復調され、更に、その後段の積分器260を経て検出出力を得るように構成されている。
図5の実施の形態では、以上の構成において特に、第2のホール素子200aの第1のホール素子100に対する配置関係が、図1(a)および図1(b)を参照して既述の第2のホール素子200の配置に対し、0度を越えて180度以下の、例えば、45度や90度等の角度回転させた配置をとっている点で異なる。尚、この回転角度が0度である場合は図1ないし図4を参照して既述の配置と等しい。
100、200、200a、600、800、1001、1002…ホール素子
210、610、810、1010………………………………………制御回路
220、620、820、1020………………………………………切替え回路
230、630、830、1030………………………………………駆動電流源
240、640、840、1040………………………………………演算増幅器
250、650、850、1050………………………………………復調回路
260、660、860、1060………………………………………積分器

Claims (3)

  1. 2対の電極のうち一の電極対および該一の電極対の対向方向と交差する方向に対向する他の電極対との両電極対を有する第一のホール素子と該第一のホール素子と対を成す第二のホール素子と、前記対を成す第一のホール素子と第二のホール素子の各感磁面に平行な磁束を前記感磁面に鎖交するように方向転換させる磁束方向転換要素と、前記各ホール素子の前記一の電極対および他の電極対を駆動電流供給用電極対およびホール電圧検出用電極対として経時的に交互に切替える切替回路部と、前記対を成す各ホール素子による各ホール電圧を夫々に含まれているオフセット電圧を相殺するように処理して出力する検出回路部と、を備えたホール電圧検出装置であって、
    前記対を成す第一のホール素子における前記両電極対の平面投影上の配置に対し第二のホール素子の前記両電極対の平面投影上の配置が、前記対をなす各ホール素子の間を通る仮想線に対して対称の位置となるように鏡像関係で配置されていることを特徴とするホール電圧検出装置。
  2. 前記磁束方向転換要素は、自己の対応する各端部が前記対をなすホール素子の各感磁面に差渡されるようにして配された磁性材料による磁気収束板であることを特徴とする請求項1に記載のホール電圧検出装置。
  3. 前記対を成すホール素子は、複数対のホール素子であることを特徴とする請求項1または2に記載のホール電圧検出装置。
JP2011008865A 2011-01-19 2011-01-19 ホール電圧検出装置 Active JP5512561B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011008865A JP5512561B2 (ja) 2011-01-19 2011-01-19 ホール電圧検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011008865A JP5512561B2 (ja) 2011-01-19 2011-01-19 ホール電圧検出装置

Publications (2)

Publication Number Publication Date
JP2012150003A true JP2012150003A (ja) 2012-08-09
JP5512561B2 JP5512561B2 (ja) 2014-06-04

Family

ID=46792379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011008865A Active JP5512561B2 (ja) 2011-01-19 2011-01-19 ホール電圧検出装置

Country Status (1)

Country Link
JP (1) JP5512561B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155908A1 (ja) * 2013-03-28 2014-10-02 旭化成エレクトロニクス株式会社 ホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法
JP2015078949A (ja) * 2013-10-18 2015-04-23 旭化成エレクトロニクス株式会社 ホール起電力信号検出回路
JP2016164928A (ja) * 2015-03-06 2016-09-08 旭化成エレクトロニクス株式会社 磁気センサ
US9523589B2 (en) 2013-02-12 2016-12-20 Asahi Kasei Microdevices Corporation Rotation angle measurement apparatus
CN106646226A (zh) * 2016-10-18 2017-05-10 重庆凯邦电机有限公司 一种霍尔组件检测装置及其检测方法
WO2017099156A1 (ja) * 2015-12-11 2017-06-15 旭化成エレクトロニクス株式会社 磁気センサ
JP2018105818A (ja) * 2016-12-28 2018-07-05 パイオニア株式会社 磁性体検出装置
JP2018105817A (ja) * 2016-12-28 2018-07-05 パイオニア株式会社 ホールセンサ及び免疫センサ
JP2018105819A (ja) * 2016-12-28 2018-07-05 パイオニア株式会社 磁性体検出装置
CN111712717A (zh) * 2019-01-18 2020-09-25 艾礼富电子(深圳)有限公司 使用霍尔元件或霍尔ic的磁场检测装置及使用磁场检测装置的接近传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611556A (ja) * 1991-12-21 1994-01-21 Deutsche Itt Ind Gmbh オフセット補償されたホールセンサ
JPH09329460A (ja) * 1996-03-02 1997-12-22 Deutsche Itt Ind Gmbh モノリシック集積センサ回路
US6064202A (en) * 1997-09-09 2000-05-16 Physical Electronics Laboratory Spinning current method of reducing the offset voltage of a hall device
JP2003508934A (ja) * 1999-09-09 2003-03-04 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン オフセット補償された磁界測定用ホールセンサアレー
JP2007502965A (ja) * 2003-08-15 2007-02-15 システマティック デザイン ホールディング ベー.フェー. ホールセンサーを使用することによって磁場を測定するための方法および装置
JP2010054301A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 磁気センサ及び磁気測定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611556A (ja) * 1991-12-21 1994-01-21 Deutsche Itt Ind Gmbh オフセット補償されたホールセンサ
JPH09329460A (ja) * 1996-03-02 1997-12-22 Deutsche Itt Ind Gmbh モノリシック集積センサ回路
US6064202A (en) * 1997-09-09 2000-05-16 Physical Electronics Laboratory Spinning current method of reducing the offset voltage of a hall device
JP2003508934A (ja) * 1999-09-09 2003-03-04 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン オフセット補償された磁界測定用ホールセンサアレー
JP2007502965A (ja) * 2003-08-15 2007-02-15 システマティック デザイン ホールディング ベー.フェー. ホールセンサーを使用することによって磁場を測定するための方法および装置
JP2010054301A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 磁気センサ及び磁気測定方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9523589B2 (en) 2013-02-12 2016-12-20 Asahi Kasei Microdevices Corporation Rotation angle measurement apparatus
US9625278B2 (en) 2013-02-12 2017-04-18 Asahi Kasei Microdevices Corporation Rotation angle measurement apparatus
WO2014155908A1 (ja) * 2013-03-28 2014-10-02 旭化成エレクトロニクス株式会社 ホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法
JP6043424B2 (ja) * 2013-03-28 2016-12-14 旭化成エレクトロニクス株式会社 ホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法
JPWO2014155908A1 (ja) * 2013-03-28 2017-02-16 旭化成エレクトロニクス株式会社 ホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法
US9921273B2 (en) 2013-03-28 2018-03-20 Asahi Kasei Microdevices Corporation Hall electromotive force signal detection circuit, current sensor thereof, and hall element driving method
JP2015078949A (ja) * 2013-10-18 2015-04-23 旭化成エレクトロニクス株式会社 ホール起電力信号検出回路
JP2016164928A (ja) * 2015-03-06 2016-09-08 旭化成エレクトロニクス株式会社 磁気センサ
WO2017099156A1 (ja) * 2015-12-11 2017-06-15 旭化成エレクトロニクス株式会社 磁気センサ
JPWO2017099156A1 (ja) * 2015-12-11 2018-02-01 旭化成エレクトロニクス株式会社 磁気センサ
US10337887B2 (en) 2015-12-11 2019-07-02 Asahi Kasei Microdevices Corporation Magnetic sensor inhibiting influence of induced electromotive force
CN106646226A (zh) * 2016-10-18 2017-05-10 重庆凯邦电机有限公司 一种霍尔组件检测装置及其检测方法
CN106646226B (zh) * 2016-10-18 2024-03-08 重庆凯邦电机有限公司 一种霍尔组件检测装置及其检测方法
JP2018105818A (ja) * 2016-12-28 2018-07-05 パイオニア株式会社 磁性体検出装置
JP2018105817A (ja) * 2016-12-28 2018-07-05 パイオニア株式会社 ホールセンサ及び免疫センサ
JP2018105819A (ja) * 2016-12-28 2018-07-05 パイオニア株式会社 磁性体検出装置
CN111712717A (zh) * 2019-01-18 2020-09-25 艾礼富电子(深圳)有限公司 使用霍尔元件或霍尔ic的磁场检测装置及使用磁场检测装置的接近传感器

Also Published As

Publication number Publication date
JP5512561B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5512561B2 (ja) ホール電圧検出装置
JP6649372B2 (ja) シングルチップ型差動自由層プッシュプル磁界センサブリッジおよび製造方法
US9513348B2 (en) Hall electromotive force signal detection circuit and current sensor thereof
JP2016102702A (ja) ホールセンサおよびホールセンサの温度によるオフセットの補償方法
US10337887B2 (en) Magnetic sensor inhibiting influence of induced electromotive force
JP6868963B2 (ja) 磁気センサおよびその製造方法
JP2015219227A (ja) 磁気センサ
JP6852906B2 (ja) Tmr高感度シングルチップ・ブッシュプル・ブリッジ磁場センサ
JP2012215498A (ja) 磁気センサ
JP2017166927A (ja) 磁気センサおよびその製造方法
JP6619816B2 (ja) 磁場検知装置および磁場検知方法
WO2012172946A1 (ja) 電流センサ
JP6126348B2 (ja) 磁気センサ及びその磁気検出方法
JP6457192B2 (ja) ホール起電力信号処理装置、電流センサ及びホール起電力信号処理方法
WO2016052028A1 (ja) ホールセンサ
JP6226447B2 (ja) 磁気センサ及びその磁気検出方法
JP2010243232A (ja) 電流センサ
JP6513975B2 (ja) 磁気センサ
US20190296227A1 (en) Semiconductor device
TWI794427B (zh) 半導體裝置及其調整方法
JP2013205201A (ja) 電流センサ及び電流センサパッケージ
JP6400533B2 (ja) 検出装置および電流センサ
JP5630247B2 (ja) 回転角センサ
JP2018115972A (ja) 磁気センサ
JP6821113B2 (ja) 磁性体検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350