JP6043424B2 - ホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法 - Google Patents

Description

本発明は、ホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法に関し、より詳細には、連続時間信号処理回路に好適なホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法に関する。

従来からホール素子を使った磁気センサには、磁石の位置情報の検出を行うセンサとして、近接センサやリニア位置センサ，回転角度センサなどに用いられているだけでなく、電流導体を流れる電流によって誘起される磁界を検出することによって電流導体を流れる電流量を非接触で測定する電流センサの用途においても広く利用されている。
特に、モータのインバータ電流を検出するために利用される電流センサにおいては、モータ制御を効率化する目的で、高い周波数でスイッチングするインバータの電流を高精度に検出することが要求されている。
この種のホール素子は、入力された磁界の強度に応じたホール起電力信号を発生する磁電変換機能を有するため、磁気センサとして広く用いられている。しかしながら、ホール素子には、磁場が零である状態、すなわち無磁場の状態でも、零でない有限の電圧が出力されてしまうというオフセット電圧（不平衡電圧）が存在する。

そこで、ホール素子を利用した磁気センサにおいては、ホール素子が持つオフセット電圧をキャンセルする目的で、スピニングカレント（Ｓｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ）法又はＣｏｎｎｅｃｔｉｏｎ ｃｏｍｍｕｔａｔｉｏｎ法といった名称で一般的に知られているホール素子の駆動方法が存在する。この方法とは、ホール素子に駆動電流を流すための端子対の位置と、ホール起電力信号を検出するための端子対の位置との間で、チョッパークロックと呼ばれるクロックにしたがって周期的に入れ替える操作を行うものである（例えば、非特許文献１，特許文献２参照）。

このオフセット電圧のキャンセルを目的としたＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法は、ＣＭＯＳ半導体回路においてもスイッチ回路を用いて構成できるものであるため、高精度な磁気センサを実現するためのホール起電力信号検出回路は、一般的に、Ｓｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法を実現するためのスイッチ回路を備えたものとなる。
また、インバータの電流を測定する用途にホール素子を利用した磁気センサが使用される場合には、信号帯域に関する広帯域特性、信号処理遅延時間に関する高速応答特性、信号品質に関する低ノイズ特性などが磁気センサに要求されている。このため、こうした場合には、ホール素子において発生するホール起電力信号を信号処理する回路方式として、離散時間化（サンプリング）を行う離散時間信号処理回路に対して、連続時間で信号処理を行う連続時間信号処理回路が有利となる。この連続時間信号処理回路は、離散時間化（サンプリング）によるノイズの折り返す現象が無いため、インバータのスイッチングによる高周波ノイズの多い環境で使用する場合においては、特に好適な回路構成である。

以下に、図１（ａ），（ｂ）に基づいてホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法について説明する。
図１（ａ），（ｂ）は、チョッパークロックの位相がφ１、φ２の２値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、０度と９０度と切り替えるときのホール起電力検出を説明した図である。図中のホール素子は、４つの抵抗（Ｒ１，Ｒ２，Ｒ３，Ｒ４）からなる４端子の素子としてモデル化されており、定電流駆動されている。ここで、４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。

図１（ａ），（ｂ）に示したホール素子のモデルにおいて、これらの４つの抵抗（Ｒ１，Ｒ２，Ｒ３，Ｒ４）の抵抗値は、固定値でないことに注意が必要である。ホール素子が半導体基板の中のＮウェルとして形成される場合、一般に半導体製造時のプロセス勾配によって、各ホール素子の内部に不純物濃度の濃淡分布が発生する。このため、４つの端子（端子１，端子２，端子３，端子４）のどの端子から駆動電流が注入されるかによって、ホール素子（Ｎウェル）内部での電位分布が変わり、ホール素子（Ｎウェル）内部での空乏層の発生状況も変わる。したがって、ホール素子のモデルにおける４つの抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値は、ホール素子の４つの端子（端子１，端子２，端子３，端子４）のどの端子から駆動電流が注入されるかに依存して、それぞれの値が変化することになる。

図１（ａ），（ｂ）において、チョッパークロックの位相がφ１（ホール素子の駆動方向は０度）のときと、チョッパークロックの位相がφ２（ホール素子の駆動方向は９０度）の時に測定される電圧信号Ｖｈａｌｌ（φ１）とＶｈａｌｌ（φ２）は、数式１のように、ホール素子を使った磁気センサの検出対象となる磁場Ｂに対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子のオフセット電圧Ｖｏｓ（Ｈａｌｌ）の和として表される。
ここで、チョッパークロックの位相にしたがって、ホール素子のバイアス電流の方向を０度と９０度の間で周期的に切替えることによって、検出対象の磁場に対応したホール起電力信号Ｖｓｉｇ（Ｂ）の極性を反転することができるため、Ｖｓｉｇ（Ｂ）をチョッパークロックの周波数ｆ＿ｃｈｏｐに周波数変調することができる。一方で、ホール素子のＤＣオフセット電圧Ｖｏｓ（Ｈａｌｌ）に関しては、ホール素子の駆動方向を０度と９０度の間で切替えても同じ極性の値となるため、Ｖｏｓ（Ｈａｌｌ）はチョッパークロックによる周波数変調を受けない。

図２（ａ）乃至（ｄ）は、上述した図１（ａ），（ｂ）に示したホール素子において発生する信号波形を示す図である。
以上のことから、チョッパークロックの位相にしたがって、ホール素子の駆動電流の方向を０度と９０度の間で切替える操作を行う場合、ホール素子において発生される信号Ｖｈａｌｌは、図２（ａ）乃至（ｄ）に示すような波形となる。
図３は、ホール素子において発生する信号Ｖｈａｌｌの信号スペクトルを示す図である。ホール素子において発生される信号のスペクトルは、図３に示すようなスペクトルとなることから、検出対象の磁界に対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子のオフセット電圧Ｖｏｓ（Ｈａｌｌ）は、周波数領域において分離されることが解る。これが、Ｓｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法によるホール素子のオフセットキャンセルの原理である。

また、例えば、特許文献１に記載のものは、このＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法での順序シーケンスについて、２つのホール素子のうち一方のホール素子では駆動電流の向きを時計回りに切り替え、もう一方のホール素子では駆動電流の向きを反時計回りに切り替えることが開示されている。
また、特許文献３に記載のものは、ホール素子励磁電流を１つの方向の流れから別の方向の流れに交互に切換えるチョップホールセンサに関するもので、特に、チョップサンプルアンドホールドホール電圧回路をスイッチされるホールセンサに同期的にクロックさせるようなホールセンサが開示されている。
また、非特許文献２には、ホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法を実現する回路構成として、サンプル＆ホールドといった離散時間化（サンプリング）を行う回路方式が開示されている。

米国特許第６９２７５７２号明細書（Ｂ２） 特開２００８−３０９６２６号公報 特開平０９−１９６６９９号公報

Ｒ Ｓ Ｐｏｐｏｖｉｃ著 Ｈａｌｌ Ｅｆｆｅｃｔ Ｄｅｖｉｃｅｓ （ＩＳＢＮ−１０：０７５０３００９６５） Ｉｎｓｔ ｏｆ Ｐｈｙｓｉｃｓ Ｐｕｂ，Ｉｎｃ．， （１９９１／０５）刊 ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， Ｖｏｌ．３２， Ｎｏ．６， １９９７， Ｐａｇｅ８２９〜８３６ Ｂｉｌｏｔｔｉ他著"Ｍｏｎｏｌｉｔｈｉｃ Ｍａｇｎｅｔｉｃ Ｈａｌｌ Ｓｅｎｓｏｒ Ｕｓｉｎｇ Ｄｙｎａｍｉｃ Ｑｕａｄｒａｔｕｒｅ Ｏｆｆｓｅｔ Ｃａｎｃｅｌｌａｔｉｏｎ"

しかしながら、ホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法を実現する回路構成として、サンプル・ホールドといった離散時間化（サンプリング）を行う回路方式があるものの、上述したように、インバータの電流を検出する電流センサといった用途では、連続時間信号で処理回路を行う回路方式が望まれている。
この連続時間信号処理方式では、Ｓｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法においてホール素子の駆動電流を通電する端子を選択や切替を行う順序、シーケンスによって、切り替え時に発生するスパイク状の誤差信号の発生度合いが変わってくる。
上述した特許文献１に開示された方法においては、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置を選択する動作に関して、ひとつのホール素子（ホール素子１）においては、これらの端子対の位置の選択を時計回りの回転方向に順次、選択し、もうひとつのホール素子（ホール素子２）においては、これらの端子対の位置の選択を反時計回りの回転方向に順次、選択する。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、連続時間信号処理回路に好適なホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、第１〜第４の端子を備え、第１のホール起電力信号電圧を発生させる第１のホール素子と、第１〜第４の端子を備え、第２のホール起電力信号電圧を発生させる第２のホール素子と、前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、前記第１のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第１の切替回路と、前記第２のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第２の切替回路と、前記第１のホール起電力信号電圧と前記第２のホール起電力信号電圧とを同時に加算するホール起電力信号加算回路とを備え、前記第１の切替回路が、駆動電流を注入する端子位置を、少なくとも、１）任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、２）任意の端子位置から対向する位置の端子に遷移する切り替えと、３）任意の端子位置から時計回りに位置する端子に遷移する切り替えと、を行い、前記第２の切替回路が、駆動電流を注入する端子位置を、少なくとも、１）前記第１のホール素子における駆動電流を注入する端子位置が反時計回りに遷移する切り替えを行うときは、任意の端子位置から時計回りに位置する端子に遷移する切り替えと、２）前記第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移する切り替えと、３）前記第１のホール素子における駆動電流を注入する端子位置が時計回りに遷移する切り替えを行うときは、任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、を行うホール起電力信号検出回路である。

また、第１〜第４の端子を備え、第１のホール起電力信号電圧を発生させる第１のホール素子と、第１〜第４の端子を備え、第２のホール起電力信号電圧を発生させる第２のホール素子と、前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、前記第１のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第１の切替回路と、前記第２のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第２の切替回路と、前記第１のホール起電力信号電圧と前記第２のホール起電力信号電圧とを同時に信号処理するホール起電力信号処理回路とを備え、前記第１の切替回路の出力と前記第２の切替回路の出力が短絡され、前記第１の切替回路が、駆動電流を注入する端子位置を、少なくとも、１）任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、２）任意の端子位置から対向する位置の端子に遷移する切り替えと、３）任意の端子位置から時計回りに位置する端子に遷移する切り替えと、を行い、前記第２の切替回路が、駆動電流を注入する端子位置を、少なくとも、１）前記第１のホール素子における駆動電流を注入する端子位置が反時計回りに遷移する切り替えを行うときは、任意の端子位置から時計回りに位置する端子に遷移する切り替えと、２）前記第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移する切り替えと、３）前記第１のホール素子における駆動電流を注入する端子位置が時計回りに遷移する切り替えを行うときは、任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、を行うホール起電力信号検出回路である。

また、前記第１の切替回路が、少なくとも、１）任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移する切り替えと、２）任意の端子位置から−９０度時計回り方向に位置する端子に遷移する切り替えと、３）任意の端子位置から±１８０度反転方向に位置する端子に遷移する切り替えと、を行い、前記第２の切替回路が、１）前記第１のホール素子における駆動電流を注入する端子位置が反時計回りに＋９０度遷移する切り替えを行うときは、任意の端子位置から−９０度時計回り方向に位置する端子に遷移する切り替えを行い、２）前記第１のホール素子における駆動電流を注入する端子位置が時計回りに−９０度遷移する切り替えを行うときは、任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移する切り替えを行い、３）前記第１のホール素子における駆動電流を注入する端子位置が±１８０度反転方向に遷移する切り替えを行うときは、任意の端子位置から±１８０度反転方向に位置する端子に遷移する切り替えを行うことを特徴とする。

また、前記第１の切替回路が、前記第１のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に切り替えを行うことを特徴とする。
また、前記第２の切替回路が、前記第２のホール素子における駆動電流を注入する端子位置を、１）前記第２のホール素子の第４の端子、第３の端子、第１の端子、第２の端子の順に切り替え、２）前記第２のホール素子の第１の端子、第４の端子、第２の端子、第３の端子の順に切り替え、３）前記第２のホール素子の第２の端子、第１の端子、第３の端子、第４の端子の順に切り替え、４）前記第２のホール素子の第３の端子、第２の端子、第４の端子、第１の端子の順に切り替えのいずれかの切り替えを行うことを特徴とする。

また、第１〜第４の端子を備え、第１のホール起電力信号電圧を発生させる第１のホール素子と、第１〜第４の端子を備え、第２のホール起電力信号電圧を発生させる第２のホール素子と、前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、前記第１のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第１の切替回路と、前記第２のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第２の切替回路と、前記第１のホール起電力信号電圧と前記第２のホール起電力信号電圧とを同時に加算するホール起電力信号加算回路とを備え、前記第１の切替回路が、前記第１のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に切り替えを行い、前記第２の切替回路が、前記第２のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子における駆動電流を注入する端子位置と対向する前記第２のホール素子の各端子を順に切り替えを行うことを特徴とするホール起電力信号検出回路である。

また、前記第１の切替回路と前記第２の切替回路にチョッパークロック信号を供給するチョッパークロック生成回路をさらに備え、前記第１の切替回路と前記第２の切替回路は、前記チョッパークロック信号に基づいて切り替えを行うことを特徴とする。
また、前記チョッパークロック生成回路は、前記第１の切替回路と前記第２の切替回路に異なる４つの位相のチョッパークロック信号を供給し、前記第１の切替回路において、前記チョッパークロック信号の第１の位相のときに前記第１の端子から前記駆動電流を注入し、前記チョッパークロック信号の第２の位相のときに前記第２の端子から前記駆動電流を注入し、前記チョッパークロック信号の第３の位相のときに前記第４の端子から前記駆動電流を注入し、前記チョッパークロック信号の第４の位相のときに前記第３の端子から駆動電流を注入することを特徴とする。

また、前記第２の切替回路において、前記チョッパークロック信号の前記第１の位相のときに前記第４の端子から前記駆動電流を注入し、前記チョッパークロック信号の前記第２の位相のときに前記第３の端子から前記駆動電流を注入し、前記チョッパークロック信号の前記第３の位相のときに前記第１の端子から前記駆動電流を注入し、前記チョッパークロック信号の前記第４の位相のときに前記第２の端子から駆動電流を注入することを特徴とする。
また、前記第１のホール素子と前記第２のホール素子とを隣接して並列させたレイアウト配置であることを特徴とする。
また、前記第１のホール素子及び前記第２のホール素子は、複数のホール素子を並列接続して構成されたホール素子であることを特徴とする。
また、前記第１のホール素子と前記第２のホール素子とを含み４個のホール素子を備え、前記４個のホール素子は、前記駆動電流の向きが異なり、前記４個のホール素子を互いに隣接して並列させたレイアウト配置であることを特徴とする。
また、前記第１の切替回路及び前記第２の切替回路は、スイッチ回路であることを特徴とする。
また、請求項１〜１３のいずれか１項に記載のホール起電力信号検出回路を用いたことを特徴とする電流センサである。

また、第１の端子と第３の端子が対向し、第２の端子と第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、第１のホール起電力信号電圧を発生させる第１のホール素子に駆動電流を注入する端子の位置を、１）任意の端子位置から反時計回り方向に位置する端子に遷移させ、２）任意の端子位置から時計回り方向に位置する端子に遷移させ、３）任意の端子位置から対向する位置の端子に遷移させ、前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、第２のホール起電力信号電圧を発生させる第２のホール素子に駆動電流を注入する端子の位置を、少なくとも、１）前記第１のホール素子における駆動電流を注入する端子位置を反時計回り方向に位置する端子に遷移させるときは、任意の端子位置から時計回り方向に位置する端子に遷移させ、２）前記第１のホール素子における駆動電流を注入する端子位置を時計回り方向に位置する端子に遷移させるときは、任意の端子位置から反時計回り方向に位置する端子に遷移させ、３）前記第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移させ、前記第１のホール素子の起電力信号電圧と前記第２のホール素子の起電力信号電圧とを同時に加算、平均、又は短絡するホール素子の駆動方法である。

また、第１のホール素子に駆動電流を注入する端子の位置を、１）任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移させ、２）任意の端子位置から−９０度時計回り方向に位置する端子に遷移させ、３）任意の端子位置から±１８０度反転方向に位置する端子に遷移させ、第２のホール素子に駆動電流を注入する端子の位置を、少なくとも、１）前記第１のホール素子における駆動電流を注入する端子位置を＋９０度反時計回り方向に位置する端子に遷移させるときは、任意の端子位置から−９０度時計回り方向に位置する端子に遷移させ、２）前記第１のホール素子における駆動電流を注入する端子位置を−９０度時計回り方向に位置する端子に遷移させるときは、任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移させ、３）前記第１のホール素子における駆動電流を注入する端子位置を±１８０度反転方向に位置する端子に遷移させるときは、任意の端子位置から±１８０度反転方向に位置する端子に遷移させることを特徴とする。

また、前記第１のホール素子において駆動電流を注入する端子位置を、反時計回りに遷移させるときと時計回りに遷移させるときに、前記加算又は平均した信号の極性を切り替えることを特徴とする。
また、前記第１のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に遷移させることを特徴とする。
また、前記第２のホール素子における駆動電流を注入する端子位置を、１）前記第２のホール素子の第４の端子、第３の端子、第１の端子、第２の端子の順に遷移させる、２）前記第２のホール素子の第１の端子、第４の端子、第２の端子、第３の端子の順に遷移させる、３）前記第２のホール素子の第２の端子、第１の端子、第３の端子、第４の端子の順に遷移させる、４）前記第２のホール素子の第３の端子、第２の端子、第４の端子、第１の端子の順に遷移させる、のいずれかを行うことを特徴とする。

本発明によれば、連続時間信号処理回路に好適なホール起電力信号検出回路及びその電流センサ並びにホール素子の駆動方法が実現できる。また、ホール起電力信号検出の高精度化の障害となるスパイク状の誤差信号の発生を著しく低減することが可能となる。
また、各ホール素子の内部での不純物濃度の濃淡分布（半導体製造時のプロセス勾配に起因して発生する）の影響を含めた高精度なオフセットキャンセルを短い期間に高速実行することが可能となるため、本発明のホール起電力信号検出回路は、電流センサといった高速応答性が要求される磁気センサを、ホール素子を使って実現するうえで有効なものである。

図１（ａ），（ｂ）は、チョッパークロックの位相がφ１，φ２の２値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、０度と９０度と切り替えるときのホール起電力検出を説明した図である。 図２（ａ）〜（ｄ）は、図１（ａ），（ｂ）に示したホール素子において発生する信号波形を示す図である。 図３は、ホール素子において発生する信号Ｖｈａｌｌの信号スペクトルを示す図である。 図４は、本発明の前提となるホール起電力信号検出回路を説明するための回路構成図である。 図５（ａ），（ｂ）は、上述した第１のホール素子及び第２のホール素子において、チョッパークロックの位相φがφ１，φ２の間で切り替わる際に、ホール素子の駆動電流を通電する２つの端子と、ホール起電力信号を検出する２つの端子について示した図である。 図６は、図４に示したホール起電力信号検出回路の具体例を示した回路構成図である。 図７は、図６の回路動作を概念的に説明した図である。 図８（ａ）〜（ｆ）は、図６に示したホール起電力信号検出回路において、第１のホール素子及び第２のホール素子の４つの端子の電圧変化と、第１のホール素子及び第２のホール素子とのそれぞれにおいて検出されるホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２の信号波形を示した図である。 図９（ａ）〜（ｃ）は、ホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２の信号波形を同時加算して得られる出力信号波形を示す図である。 図１０は、本発明に係るホール起電力信号検出回路の実施例１を説明するための回路構成図である。 図１１Ａ（ａ），（ｂ）は、図１０に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その１）である。 図１１Ｂ（ｃ），（ｄ）は、図１０に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その２）である。 図１２Ａ（ａ），（ｂ）は、図１０に示した回路構成図のなかの第４のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その１）である。 図１２Ｂ（ｃ），（ｄ）は、図１０に示した回路構成図のなかの第４のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その２）である。 図１３は、図１０に示したホール起電力信号検出回路の具体例を示す回路構成図である。 図１４は、図１３の回路動作を概念的に説明した図である。 図１５（ａ）〜（ｅ）は、図１３に示したホール起電力信号検出回路において、第３のホール素子における各端子の電位及び第３のホール素子から検出されるホール起電力信号Ｖｈａｌｌ３の信号波形を示した図である。 図１６（ａ）〜（ｅ）は、図１３に示したホール起電力信号検出回路において、第４のホール素子における各端子の電位及び第４のホール素子から検出されるホール起電力信号Ｖｈａｌｌ４の信号波形を示した図である。 図１７は、ホール起電力信号Ｖｈａｌｌ３、Ｖｈａｌｌ４の信号波形を同時加算して得られる出力信号波形を示す図である。 図１８は、ＩＣ回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布があるときの、本発明のホール起電力信号検出回路での２つのホール素子のＩＣレイアウト及びそれら２つのホール素子でのＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法を示した図である。 図１９は、本発明のホール起電力信号検出回路において、４つのホール素子を使う場合のＩＣレイアウトの例を示した図である。 図２０は、図１０に示したホール起電力信号検出回路の他の具体例を示す回路構成図である。 図２１（ａ），（ｂ）は、図２０のホール起電力信号検出回路におけるスパイク状の誤差信号（実線）と図１３のホール起電力信号検出回路におけるスパイク状の誤差信号（点線）の様子を表した図である。 図２２は、本発明に係るホール起電力信号検出回路の実施例２を説明するための回路構成図である。 図２３Ａ（ａ），（ｂ）は、図２２に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その１）である。 図２３Ｂ（ｃ），（ｄ）は、図２２に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その２）である。 図２４Ａ（ａ），（ｂ）は、図２２に示した回路構成図のなかの第４のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その１）である。 図２４Ｂ（ｃ），（ｄ）は、図２２に示した回路構成図のなかの第４のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図（その２）である。 図２５は、図２２に示したホール起電力信号検出回路の具体例を示す回路構成図である。 図２６（ａ）〜（ｅ）は、図２５に示したホール起電力信号検出回路において、第３のホール素子における各端子の電位及び第３のホール素子から検出されるホール起電力信号Ｖｈａｌｌ３の信号波形を示した図である。 図２７（ａ）〜（ｅ）は、第４のホール素子１５における各端子の電位及び第４のホール素子１５から検出されるホール起電力信号Ｖｈａｌｌ４の信号波形を示した図である。 図２８（ａ）〜（ｄ）は、チョッパー復調信号及びホール起電力信号Ｖｈａｌｌ３，Ｖｈａｌｌ４の信号波形を同時加算して得られる出力信号波形を示す図である。 図２９は、図１０に示したホール起電力信号検出回路の他の具体例を示す回路構成図である。 図３０は、図２９に示したホール起電力信号検出回路の具体的な一例を示す回路構成図である。 図３１は、図３０の回路動作を概念的に説明した図である。 図３２（ａ）〜（ｇ）は、図３０に示したホール起電力信号検出回路において、第４のホール素子における各端子の電位及び第４のホール素子から検出されるホール起電力信号Ｖｈａｌｌ４及び第３のホール素子から検出されるホール起電力信号Ｖｈａｌｌ３の信号波形を示した図である。 図３３（ａ）〜（ｃ）は、ホール起電力信号Ｖｈａｌｌ３、Ｖｈａｌｌ４の信号波形を同時短絡して得られる出力信号波形を示す図である。 図３４は、図２９に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。 図３５は、図２９に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。

以下、図面を参照して本実施形態について説明する。
まず、本発明の前提となるホール起電力信号検出回路の構成について以下に説明する。
図４は、本発明の前提となるホール起電力信号検出回路を説明するための回路構成図で、連続時間信号処理回路の例を示している。図中符号１はチョッパークロック生成回路、２は駆動電流生成回路、３は第１のホール素子、４は第１のスイッチ回路、５は第２のホール素子、６は第２のスイッチ回路、７はホール起電力信号加算回路を示している。
図４に示したホール起電力信号検出回路は、２つのホール素子である第１のホール素子３と第２のホール素子５において発生させるホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２をホール起電力信号加算回路７によって連続時間で同時加算して、出力信号Ｖｈａｌｌ＿ｓｕｍ１２を生成する回路である。

第１のホール素子３及び第２のホール素子５のそれぞれは、４つの端子（端子１，端子２，端子３，端子４）を備えており、第１のホール素子３及び第２のホール素子５のそれぞれに接続された第１のスイッチ回路４及び第２のスイッチ回路６においては、チョッパークロック生成回路１において生成される２相のチョッパークロック信号の位相φ（φ１，φ２）にしたがって、ホール素子を駆動する駆動電流を注入する端子対及びホール起電力信号を検出する端子対を切替えて、第１のホール素子３及び第２のホール素子５のそれぞれにおいて発生するホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２を検出する。すなわち、第１のホール素子３及び第２のホール素子５については、それぞれ、Ｓｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法によるオフセットキャンセルを行うものとする。ここで、４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。
上述したホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、ホール起電力信号加算回路７によって同時加算され、出力信号Ｖｈａｌｌ＿ｓｕｍ１２が得られる。

図５（ａ），（ｂ）は、上述した第１のホール素子及び第２のホール素子において、チョッパークロックの位相φがφ１，φ２の間で切り替わる際に、ホール素子の駆動電流を通電する２つの端子と、ホール起電力信号を検出する２つの端子について示した図である。
図５（ａ），（ｂ）において、チョッパークロック位相がφ１のとき、第１のホール素子３及び第２のホール素子５の駆動電流は、対向する端子１から端子３に向けて注入され、ホール起電力信号は、対向する端子２と端子４の間の電圧信号として検出される。
したがって、第１のホール素子３及び第２のホール素子５において、チョッパークロック位相がφ１のとき、端子１の電位は高い側のバイアス電圧Ｖｂｉａｓ＋となり、端子３の電位は低い側のバイアス電圧Ｖｂｉａｓ−となることが解る。同様に考えると、チョッパークロック位相がφ２のとき、端子２の電位は高い側のバイアス電圧Ｖｂｉａｓ＋となり、端子４の電位は低い側のバイアス電圧Ｖｂｉａｓ−となることが解る。

実際に、ホール素子をシリコンモノリシックホール素子として、ＩＣ回路のなかで形成する場合には、Ｖｂｉａｓ＋は３Ｖといった電圧に設定される。また、シリコンモノリシックホール素子の抵抗値が２ｋΩで、駆動電流の大きさが０．５ｍＡの場合、バイアス電位Ｖｂｉａｓ−は、Ｖｂｉａｓ＋と比べて１Ｖだけ低くなるため、Ｖｂｉａｓ−＝２Ｖとなる。
ここで、ホール素子がＮ型半導体として形成されており、第１のホール素子３及び第２のホール素子５に印加される磁界Ｂの向きが、紙面の裏側面から表側面に向けて垂直な向きである場合、端子２と端子４の間に発生するホール起電力信号は、端子２に＋側の電位＋Ｖｓｉｇ（Ｂ）を持ち、端子４に−側の電位−Ｖｓｉｇ（Ｂ）を持つ電圧信号として発生する。そこで、ホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、端子４を基準として測定される端子２の電位として定義されるため、チョッパークロック信号がφ１のときのホール素子１、ホール素子２において発生されるホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、＋２Ｖｓｉｇ（Ｂ）として検出されることになる。

同様に考えると、チョッパークロック位相がφ２のとき、第１のホール素子３及び第２のホール素子５において発生されるホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、−２Ｖｓｉｇ（Ｂ）として検出されることになる。
表１は、第１のホール素子及び第２のホール素子において駆動電流を通電する端子対についてまとめたものである。また、表２は、第１のホール素子及び第２のホール素子においてホール起電力信号を検出する端子対についてまとめたものである。
表１に基づいて、第１のホール素子及び第２のホール素子の駆動電流を通電し、表２に基づいて、ホール起電力信号の検出を行うと、第１のホール素子及び第２のホール素子におけるホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、表３のように検出される。

ここで、第１のホール素子と第２のホール素子は、異なる２つのホール素子であるが、第１のホール素子第２とホール素子との間では、磁気感度の値が揃っていると仮定して、第１のホール素子と第２のホール素子との間で共通な値Ｖｓｉｇ（Ｂ）を用いている。この仮定に関し、第１のホール素子と第２のホール素子が半導体ＩＣプロセスを使って形成され、ＩＣ内で互いに近接して配置される場合には、第１のホール素子と第２のホール素子に対して、半導体製造時のプロセス勾配が一様に及ぶことになるため、この仮定は妥当な仮定である。

一方、オフセットに関しては、上述したように、各ホール素子の内部で半導体製造時のプロセス勾配による不純物濃度の濃淡分布があるため、駆動電流が端子１から端子３に通電（０度方向に通電）されるときのオフセット電圧値はＶｏｓ（Ｈａｌｌ，０°）であり、駆動電流が端子２から端子４に通電（９０度方向に通電）されるときのオフセット電圧値はＶｏｓ（Ｈａｌｌ，９０°）と、駆動電流の通電方向によって、オフセット電圧値は僅かに異なる値となる。一般に、ＣＭＯＳ半導体プロセスを使って製造されたホール素子においては、Ｖｏｓ（Ｈａｌｌ，０°）とＶｏｓ（Ｈａｌｌ，９０°）の差は、１０μＶ程度となる。
このように、Ｖｏｓ（Ｈａｌｌ，０°）とＶｏｓ（Ｈａｌｌ，９０°）との間に、１０μＶ程度の差異があるため、図４及び図５（ａ），（ｂ）に示したホール起電力信号検出回路では、オフセットキャンセル後にも１０μＶ程度のオフセットが残留することになる。つまり、図４及び図５（ａ），（ｂ）には、スパイク状の誤差信号という問題点だけでなく、オフセットキャンセルの精度に関する問題点がある。

図６は、図４に示したホール起電力信号検出回路の具体例を示した回路構成図で、チョッパーアンプと電流帰還型アンプとをホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法と組み合わせたものである。この図６に示された回路構成は、離散時間化（サンプリング）を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。
図中符号７０は、第１のホール素子において発生するホール起電力信号Ｖｈａｌｌ１と第２のホール素子において発生するホール起電力信号Ｖｈａｌｌ２を同時加算して増幅する信号増幅回路、７１は第１のトランジスタ差動対（Ｇｍ，１，１）、７２は第２のトランジスタ差動対（Ｇｍ，１，２）、７３は第７のスイッチ回路、７４は第４のトランジスタ差動対（Ｇｍ，２）、７５は第８のスイッチ回路、７６はホール起電力信号加算回路の出力段を示している。なお、図４と同じ機能を有する構成要素には同一の符号を付してある。

図６において、第１のホール素子３及び第２のホール素子５において発生するホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、それぞれ、第１のトランジスタ差動対７１及び第２のトランジスタ差動対７２によって、電圧信号から電流信号へと変換されて、それぞれ第１及び第２のトランジスタ差動対７１，７２の出力電流Ｉ１＿１、Ｉ１＿２となる。これらの電流Ｉ１＿１、Ｉ１＿２は、電流信号として同時加算され、同時加算された結果の電流信号と、数式２で表されるフィードバック電圧Ｖｆｂによって駆動される第４のトランジスタ差動対７４の出力電流信号との電流信号の和が０となるように回路が機能するため、数式３に示されるように、図６に示した回路の出力信号としては、第１のホール素子３及び第２のホール素子５において発生するホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２を同時加算して、信号増幅した信号Ｖｈａｌｌ＿ｓｕｍ１２を得ることができる。

図７は、図６の回路動作を概念的に説明した図である。第１のホール素子３及び第２のホール素子５において発生するホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は、第１のスイッチ回路４及び第２のスイッチ回路６のところでは、磁界Ｂに対応した信号成分Ｖｓｉｇ（Ｂ）がチョッパークロックによって変調された形で検出されるが、Ｖｈａｌｌ１，Ｖｈａｌｌ２が同時加算された後で、チョッパークロックによって復調される。

図８（ａ）乃至（ｆ）は、図６に示したホール起電力信号検出回路において、第１のホール素子及び第２のホール素子の４つの端子の電圧変化と、第１のホール素子及び第２のホール素子とのそれぞれにおいて検出されるホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２の信号波形を示した図である。なお、図８（ａ）乃至（ｆ）及び図６と同様にホール起電力信号検出の信号波形を示した図は、チョッパークロックに応じて変化する信号波形の時間的変化を説明する目的の図であるため、ホール素子のオフセットについては、これをゼロと仮定して描かれている。
図８（ａ）乃至（ｆ）に示したように、ホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２はチョッパークロック信号によって変調される形で検出されるが、ホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２は電圧信号から電流信号への変換を経た後、図６に示したホール起電力信号検出回路に示した第８のスイッチ回路７５によって復調されるため、図６に示したホール起電力信号検出回路の出力信号Ｖｈａｌｌ＿ｓｕｍ１２の波形は、図９（ｃ）に示した信号波形となる。

図９（ａ）乃至（ｃ）は、ホール起電力信号Ｖｈａｌｌ１，Ｖｈａｌｌ２の信号波形を同時加算して得られる出力信号波形を示す図である。図９（ａ）乃至（ｃ）に示した信号波形から解るように、図６に示したホール起電力信号検出回路においては、チョッパークロック信号の切り替えの際、ホール素子（第１のホール素子３及び第２のホール素子５）において、駆動電流を通電するために使われる２端子とホール起電力信号を検出するために使われる２端子の間で端子を入れ替えるスイッチ動作が行われるため、出力信号Ｖｈａｌｌ＿ｓｕｍ１２においては、駆動電流の通電によって決まるバイアス電圧Ｖｂｉａｓ＋，Ｖｂｉａｓ−からホール起電力信号の電圧に移行する際の時間的な遷移がスパイク状の誤差信号として出現する。

上述したように、図６に示したホール起電力信号検出回路は、離散時間化（サンプリング）を行わない連続時間信号処理方式である。このため、このスパイク状の誤差信号が、そのまま出力信号として出力されてしまい、この結果、ホール起電力信号検出回路としての精度が劣化することになる。
以上のように、ホール素子において、Ｓｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法によるオフセットキャンセルを行う場合においては、チョッパークロック信号が切り替わるタイミングにおいて、スパイク状の誤差信号が発生してしまうことが、ホール起電力信号検出の高精度化を実現するうえでの障害となる。この障害は、離散時間化（サンプリング）を行わない連続時間信号処理方式においては、特に深刻な障害である。
以下、図面を参照して本発明の各実施例について説明する。

図１０は、本発明に係るホール起電力信号検出回路の実施例１を説明するための回路構成図である。図中符号１１はチョッパークロック生成回路、１２は駆動電流生成回路、１３は第３（一方）のホール素子、１４は第３（一方）のスイッチ回路、１５は第４（他方）のホール素子、１６は第４（他方）のスイッチ回路、１７はホール起電力信号加算回路を示している。
本実施例１のホール起電力信号検出回路は、複数の端子（端子１乃至端子４）を備えたホール素子１３，１５に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路である。

一方のホール素子１３は、第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させるものである。また、他方のホール素子１５は、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させるものである。
また、一方のスイッチ回路１４は、一方のホール素子１３の４つの端子のなかから駆動電流を通電する端子位置を選択するものである。また、他方のスイッチ回路１６は、他方のホール素子１５の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路１４と異なる端子位置を選択するものである。

また、チョッパークロック生成回路１１は、一方のスイッチ回路１４と他方のスイッチ回路１６にチョッパークロック信号を供給するものである。また、ホール起電力信号加算回路１７は、一方のホール起電力信号電圧と他方のホール起電力信号電圧とを同時に加算するものである。
一方のスイッチ回路１４は、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、一方のホール素子１３における駆動電流を注入する端子位置を、一方のホール素子１３の第１乃至第４の端子に切り替えを行い、他方のスイッチ回路１６は、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、他方のホール素子１５における駆動電流を注入する端子位置を、他方のホール素子１５の第１乃至第４の端子に切り替えを行うものである。

つまり、本実施例１のホール起電力信号検出回路は、第３及び第４のホール素子１３，１５の４つの端子（端子１乃至端子４）に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したものである。
第３（一方）のホール素子１３は、第１乃至第４の端子を備えて一方のホール起電力信号電圧Ｖｈａｌｌ３を発生させるものである。また、第４（他方）のホール素子１５は、第１乃至第４の端子を備え、他方のホール起電力信号電圧Ｖｈａｌｌ４を発生させるものである。ここで、それぞれのホール素子の４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。

第３（一方）のスイッチ回路１４は、第３のホール素子１３の４つの端子のなかから駆動電流を通電する端子位置を選択するものである。また、第４（他方）のスイッチ回路１６は、第４のホール素子１５の４つの端子のなかから駆動電流を通電する端子位置として、第３のスイッチ回路１４と異なる端子位置を選択するものである。
チョッパークロック生成回路１１は、第３のスイッチ回路１４に異なる４つの位相φ１，φ２，φ３，φ４のチョッパークロック信号を供給するとともに、第３のスイッチ回路１６に異なる４つの位相φ１，φ２，φ３，φ４のチョッパークロック信号を供給するものである。ホール起電力信号加算回路１７は、一方のホール起電力信号電圧Ｖｈａｌｌ３と他方のホール起電力信号電圧Ｖｈａｌｌ４とを同時に加算するものである。

また、第３のスイッチ回路１４は、チョッパークロック生成回路１１により発生された異なる４つの位相φ１，φ２，φ３，φ４のチョッパークロック信号に基づいて、第３のホール素子１３における駆動電流を注入する端子位置を第３のホール素子１３の第１乃至４の端子の間、つまり、第１の端子，第２の端子，第４の端子，第３の端子の順で切り替えを行い、第４のスイッチ回路１６は、チョッパークロック生成回路１１により発生された異なる４つの位相φ１，φ２，φ３，φ４のチョッパークロック信号に基づいて、第４のホール素子１５における駆動電流を注入する端子位置を、第４のホール素子１５の第１乃至４の端子の間、つまり、第４の端子，第３の端子，第１の端子，第２の端子を順に切り替えを行うものである。

また、第３のスイッチ回路１４において、チョッパークロック信号の位相φ１のときに端子１から駆動電流を注入し、チョッパークロック信号の位相φ２のときに端子２から駆動電流を注入し、チョッパークロック信号の位相φ３のときに端子４から駆動電流を注入し、チョッパークロック信号の位相φ４のときに端子３から駆動電流を注入するとともに、第４のスイッチ回路１６において、チョッパークロック信号の位相φ１のときに端子４から駆動電流を注入し、チョッパークロック信号の位相φ２のときに端子３から駆動電流を注入し、チョッパークロック信号の位相φ３のときに端子１から駆動電流を注入し、チョッパークロック信号の位相φ４のときに端子２から駆動電流を注入するものである。

図１０に示した回路構成図は、図４に示した本発明の前提となる回路構成図と同様で、２つのホール素子である第３のホール素子１３及び第４のホール素子１５において発生されるホール起電力信号Ｖｈａｌｌ３，Ｖｈａｌｌ４を同時加算して連続時間において信号検出するホール起電力検出回路であり、回路構成として、２つのスイッチ回路（第３のスイッチ回路１４及び第４のスイッチ回路１６）とチョッパークロック生成回路１１と駆動電流生成回路１２とホール起電力信号加算回路１７から構成されるという点において、図４に示した回路構成図と共通している。
本発明の実施例１である図１０に示した回路構成図と、図４に示した回路構成図との間の相違点は、図１０に示した回路構成図では、２つのホール素子に関して、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置が、第３のホール素子１３と第４のホール素子１５との間で異なるということである。

図１１Ａ（ａ），（ｂ）及び図１１Ｂ（ｃ），（ｄ）は、図１０に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図である。図中符号２１はチョッパー変調スイッチ、２２はホール起電力信号加算器、２３はチョッパー復調スイッチを示している。
なお、表４は、第３のホール素子１３の駆動電流の通電方向を決める端子対の位置を示し、表５は、第３のホール素子１３のホール起電力信号を検出する端子対の位置を示している。ここで、ホール素子の４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。また、本実施例１では、反時計回りに、順に端子１，端子２，端子３，端子４，端子１と並び、反時計回り方向を＋９０度方向（つまり、端子１から端子２の方向）、時計回り方向を−９０度方向（つまり、端子２から端子１の方向）として説明する。

なお、本実施例１では、端子１乃至４としているが、これ以外にも別の端子を有していてもよい。
第３のホール素子１３において、このようにホール起電力信号を検出する場合、第３のホール素子１３において検出されるホール起電力信号Ｖｈａｌｌ３（復調前）は、表６のようになり、復調後の信号は表７のようになる。ここで、復調を行うチョッパークロック信号はφ１からφ２への遷移時とφ３からφ４への遷移時に極性を切り替える信号である。
本実施例１においては、復調用チョッパークロック信号は、反時計回りに＋９０度遷移時及び時計回りに−９０度遷移時に極性を切り替える信号となっている。

ここで、第３のホール素子１３の磁界Ｂに対応した信号成分としてＶｓｉｇ（Ｂ）を用いた。
一方、第３のホール素子のオフセット成分については、Ｖｏｓ（Ｈａｌｌ，０°），Ｖｏｓ（Ｈａｌｌ，９０°），Ｖｏｓ（Ｈａｌｌ，２７０°），Ｖｏｓ（Ｈａｌｌ，１８０°）を仮定している。これは、上述したように、各ホール素子内部で、半導体製造時のプロセス勾配に起因する不純物濃度の濃淡分布があるため、ホール素子の４つの端子（端子１，端子２，端子３，端子４）のうち、どの端子から駆動電流が注入されるかによって、ホール素子内部での空乏層の発生状態が変わるためである。また、ホール起電力加算回路の入力オフセットＶｏｓ（Ａｄｄ）を仮定している。

図１２Ａ（ａ），（ｂ）及び図１２Ｂ（ｃ），（ｄ）は、図１０に示した回路構成図のなかの第４のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図である。
なお、表８は、第４のホール素子１５の駆動電流の通電方向を決める端子対の位置を示し、表９は、第４のホール素子１５のホール起電力信号を検出する端子対の位置を示している。ここで、ホール素子の４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。
第４のホール素子１５において、このようにホール起電力信号を検出する場合、第４のホール素子１５において検出されるホール起電力信号Ｖｈａｌｌ４（復調前）は、表１０のようになり復調後の信号は表１１のようになる。ここで、復調を行うチョッパークロック信号はφ１からφ２への遷移時とφ３からφ４への遷移時に極性を切り替える信号である。

ここで、第４のホール素子１５は、第３のホール素子１３との間で、磁気感度は揃っているものと仮定して、磁界Ｂに対応した信号成分としては、第３のホール素子１３と第４のホール素子１５間で共通の値Ｖｓｉｇ（Ｂ）を用いた。
一方、第４のホール素子のオフセット成分については、第３のホール素子に対する値Ｖｏｓ（Ｈａｌｌ，０°），Ｖｏｓ（Ｈａｌｌ，９０°），Ｖｏｓ（Ｈａｌｌ，２７０°），Ｖｏｓ（Ｈａｌｌ，１８０°）と同様の値を仮定している。また、ホール起電力加算回路の入力オフセットＶｏｓ（Ａｄｄ）を仮定している。
図１３は、図１０に示したホール起電力信号検出回路の具体例を示す回路構成図で、チョッパーアンプと電流帰還型アンプとを、ホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法と組み合わせたものである。この図１３に示された回路構成は、離散時間化（サンプリング）を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。

図中符号８０は、第３のホール素子において発生するホール起電力信号Ｖｈａｌｌ３と第４のホール素子において発生するホール起電力信号Ｖｈａｌｌ４を同時加算して増幅する信号増幅回路、８１は第１のトランジスタ差動対（Ｇｍ，１，１）、８２は第３のトランジスタ差動対（Ｇｍ，１，３）、８３は第７のスイッチ回路、８４は第４のトランジスタ差動対（Ｇｍ，２）、８５は第８のスイッチ回路、８６はホール起電力信号加算回路の出力段を示している。なお、図１０と同じ機能を有する構成要素には同一の符号を付してある。
図１３においては、第３のホール素子１３において発生するホール起電力信号Ｖｈａｌｌ３と第４のホール素子１５において発生するホール起電力信号Ｖｈａｌｌ４が、連続時間において同時加算されて、数式４にしたがって、出力電圧信号Ｖｈａｌｌ＿ｓｕｍ３４が得られる。

図１３においては、２つのホール素子（第３のホール素子と第４のホール素子）に関して、チョッパークロック信号の位相にしたがって、ホール素子の駆動電流を通電する端子対の位置を選択切り替えし、ホール起電力信号を取り出す端子対を選択切り替えする２つのスイッチ回路（第１のスイッチ回路と第３のスイッチ回路）の間でスイッチ動作が異なることに注意が必要である。
図１４は、図１３の回路動作を概念的に説明した図である。第３のホール素子１３及び第４のホール素子１５において発生するホール起電力信号Ｖｈａｌｌ３、Ｖｈａｌｌ４は、第１のスイッチ回路１４及び第３のスイッチ回路１６のところでは、磁界Ｂに対応した信号成分Ｖｓｉｇ（Ｂ）がチョッパークロックによって変調された形で検出されるが、Ｖｈａｌｌ３，Ｖｈａｌｌ４が同時加算された後で、チョッパークロックによって復調される。

図１５（ａ）乃至（ｅ）は、図１３に示したホール起電力信号検出回路において、第３のホール素子における各端子の電位及び第３のホール素子から検出されるホール起電力信号Ｖｈａｌｌ３の信号波形を示した図である。
図１６（ａ）乃至（ｅ）は、第４のホール素子１５における各端子の電位及び第４のホール素子１５から検出されるホール起電力信号Ｖｈａｌｌ４の信号波形を示した図である。
本発明のホール起電力信号検出回路においては、これらの第３のホール素子１３において発生されるホール起電力信号Ｖｈａｌｌ３と第４のホール素子１５において発生されるホール起電力信号Ｖｈａｌｌ４を連続時間で同時加算するものである。

図１７（ａ）乃至（ｄ）は、チョッパー復調信号及びホール起電力信号Ｖｈａｌｌ３、Ｖｈａｌｌ４の信号波形を同時加算して得られる出力信号波形を示す図である。図１７（ｂ）乃至（ｄ）から理解されるように、本発明のホール起電力信号検出回路によれば、２個のホール起電力信号を同時加算することにより、チョッパークロック信号の切り替え時に発生するスパイク状の誤差信号の発生を著しく低減することが可能となる。したがって、本発明のホール起電力信号検出回路は、連続時間信号処理方式の回路構成によって、高精度なホール起電力信号検出を実現するうえで、非常に有効なものである。

本発明のホール起電力信号検出回路においては、第３のホール素子１３と第４のホール素子１５との間で、ホール素子の駆動電流を通電する向きが、表１２にまとめたように、第３のホール素子は、９０°反時計回り、１８０°反転、９０°時計回りの順に切り替えるのに対し、第４のホール素子は、９０°時計回り、１８０°反転、９０°反時計回りの順に切り替えていることが特徴である。つまり、本発明のホール起電力信号検出回路においては、端子１を０度とすると、第３のホール素子１３においては、０度，９０度，２７０度，１８０度の順に駆動電流を通電し、第４のホール素子１５においては、２７０度，１８０度，０度，９０度の順に駆動電流を通電している。

つまり、一方のスイッチ回路１４は、少なくとも、１）任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移する切り替えと、２）任意の端子位置から−９０度時計回り方向に位置する端子に遷移する切り替えと、３）任意の端子位置から±１８０度反転方向に位置する端子に遷移する切り替えのいずれかの切り替えを行い、他方のスイッチ回路１６は、１）一方のホール素子１３における駆動電流を注入する端子位置が反時計回りに＋９０度遷移する切り替えを行うときは、任意の端子位置から−９０度時計回り方向に位置する端子に遷移する切り替えを行い、２）一方のホール素子１３における駆動電流を注入する端子位置が時計回りに−９０度遷移する切り替えを行うときは、任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移する切り替えを行い、３）一方のホール素子１３における駆動電流を注入する端子位置が反転±１８０度遷移する切り替えを行うときは、任意の端子位置から±１８０度反転方向に位置する端子に遷移する切り替えを行う。
このようにして、第３のホール素子１３と第４のホール素子１５との間で、駆動電流の通電方向を第３のホール素子は、９０°反時計回り，１８０°反転，９０°時計回りの順に切り替えるのに対し、第４のホール素子は、９０°時計回り，１８０°反転，９０°反時計回りの順に切り替えることによって、チョッパークロックによる信号復調後の出力信号Ｖｈａｌｌ＿ｓｕｍ３４に含まれるオフセット成分は、表１３に示したようになる。

表１３から理解されるように、本発明のホール起電力信号検出回路においては、チョッパークロック信号がφ１，φ２，φ３，φ４という４つの位相を切替える間に、ホール素子が取りうる４つのオフセット電圧値Ｖｏｓ（Ｈａｌｌ，０°），Ｖｏｓ（Ｈａｌｌ，９０°），Ｖｏｓ（Ｈａｌｌ，２７０°），Ｖｏｓ（Ｈａｌｌ，１８０°）を加減算してキャンセルすることが出来る。
つまり、位相φ１乃至φ４の時間内に、各ホール素子の内部における不純物濃度の濃淡分布の影響を平均化し、高精度なオフセットキャンセル実現することが出来る。
また、図１７（ａ）乃至（ｄ）において、チョッパー動作が９０度遷移時、つまり、φ１からφ２、及びφ３からφ４に遷移するときのみスパイク上の誤差信号が大きく発生し、かつその極性は逆となる。
そのため半導体プロセスの製造バラツキによりスパイク上の誤差信号が完全にキャンセルできなかったとしても、その発生頻度は低く、かつ極性も逆のため平均値としてのオフセットは極めて小さくなる。また、φ２からφ３、及びφ４からφ１に遷移するときは入力磁気信号に応じてスパイク上の誤差信号が発生するがその大きさは小さく、磁気信号が入力されていないときには発生しなくなるためオフセットには寄与しない。

本実施例１は、上述の通り、ホール素子駆動の１周期において、＋９０度回転（反時計回り）と−９０度回転（時計回り）の両方を含むことで、遷移時のスパイク上の誤差信号の極性が１周期内で逆になるため、平均値としてのオフセットが極めて小さくなる。そして、少なくとも２つのホール素子間で、そのスパイク上の誤差信号の極性が逆となる駆動とすることで（つまり、片方のホール素子が反時計回りに遷移する場合はもう片方のホール素子は時計回りに遷移し、片方のホール素子が時計回りに遷移する場合はもう片方のホール素子は反時計回りに遷移する駆動とすることで）、遷移時のスパイク上の誤差信号の発生を著しく低減することが可能となるのである。このように、ホール素子の駆動を８の字方向と逆８の字方向で組み合わせることで、遷移時のスパイク上の誤差信号の発生を著しく低減することができる。

また、ホール素子駆動の１周期において、±１８０度回転を含むことで、３６０度チョッパー駆動が可能となり、残留オフセットも小さくなる。また、この遷移時の磁気信号無入力時におけるスパイク上の誤差信号は極めて小さいため、スパイク上の誤差信号の発生頻度をより抑制することにもなる。
本実施例１において、一方のスイッチ回路１４が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、一方のホール素子１３における駆動電流を注入する端子位置を、一方のホール素子１３の第１の端子，第２の端子，第４の端子，第３の端子の順に切り替えを行うことが好ましい。このとき、＋９０度反時計回り，±１８０度反転，−９０度時計回り，±１８０度反転の順に端子が切り替えられることとなる。

それに対して、他方のスイッチ回路１６は、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、他方のホール素子１５における駆動電流を注入する端子位置を下記のいずれかの切り替えを行うことが好ましい。
１）他方のホール素子１５の第４の端子，第３の端子，第１の端子，第２の端子の順に切り替え、２）他方のホール素子１５の第１の端子，第４の端子，第２の端子，第３の端子の順に切り替え、３）他方のホール素子１５の第２の端子，第１の端子，第３の端子，第４の端子の順に切り替え、４）他方のホール素子１５の第３の端子，第２の端子，第４の端子，第１の端子の順に、１）乃至４）のいずれかの切り替えを行う。

このとき、−９０度時計回り，±１８０度反転，＋９０度反時計回り，±１８０度反転の順に端子が切り替えられることとなる。つまり、他方のホール素子の端子の切り替えは、一方のホール素子の駆動方向との対応関係が重要であり、どこの端子からスタートしてもよいことを意味している。
上述した特許文献１に開示された方法では、駆動回転の向きは一定のため、遷移時に常に大きなスパイク上の誤差信号が発生し、かつその極性は同じ極性となるため、半導体製造プロセス上のバラツキにより同極性のスパイク上の誤差信号が発生し、その平均値はオフセットとなってしまう。そのため、本発明では、より高精度なオフセットキャンセル実現することができる。

図１８は、ＩＣ回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布があるときの、本発明のホール起電力信号検出回路での２つのホール素子のＩＣレイアウト及びそれら２つのホール素子でのＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法を示した図である。
また、ホール素子の配置は、２つのホール素子を隣接して並列させたレイアウト配置である。この配置により、本発明のホール起電力信号検出回路においては、ＩＣ回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布に起因したオフセットへの影響までも効果的にキャンセルすることが出来る。

以上に説明した本発明のホール起電力信号検出回路においては、ホール素子の数が２個の例を用いて説明を行ったが、これまでの説明から理解されるように、本発明において、ホール素子の数は２個に限らず、任意の偶数でよい。一般に、ホール素子の数を増やすことは、ホール起電力信号の検出において、磁気感度を向上させ、高感度な磁気センサを実現するうえで有効な手段である。
また、位相が４つの場合（φ１乃至φ４）の説明を行ったが、これまでの説明から理解されるように、本発明において、ホール素子の駆動が、＋９０度遷移と−９０度遷移の両方を含むもので、かつ、少なくとも２つのホール素子において、上記遷移時のスパイク上の誤差信号を打ち消し合う駆動であればよく、１８０度遷移を２回以上含む駆動であってもよい。

図１９は、本発明のホール起電力信号検出回路において、４つのホール素子を使う場合のＩＣレイアウトの例を示した図である。また、ホール素子の配置は、４個のホール素子を互いに隣接して並列させたレイアウト配置であることも可能である。このような４つのホール素子を使用する場合には、４つのホール素子を正方形の頂点に配置することにより、２つのホール素子を使用する場合と比較して、半導体製造時のプロセス勾配の影響をキャンセルする効果も向上することがわかる。

図２０は、図１０に示したホール起電力信号検出回路の他の具体例を示す回路構成図である。図中符号１３ａ，１３ｂは第１のホール素子、１５ａ，１５ｂは第３のホール素子を示している。なお、図１３と同じ機能を有する構成要素には同一の符号を付してある。
図２０に示したホール起電力検出回路は、図１３と比較して、第１のスイッチ回路１４に接続されるホール素子及び第３のスイッチ回路１６に接続されるホール素子の数を１個から２個に増やしたホール起電力検出回路である。
つまり、一方及び他方のホール素子は、複数のホール素子を並列接続して構成されたホール素子で、並列接続されたホール素子の数が、２個である。

本発明のホール起電力信号検出回路は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路である。一方のホール素子群１３ａ，１３ｂは、それぞれ第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させ、複数のホール素子を並列接続して構成されている。また、他方のホール素子群１５ａ，１５ｂは、それぞれ第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させ、複数のホール素子を並列接続して構成されている。

また、一方のスイッチ回路１４は、一方のホール素子群１３ａ，１３ｂの４つの端子のなかから駆動電流を通電する端子位置を選択するものである。また、他方のスイッチ回路１６は、他方のホール素子群１５ａ，１５ｂの４つの端子のなかから駆動電流を通電する端子位置を、一方のスイッチ回路１４と異なる端子位置を選択するものである。
また、チョッパークロック生成回路１１は、一方のスイッチ回路１４に異なる４つの位相のチョッパークロック信号を供給するとともに、他方のスイッチ回路１６に異なる４つの位相のチョッパークロック信号を供給するものである。また、ホール起電力信号加算回路は、一方のホール起電力信号電圧と他方のホール起電力信号電圧とを同時に加算するものである。

なお、図２０においては、並列接続されたホール素子の数が２個である場合について説明してあるが、ホール素子の数は２個に限定されるものではなく、４個でも、それ以上でも必要に応じて所望の数を設けることができることはもちろんである。
ここで、一方のスイッチ回路１４と他方のスイッチ回路１６に接続された２つのホール素子１３ａ，１３ｂ，１５ａ，１５ｂは、それぞれ、並列接続されているため、トランジスタ差動対（Ｇｍ，１，１）、トランジスタ差動対（Ｇｍ，１，３）から、これら２つのホール素子を見たときの、これら２つのホール素子の出力インピーダンスは、図１３におけるホール素子の出力インピーダンスと比較して、約半分に低減される。

チョッパークロックの切り替えが行われた直後は、それまでのホール素子への駆動電流の通電に使用されていた２つの端子がホール起電力信号を取り出すための端子に切り替わる。この２つの端子の電位がバイアス電圧Ｖｂｉａｓ＋、Ｖｂｉａｓ−から、ホール起電力信号の電位に移行するまでの電荷の放電現象がスパイク状の誤差信号が発生する原因である。この電荷の放電現象の時定数τは、トランジスタ差動対（Ｇｍ，１，１）、トランジスタ差動対（Ｇｍ，１，３）から、これら２つのホール素子を見たときの、これら２つのホール素子の出力インピーダンスＲとこの信号ノードにおける浮遊容量Ｃの積、すなわち、τ＝ＲＣで表すことができる。そして、ホール素子を並列に接続し、ホール素子の出力インピーダンスＲを低減させることで、電荷の放電現象の時定数τを小さくすることが可能となり、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号を短時間で消滅させることが可能となる。
以上理由により、図２０に示したホール起電力検出回路は、図１３のホール起電力信号検出回路の場合と比較して、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号が短時間で消滅させることが可能になる。

図２１（ａ），（ｂ）は、図２０のホール起電力信号検出回路におけるスパイク状の誤差信号（実線）と図１３のホール起電力信号検出回路におけるスパイク状の誤差信号（点線）の様子を表した図である。
図２１（ａ），（ｂ）から理解されるように、図２０のホール起電力信号検出回路においては、チョッパークロック切り替え時に発生するスパイク状の誤差信号が短時間で消滅するため、図２０のホール起電力信号検出回路の後段の位置にローパスフィルタを配置することにより、効果的にスパイク状の誤差信号の影響を低減することが可能となる。図２０では、互いに並列接続されたホール素子の数は２個であるが、互いに並列接続されたホール素子の数を増やすにつれて、並列接続されたホール素子の出力インピーダンスを低下させることが可能となるため、スパイク状の誤差信号の影響を低下させることが可能となる。したがって、図２０に例示したホール起電力信号検出回路が有するこの特長は、広帯域特性と高速応答特性が要求されるインバータ電流検出用途の電流センサにおいて好適なものである。

図２２は、本発明に係るホール起電力信号検出回路の実施例２を説明するための回路構成図である。なお、図１０と同じ機能を有する構成要素には同一の符号を付してある。図２２に示す実施例２のホール起電力信号検出回路と、図１０に示す実施例１のホール起電力信号検出回路と構成は同じであるが、各スイッチ回路の動作が異なる。以降、その動作の相違点について説明する。
他方のスイッチ回路１６は、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、他方のホール素子１５における駆動電流を注入する端子位置を、一方のホール素子１３における駆動電流を注入する端子位置と対向する他方のホール素子１５の各端子を順に切り替えを行う。

つまり、第１のスイッチ回路１４は、チョッパークロック生成回路１１により発生された異なる４つの位相φ１，φ２，φ３，φ４のチョッパークロック信号に基づいて、第３のホール素子１３における駆動電流を注入する端子位置を第３のホール素子１３の第１乃至４の端子の間、つまり、第１の端子，第２の端子，第４の端子，第３の端子の順で切り替えを行い、第４のスイッチ回路１６は、チョッパークロック生成回路１１により発生された異なる４つの位相φ１，φ２，φ３，φ４のチョッパークロック信号に基づいて、第４のホール素子１５における駆動電流を注入する端子位置を、第３のホール素子１３における駆動電流を注入する端子位置と対向する第４のホール素子１５の第１乃至４の端子を順に切り替えを行うものである。

また、第３のスイッチ回路１４において、チョッパークロック信号の位相φ１のときに端子１から駆動電流を注入し、チョッパークロック信号の位相φ２のときに端子２から駆動電流を注入し、チョッパークロック信号の位相φ３のときに端子４から駆動電流を注入し、チョッパークロック信号の位相φ４のときに端子３から駆動電流を注入するとともに、第４のスイッチ回路１６において、チョッパークロック信号の位相φ１のときに端子３から駆動電流を注入し、チョッパークロック信号の位相φ２のときに端子４から駆動電流を注入し、チョッパークロック信号の位相φ３のときに端子２から駆動電流を注入し、チョッパークロック信号の位相φ４のときに端子１から駆動電流を注入するものである。

つまり、本発明の図２２に示した実施例２の回路構成図と、図１０に示した実施例１の回路構成図との間の相違点は、図２２に示した回路構成図では、２つのホール素子に関して、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置が、第３のホール素子１３と第４のホール素子１５との間で異なるということである。
図２３Ａ（ａ），（ｂ）及び図２３Ｂ（ｃ），（ｄ）は、図２２に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図である。

なお、表１４は、第３のホール素子１３の駆動電流の通電方向を決める端子対の位置を示し、表１５は、第３のホール素子１３のホール起電力信号を検出する端子対の位置を示している。ここで、ホール素子の４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。
第３のホール素子１３において、このようにホール起電力信号を検出する場合、第３のホール素子１３において検出されるホール起電力信号Ｖｈａｌｌ３（復調前）は、表１６のようになり、復調後の信号は表１７のようになる。ここで、復調を行うチョッパークロック信号はφ１からφ２への遷移時とφ３からφ４への遷移時に極性を切り替える信号である。

ここで、第３のホール素子１３の磁界Ｂに対応した信号成分としてＶｓｉｇ（Ｂ）を用いた。
一方、第３のホール素子のオフセット成分については、Ｖｏｓ（Ｈａｌｌ，０°），Ｖｏｓ（Ｈａｌｌ，９０°），Ｖｏｓ（Ｈａｌｌ，２７０°），Ｖｏｓ（Ｈａｌｌ，１８０°）を仮定している。これは、上述したように、各ホール素子内部で、半導体製造時のプロセス勾配に起因する不純物濃度の濃淡分布があるため、ホール素子の４つの端子（端子１，端子２，端子３，端子４）のうち、どの端子から駆動電流が注入されるかによって、ホール素子内部での空乏層の発生状態が変わるためである。また、ホール起電力加算回路の入力オフセットＶｏｓ（Ａｄｄ）を仮定している。

図２４Ａ（ａ），（ｂ）及び図２４Ｂ（ｃ），（ｄ）は、図２２に示した回路構成図のなかの第４のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置、チョッパー変調、復調のスイッチ切り替えを示した図である。
なお、表１８は、第４のホール素子１５の駆動電流の通電方向を決める端子対の位置を示し、表１９は、第４のホール素子１５のホール起電力信号を検出する端子対の位置を示している。ここで、ホール素子の４つの端子は端子１と端子３、端子２と端子４の組み合わせがそれぞれ対向しているものとする。
第４のホール素子１５において、このようにホール起電力信号を検出する場合、第４のホール素子１５において検出されるホール起電力信号Ｖｈａｌｌ４（復調前）は、表２０のようになり復調後の信号は表１１のようになる。ここで、復調を行うチョッパークロック信号はφ１からφ２への遷移時とφ３からφ４への遷移時に極性を切り替える信号である。

ここで、第４のホール素子１５は、第３のホール素子１３との間で、磁気感度は揃っているものと仮定して、磁界Ｂに対応した信号成分としては、第３のホール素子１３と第４のホール素子１５間で共通の値Ｖｓｉｇ（Ｂ）を用いた。
一方、第４のホール素子のオフセット成分については、第３のホール素子に対する値Ｖｏｓ（Ｈａｌｌ，１８０°），Ｖｏｓ（Ｈａｌｌ，２７０°），Ｖｏｓ（Ｈａｌｌ，９０°），Ｖｏｓ（Ｈａｌｌ，０°）と同様の値を仮定している。また、ホール起電力加算回路の入力オフセットＶｏｓ（Ａｄｄ）を仮定している。

図２５は、図２２に示したホール起電力信号検出回路の具体例を示す回路構成図で、チョッパーアンプと電流帰還型アンプとを、ホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法と組み合わせたものである。この図２５に示された回路構成は、図１３と同様に連続時間信号処理方式によるホール起電力信号処理回路の一例であり、スイッチ回路の動作が異なる。そのため、相違点のみ以下で説明する。
図２６（ａ）乃至（ｅ）は、図２５に示したホール起電力信号検出回路において、第３のホール素子１３における各端子の電位及び第３のホール素子１３から検出されるホール起電力信号Ｖｈａｌｌ３の信号波形を示した図である。

図２７（ａ）乃至（ｅ）は、第４のホール素子１５における各端子の電位及び第４のホール素子１５から検出されるホール起電力信号Ｖｈａｌｌ４の信号波形を示した図である。
本発明のホール起電力信号検出回路においては、これらの第３のホール素子１３において発生されるホール起電力信号Ｖｈａｌｌ３と第４のホール素子１５において発生されるホール起電力信号Ｖｈａｌｌ４を連続時間で同時加算するものである。
図２８（ａ）乃至（ｄ）は、チョッパー復調信号及びホール起電力信号Ｖｈａｌｌ３，Ｖｈａｌｌ４の信号波形を同時加算して得られる出力信号波形を示す図である。図２８（ｂ）乃至（ｄ）から理解されるように、本発明のホール起電力信号検出回路によれば、φ１，φ２，φ３，φ４と遷移していく際に駆動電流の方向が一定方向のみではなく、逆方向も含まれるように駆動されるため、チョッパークロック信号の切り替え時に発生するスパイク状の誤差信号は発生するもののその出力極性は遷移の向きで逆になるので平均値としてのオフセットには寄与しない。

したがって、本発明のホール起電力信号検出回路は、連続時間信号処理方式の回路構成によって、高精度なホール起電力信号検出を実現するうえで、非常に有効なものである。
本発明のホール起電力信号検出回路においては、第３のホール素子１３と第４のホール素子１５との間で、ホール素子の駆動電流を通電する向きが、表２２にまとめたように、互いに１８０度だけ異なっていることが特長である。つまり、本発明のホール起電力信号検出回路においては、第３のホール素子１３においては、０度，９０度，２７０度，１８０度の順に駆動電流を通電し、第４のホール素子１５においては、１８０度，２７０度，９０度，０度の順に駆動電流を通電している。
このようにして、第３のホール素子１３と第４のホール素子１５との間で、駆動電流の通電方向を互いに１８０度だけ異なる方向に設定することによって、チョッパークロックによる信号復調後の出力信号Ｖｈａｌｌ＿ｓｕｍ３４に含まれるオフセット成分は、表２２に示したようになる。

表２３から理解されるように、本発明のホール起電力信号検出回路においては、チョッパークロック信号がφ１，φ２，φ３，φ４という４つの位相を切替える間に、ホール素子が取りうる４つのオフセット電圧値Ｖｏｓ（Ｈａｌｌ，０°），Ｖｏｓ（Ｈａｌｌ，９０°），Ｖｏｓ（Ｈａｌｌ，１８０°），Ｖｏｓ（Ｈａｌｌ，２７０°）を加減算してキャンセルすることができる。
つまり、位相φ１乃至φ４の時間内に、各ホール素子の内部における不純物濃度の濃淡分布の影響を平均化し、高精度なオフセットキャンセル実現することができる。

また、図２８（ａ）乃至（ｄ）において、チョッパー動作が９０度遷移時、つまり、φ１からφ２、及びφ３からφ４に遷移するときのみスパイク上の誤差信号が大きく発生し、かつその極性は逆となる。そのためスパイク状の誤差信号は発生しても、その発生頻度は低く、かつ極性も逆のため平均値としてのオフセットは極めて小さくなる。また、φ２からφ３、及びφ４からφ１に遷移するときは入力磁気信号に応じてスパイク上の誤差信号が発生するがその大きさは小さく、磁気信号が入力されていないときには発生しなくなるためオフセットには寄与しない。

さらに、ホール素子のオフセットは駆動電流方向を１８０°変えた場合、オフセットの大きさはほぼ変わらず、その符号が反転する。つまり、Ｖｏｓ（Ｈａｌｌ，０°）≒−Ｖｏｓ（Ｈａｌｌ，１８０°）の関係が成り立つ。異なるホール素子間においても不純物濃度の濃淡分布に起因するオフセットに関してもほぼ同様の関係が成り立つ。
すなわち、表２２にまとめたように第３のホール素子と第４ホール素子を互いに１８０°だけ異なるように駆動した場合、φ１乃至φ４の位相において第３のホール素子と第４のホール素子の不純物濃度の濃淡分布に起因するオフセットは打ち消され、より高精度なオフセットキャンセルを実現することができる。
上述した特許文献１に開示された方法では、駆動回転の向きは一定のため、遷移時に常に大きなスパイク上の誤差信号が発生し、かつその極性は同じ極性となるため、半導体製造プロセス上のバラツキにより同極性のスパイク上の誤差信号が発生し、その平均値はオフセットとなってしまう。そのため、本発明では、より高精度なオフセットキャンセル実現することができる。

図２９は、図１０に示したホール起電力信号検出回路の他の具体例を示す回路構成図である。図中符号１１３は第３のホール素子、１１５は第４のホール素子、１１４は第３のスイッチ回路、１１６は第４のスイッチ回路を示している。なお、図１０と同じ機能を有する構成要素には同一の符号を付してある。また、以下の説明では、これまで説明したホール起電力信号検出回路において、異なる点に絞って詳細に説明する。
図２９のホール起電力信号処理回路１７においては、一方のホール起電力信号電圧Ｖｈａｌｌ３と他方のホール起電力信号電圧Ｖｈａｌｌ４とが短絡された信号を処理するものである。その他、駆動電流の注入端子の切り替えについては、図１０などと同じである。
また、ホール起電力信号処理回路１７は、一方のホール起電力信号電圧と他方のホール起電力信号電圧とを同時に処理するものである。一方のスイッチ回路１４の出力と他方のスイッチ回路１６の出力が短絡され、一方及び他方のスイッチ回路１４，１６が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、一方及び他方のホール素子１１３，１１５における駆動電流を注入する端子位置を、上述の通り各端子間で切り替えを行う。

図３０は、図２９に示したホール起電力信号検出回路の具体的な一例を示す回路構成図で、チョッパーアンプと電流帰還型アンプとを、ホール素子のＳｐｉｎｎｉｎｇ ｃｕｒｒｅｎｔ法と組み合わせたものである。この図３０に示された回路構成は、離散時間化（サンプリング）を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。
図中符号８０は第３のホール素子１１３において発生するホール起電力信号Ｖｈａｌｌ３と第４のホール素子１１５において発生するホール起電力信号Ｖｈａｌｌ４を同時加算して増幅する信号増幅回路、８１は第１のトランジスタ差動対（Ｇｍ，１，１）、８３は第７のスイッチ回路、８４は第４のトランジスタ差動対（Ｇｍ，２）、８５は第８のスイッチ回路、８６はホール起電力信号処理回路の出力段を示している。なお、図２９と同じ機能を有する構成要素には同一の符号を付してある。
つまり、図３０においては、第３のホール素子１１３において発生するホール起電力信号Ｖｈａｌｌ３と第４のホール素子１１５において発生するホール起電力信号Ｖｈａｌｌ４が、連続時間において同時短絡されて、出力電圧信号Ｖｈａｌｌ＿ｓｈｏｒｔ３４が得られる。

図３１は、図３０の回路動作を概念的に説明した図である。第３のホール素子１１３及び第４のホール素子１１５において発生するホール起電力信号Ｖｈａｌｌ３、Ｖｈａｌｌ４は、第３のスイッチ回路１１４及び第４のスイッチ回路１１６のところでは、磁界Ｂに対応した信号成分Ｖｓｉｇ（Ｂ）がチョッパークロックによって変調された形で検出されるが、Ｖｈａｌｌ３、Ｖｈａｌｌ４が同時短絡された後で、チョッパークロックによって復調される。

図３２（ａ）乃至（ｇ）は、図３０に示したホール起電力信号検出回路において、第４のホール素子１１５における各端子の電位及び第４のホール素子１１５から検出されるホール起電力信号Ｖｈａｌｌ４及び第３のホール素子１１３から検出されるホール起電力信号Ｖｈａｌｌ３の信号波形を示した図である。
本実施形態のホール起電力信号検出回路においては、これらの第３のホール素子１１３において発生されるホール起電力信号Ｖｈａｌｌ３（図３２（ｅ））と第４のホール素子１１５において発生されるホール起電力信号Ｖｈａｌｌ４（図３２（ｆ））を連続時間で同時短絡するものである。そのような、Ｖｈａｌｌ３とＶｈａｌｌ４を連続時間で同時短絡した結果として、図３２（ｇ）に示すホール起電力信号Ｖｈａｌｌ＿ｓｈｏｒｔや、図３３（ａ）〜（ｃ）に示す出力信号波形が得られる。
図３２（ｇ）の波形において重要な結果を以下に２点示す。
まず、図３２（ｅ）及び（ｆ）では、第３のホール素子１１３と第４のホール素子１１５のスイッチ動作が異なっているため、互いに逆極性となるようスパイクが発生している（（ｅ）が−側、（ｆ）が＋側）。そして、それぞれの信号が短絡されることにより図３２（ｇ）ではスパイクが打ち消されていること、かつホール起電力信号は消滅していないことである。

次に、図３０の構成においてスイッチ回路の切り替えによりスパイクが発生した瞬間に第３のホール素子１１３と第４のホール素子１１５がスイッチを介して並列に接続されており、後段のホール起電力信号処理回路から見た出力インピーダンスは低減される。そのため、ホール起電力信号処理回路の入力端子における時定数が低減されるため、スパイクのキャンセルや消滅速度が速くなる効果もある。
このように本実施形態において、ホール起電力信号に重畳されるスパイクのキャンセル効果とスパイクの消滅速度向上の２つの効果を同時に達成でき、第３のホール素子１１３と第４のホール素子１１５のようなスイッチ動作の異なる２つのホール素子とそれぞれのスイッチ回路の出力を短絡することにより実現される。

図３３（ａ）〜（ｃ）は、ホール起電力信号Ｖｈａｌｌ３、Ｖｈａｌｌ４の信号波形を同時短絡して得られる出力信号波形を示す図である。図３３（ａ）〜（ｃ）から理解されるように、本実施形態のホール起電力信号検出回路によれば、２個のホール起電力信号を同時短絡することにより、チョッパークロック信号の切り替え時に発生するスパイク状の誤差信号の発生を著しく低減することが可能となる。したがって、連続時間信号処理方式の回路構成によって、高精度なホール起電力信号検出を実現するうえで、非常に有効なものである。

図３４は、図２９に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。図中符号１１３は第３のホール素子、１１５は第４のホール素子、１１８は第５のホール素子、１２０は第６のホール素子を示している。また、図中符号１１４，１１６，１１９，１２１はそれぞれ第３，第４，第５，第６のスイッチ回路を示している。なお、図３０と同じ機能を有する構成要素には同一の符号を付してある。
第１〜第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、第１〜第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路とを備え、一方のスイッチ回路の出力と他方のスイッチ回路の出力と一方の別のスイッチ回路の出力と他方の別のスイッチ回路の出力とが短絡される。

図３４に示したホール起電力検出回路では、下記の通り、駆動電流を注入する端子位置の切り替えを行っている。
第３のホール素子１１３においては、第３のスイッチ回路１１４で、駆動電流を注入する端子位置を第１の端子、第２の端子、第４の端子、第３の端子の順に遷移させる切り替えを行う。
第４のホール素子１１５においては、第４のスイッチ回路１１６で、駆動電流を注入する端子位置を第４の端子、第３の端子、第１の端子、第２の端子の順に遷移させる切り替えを行う。
第５のホール素子１１８においては、第５のスイッチ回路１１９で、駆動電流を注入する端子位置を第３の端子、第４の端子、第２の端子、第１の端子の順に遷移させる切り替えを行う。
第６のホール素子１２０においては、第５のスイッチ回路１２１で、駆動電流を注入する端子位置を第２の端子、第１の端子、第３の端子、第４の端子の順に遷移させる切り替えを行う。

図３４に示したホール起電力検出回路は、図３０と比較して、第５のスイッチ回路１１９に接続される第５のホール素子１１８及び第６のスイッチ回路１２１に接続される第６のホール素子１２０が追加されたホール起電力検出回路である。追加された第５のスイッチ回路１１９及び第６のスイッチ回路１２１の出力は、既存のスイッチ回路１４，１６の出力と同局性の出力同士すべて短絡されている。

図３５は、図２９に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。なお、図３０及び３４と同じ機能を有する構成要素には同一の符号を付してある。８２はトランジスタ差動対Ｇｍ（１，３）を示している。
第１〜第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、出力が一方の別のスイッチ回路の出力と短絡され、他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路と、一方のスイッチ回路及び他方のスイッチ回路の出力と一方の別のスイッチ回路及び他方の別のスイッチ回路の出力とを同時に加算するホール起電力信号処理回路１７とを備えている。

図３５に示したホール起電力検出回路では、下記の通り、駆動電流を注入する端子位置の切り替えを行っている。
第３のホール素子１１３においては、第３のスイッチ回路１１４で、駆動電流を注入する端子位置を第１の端子、第２の端子、第４の端子、第３の端子の順に遷移させる切り替えを行う。
第４のホール素子１１５においては、第４のスイッチ回路１１６で、駆動電流を注入する端子位置を第４の端子、第３の端子、第１の端子、第２の端子の順に遷移させる切り替えを行う。
第５のホール素子１１８においては、第５のスイッチ回路１１９で、駆動電流を注入する端子位置を第３の端子、第４の端子、第２の端子、第１の端子の順に遷移させる切り替えを行う。
第６のホール素子１２０においては、第５のスイッチ回路１２１で、駆動電流を注入する端子位置を第２の端子、第１の端子、第３の端子、第４の端子の順に遷移させる切り替えを行う。

つまり、２つのホール素子１１３，１１５の出力がスイッチ回路１１４，１１６を介して短絡され、トランジスタ差動対Ｇｍ（１，１）に接続されている。他方２つのホール素子１１８，１２０の出力がスイッチ回路１１９，１２１を介して短絡され、トランジスタ差動対Ｇｍ（１，３）に接続されている。このようにホール起電力信号処理回路の入力を複数にすることも可能であり２つに限らずそれ以上でも構わない。
本発明では、一例として複数入力が可能な電流帰還型の計装アンプを上げたが、例えば
３アンプ構成の計装アンプのような単入力の回路でも実施可能である。

なお、図３０においては、ホール素子の数が２個である場合について説明してあるが、ホール素子の数は２個に限定されるものではなく、図３４に示したように４個でも、それ以上でも必要に応じて所望の数を設けることができ、ホール素子の各端子同士を接続して並列接続とすることはもちろん、直列に接続するような構成においても実施可能である。
図３０において、第３のスイッチ回路１１４と第４のスイッチ回路１１６に接続された２つのホール素子１１３，１１５について、トランジスタ差動対（Ｇｍ，１，１）から、スイッチ回路を介してこれら２つのホール素子を見たときの、これら２つのホール素子の出力インピーダンスは、図１３におけるホール素子の出力インピーダンスと比較して、約半分に低減される。図３４のトランジスタ差動対（Ｇｍ，１，１）からスイッチを介して４つのホール素子を見たときの出力インピーダンスはさらに約半分に低減される。

チョッパークロックの切り替えが行われた直後は、それまでのホール素子への駆動電流の通電に使用されていた２つの端子がホール起電力信号を取り出すための端子に切り替わる。この２つの端子の電位がバイアス電圧Ｖｂｉａｓ＋、Ｖｂｉａｓ−から、ホール起電力信号の電位に移行するまでの電荷の放電現象がスパイク状の誤差信号が発生する原因である。この電荷の放電現象の時定数τは、トランジスタ差動対（Ｇｍ，１，１）、トランジスタ差動対（Ｇｍ，１，３）から、これら２つのホール素子を見たときの、これら２つのホール素子の出力インピーダンスＲとこの信号ノードにおける浮遊容量Ｃの積、即ち、τ＝ＲＣで表すことができる。そして、ホール素子を並列に接続し、ホール素子の出力インピーダンスＲを低減させることで、電荷の放電現象の時定数τを小さくすることが可能となり、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号を短時間で消滅させることが可能となる。以上の理由により、図３１に示したホール起電力検出回路は、図１４のホール起電力信号検出回路の場合と比較して、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号が短時間で消滅させることが可能になる。

図２９のホール起電力信号検出回路においては、チョッパークロック切り替え時に発生するスパイク状の誤差信号が短時間で消滅するため、図２９のホール起電力信号検出回路の後段の位置にローパスフィルタを配置することにより、より効果的にスパイク状の誤差信号の影響を低減することが可能となる。互いに並列接続されたホール素子の数を増やすにつれて、並列接続されたホール素子の出力インピーダンスを低下させることが可能となるため、スパイク状の誤差信号の影響をさらに低下させることが可能となる。したがって、広帯域特性と高速応答特性が要求されるインバータ電流検出用途の電流センサにおいて好適なものである。

その他の別の本実施形態として、図２２における構成において、図２９で説明したように、一方のスイッチ回路と他方のスイッチ回路との出力を短絡させる構成であってもよい。８の字駆動と逆８の字駆動させたホール素子の出力信号を加算・平均する構成（図１０等）、８の字駆動と８の字駆動させたホール素子の出力信号を加算・平均する構成（図２２等）、さらに、８の字駆動と逆８の字駆動させたホール素子の出力信号が短絡され、８の字駆動と８の字駆動させたホール素子の出力信号が短絡され、両者の信号が加算される構成など、上述の各実施形態を組み合わせた構成であってもよい。

以上に説明した本発明のホール起電力信号検出回路においては、ホール素子の数が２個の例を用いて説明を行ったが、これまでの説明から理解されるように、本発明において、ホール素子の数は２個に限らず、任意の偶数でよい。一般に、ホール素子の数を増やすことは、ホール起電力信号の検出において、磁気感度を向上させ、高感度な磁気センサを実現するうえで有効な手段である。
以上のように、本発明のホール起電力信号検出回路によれば、ホール起電力信号検出の高精度化の障害となるスパイク状の誤差信号の発生を著しく低減することが可能となる。そして本発明のホール起電力信号検出回路は、連続時間信号処理回路に好適に用いることができる。また、本発明のホール起電力信号検出回路を電流センサとして用いることも可能である。

次に、ホール素子の駆動回路の駆動方法について説明する。
本発明のホール素子の駆動回路の駆動方法は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路におけるホール素子の駆動回路の駆動方法である。
第１の端子と第３の端子が対向し、第２の端子と第４の端子が対向し、第１の端子から反時計回りに第２の端子、第３の端子、第４の端子が順に配置され、第１のホール起電力信号電圧を発生させる第１のホール素子に駆動電流を注入する端子の位置を、少なくとも、１）任意の端子位置から反時計回り方向に位置する端子に遷移させる、２）任意の端子位置から時計回り方向に位置する端子に遷移させる、３）任意の端子位置から対向する位置の端子に遷移させる、のいずれかを行い、第１の端子と第３の端子が対向し、第２の端子と第４の端子が対向し、第１の端子から反時計回りに第２の端子、第３の端子、第４の端子が順に配置され、第２のホール起電力信号電圧を発生させる第２のホール素子に駆動電流を注入する端子の位置を、少なくとも、１）第１のホール素子における駆動電流を注入する端子位置を反時計回り方向に位置する端子に遷移させるときは、任意の端子位置から時計回り方向に位置する端子に遷移させ、２）第１のホール素子における駆動電流を注入する端子位置を時計回り方向に位置する端子に遷移させるときは、任意の端子位置から反時計回り方向に位置する端子に遷移させ、３）第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移させる。

また、第１のホール素子に駆動電流を注入する端子の位置を、少なくとも、１）任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移させる、２）任意の端子位置から−９０度時計回り方向に位置する端子に遷移させる、３）任意の端子位置から±１８０度反転方向に位置する端子に遷移させる、のいずれかを行い、第２のホール素子に駆動電流を注入する端子の位置を、少なくとも、１）第１のホール素子における駆動電流を注入する端子位置を＋９０度反時計回り方向に位置する端子に遷移させるときは、任意の端子位置から−９０度時計回り方向に位置する端子に遷移させ、２）第１のホール素子における駆動電流を注入する端子位置を−９０度時計回り方向に位置する端子に遷移させるときは、任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移させ、３）第１のホール素子における駆動電流を注入する端子位置を±１８０度反転方向に位置する端子に遷移させるときは、任意の端子位置から±１８０度反転方向に位置する端子に遷移させる。

また、第１のホール素子の起電力信号電圧と他方のホール素子の起電力信号電圧とを同時に加算又は平均する。また、第１のホール素子において駆動電流を注入する端子位置を、反時計回りに遷移させるときと時計回りに遷移させるときに、加算又は平均した信号の極性を切り替える。
また、第１のホール素子における駆動電流を注入する端子位置を、第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に遷移させる。
また、第２のホール素子における駆動電流を注入する端子位置を、１）第２のホール素子の第４の端子、第３の端子、第１の端子、第２の端子の順に遷移させる、２）第２のホール素子の第１の端子、第４の端子、第２の端子、第３の端子の順に遷移させる、３）第２のホール素子の第２の端子、第１の端子、第３の端子、第４の端子の順に遷移させる、４）第２のホール素子の第３の端子、第２の端子、第４の端子、第１の端子の順に遷移させる、のいずれかを行う。

１，１１ チョッパークロック生成回路
２，１２ 駆動電流生成回路
３ 第１のホール素子
４ 第１のスイッチ回路
５ 第２のホール素子
６ 第２のスイッチ回路
７，１７ ホール起電力信号加算回路
１３，１３ａ，１３ｂ，１１３ 第３のホール素子（一方）
１４，１１４ 第３のスイッチ回路（一方）
１５，１５ａ，１５ｂ，１１５ 第４のホール素子（他方）
１６，１１６ 第４のスイッチ回路（他方）
２１ チョッパー変調スイッチ
２２ ホール起電力信号加算器
２３ チョッパー復調スイッチ
７０，８０ 信号増幅回路
７１，８１ 第１のトランジスタ差動対（Ｇｍ，１，１）
７２ 第２のトランジスタ差動対（Ｇｍ，１，２）
７３，８３ 第７のスイッチ回路
７４，８４ 第４のトランジスタ差動対（Ｇｍ，２）
７５，８５ 第８のスイッチ回路
７６，８６ ホール起電力信号加算回路の出力段
８２ 第３のトランジスタ差動対（Ｇｍ，１，３）
１１８ 第５のホール素子
１１９ 第５のスイッチ回路
１２０ 第６のホール素子
１２１ 第６のスイッチ回路

Claims (19)

1. 第１〜第４の端子を備え、第１のホール起電力信号電圧を発生させる第１のホール素子と、
   第１〜第４の端子を備え、第２のホール起電力信号電圧を発生させる第２のホール素子と、
   前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、
   前記第１のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第１の切替回路と、
   前記第２のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第２の切替回路と、
   前記第１のホール起電力信号電圧と前記第２のホール起電力信号電圧とを同時に加算するホール起電力信号加算回路とを備え、
   前記第１の切替回路が、駆動電流を注入する端子位置を、少なくとも、
   １）任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、
   ２）任意の端子位置から対向する位置の端子に遷移する切り替えと、
   ３）任意の端子位置から時計回りに位置する端子に遷移する切り替えと、を行い、
   前記第２の切替回路が、駆動電流を注入する端子位置を、少なくとも、
   １）前記第１のホール素子における駆動電流を注入する端子位置が反時計回りに遷移する切り替えを行うときは、任意の端子位置から時計回りに位置する端子に遷移する切り替えと、
   ２）前記第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移する切り替えと、
   ３）前記第１のホール素子における駆動電流を注入する端子位置が時計回りに遷移する切り替えを行うときは、任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、を行うホール起電力信号検出回路。
2. 第１〜第４の端子を備え、第１のホール起電力信号電圧を発生させる第１のホール素子と、
   第１〜第４の端子を備え、第２のホール起電力信号電圧を発生させる第２のホール素子と、
   前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、
   前記第１のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第１の切替回路と、
   前記第２のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第２の切替回路と、
   前記第１のホール起電力信号電圧と前記第２のホール起電力信号電圧とを同時に信号処理するホール起電力信号処理回路とを備え、
   前記第１の切替回路の出力と前記第２の切替回路の出力が短絡され、
   前記第１の切替回路が、駆動電流を注入する端子位置を、少なくとも、
   １）任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、
   ２）任意の端子位置から対向する位置の端子に遷移する切り替えと、
   ３）任意の端子位置から時計回りに位置する端子に遷移する切り替えと、を行い、
   前記第２の切替回路が、駆動電流を注入する端子位置を、少なくとも、
   １）前記第１のホール素子における駆動電流を注入する端子位置が反時計回りに遷移する切り替えを行うときは、任意の端子位置から時計回りに位置する端子に遷移する切り替えと、
   ２）前記第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移する切り替えと、
   ３）前記第１のホール素子における駆動電流を注入する端子位置が時計回りに遷移する切り替えを行うときは、任意の端子位置から反時計回りに位置する端子に遷移する切り替えと、を行うホール起電力信号検出回路。
3. 前記第１の切替回路が、少なくとも、
   １）任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移する切り替えと、
   ２）任意の端子位置から−９０度時計回り方向に位置する端子に遷移する切り替えと、
   ３）任意の端子位置から±１８０度反転方向に位置する端子に遷移する切り替えと、を行い、
   前記第２の切替回路が、
   １）前記第１のホール素子における駆動電流を注入する端子位置が反時計回りに＋９０度遷移する切り替えを行うときは、任意の端子位置から−９０度時計回り方向に位置する端子に遷移する切り替えを行い、
   ２）前記第１のホール素子における駆動電流を注入する端子位置が時計回りに−９０度遷移する切り替えを行うときは、任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移する切り替えを行い、
   ３）前記第１のホール素子における駆動電流を注入する端子位置が±１８０度反転方向に遷移する切り替えを行うときは、任意の端子位置から±１８０度反転方向に位置する端子に遷移する切り替えを行う請求項１又は２に記載のホール起電力信号検出回路。
4. 前記第１の切替回路が、前記第１のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に切り替えを行う請求項１〜３のいずれか１項に記載のホール起電力信号検出回路。
5. 前記第２の切替回路が、前記第２のホール素子における駆動電流を注入する端子位置を、
   １）前記第２のホール素子の第４の端子、第３の端子、第１の端子、第２の端子の順に切り替え、
   ２）前記第２のホール素子の第１の端子、第４の端子、第２の端子、第３の端子の順に切り替え、
   ３）前記第２のホール素子の第２の端子、第１の端子、第３の端子、第４の端子の順に切り替え、
   ４）前記第２のホール素子の第３の端子、第２の端子、第４の端子、第１の端子の順に切り替えのいずれかの切り替えを行う請求項４に記載のホール起電力信号検出回路。
6. 第１〜第４の端子を備え、第１のホール起電力信号電圧を発生させる第１のホール素子と、
   第１〜第４の端子を備え、第２のホール起電力信号電圧を発生させる第２のホール素子と、
   前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、
   前記第１のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第１の切替回路と、
   前記第２のホール素子の複数の端子から駆動電流を注入する端子位置と、ホール起電力信号電圧を出力する端子位置とを選択する第２の切替回路と、
   前記第１のホール起電力信号電圧と前記第２のホール起電力信号電圧とを同時に加算するホール起電力信号加算回路とを備え、
   前記第１の切替回路が、前記第１のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に切り替えを行い、
   前記第２の切替回路が、前記第２のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子における駆動電流を注入する端子位置と対向する前記第２のホール素子の各端子を順に切り替えを行うホール起電力信号検出回路。
7. 前記第１の切替回路と前記第２の切替回路にチョッパークロック信号を供給するチョッパークロック生成回路をさらに備え、前記第１の切替回路と前記第２の切替回路は、前記チョッパークロック信号に基づいて切り替えを行う請求項１〜６のいずれか１項に記載のホール起電力信号検出回路。
8. 前記チョッパークロック生成回路は、前記第１の切替回路と前記第２の切替回路に異なる４つの位相のチョッパークロック信号を供給し、
   前記第１の切替回路において、前記チョッパークロック信号の第１の位相のときに前記第１の端子から前記駆動電流を注入し、前記チョッパークロック信号の第２の位相のときに前記第２の端子から前記駆動電流を注入し、前記チョッパークロック信号の第３の位相のときに前記第４の端子から前記駆動電流を注入し、前記チョッパークロック信号の第４の位相のときに前記第３の端子から駆動電流を注入する請求項７に記載のホール起電力信号検出回路。
9. 前記第２の切替回路において、前記チョッパークロック信号の前記第１の位相のときに前記第４の端子から前記駆動電流を注入し、前記チョッパークロック信号の前記第２の位相のときに前記第３の端子から前記駆動電流を注入し、前記チョッパークロック信号の前記第３の位相のときに前記第１の端子から前記駆動電流を注入し、前記チョッパークロック信号の前記第４の位相のときに前記第２の端子から駆動電流を注入する請求項８に記載のホール起電力信号検出回路。
10. 前記第１のホール素子と前記第２のホール素子とを隣接して並列させたレイアウト配置である請求項１〜９のいずれか１項に記載のホール起電力信号検出回路。
11. 前記第１のホール素子及び前記第２のホール素子は、複数のホール素子を並列接続して構成されたホール素子である請求項１〜１０のいずれか１項に記載のホール起電力信号検出回路。
12. 前記第１のホール素子と前記第２のホール素子とを含み４個のホール素子を備え、
    前記４個のホール素子は、前記駆動電流の向きが異なり、
    前記４個のホール素子を互いに隣接して並列させたレイアウト配置である請求項１〜１１のいずれか１項に記載のホール起電力信号検出回路。
13. 前記第１の切替回路及び前記第２の切替回路は、スイッチ回路である請求項１〜１２のいずれか１項に記載のホール起電力信号検出回路。
14. 請求項１〜１３のいずれか１項に記載のホール起電力信号検出回路を用いた電流センサ。
15. 第１の端子と第３の端子が対向し、第２の端子と第４の端子が対向し、前記第１の端子から反時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、第１のホール起電力信号電圧を発生させる第１のホール素子に駆動電流を注入する端子の位置を、
    １）任意の端子位置から反時計回り方向に位置する端子に遷移させ、
    ２）任意の端子位置から時計回り方向に位置する端子に遷移させ、
    ３）任意の端子位置から対向する位置の端子に遷移させ、
    前記第１の端子と前記第３の端子が対向し、前記第２の端子と前記第４の端子が対向し、前記第１の端子から時計回りに前記第２の端子、前記第３の端子、前記第４の端子が順に配置され、第２のホール起電力信号電圧を発生させる第２のホール素子に駆動電流を注入する端子の位置を、少なくとも、
    １）前記第１のホール素子における駆動電流を注入する端子位置を反時計回り方向に位置する端子に遷移させるときは、任意の端子位置から時計回り方向に位置する端子に遷移させ、
    ２）前記第１のホール素子における駆動電流を注入する端子位置を時計回り方向に位置する端子に遷移させるときは、任意の端子位置から反時計回り方向に位置する端子に遷移させ、
    ３）前記第１のホール素子における駆動電流を注入する端子位置を対向する位置の端子に遷移させるときは、任意の端子位置から対向する位置の端子に遷移させ、
    前記第１のホール素子の起電力信号電圧と前記第２のホール素子の起電力信号電圧とを同時に加算、平均、又は短絡するホール素子の駆動方法。
16. 第１のホール素子に駆動電流を注入する端子の位置を、
    １）任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移させ、
    ２）任意の端子位置から−９０度時計回り方向に位置する端子に遷移させ、
    ３）任意の端子位置から±１８０度反転方向に位置する端子に遷移させ、
    第２のホール素子に駆動電流を注入する端子の位置を、少なくとも、
    １）前記第１のホール素子における駆動電流を注入する端子位置を＋９０度反時計回り方向に位置する端子に遷移させるときは、任意の端子位置から−９０度時計回り方向に位置する端子に遷移させ、
    ２）前記第１のホール素子における駆動電流を注入する端子位置を−９０度時計回り方向に位置する端子に遷移させるときは、任意の端子位置から＋９０度反時計回り方向に位置する端子に遷移させ、
    ３）前記第１のホール素子における駆動電流を注入する端子位置を±１８０度反転方向に位置する端子に遷移させるときは、任意の端子位置から±１８０度反転方向に位置する端子に遷移させる請求項１５に記載のホール素子の駆動方法。
17. 前記第１のホール素子において駆動電流を注入する端子位置を、反時計回りに遷移させるときと時計回りに遷移させるときに、前記加算又は平均した信号の極性を切り替える請求項１５又は１６に記載のホール素子の駆動方法。
18. 前記第１のホール素子における駆動電流を注入する端子位置を、前記第１のホール素子の第１の端子、第２の端子、第４の端子、第３の端子の順に遷移させる請求項１５〜１７のいずれか１項に記載のホール素子の駆動方法。
19. 前記第２のホール素子における駆動電流を注入する端子位置を、
    １）前記第２のホール素子の第４の端子、第３の端子、第１の端子、第２の端子の順に遷移させる、
    ２）前記第２のホール素子の第１の端子、第４の端子、第２の端子、第３の端子の順に遷移させる、
    ３）前記第２のホール素子の第２の端子、第１の端子、第３の端子、第４の端子の順に遷移させる、
    ４）前記第２のホール素子の第３の端子、第２の端子、第４の端子、第１の端子の順に遷移させる、のいずれかを行う請求項１８に記載のホール素子の駆動方法。

Images