JP2024514390A - 磁気抵抗ブリッジにおける電気的オフセット補正 - Google Patents
磁気抵抗ブリッジにおける電気的オフセット補正 Download PDFInfo
- Publication number
- JP2024514390A JP2024514390A JP2023551768A JP2023551768A JP2024514390A JP 2024514390 A JP2024514390 A JP 2024514390A JP 2023551768 A JP2023551768 A JP 2023551768A JP 2023551768 A JP2023551768 A JP 2023551768A JP 2024514390 A JP2024514390 A JP 2024514390A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- clock signal
- elements
- bridge
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 claims description 102
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000005294 ferromagnetic effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 230000005381 magnetic domain Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002472 indium compounds Chemical class 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
- G01R33/0041—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration using feed-back or modulation techniques
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
- G01R33/0029—Treating the measured signals, e.g. removing offset or noise
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Measuring Magnetic Variables (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Hall/Mr Elements (AREA)
Abstract
1つの態様では、ブリッジ回路は、第1の磁気抵抗(MR)素子と、第1のノードにおいて第1のMR素子に直列に接続された第2のMR素子と、第3のMR素子と、第2のノードにおいて第3のMR素子に直列に接続された第4のMR素子と、一方の端部が電源電圧に接続され、他方の端部が第3のMR素子に接続された第1のスイッチと、一方の端部が接地に接続され、他方の端部が第4のMR素子に接続された第2のスイッチと、一方の端部が接地に接続され、他方の端部が第3のMR素子および第1のスイッチに接続された第3のスイッチと、一方の端部が電源電圧に接続され、他方の端部が第4のMR素子および第2のスイッチに接続された第4のスイッチとを含む。
Description
[0001]磁場センサは、限定はしないが、磁場の方向の角度を感知する角度センサ、通電導体によって運ばれる電流によって発生された磁場を感知する電流センサ、強磁性体の接近を感知する磁気スイッチ、強磁性物品、例えば、リング磁石の磁区、または磁場センサがバックバイアス磁石もしくは他の磁石と組み合わせて使用される強磁性ターゲット(例えば、ギアの歯)の通過を感知する回転検出器、磁場の磁場密度を感知する磁場センサ、強磁性ターゲットの位置を感知するリニアセンサ、などを含む様々な用途で使用される。
[0002]特定の用途では、磁場センサは、MR素子を含む。また知られているように、様々なタイプのMR素子、例えば、インジウムアンチモン(InSb)などの半導体MR素子、巨大磁気抵抗(GMR)素子、異方性磁気抵抗素子(AMR)、トンネル磁気抵抗(TMR)素子、および磁気トンネル接合(MTJ)などがある。磁場感知素子は、単一の素子であってもよく、または代替として、様々な構成、例えば、ハーフブリッジまたはフル(ホイートストン)ブリッジに配置された2つ以上の磁場感知素子を含んでもよい。デバイスタイプおよび他の用途要件に応じて、磁場感知素子は、シリコン(Si)もしくはゲルマニウム(Ge)などのIV型半導体材料、またはガリウムヒ素(GaAs)もしくはインジウム化合物、例えばインジウムアンチモン(InSb)のようなIII-V型半導体材料で製作されたデバイスとすることができる。
[0003]MR素子は、外部磁場の存在下で変化する電気抵抗を有する。スピンバルブは、さらに、2つ以上の磁性材料または層から形成された磁気抵抗素子の一種である。スピンバルブの最も単純な形態は、基準(または磁気的に固定された)層および自由層を有する。スピンバルブの抵抗は、基準層および自由層の磁気整列に応じて変化する。一般に、基準層の磁気整列は変化しないが、自由層の磁気整列は外部磁場に応じて移動する。
[0004]1つの態様では、ブリッジ回路は、第1の磁気抵抗(MR)素子と、第1のノードにおいて第1のMR素子に直列に接続された第2のMR素子と、第3のMR素子と、第2のノードにおいて第3のMR素子に直列に接続された第4のMR素子と、一方の端部が電源電圧に接続され、他方の端部が第3のMR素子に接続された第1のスイッチと、一方の端部が接地に接続され、他方の端部が第4のMR素子に接続された第2のスイッチと、一方の端部が接地に接続され、他方の端部が第3のMR素子および第1のスイッチに接続された第3のスイッチと、一方の端部が電源電圧に接続され、他方の端部が第4のMR素子および第2のスイッチに接続された第4のスイッチとを含む。第1および第2のMR素子は、第3および第4のMR素子と並列である。
[0005]上述の態様は、以下の特徴のうちの1つまたは複数を含むことができる。第1のモードにおいて、第1および第2のスイッチは閉じられ得、第3および第4のスイッチは開かれ得、第2のモードにおいて、第1および第2のスイッチは開かれ得、第3および第4のスイッチは閉じられ得、第1のモードにおけるブリッジの差動電圧出力と、第2のモードにおけるブリッジの差動電圧出力との和を取ることにより、電気的オフセット成分がブリッジの差動出力電圧から除去される。第1および第2のスイッチは、第1のクロック信号によって制御され得、第3および第4のスイッチは、第2のクロック信号によって制御され得る。第1のクロック信号が高電圧レベルにあるとき、第2のクロック信号は低電圧レベルにあり得る。第1のクロック信号が低電圧レベルにあるとき、第2のクロック信号は高電圧レベルにあり得る。第1のMR素子および第4のMR素子は、実質的に等しい磁場特性を有するように製作され得、第2のMR素子および第3のMR素子は、実質的に等しい磁場特性を有するように製作され得る。第1のMR素子および第4のMR素子は、実質的に等しい磁場基準方向を有することができる。第2のMR素子および第3のMR素子は、実質的に等しい磁場基準方向を有することができる。第2および第3のMR素子の磁場基準方向は、第1および第4のMR素子の磁場基準方向と逆であり得る。第2および第3のMR素子の磁場基準方向は、外部磁場の方向と逆であり得る。第2および第3のMR素子の磁場基準方向は、第1および第4のMR素子の磁場基準方向と実質的に同じであり得る。第1および第4のMR素子は、第2および第3のMR素子によって検出される外部磁場と逆方向である外部磁場を検出することができる。ブリッジ回路は、磁力計またはグラジオメータとすることができる。ブリッジ回路は、一方の端部が電源電圧に接続され、他方の端部が第1のMR素子に接続された第5のスイッチと、一方の端部が接地に接続され、他方の端部が第2のMR素子に接続された第6のスイッチとをさらに含むことができる。第5のスイッチおよび第6のスイッチは各々閉じられ得る。
[0006]別の態様では、磁場センサは、ブリッジ回路を含む。ブリッジ回路は、第1の磁気抵抗(MR)素子と、第1のノードにおいて第1のMR素子に直列に接続された第2のMR素子と、第3のMR素子と、第2のノードにおいて第3のMR素子に直列に接続された第4のMR素子と、一方の端部が電源電圧に接続され、他方の端部が第3のMR素子に接続された第1のスイッチと、一方の端部が接地に接続され、他方の端部が第4のMR素子に接続された第2のスイッチと、一方の端部が接地に接続され、他方の端部が第3のMR素子および第1のスイッチに接続された第3のスイッチと、一方の端部が電源電圧に接続され、他方の端部が第4のMR素子および第2のスイッチに接続された第4のスイッチとを含む。第1および第2のMR素子は、第3および第4のMR素子と並列である。
[0007]上述の態様は、以下の特徴のうちの1つまたは複数を含むことができる。第1のモードにおいて、第1および第2のスイッチは閉じられ得、第3および第4のスイッチは開かれ得、第2のモードにおいて、第1および第2のスイッチは開かれ得、第3および第4のスイッチは閉じられ得、第1のモードにおけるブリッジの差動電圧出力と、第2のモードにおけるブリッジの差動電圧出力との和を取ることにより、電気的オフセット成分がブリッジの差動出力電圧から除去される。第1および第2のスイッチは、第1のクロック信号によって制御され得、第3および第4のスイッチは、第2のクロック信号によって制御され得る。第1のクロック信号が高電圧レベルにあるとき、第2のクロック信号は低電圧レベルにあり得る。第1のクロック信号が低電圧レベルにあるとき、第2のクロック信号は高電圧レベルにあり得る。第1のMR素子および第4のMR素子は、実質的に等しい磁場特性を有するように製作され得、第2のMR素子および第3のMR素子は、実質的に等しい磁場特性を有するように製作され得る。第1のMR素子および第4のMR素子は、実質的に等しい磁場基準方向を有することができる。第2のMR素子および第3のMR素子は、実質的に等しい磁場基準方向を有することができる。第2および第3のMR素子の磁場基準方向は、第1および第4のMR素子の磁場基準方向と逆であり得る。第2および第3のMR素子の磁場基準方向は、外部磁場の方向と逆であり得る。第2および第3のMR素子の磁場基準方向は、第1および第4のMR素子の磁場基準方向と実質的に同じであり得る。第1および第4のMR素子は、第2および第3のMR素子によって検出される外部磁場と逆方向である外部磁場を検出することができる。ブリッジ回路は、磁力計またはグラジオメータとすることができる。ブリッジ回路は、一方の端部が電源電圧に接続され、他方の端部が第1のMR素子に接続された第5のスイッチと、一方の端部が接地に接続され、他方の端部が第2のMR素子に接続された第6のスイッチとをさらに含むことができる。第5のスイッチおよび第6のスイッチは各々閉じられ得る。センサは、ブリッジ回路の出力を受け取るように構成されたオフセット処理回路をさらに含むことができる。第1および第2のスイッチは、第1のクロック信号によって制御され得、第3および第4のスイッチは、第2のクロック信号によって制御され得、オフセット処理回路は、ブリッジ回路の出力を受け取るように構成された増幅器と、増幅器の出力を受け取るように構成されたサンプル・ホールド(S&H)と、S&H回路からの出力を受け取るように構成されたフィルタと、増幅器の出力およびフィルタの出力を受け取るように構成された加算器とを含むことができる。S&H回路は、第3のクロック信号によって有効にされ得る。フィルタは第1のフィルタであり、オフセット処理回路は、加算器の出力を受け取るように構成された第2のフィルタをさらに含むことができる。S&H回路は第1のS&H回路であり、オフセット処理回路は、加算器の出力を受け取るように構成された第2のS&Hをさらに含むことができ、第2のS&H回路は第4のクロック信号によって有効にされる。第4のクロック信号は、第1のクロック信号に等しくすることができる。第4のクロックサイクルは、第1のクロック信号よりも小さいデューティサイクルを有することができる。第3のクロック信号は、第2のクロック信号に等しくすることができる。第3のクロックサイクルは、第2のクロック信号よりも小さいデューティサイクルを有することができる。
[0008]さらなる態様では、方法は、第1の脚および第2の脚を有する磁気抵抗(MR)ブリッジにおける電気的オフセットを補正するステップを含む。第1の脚の第1の端部は電源電圧に接続され、第1の脚の第2の端部は接地に接続される。第2の脚の第1の端部は電源電圧に接続され、第2の脚の第2の端部は接地に接続される。補正するステップは、MRブリッジの第1の差動出力電圧を測定するステップと、第1の差動出力電圧を測定した後、第2の端部が電源電圧に接続され、第1の脚が接地に接続されるようにMRブリッジの第2の脚を反転させるステップと、反転させるステップの後、第2の差動出力電圧を測定するステップと、第1および第2の差動出力電圧を組み合わせるステップとを含む。反転させるステップは、MRブリッジのMR素子に接続されたスイッチを閉じ、MRブリッジのMR素子に接続されたスイッチを開くことができる。
[0009]前述の特徴は、図面の以下の説明からより完全に理解され得る。図面は、開示される技術の説明および理解を助ける。すべてのあり得る実施形態を図示および説明することは、多くの場合、非実用的または不可能であるので、提供される図は、1つまたは複数の例示的な実施形態を示す。したがって、図は、本明細書で説明される広い概念、システム、および技法の範囲を限定するものではない。図中の同様の数字は、同様の要素を表す。
[0021]磁気抵抗(MR)素子を含むブリッジまたはMRブリッジにおける電気的オフセットを補正するための技法が本明細書に記載される。ホイートストンブリッジとしてモデル化され得るホールプレートまたは垂直ホールデバイスと異なり、MR素子によるブリッジは、ホイートストンブリッジとして配置された個々の素子から構築されるので、電気的オフセットを除去するために電流スピンされ得ない。MRブリッジにおけるMR素子間の不整合は、任意の印加された磁場がない場合でさえ電気的オフセット成分として現われることになる。本明細書に記載の技法は、磁気がMRブリッジに印加されている間に電気的オフセットを補正し、それにより、電気的オフセットおよびオフセットドリフト成分を除去することを可能にし、それは、何らかの補正がない場合と比較して、MRブリッジの正確度を大きく改善する。
[0022]本明細書で使用される「磁場センサ」という用語は、一般に他の回路と組み合わせて、磁場感知素子を使用する回路を説明するために使用される。磁場センサは、限定はしないが、磁場の方向の角度を感知する角度センサ、通電導体によって運ばれる電流によって発生された磁場を感知する電流センサ、強磁性物体の接近を感知する磁気スイッチ、強磁性物品、例えば、リング磁石の磁区、または磁場センサがバックバイアス磁石もしくは他の磁石と組み合わせて使用される強磁性ターゲット(例えば、ギアの歯)の通過を感知する回転検出器、および磁場の磁場密度を感知する磁場センサを含む様々な用途で使用される。
[0023]本明細書で使用される「ターゲット」という用語は、磁場センサまたは磁気抵抗素子によって感知または検出される物体を述べるために使用される。ターゲットは、渦電流が、ターゲット、例えば、電気を伝導する金属ターゲット内を流れることを可能にする導電性材料を含むことができる。
[0024]図1を参照すると、磁場センサ10は、磁気抵抗回路16、アナログ回路22、およびデジタル回路26を含むことができる。磁気抵抗は、磁石120からの磁場の変化を検出する。
[0025]アナログ回路22は、磁気抵抗回路16からの出力信号30を受け取るように構成される。アナログ回路22は、さらに、ベースバンド信号をアナログ信号からデジタル信号に変換する。
[0026]デジタル回路26は、アナログ回路22からのデジタル信号を受け取り、例えば、デジタル信号をフィルタリングする。フィルタリングされたデジタルb信号は、デジタル回路26によって磁場センサ10の出力信号50として提供される。いくつかの例では、出力信号は、磁石120の角度および/または位置を示すことができる。
[0027]図2を参照すると、MRブリッジにおける電気的オフセットを補正する磁気抵抗回路16(図1)の一例は、磁気抵抗回路16’である。磁気抵抗回路16’は、ブリッジ回路202およびオフセット処理回路204を含む。ブリッジ回路202は出力Aおよび出力Bを有し、それらはオフセット処理回路204によって受け取られる。オフセット処理回路204は、出力AおよびBを処理し、電気的オフセットの影響を除去した出力信号30を発生する。
[0028]図3Aを参照すると、MR素子を含む先行技術のブリッジは、MRブリッジ300である。MRブリッジ300は、左脚301aおよび右脚301bを有する。
[0029]MRブリッジ300は、MR素子304aと直列にMR素子302aを含む。MR素子302aおよびMR素子304aは、MRブリッジ300の左脚301aを形成する。
[0030]MR素子302aは電源電圧VCCに接続され、MR素子304aは接地(GND)に接続される。MR素子302aとMR素子304aとの間に、出力Aを形成する第1のノード306がある。
[0031]MRブリッジ300は、MR素子304bと直列にMR素子302bをさらに含む。MR素子304bは電源電圧VCCに接続され、MR素子302bは接地(GND)に接続される。MR素子302bとMR素子304bとの間に、出力Bを形成する第2のノード308がある。MRブリッジ300の電圧出力は、出力Aと出力Bとの間の差である。
[0032]MR素子302aおよびMR素子302bは、同じ磁場特性(例えば、基準角度、電気抵抗、など)を有するように製作される。ある例では、MR素子302aおよびMR素子302bは、数度以内で実質的に同じ基準角度を有し、ここで、基準角度は、MR素子が外部磁場の変化に最も敏感である角度である。別の例では、MR素子302aおよびMR素子302bは、磁場の関数として100オーム以内で実質的に同じ電気抵抗を有する。例えば、MR素子302aおよびMR素子302bは電気抵抗R1(B)を有し、ここで、Bは磁場である。
[0033]MR素子304aおよびMR素子304bは、同じ磁場特性(例えば、基準角度、電気抵抗、など)を有するように製作される。ある例では、MR素子304aおよびMR素子304bは、数度以内で実質的に同じ基準角度を有する。別の例では、MR素子304aおよびMR素子304bは、磁場の関数として100オーム以内で実質的に同じ電気抵抗を有する。例えば、MR素子304aおよびMR素子304bは、電気抵抗R2(B)を有する。
[0034]ある特定の例では、ブリッジ300は磁力計である。MR素子302a、302b、304a、304bは、同じ外部磁場(図示せず)を検出する。MR素子302a、302bの基準角度は、外部磁場の方向と同じ方向であり、MR素子304a、304bの基準角度と逆である。
[0035]別の特定の例では、ブリッジ300はグラジオメータである。MR素子302a、302b、304a、304bの基準角度は同じ方向である。この構成において、MR素子302a、302bは、MR素子304a、304bによって検出される外部磁場と逆方向である外部磁場を検出する。
[0036]しかしながら、製造による不整合が、例えば、MR素子302a、302b、304a、304bの間で形成され、電気的オフセットを作り出す。図3Aにおいて、電気的オフセットは、MR素子304bと第2のノード308との間に配置された電気的オフセット構成要素320によって表される。MR素子302b、MR素子304b、および電気的オフセット構成要素320は、MRブリッジ300の左脚301bを形成する。
[0037]電気的オフセット構成要素320の抵抗をΔRとして表すと、MRブリッジ300の電圧出力は磁場の関数であり、次のように表される。
[0039]小さいBの変動では、次のようになる。
よって、次のようになる。
[0040]MRブリッジ300の出力は、磁場の変化によって引き起こされるMRブリッジ300の脚301a、301b間の抵抗差に比例する。両方の脚の間に固定された不均衡(本明細書では、磁場に依存しないΔRによって表される)がある場合、それは、誤差成分として出力電圧に加わることになる。感知された磁気信号がベースバンド信号である場合、ΔRによって発生された電気的オフセットは、磁気信号と区別することができない(電流スピニング法がホールプレートで使用された場合のように)。磁場が印加されていない場合でさえ、ゼロと異なる出力電圧が存在することになる。すなわち、次のとおりである。
不整合項はΔRによって表されるので、任意の印加された磁場に対して、R2(B=0)=R1(B=0)であるとともにR1+R2=RLEGであると仮定される。
[0041]ある例では、MR素子302a、302b、304a、304bは各々TMR素子とすることができる。別の例では、MR素子302a、302b、304a、304bは各々GMR素子とすることができる。さらなる例では、MR素子302a、302b、304a、304bのうちの1つまたは複数は、TMR素子またはGMR素子のいずれかとすることができる。
[0042]図3Bを参照すると、ブリッジ回路202(図2)の一例は、電気的オフセット構成要素320を取り除くブリッジ回路202’である。
[0043]ブリッジ回路202’は、MRブリッジ300’を含む。MRブリッジ300’は、左脚301a’および右脚301b’を含む。本明細書においてさらに説明されるように、MRブリッジ300’の出力電圧が第1のモードで測定され、そして、右脚301b’が反転され得、MRブリッジ300’の出力電圧が第2のモードで再度測定され得る。各モードでのMRブリッジ300’の2つの出力電圧が、電気的オフセット320の影響を取り除くために使用され得る。
[0044]MRブリッジ300’はMRブリッジ300に類似しているが、追加の電気構成要素を含む。MR素子302bおよびMR素子304bは、MRブリッジ300’の左脚301a’を形成する。MR素子302b、MR素子304b、および電気的オフセット構成要素320は、MRブリッジ300’の右脚301b’を形成する。
[0045]例えば、ブリッジ回路202’は、電源電圧VCCとMR素子304bとの間に配置されたスイッチ312と、MR素子202bと接地との間に配置されたスイッチ314とを含む。
[0046]ブリッジ回路202’は、スイッチ316およびスイッチ318をさらに含む。スイッチ316は、一方の端部がスイッチ312とMR素子304bとの間に配置された第3のノード336に接続され、スイッチ316は、他方の端部が接地に接続される。スイッチ318は、一方の端部がスイッチ314とMR素子302bとの間に配置された第4のノード338に接続され、スイッチ318は、他方の端部が電源電圧VCCに接続される。
[0047]スイッチ312、314は、クロック信号CLKAを受け取る。スイッチ316、318は、クロック信号CLKBを受け取る。クロック信号CLKAおよびCLKBの1つの例が図4に示される。
[0048]クロック信号CLKAが高電圧レベルにあるとき、クロック信号CLKBは低電圧レベルにある。このシナリオは第1のモードと呼ばれる。
[0049]クロック信号CLKAが低電圧レベルにあるとき、クロック信号CLKBは高電圧レベルにある。このシナリオは第2のモードと呼ばれる。
[0050]いくつかの例では、スイッチ312、314、316、318のうちの1つまたは複数は、トランジスタとすることができる。トランジスタは、例えば、n型金属酸化物半導体(NMOS)トランジスタとすることができる。
[0051]他の例では、ブリッジ回路202’は、スイッチ312、314によって引き起こされる影響(例えば、抵抗、寄生キャパシタンス、など)を補正するために、ブリッジ300’の左脚301a’に追加のスイッチを含むことができる。左脚301a’のこれらの追加のスイッチは、第1のモードであろうと第2のモードであろうと閉じている(すなわち、「オン」位置にある)ことになる。
[0052]図5Aおよび図5Bを参照すると、第1のモードにおけるブリッジ回路202’(図3B)の等価ブリッジ回路の一例が、ブリッジ回路500aである。ブリッジ回路500aの出力電圧は、次のとおりである。
これは、スイッチ312、314を閉じ、スイッチ316および318を開くことにより、ブリッジ回路500aがブリッジ300(図3A)と等価になるので、ブリッジ300(図3A)と同じである。
[0053]第2のモードにおけるブリッジ回路202’(図3B)の等価ブリッジ回路の一例が、ブリッジ回路500bである。ブリッジ回路500bの出力電圧は、次のとおりである。
[0054]ΔR≪R1+R2では、Vout_2ndmode(B)は、次のものに等しい。
[0055]小さいB変動では、次のようになる。
よって、次のとおりとなる。
[0056]したがって、Vout_1st mode(B)からVout_2nd mode(B)を加算したものは、次のものに等しくなる。
これは、電気的オフセット表現ΔRを含まない。
[0057]ある例では、ブリッジ回路202’が第1のモードから第2のモードに切り換わり、第1のモードに戻る速度(スイッチング周波数と呼ばれる)は、磁場センサ10(図1)の最大信号周波数よりも大きい。別の例では、スイッチング周波数は、磁場センサ10(図1)の最大信号周波数の2倍とすることができる。さらなる例では、スイッチング周波数は1kHzよりも大きい。他の例では、スイッチング周波数は、温度ドリフトによって発生される電気的オフセットドリフトよりも速い。
[0058]図6Aを参照すると、オフセット処理回路204(図2)の一例が、オフセット処理回路204’である。オフセット処理回路204’は、差動増幅器702、サンプル・ホールド(S&H)回路706、フィルタ710、加算器712、およびフィルタ714を含む。
[0059]電圧信号A、Bの差が、差動増幅器702によって受け取られ、増幅されて、信号752が形成される。信号752は、S&H回路706によって受け取られる。第2のモード中に、第2のクロック信号CLKBが高電圧レベルにあるとき、S&H回路は、誤差オフセット成分をサンプリングして保持する。
[0060]S&H回路706は、第2のクロックサンプル信号CLKSBによって制御される。1つの例では、第2のクロックサンプル信号CLKSBが高電圧レベルにあるとき、信号752のサンプルが取得され、第2のクロックサンプル信号CLKSBが論理低電圧レベルにあるとき、信号752のサンプルは取得されない。取得されたサンプルは誤差成分である。
[0061]ある例では、第2のクロックサンプル信号CLKSBは、第2のクロック信号CLKBと同じとすることができる。他の例では、第2のクロックサンプル信号CLKSBは、第2のクロック信号CLKBよりも小さいデューティサイクルを有することができるが、第2のクロックサンプル信号CLKSBは、図6Bに示されるように第2のクロック信号が高電圧レベルにあるときのみ高電圧レベルとなる。
[0062]フィルタ710は、誤差成分をフィルタリングする。1つの例では、フィルタ710は、ローパスフィルタである。加算器712は、信号752から誤差成分を加算して信号756を生成し、それは、フィルタ714によってフィルタリングされて信号30を生成する。1つの例では、フィルタ714は、ローパスフィルタである。
[0063]図7Aを参照すると、オフセット処理回路204(図2)の別の例は、オフセット処理回路204”である。オフセット処理回路204”は、フィルタ714(図6A)がS&H回路720と置き換えられていることを除いて、オフセット回路204’(図6A)と同じである。これは、フィルタ714(図6A)が整定するのに時間がかかりすぎる場合に望ましいことがある。
[0064]S&H回路720は、第1のクロックサンプル信号CLKSAによって制御される。1つの例では、第1のクロックサンプル信号CLKSAが高電圧レベルにあるとき、信号756のサンプルが取得され、第1のクロックサンプル信号CLKSAが論理低電圧レベルにあるとき、信号756のサンプルは取得されない。取得されたサンプルは、誤差成分のないMRブリッジの出力電圧である。
[0065]ある例では、第1のクロックサンプル信号CLKSAは、第1のクロック信号CLKAと同じとすることができる。他の例では、第1のクロックサンプル信号CLKSAは、第1のクロック信号CLKAよりも小さいデューティサイクルを有することができるが、第1のクロックサンプル信号CLKSAは、図7Bに示されるように第1のクロック信号が高電圧レベルにあるときのみ高電圧レベルにある。
[0066]本特許の主題である様々な概念、構造、および技法を例証するための役割を果たす好ましい実施形態を説明してきたが、これらの概念、構造、および技法を組み込んだ他の実施形態が使用されてもよいことが今では当業者には明らかであろう。
[0067]本明細書に記載された異なる実施形態の要素は、上述で具体的に記載されていない他の実施形態を形成するように組み合わされてもよい。単一の実施形態の文脈に記載されている様々な要素はまた、別々に、または任意の適切なサブコンビネーションで提供されてもよい。本明細書に具体的に記載されていない他の実施形態も以下の特許請求の範囲の範囲内にある。
Claims (38)
- 第1の磁気抵抗(MR)素子と、
第1のノードにおいて前記第1のMR素子に直列に接続された第2のMR素子と、
第3のMR素子と、
第2のノードにおいて前記第3のMR素子に直列に接続された第4のMR素子であって、前記第1および第2のMR素子が、前記第3および第4のMR素子と並列である、前記第4のMR素子と、
一方の端部が電源電圧に接続され、他方の端部が前記第3のMR素子に接続された第1のスイッチと、
一方の端部が接地に接続され、他方の端部が前記第4のMR素子に接続された第2のスイッチと、
一方の端部が接地に接続され、他方の端部が前記第3のMR素子および前記第1のスイッチに接続された第3のスイッチと、
一方の端部が前記電源電圧に接続され、他方の端部が前記第4のMR素子および前記第2のスイッチに接続された第4のスイッチと
を含むブリッジ回路。 - 第1のモードにおいて、前記第1および第2のスイッチが閉じており、前記第3および第4のスイッチが開いており、
第2のモードにおいて、前記第1および第2のスイッチが開いており、前記第3および第4のスイッチが閉じており、
前記第1のモードにおける前記ブリッジの差動電圧出力と、前記第2のモードにおける前記ブリッジの(差動)電圧出力との和を取ることにより、電気的オフセット成分が前記ブリッジの前記差動出力電圧から除去される、請求項1に記載のブリッジ回路。 - 前記第1および第2のスイッチが、第1のクロック信号によって制御され、
前記第3および第4のスイッチが、第2のクロック信号によって制御される、請求項2に記載のブリッジ回路。 - 前記第1のクロック信号が高電圧レベルにあるとき、前記第2のクロック信号が低電圧レベルにある、請求項3に記載のブリッジ回路。
- 前記第1のクロック信号が低電圧レベルにあるとき、前記第2のクロック信号が高電圧レベルにある、請求項4に記載のブリッジ回路。
- 前記第1のMR素子および前記第4のMR素子が、実質的に等しい磁場特性を有するように製作され、
前記第2のMR素子および前記第3のMR素子が、実質的に等しい磁場特性を有するように製作される、請求項1に記載のブリッジ回路。 - 前記第1のMR素子および前記第4のMR素子が、実質的に等しい磁場基準方向を有する、請求項6に記載のブリッジ回路。
- 前記第2のMR素子および前記第3のMR素子が、実質的に等しい磁場基準方向を有する、請求項7に記載のブリッジ回路。
- 前記第2および第3のMR素子の前記磁場基準方向が、前記第1および第4のMR素子の前記磁場基準方向と逆である、請求項8に記載のブリッジ回路。
- 前記第2および第3のMR素子の前記磁場基準方向が、外部磁場の方向と逆である、請求項9に記載のブリッジ回路。
- 前記第2および第3のMR素子の前記磁場基準方向が、前記第1および第4のMR素子の前記磁場基準方向と実質的に同じである、請求項8に記載のブリッジ回路。
- 前記第1および第4のMR素子が、前記第2および第3のMR素子によって検出される外部磁場と逆方向である外部磁場を検出する、請求項11に記載のブリッジ回路。
- 前記ブリッジ回路が、磁力計またはグラジオメータである、請求項1に記載のブリッジ回路。
- 前記ブリッジ回路は、
一方の端部が前記電源電圧に接続され、他方の端部が前記第1のMR素子に接続された第5のスイッチと、
一方の端部が接地に接続され、他方の端部が前記第2のMR素子に接続された第6のスイッチと
をさらに含み、
前記第5のスイッチおよび前記第6のスイッチが各々閉じている、請求項1に記載のブリッジ回路。 - ブリッジ回路を含む磁場センサであって、前記ブリッジ回路が、
第1の磁気抵抗(MR)素子と、
第1のノードにおいて前記第1のMR素子に直列に接続された第2のMR素子と、
第3のMR素子と、
第2のノードにおいて前記第3のMR素子に直列に接続された第4のMR素子であって、前記第1および第2のMR素子が、前記第3および第4のMR素子と並列である、前記第4のMR素子と、
一方の端部が電源電圧に接続され、他方の端部が前記第3のMR素子に接続された第1のスイッチと、
一方の端部が接地に接続され、他方の端部が前記第4のMR素子に接続された第2のスイッチと、
一方の端部が接地に接続され、他方の端部が前記第3のMR素子および前記第1のスイッチに接続された第3のスイッチと、
一方の端部が前記電源電圧に接続され、他方の端部が前記第4のMR素子および前記第2のスイッチに接続された第4のスイッチと
を含む、磁場センサ。 - 第1のモードにおいて、前記第1および第2のスイッチが閉じており、前記第3および第4のスイッチが開いており、
第2のモードにおいて、前記第1および第2のスイッチが開いており、前記第3および第4のスイッチが閉じており、
前記第1のモードにおける前記ブリッジの差動電圧出力と、前記第2のモードにおける前記ブリッジの差動電圧出力との和を取ることにより、電気的オフセット成分が前記ブリッジの前記差動出力電圧から除去される、請求項15に記載のセンサ。 - 前記第1および第2のブリッジが、第1のクロック信号によって制御され、
前記第3および第4のブリッジが、第2のクロック信号によって制御される、請求項16に記載のセンサ。 - 前記第1のクロック信号が高電圧レベルにあるとき、前記第2のクロック信号が低電圧レベルにある、請求項17に記載のセンサ。
- 前記第1のクロック信号が低電圧レベルにあるとき、前記第2のクロック信号が高電圧レベルにある、請求項18に記載のセンサ。
- 前記第1のMR素子および前記第4のMR素子が、実質的に等しい磁場特性を有するように製作され、
前記第2のMR素子および前記第3のMR素子が、実質的に等しい磁場特性を有するように製作される、請求項15に記載のセンサ。 - 前記第1のMR素子および前記第4のMR素子が、実質的に等しい磁場基準方向を有する、請求項20に記載のセンサ。
- 前記第2のMR素子および前記第3のMR素子が、実質的に等しい磁場基準方向を有する、請求項21に記載のセンサ。
- 前記第2および第3のMR素子の前記磁場基準方向が、前記第1および第4のMR素子の前記磁場基準方向と逆である、請求項22に記載のセンサ。
- 前記第2および第3のMR素子の前記磁場基準方向が、外部磁場の方向と逆である、請求項23に記載のセンサ。
- 前記第2および第3のMR素子の前記磁場基準方向が、前記第1および第4のMR素子の前記磁場基準方向と実質的に同じである、請求項22に記載のセンサ。
- 前記第1および第4のMR素子が、前記第2および第3のMR素子によって検出される外部磁場と逆方向である外部磁場を検出する、請求項25に記載のセンサ。
- 前記ブリッジ回路が、磁力計またはグラジオメータである、請求項15に記載のセンサ。
- 前記ブリッジ回路は、
一方の端部が前記電源電圧に接続され、他方の端部が前記第1のMR素子に接続された第5のスイッチと、
一方の端部が接地に接続され、他方の端部が前記第2のMR素子に接続された第6のスイッチと
をさらに含み、
前記第5のスイッチおよび前記第6のスイッチが各々閉じている、請求項15に記載のセンサ。 - 前記ブリッジ回路の前記出力を受け取るように構成されたオフセット処理回路をさらに含む、請求項15に記載のセンサ。
- 前記第1および第2のスイッチが、第1のクロック信号によって制御され、
前記第3および第4のスイッチが、第2のクロック信号によって制御され、
前記オフセット処理回路が、
前記ブリッジ回路の前記出力を受け取るように構成された増幅器と、
前記増幅器の出力を受け取るように構成されたサンプル・ホールド(S&H)であって、前記S&H回路が第3のクロック信号によって有効にされる、前記サンプル・ホールド(S&H)と、
前記S&H回路からの出力を受け取るように構成されたフィルタと、
前記増幅器の前記出力および前記フィルタの出力を受け取るように構成された加算器と
を含む、請求項29に記載のセンサ。 - 前記フィルタが第1のフィルタであり、
前記オフセット処理回路が、前記加算器の出力を受け取るように構成された第2のフィルタをさらに含む、
請求項30に記載のセンサ。 - 前記S&H回路が第1のS&H回路であり、
前記オフセット処理回路が、前記加算器の出力を受け取るように構成された第2のS&Hをさらに含み、前記第2のS&H回路が第4のクロック信号によって有効にされる、請求項30に記載のセンサ。 - 前記第4のクロック信号が前記第1のクロック信号に等しい、請求項32に記載のセンサ。
- 前記第4のクロックサイクルが、前記第1のクロック信号よりも小さいデューティサイクルを有する、請求項32に記載のセンサ。
- 前記第3のクロック信号が前記第2のクロック信号に等しい、請求項30に記載のセンサ。
- 前記第3のクロックサイクルが、前記第2のクロック信号よりも小さいデューティサイクルを有する、請求項30に記載のセンサ。
- 第1の脚および第2の脚を有する磁気抵抗(MR)ブリッジにおける電気的オフセットを補正するステップであって、前記第1の脚の第1の端部が電源電圧に接続され、前記第1の脚の第2の端部が接地に接続され、前記第2の脚の第1の端部が電源電圧に接続され、前記第2の脚の第2の端部が接地に接続され、前記補正するステップが、
前記MRブリッジの第1の差動出力電圧を測定するステップと、
前記第1の差動出力電圧を測定した後、前記第2の端部が前記電源電圧に接続され、前記第1の脚が接地に接続されるように前記MRブリッジの前記第2の脚を反転させるステップと、
前記反転させるステップの後、第2の差動出力電圧を測定するステップと、
前記第1および第2の差動出力電圧を組み合わせるステップと
を含む、前記補正するステップ
を含む方法。 - 前記反転させるステップが、
前記MRブリッジのMR素子に接続されたスイッチを閉じるステップと、
前記MRブリッジのMR素子に接続されたスイッチを開くステップと
を含む、請求項37に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/209,471 US11609283B2 (en) | 2021-03-23 | 2021-03-23 | Electrical offset compensating in a magnetoresistance bridge |
US17/209,471 | 2021-03-23 | ||
PCT/US2022/016399 WO2022203778A1 (en) | 2021-03-23 | 2022-02-15 | Electrical offset compensating in a magnetoresistance bridge |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024514390A true JP2024514390A (ja) | 2024-04-02 |
Family
ID=80595300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023551768A Pending JP2024514390A (ja) | 2021-03-23 | 2022-02-15 | 磁気抵抗ブリッジにおける電気的オフセット補正 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11609283B2 (ja) |
EP (1) | EP4285130A1 (ja) |
JP (1) | JP2024514390A (ja) |
CN (1) | CN116964463A (ja) |
WO (1) | WO2022203778A1 (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3038716B2 (ja) | 1989-01-12 | 2000-05-08 | 株式会社デンソー | 差動増幅器におけるオフセット電圧調整回路 |
US5619137A (en) | 1996-02-12 | 1997-04-08 | Allegro Microsystems, Inc. | Chopped low power magnetic-field detector with hysteresis memory |
JPH09246885A (ja) | 1996-03-05 | 1997-09-19 | Fujitsu Ltd | 入力回路及びオペアンプ回路並びに半導体集積回路装置 |
US6967526B1 (en) | 2004-02-20 | 2005-11-22 | Maxim Integrated Products, Inc. | Low temperature coefficient input offset voltage trim with digital control |
JP4628881B2 (ja) | 2005-06-15 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 可変利得増幅回路及びそのdcオフセット補正方法並びに無線受信装置 |
JP4837395B2 (ja) | 2006-02-22 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | オペアンプ装置 |
US7605647B1 (en) | 2008-04-29 | 2009-10-20 | Allegro Microsystems, Inc. | Chopper-stabilized amplifier and magnetic field sensor |
JP2010136039A (ja) | 2008-12-04 | 2010-06-17 | Sanyo Electric Co Ltd | 信号増幅装置、及び磁気センサ装置 |
US8558492B2 (en) * | 2009-11-13 | 2013-10-15 | Lg Electronics Inc. | Apparatus for driving motor of electric vehicle |
US8736369B2 (en) | 2012-06-26 | 2014-05-27 | Allegro Microsystems, Llc | Electronic circuit for adjusting an offset of a differential amplifier |
US10078117B2 (en) | 2015-09-30 | 2018-09-18 | Allegro Microsystems, Llc | Magnetic field sensors and methods using mixing in a magnetoresistance element |
DE102016111984B4 (de) * | 2016-06-30 | 2021-12-23 | Infineon Technologies Ag | Magnetsensorbauelemente und Verfahren zum Bestimmen einer Rotationsrichtung einer magnetischen Komponente um eine Rotationsachse |
US10481219B2 (en) | 2017-09-11 | 2019-11-19 | Allegro Microsystems, Llc | Magnetic field sensor with feedback loop for test signal processing |
US10444299B2 (en) | 2017-09-11 | 2019-10-15 | Allegro Microsystems, Llc | Magnetic field sensor's front end and associated mixed signal method for removing chopper's related ripple |
US10270428B1 (en) | 2018-01-22 | 2019-04-23 | Allegro Microsystems, Llc | Filter circuit with dynamic parameter generation |
US11307017B2 (en) | 2020-01-22 | 2022-04-19 | Allegro Microsystems, Llc | Single channel magnetoresistance-based angle sensor |
US11561112B2 (en) | 2020-03-13 | 2023-01-24 | Allegro Microsystems, Llc | Current sensor having stray field immunity |
-
2021
- 2021-03-23 US US17/209,471 patent/US11609283B2/en active Active
-
2022
- 2022-02-15 CN CN202280018175.8A patent/CN116964463A/zh active Pending
- 2022-02-15 JP JP2023551768A patent/JP2024514390A/ja active Pending
- 2022-02-15 WO PCT/US2022/016399 patent/WO2022203778A1/en active Application Filing
- 2022-02-15 EP EP22706967.1A patent/EP4285130A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4285130A1 (en) | 2023-12-06 |
US20220308130A1 (en) | 2022-09-29 |
US11609283B2 (en) | 2023-03-21 |
WO2022203778A1 (en) | 2022-09-29 |
CN116964463A (zh) | 2023-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10917092B2 (en) | Magnetic field sensor with switching network | |
JP6403326B2 (ja) | 電流センサ | |
TWI431301B (zh) | 應用穿隧式磁電阻器之磁場感測方法及磁場感測裝置 | |
EP3213099B1 (en) | Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element | |
US10234516B2 (en) | Magnetic field sensor | |
US10712403B2 (en) | Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element | |
JPWO2005081007A1 (ja) | 磁界検出器、これを用いた電流検出装置、位置検出装置および回転検出装置 | |
US10036785B2 (en) | Temperature-compensated magneto-resistive sensor | |
US10866287B1 (en) | Magnetic field sensor with magnetoresistance elements arranged in a bridge and having a common reference direction and opposite bias directions | |
JP2013178229A (ja) | ホール起電力信号検出回路及びその電流センサ | |
WO2016200664A1 (en) | Ground reference fault detection in circuits with multiple ground references | |
Jeon et al. | Planar Hall resistance sensor with improved thermal stability | |
US11953565B2 (en) | Electrical offset compensating in a bridge using more than four magnetoresistance elements | |
JP6969751B2 (ja) | トンネル磁気抵抗素子及び磁化方向補正回路 | |
JP2024514390A (ja) | 磁気抵抗ブリッジにおける電気的オフセット補正 | |
US10006970B2 (en) | Electronic comparison circuit to identify at least three conditions of an input signal | |
US11231304B2 (en) | Magnetic field sensor and magnetic field sensing method | |
US11408945B2 (en) | Magnetic field sensor with stacked transducers and capacitive summing amplifier | |
EP2801834B1 (en) | Current sensor | |
WO2024118236A1 (en) | Magnetoresistance bridge circuits with stray field immunity | |
Amelichev et al. | Combined technology fabrication of spin-valve magnetoresistive elements and micromagnets |