JP2012146917A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2012146917A
JP2012146917A JP2011005891A JP2011005891A JP2012146917A JP 2012146917 A JP2012146917 A JP 2012146917A JP 2011005891 A JP2011005891 A JP 2011005891A JP 2011005891 A JP2011005891 A JP 2011005891A JP 2012146917 A JP2012146917 A JP 2012146917A
Authority
JP
Japan
Prior art keywords
charge
unit
type semiconductor
potential gradient
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011005891A
Other languages
English (en)
Other versions
JP5485919B2 (ja
Inventor
Tomohiro Iketani
友浩 池谷
Yasuto Yoneda
康人 米田
Hisanori Suzuki
久則 鈴木
Masaharu Muramatsu
雅治 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011005891A priority Critical patent/JP5485919B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to PCT/JP2011/076112 priority patent/WO2012096052A1/ja
Priority to KR1020137012885A priority patent/KR101880780B1/ko
Priority to EP11855867.5A priority patent/EP2665098B1/en
Priority to CN201180065063.XA priority patent/CN103314440B/zh
Priority to US13/977,976 priority patent/US9299860B2/en
Priority to TW100144678A priority patent/TWI539585B/zh
Publication of JP2012146917A publication Critical patent/JP2012146917A/ja
Application granted granted Critical
Publication of JP5485919B2 publication Critical patent/JP5485919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供すること。
【解決手段】固体撮像装置１は、平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、長辺に交差する第１方向に並置された複数の光感応領域１３を有する光電変換部２と、複数の光感応領域１３に対向して配置され、一方の短辺から他方の短辺に向かう第２方向に沿った電位勾配を形成する電位勾配形成部３と、を備える。電位勾配形成部３は、第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域と、第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域とを有する。第２電位勾配形成領域は、第１電位勾配形成領域に対し第２方向に並置されている。
【選択図】図１

Description

本発明は、固体撮像装置に関する。
固体撮像装置として、平面形状が略矩形状をなす複数の光感応領域を有する光電変換部と、光感応領域の一辺側に配置され且つ光感応領域からそれぞれ転送された電荷を取得し、転送して出力する電荷出力部と、上記一辺に隣接する光感応領域の他の辺側に配置され且つ光感応領域からそれぞれ転送された電荷を排出する電荷排出部と、を備えたものが知られている（例えば、特許文献１参照）。
特開平６−２８３７０４号公報
ところで、近年、微弱な光を検出可能な固体撮像装置が求められている。微弱な光を検出可能とするためには、光感応領域を大きくし、光入射に応じた電荷の発生量を増やす（入射光に対する感度を高める）と共に、電荷の蓄積期間を長く設定することが有効である。電荷の蓄積は、一般に、不要な電荷の排出を行った後に開始される。従って、一定の蓄積期間内で電荷の蓄積期間を長く設定可能とするためには、電荷の排出にかかる期間を短くする必要がある。
特許文献１に記載の固体撮像装置は、電荷の蓄積期間について以下の問題点を有している。電荷出力部が配置されている側の辺を長くすることで光感応領域を大きくすると、電荷を排出する際に光感応領域内の電荷移送距離が長くなってしまう。このため、電荷の排出にかかる期間を短くすることができない。電荷排出部が配置されている側の辺を長くすることで光感応領域を大きくすると共に光感応領域に合わせて電荷排出部を大きくすると、電荷排出時の光感応領域内の電荷移送距離を短く保つことができる。しかしながら、電荷排出部の電気的応答が遅くなるため、電荷排出を開始するまでの期間が長くなり、電荷の排出にかかる期間を短くすることができない。これらの事情により、光感応領域を大きくすると、電荷の蓄積期間を長く設定することができない。
そこで、本発明の課題は、入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供することである。
本発明に係る固体撮像装置は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、長辺に交差する第１方向に並置された複数の光感応領域を有する光電変換部と、複数の光感応領域に対向して配置され、一方の短辺から他方の短辺に向かう第２方向に沿った電位勾配を形成する電位勾配形成部と、一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を第１方向に転送して出力する第１電荷出力部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を第１方向に転送して出力する第２電荷出力部と、一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を排出する第１電荷排出部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を排出する第２電荷排出部と、を備え、電位勾配形成部は、第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域と、第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域とを有し、第２電位勾配形成領域は、第１電位勾配形成領域に対し第２方向に並置されていることを特徴とする。
本発明に係る固体撮像装置では、光感応領域は、その平面形状が長辺に沿って延伸された形状をなすため、比較的広い面積を有することとなる。これにより、光感応領域への入射光に対する感度が高められる。
本発明では、電位勾配形成部は、第１電位勾配形成領域及び第２電位勾配形成領域を有する。光感応領域のうち第１電位勾配形成領域に対応する領域に発生した電荷は、第１電位勾配形成領域が形成する電位勾配によって上記一方の短辺側に移送される。光感応領域の上記一方の短辺側に移送された電荷は、不要電荷として第１電荷排出部によって排出される。光感応領域のうち第２電位勾配形成領域に対応する領域に発生した電荷は、第２電位勾配形成領域が形成する電位勾配によって上記他方の短辺側に移送される。光感応領域の上記他方の短辺側に移送された電荷は、不要電荷として、第２電荷排出部によって排出される。このように、光感応領域に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域に発生した電荷が不要電荷として排出される際に、その排出にかかる期間が短くなる。従って、電荷の蓄積期間を長く設定することが可能となる。
第１電荷排出部及び第２電荷排出部は、光感応領域毎に対応して配置されていることが好ましい。この場合、各光感応領域からの電荷の排出にかかる期間がより短くなる。
第１電荷排出部及び第２電荷排出部は、第１方向で隣り合う二つの光感応領域毎に対応して配置されていることが好ましい。この場合、第１電荷排出部及び第２電荷排出部の数が削減され、各第１電荷排出部及び第２電荷排出部を大きく形成することが可能となる。従って、第１電荷排出部及び第２電荷排出部を容易に形成することができる。
更に、第１電荷排出部と第２電荷排出部とは、第１方向に沿って交互に配置されていることが好ましい。各第１電荷排出部及び第２電荷排出部では、対応する二つの光感応領域の一方側から転送される電荷の排出速度と、他方側から転送される電荷の排出速度とが異なる場合がある。このような場合であっても、各光感応領域は、第１電荷排出部及び第２電荷排出部の一方には、上記一方側から電荷を転送し、他方には、上記他方側から電荷を転送するため、光感応領域毎の電荷排出期間の差異が軽減される。
第１電荷出力部から出力された電荷に第２電荷出力部から出力された電荷を加える加算部を更に備えていることが好ましい。この場合、固体撮像装置の外部での加算処理が不要となる。
一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を蓄積する第１電荷蓄積部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を蓄積する第２電荷蓄積部と、を更に備え、第１電荷出力部は、第１電荷蓄積部から転送された電荷を第１方向に転送して出力し、第１電荷排出部は、第１電荷蓄積部から転送された電荷を排出し、第２電荷出力部は、第２電荷蓄積部から転送された電荷を第１方向に転送して出力し、第２電荷排出部は、第２電荷蓄積部から転送された電荷を排出することが好ましい。この場合、第１電荷出力部、第２電荷出力部、第１電荷排出部、及び第２電荷排出部を光感応領域に隣接させる必要がなくなるため、各部の配置の自由度が高まる。
電位勾配形成部は、複数の光感応領域に対向して配置された導電性部材と、導電性部材の第２方向での両端部に接続された一対の電極と、両端部の間で導電性部材に接続された電極とを有することが好ましい。この場合、導電性部材及び電極という簡単な構成で電位勾配が形成される。
上記固体撮像装置は、裏面入射型であることが好ましい。
本発明によれば、入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供することができる。
本実施形態に係る固体撮像装置の構成を示す平面図である。 図１におけるＩＩ−ＩＩ線に沿った断面構成を説明する図である。 図１におけるＩＩＩ−ＩＩＩ線に沿った断面構成を説明する図である。 図１におけるＩＶ−ＩＶ線に沿った断面構成を説明する図である。 本実施形態に係る固体撮像装置において、入力される各信号のタイミングチャートである。 電荷の蓄積及び排出動作を説明するためのポテンシャル図である。 電荷の蓄積及び読出動作を説明するためのポテンシャル図である。 本実施形態に係る固体撮像装置の変形例を示す平面図である。 本実施形態に係る固体撮像装置の他の変形例を示す平面図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本発明の本実施形態に係る固体撮像装置の構成を示す平面図である。図２は、図１におけるＩＩ−ＩＩ線に沿った断面構成を説明する図である。図３は、図１におけるＩＩＩ−ＩＩＩ線に沿った断面構成を説明する図である。図４は、図１におけるＩＶ−ＩＶ線に沿った断面構成を説明する図である。
本実施形態に係る固体撮像装置１は、光電変換部２と、電位勾配形成部３と、複数の第１電荷蓄積部４と、複数の第１電荷転送部５と、複数の第１電荷排出部６と、第１電荷出力部としての第１シフトレジスタ７と、複数の第２電荷蓄積部８と、複数の第２電荷転送部９と、複数の第２電荷排出部１０と、第２電荷出力部としての第２シフトレジスタ１１と、加算部１２とを備えている。固体撮像装置１は、例えば分光器の光検出手段として用いることができる。
光電変換部２は、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなした複数の光感応領域１３を有する。複数の光感応領域１３は、長辺に交差する第１方向（ここでは、短辺に沿う一次元方向）に並置されている。隣り合う光感応領域１３の間には、アイソレーション領域（不図示）がそれぞれ配置されており、光感応領域１３の間を電気的に分離している。本実施形態では、第１方向は長辺と直交している。
電位勾配形成部３は、複数の光感応領域１３に対向するように配置された導電性部材１４を有し、各光感応領域１３の一方の短辺から他方の短辺へ向かう第２方向に沿った電位勾配を形成する。電位勾配形成部３は、一対の電極１５ａ，１５ｂと、電極１６と、を有している。電極１５ａ，１５ｂは、導電性部材１４の第２方向での両端部にそれぞれ配置されている。電極１５ａは、上記一方の短辺側の端部に配置され、電極１５ｂは、上記他方の短辺側の端部に配置されている。電極１５ａ，１５ｂは、導電性部材１４の第２方向での端より内側にそれぞれ配置されている。電極１５ａ，１５ｂは、導電性部材１４の第２方向での端にそれぞれ配置されていてもよい。電極１６は、電極１５ａ，１５ｂの略中間位置に配置されている。
複数の第１電荷蓄積部４は、光感応領域１３毎に対応して配置されている。各第１電荷蓄積部４は、各光感応領域１３と上記第２方向の逆の方向に隣接して配置されている。複数の第１電荷蓄積部４は、各光感応領域１３の上記一方の短辺側において、上記第１方向に並置されている。隣り合う第１電荷蓄積部４の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第１電荷蓄積部４の間を電気的に分離している。複数の第１電荷蓄積部４は、複数の光感応領域１３からそれぞれ転送された電荷を蓄積する。複数の第１電荷蓄積部４は、複数の第１電荷転送部５に電荷をそれぞれ転送する。複数の第１電荷蓄積部４は、複数の第１電荷排出部６に電荷をそれぞれ転送する。
複数の第１電荷転送部５は、第１電荷蓄積部４毎に対応して配置されている。各第１電荷転送部５は、各第１電荷蓄積部４と上記第２方向の逆の方向に隣接して配置されている。複数の第１電荷転送部５は、各光感応領域１３の上記一方の短辺側において、上記第１方向に並置されている。隣り合う第１電荷転送部５の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第１電荷転送部５の間を電気的に分離している。複数の第１電荷転送部５は、複数の第１電荷蓄積部４からそれぞれ転送された電荷を取得し、第１シフトレジスタ７に向けて転送する。
複数の第１電荷排出部６は、第１電荷蓄積部４毎に対応して配置されている。複数の第１電荷排出部６は、光感応領域１３毎に対応して配置されている。各第１電荷排出部６は、対応する第１電荷蓄積部４と上記第１方向に隣接して配置されている。複数の第１電荷排出部６は、各光感応領域１３の上記一方の短辺側において、第１方向に並置されている。複数の第１電荷排出部６は、複数の第１電荷蓄積部４からそれぞれ転送された電荷を排出する。
第１シフトレジスタ７は、各第１電荷転送部５と上記第２方向の逆の方向に隣接して配置されている。第１シフトレジスタ７は、各光感応領域１３の上記一方の短辺側に配置されている。第１シフトレジスタ７は、複数の第１電荷転送部５からそれぞれ転送された電荷を取得し、上記第１方向に転送して加算部１２に出力する。
複数の第２電荷蓄積部８は、光感応領域１３毎に対応して配置されている。各第２電荷蓄積部８は、各光感応領域１３と上記第２方向に隣接して配置されている。複数の第２電荷蓄積部８は、各光感応領域１３の上記他方の短辺側において、上記第１方向に並置されている。隣り合う第２電荷蓄積部８の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第２電荷蓄積部８の間を電気的に分離している。複数の第２電荷蓄積部８は、複数の光感応領域１３からそれぞれ転送された電荷を蓄積する。複数の第２電荷蓄積部８は、複数の第２電荷転送部９に電荷をそれぞれ転送する。複数の第２電荷蓄積部８は、複数の第２電荷排出部１０に電荷をそれぞれ転送する。
複数の第２電荷転送部９は、第２電荷蓄積部８毎に対応して配置されている。各第２電荷転送部９は、各第２電荷蓄積部８と上記第２方向に隣接して配置されている。複数の第２電荷転送部９は、各光感応領域１３の上記他方の短辺側において、上記第１方向に並置されている。隣り合う第２電荷転送部９の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第２電荷転送部９の間を電気的に分離している。複数の第２電荷転送部９は、複数の第２電荷蓄積部８からそれぞれ転送された電荷を取得し、第２シフトレジスタ１１に向けて転送する。
複数の第２電荷排出部１０は、第２電荷蓄積部８毎に対応して配置されている。複数の第２電荷排出部１０は、光感応領域１３毎に対応して配置されている。各第２電荷排出部１０は、対応する第２電荷蓄積部８と上記第１方向に隣接して配置されている。複数の第２電荷排出部１０は、各光感応領域１３の上記他方の短辺側において、第１方向に並置されている。複数の第２電荷排出部１０は、複数の第２電荷蓄積部８からそれぞれ転送された電荷を排出する。
第２シフトレジスタ１１は、各第２電荷転送部９と上記第２方向に隣接して配置されている。第２シフトレジスタ１１は、各光感応領域１３の上記他方の短辺側に配置されている。第２シフトレジスタ１１は、複数の第２電荷転送部９からそれぞれ転送された電荷を取得する。第２シフトレジスタ１１は、取得した電荷を上記第１方向に転送して加算部１２に出力する。
加算部１２は、第１シフトレジスタ７から出力された電荷に、第２シフトレジスタ１１から出力された電荷を加えて出力する。加算部１２から出力された電荷は、アンプ部１７によって電圧に変換され、固体撮像装置１の外部に出力される。
光電変換部２、電位勾配形成部３、複数の第１電荷蓄積部４、複数の第１電荷転送部５、複数の第１電荷排出部６、第１シフトレジスタ７、複数の第２電荷蓄積部８、複数の第２電荷転送部９、複数の第２電荷排出部１０、及び第２シフトレジスタ１１は、図２〜４に示されるように半導体基板２０上に形成される。半導体基板２０は、基体となるｐ型半導体層２１と、ｐ型半導体層２１の一方面側に形成されたｎ型半導体層２２，２３，２５，２７，２９，３１，３３、ｎ−型半導体層２４，２６，３０，３２、及びｐ＋型半導体層２８，３４とを含んでいる。図３に示されるように、半導体基板２０は、ｐ型半導体層２１の一方面側に形成されたｐ＋型半導体層３５を含んでいる。図４に示されるように、半導体基板２０は、ｐ型半導体層２１の一方面側に形成されたｎ−型半導体層３６，３８及びｎ＋型半導体層３７，３９を含んでいる。
本実施形態では、基板材料としてＳｉを用いており、「高不純物濃度」とは不純物濃度が例えば１×１０１７ｃｍ−３程度以上のことであって、「＋」を導電型に付けて示し、「低不純物濃度」とは不純物濃度が例えば１×１０１５ｃｍ−３程度以下のことであって、「−」を導電型に付けて示すものとする。ｎ型不純物としては砒素やリンなどがあり、ｐ型不純物としては硼素などがある。
図２に示されるように、ｎ型半導体層２２は、ｐ型半導体層２１とｐｎ接合を形成しており、ｎ型半導体層２２により光感応領域１３が構成されている。固体撮像装置１は裏面入射型の固体撮像装置であり、ｐ型半導体層２１側から光が入射する。ｎ型半導体層２２は、二つの長辺と二つの短辺とによって形作られる略矩形状の平面形状を有し、当該平面形状が光感応領域１３の平面形状と対応している。ｎ型半導体層２２は、上記第１方向に複数並置されている。ｎ型半導体層２２の間には、ｐ＋型半導体層３５が配置され、このｐ＋型半導体層３５により光感応領域１３の間のアイソレーション領域が構成されている（図３参照）。
ｎ型半導体層２２上には、導電性部材１４が配置されている。導電性部材１４は、絶縁層（図示せず）を介してｎ型半導体層２２上に形成されている。電極１５ａ，１５ｂは、導電性部材１４の上記第２方向での両端部にそれぞれ接続されている。電極１６は、電極１５ａ，１５ｂの略中間位置で導電性部材１４に接続されている。導電性部材１４、電極１５ａ，１５ｂ，１６は、上記第１方向に伸び、各ｎ型半導体層２２にわたるように形成されている（図１参照）。本実施形態では、導電性部材１４の材料としてポリシリコン等を用いることができ、電極１５ａ，１５ｂ，１６の材料としてアルミニウム等を用いることができる。
導電性部材１４は、いわゆる抵抗性ゲートを構成している。電極１５ａ，１５ｂには制御回路（図示せず）から信号ＭＧＨが与えられ、電極１６には、制御回路（図示せず）から信号ＭＧＬが与えられる。信号ＭＧＬと信号ＭＧＨとがＬレベルであると、導電性部材１４には電位勾配が形成されない。信号ＭＧＬのＨレベルでの印加電圧と信号ＭＧＨのＨレベルでの印加電圧とは、異なっている。すなわち、信号ＭＧＨのＨレベルでの印加電圧は、信号ＭＧＬのＨレベルでの印加電圧よりも高い。このため、信号ＭＧＬと信号ＭＧＨとがＨレベルであると、電極１５ａから電極１６に向かって（上記第２方向に沿って）低くされた電位勾配が導電性部材１４に形成されると共に、電極１６から電極１５ｂに向かって（第２方向に沿って）高くされた電位勾配が導電性部材１４に形成される。したがって、電位勾配形成部３は、図２に示されるように、第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域３ａと、第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域３ｂとを有することとなる。第２電位勾配形成領域３ｂは、第１電位勾配形成領域３ａに対し第２方向に並置されている。
ｎ型半導体層２３は、ｎ型半導体層２２と上記第２方向の逆の方向に隣接して配置されている。ｎ型半導体層２３により第１電荷蓄積部４が構成されている。ｎ型半導体層２３は、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有し、第２方向に交差した一辺がｎ型半導体層２２の上記一方の短辺に接するように配置されている。第１電荷蓄積部４は、ｎ型半導体層２３の平面形状に対応して、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有する第１電荷蓄積領域を有することとなる。ｎ型半導体層２３は、ｎ型半導体層２２毎に対応し、上記第１方向に複数並置されている。ｎ型半導体層２３の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５が配置され、第１電荷蓄積部４の間のアイソレーション領域が構成されている。
ｎ型半導体層２３上には、電極４１が配置されている。電極４１は、絶縁層（図示せず）を介してｎ型半導体層２３上に形成されている。電極４１は、上記第１方向に伸び、各ｎ型半導体層２３にわたるように形成されている。電極４１は、各ｎ型半導体層２３毎に形成されていてもよい。電極４１には、制御回路（図示せず）から信号ＢＧが与えられ、第１電荷蓄積部４が駆動される。
ｎ−型半導体層２４は、ｎ型半導体層２３と上記第２方向の逆の方向に隣接して配置されている。ｎ型半導体層２５は、ｎ−型半導体層２４と第２方向の逆の方向に隣接して配置されている。ｎ−型半導体層２４及びｎ型半導体層２５により第１電荷転送部５が構成されている。ｎ−型半導体層２４は、ｎ型半導体層２３の辺のうち第２方向と交差した一辺に接するように配置されている。第１電荷転送部５は、上記第１電荷蓄積領域の辺のうち第２方向と交差した一辺側に配置されている。ｎ−型半導体層２４及びｎ型半導体層２５は、ｎ型半導体層２３毎に対応し、上記第１方向に複数並置されている。ｎ−型半導体層２４同士の間及びｎ型半導体層２５同士の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５が配置され、第１電荷転送部５の間のアイソレーション領域が構成されている。
ｎ−型半導体層２４及びｎ型半導体層２５上には、電極４２が配置されている。電極４２は、絶縁層（図示せず）を介してｎ−型半導体層２４及びｎ型半導体層２５上に形成されている。電極４２は、上記第１方向に伸び、各ｎ−型半導体層２４及び各ｎ型半導体層２５にわたるように形成されている。電極４２は、ｎ−型半導体層２４毎、ｎ型半導体層２５毎に形成されていてもよい。電極４２には、信号ＴＧが与えられ第１電荷転送部５が駆動される。
ｎ−型半導体層２６は、ｎ型半導体層２５と上記第２方向の逆の方向に隣接して配置されている。ｎ型半導体層２７は、ｎ−型半導体層２６と第２方向の逆の方向に隣接して配置されている。ｎ−型半導体層２６及びｎ型半導体層２７は、ｎ型半導体層２５毎に対応し、上記第１方向に隣接して複数並置されている。第１方向に隣接したｎ−型半導体層２６及びｎ型半導体層２７により第１シフトレジスタ７が構成されている。
ｎ−型半導体層２６及びｎ型半導体層２７上には、電極４３が配置されている。電極４３は、絶縁層（図示せず）を介してｎ−型半導体層２６及びｎ型半導体層２７上に形成されている。電極４３は、ｎ−型半導体層２６及びｎ型半導体層２７毎に形成されている。電極４３には、信号ＰＧが与えられ第１シフトレジスタ７が駆動される。
ｎ型半導体層２９は、ｎ型半導体層２２と上記第２方向に隣接して配置されている。ｎ型半導体層２９により第２電荷蓄積部８が構成されている。ｎ型半導体層２９は、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有し、第２方向に交差した一辺がｎ型半導体層２２の上記他方の短辺に接するように配置されている。第２電荷蓄積部８は、ｎ型半導体層２９の平面形状に対応して、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有する第２電荷蓄積領域を有することとなる。ｎ型半導体層２９は、ｎ型半導体層２２毎に対応し、上記第１方向に複数並置されている。ｎ型半導体層２９の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５が配置され、第２電荷蓄積部８の間のアイソレーション領域が構成されている。
ｎ型半導体層２９上には、電極４４が配置されている。電極４４は、絶縁層（図示せず）を介してｎ型半導体層２９上に形成されている。電極４４は、上記第１方向に伸び、各ｎ型半導体層２９にわたるように形成されている。電極４４は、各ｎ型半導体層２９毎に形成されていてもよい。電極４４には、制御回路（図示せず）から信号ＢＧが与えられ、第２電荷蓄積部８が駆動される。
ｎ−型半導体層３０は、ｎ型半導体層２９と上記第２方向に隣接して配置されている。ｎ型半導体層３１は、ｎ−型半導体層３０と第２方向に隣接して配置されている。ｎ−型半導体層３０及びｎ型半導体層３１により第２電荷転送部９が構成されている。ｎ−型半導体層３０は、ｎ型半導体層２９の辺のうち第２方向と交差した一辺に接するように配置されている。第２電荷転送部９は、上記第２電荷蓄積領域の辺のうち第２方向と交差した一辺側に配置されている。ｎ−型半導体層３０及びｎ型半導体層３１は、ｎ型半導体層２９毎に対応し、上記第１方向に複数並置されている。ｎ−型半導体層３０同士の間及びｎ型半導体層３１同士の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５が配置され、第２電荷転送部９の間のアイソレーション領域が構成されている。
ｎ−型半導体層３０及びｎ型半導体層３１上には、電極４５が配置されている。電極４５は、絶縁層（図示せず）を介してｎ−型半導体層３０及びｎ型半導体層３１上に形成されている。電極４５は、上記第１方向に伸び、各ｎ−型半導体層３０及び各ｎ型半導体層３１にわたるように形成されている。電極４５は、ｎ−型半導体層３０毎、ｎ型半導体層３１毎に形成されていてもよい。電極４５には、信号ＴＧが与えられ第２電荷転送部９が駆動される。
ｎ−型半導体層３２は、ｎ型半導体層３１と上記第２方向に隣接して配置されている。ｎ型半導体層３３は、ｎ−型半導体層３２と第２方向に隣接して配置されている。ｎ−型半導体層３２及びｎ型半導体層３３は、ｎ型半導体層３１毎に対応し、上記第１方向に隣接して複数並置されている。第１方向に隣接したｎ−型半導体層３２及びｎ型半導体層３３により第２シフトレジスタ１１が構成されている。
ｎ−型半導体層３２及びｎ型半導体層３３上には、電極４６が配置されている。電極４６は、絶縁層（図示せず）を介してｎ−型半導体層３２及びｎ型半導体層３３上に形成されている。電極４６は、ｎ−型半導体層３２及びｎ型半導体層３３毎に形成されている。電極４６には、信号ＰＧが与えられ第２シフトレジスタ１１が駆動される。
ｐ＋型半導体層２８は、ｎ型半導体層２７に対し、上記第２方向と逆の方向に隣接して配置されている。ｐ＋型半導体層３４は、ｎ型半導体層３３と第２方向に隣接して配置されている。ｐ＋型半導体層２８，３４は、ｎ型半導体層２２，２３，２５，２７，２９，３１，３３及びｎ−型半導体層２４，２６，３０，３２を半導体基板２０の他の部分から電気的に分離している。
図４に示されるように、ｎ−型半導体層３６は、ｎ型半導体層２３毎に対応し、上記第１方向に複数並置されている。各ｎ−型半導体層３６は、対応するｎ型半導体層２３と第１方向に隣接して配置されている。ｎ＋型半導体層３７は、ｎ−型半導体層３６毎に対応し、第１方向に複数並置されている。各ｎ＋型半導体層３７は、対応するｎ−型半導体層３６と第１方向に隣接して配置されている。ｎ−型半導体層３６及びｎ＋型半導体層３７により第１電荷排出部６が構成されている。ｎ−型半導体層３６は、ｎ型半導体層２３の辺のうち上記第２方向に沿った一辺に接するように配置されている。第１電荷排出部６は、上記第１電荷蓄積領域の辺のうち第２方向に沿った一辺側に配置されている。
ｎ−型半導体層３６上には、電極４７が配置されている。電極４７は、絶縁層（図示せず）を介してｎ−型半導体層３６上に形成されている。電極４７は、ｎ−型半導体層３６毎に形成されている。ｎ＋型半導体層３７は、制御回路（図示せず）に接続され、ｎ＋型半導体層３７に転送された電荷が制御回路に排出されるようになっている。電極４６には、信号ＲＧが与えられ第１電荷排出部６が駆動される。
ｎ−型半導体層３８は、ｎ型半導体層２９毎に対応し、上記第１方向に複数並置されている。各ｎ−型半導体層３８は、対応するｎ型半導体層２９と第１方向に隣接して配置されている。ｎ＋型半導体層３９は、ｎ−型半導体層３８毎に対応し、第１方向に複数並置されている。各ｎ＋型半導体層３９は、対応するｎ−型半導体層３８と第１方向に隣接して配置されている。ｎ−型半導体層３８及びｎ＋型半導体層３９により第２電荷排出部１０が構成されている。ｎ−型半導体層３８は、ｎ型半導体層２９の辺のうち上記第２方向に沿った一辺に接するように配置されている。第２電荷排出部１０は、上記第２電荷蓄積領域の辺のうち第２方向に沿った一辺側に配置されている。
ｎ−型半導体層３８上には、電極４８が配置されている。電極４８は、絶縁層（図示せず）を介してｎ−型半導体層３８上に形成されている。電極４８は、ｎ−型半導体層３８毎に形成されている。ｎ＋型半導体層３９は、制御回路（図示せず）に接続され、ｎ＋型半導体層３９に転送された電荷が制御回路に排出されるようになっている。電極４８には、信号ＲＧが与えられ第２電荷排出部１０が駆動される。
上述した各絶縁層は、例えば、シリコン酸化膜からなる。ｐ型半導体層２１のうち、ｎ型半導体層２２とｐｎ接合を形成している部分以外は、不要な電荷が生じるのを防ぐために遮光部材を配置するなどして遮光されていることが好ましい。ｎ型半導体層２２，２３，２５，２７，２９，３１，３３及びｎ−型半導体層２４，２６，３０，３２は、不要な電荷が生じるのを防ぐために遮光部材を配置するなどして遮光されていることが好ましい。
続いて、図５〜７に基づいて、固体撮像装置１における動作を説明する。図５は、本実施形態に係る固体撮像装置において、入力される各信号のタイミングチャートである。図６は、電荷の排出動作を説明するためのポテンシャル図である。図７は、電荷の読出動作を説明するためのポテンシャル図である。
ところで、ｎ型の半導体では正にイオン化したドナーが存在し、ｐ型の半導体では負にイオン化したアクセプターが存在する。ｐｎ接合におけるポテンシャルは、ｐ型よりもｎ型の方が高くなる。換言すれば、エネルギーバンド図におけるポテンシャルは、下向きが正方向となるため、ｎ型の半導体におけるポテンシャルは、エネルギーバンド図においてｐ型の半導体のポテンシャルよりも深くなる（高くなる）。各電極１５ａ，１５ｂ，１６，４１〜４８に正電位を印加すると、電極直下の半導体領域のポテンシャルが深くなる（正方向に大きくなる）。各電極に印加される正電位の大きさを小さくすると、対応する電極直下の半導体のポテンシャルが浅くなる（正方向に小さくなる）。
図５に示される時刻ｔ３は、光検出の対象とする期間の開始時刻であり、時刻ｔ５は、光検出の対象とする期間の終了時刻である。光検出においては、まず、光検出の対象とする期間の開始時刻までに発生した電荷が不要電荷として排出される。次に、光検出の対象とする期間の終了時刻までに発生した電荷が信号電荷として蓄積される。次に、蓄積された信号電荷が読み出される。信号電荷の読み出しは電荷転送部５，９により行われ、本実施形態では、信号電荷の蓄積と読み出しとが同時に行われる。本実施形態では、時刻ｔ２から時刻ｔ３までの間が不要電荷を排出する電荷排出期間Ｔａに設定され、時刻ｔ３から時刻ｔ４までの間が信号電荷を蓄積する電荷蓄積期間Ｔｂに設定され、時刻ｔ４から時刻ｔ５までの間が信号電荷の蓄積と読み出しとを同時に行う電荷読出期間Ｔｃに設定され、時刻ｔ５以降の所定期間が外部への電荷読出期間Ｔｄに設定されている。電荷排出期間Ｔａは、時刻ｔ３までに蓄積された電荷を全て排出することが可能な長さに設定されている。
時刻ｔ２よりも前の時刻ｔ１において、各信号ＭＧＬ，ＭＧＨ，ＴＧ，ＰＧがＬレベルであり、信号ＢＧがＨレベルであると、ｎ型半導体層２２のポテンシャルφ２２は、ｎ−型半導体層２４，３０のポテンシャルφ２４，φ３０及びｎ−型半導体層３６，３８のポテンシャルφ３６，φ３８よりも深くなる（図６（ａ）参照）。ｎ型半導体層２３，２９のポテンシャルφ２３，φ２９は、ポテンシャルφ２２よりも更に深くなる（図７（ａ）参照）。これにより、ポテンシャルφ２２，φ２３，φ２９の井戸が形成される。光感応領域１３に光が入射して発生した電荷は、ポテンシャルφ２２，φ２３，φ２９の井戸内に蓄積される。すなわち、光感応領域１３で発生した電荷は、光感応領域１３、第１電荷蓄積部４、及び第２電荷蓄積部８に蓄積される。
時刻ｔ２において、各信号ＭＧＬ，ＭＧＨがＬレベルからＨレベルに変わると、上記第２方向に沿った電位勾配が形成される。その電位勾配に応じ、ポテンシャルφ２２には、ポテンシャルφ２３に向かって深くなるポテンシャル勾配φ２２ａと、ポテンシャルφ２９に向かって深くなるポテンシャル勾配φ２２ｂとが形成される（図６（ｂ）参照）。ポテンシャルφ２２の井戸に蓄積された電荷は、ポテンシャル勾配φ２２ａによってポテンシャルφ２３の井戸に移動し、ポテンシャル勾配φ２２ｂによってφ２９の井戸に移動する。すなわち、光感応領域１３に蓄積された電荷は、光感応領域１３から転送され、第１電荷蓄積部４及び第２電荷蓄積部８に蓄積される。
同じく時刻ｔ２において、信号ＲＧがＬレベルからＨレベルに変わると、ｎ−型半導体層３６，３８のポテンシャルφ３６，φ３８は、ポテンシャルφ２３，φ２９よりも深くなる。ｎ＋型半導体層３７，３９のポテンシャルφ３７，φ３９は、ポテンシャルφ３６，φ３８よりも更に深くなっており、ポテンシャルφ３７，φ３９の井戸を形成している。ポテンシャルφ２３の井戸内に蓄積された電荷は、ポテンシャルφ３７の井戸に移動する。ポテンシャルφ２９の井戸内に蓄積された電荷は、ポテンシャルφ３９の井戸に移動する。ポテンシャルφ３７，φ３９の井戸に移動した電荷は、制御回路（図示せず）に排出される。すなわち、第１電荷蓄積部４から転送された電荷が不要電荷として第１電荷排出部６によって排出され、第２電荷蓄積部８から転送された電荷が不要電荷として第２電荷排出部１０によって排出される（図６（ｂ）参照）。信号ＭＧＨ，ＲＧがＬレベルからＨレベルに変わる時刻は、時刻ｔ２よりも前に設定されていてもよい。
時刻ｔ３において、各信号ＭＧＬ，ＭＧＨがＨレベルからＬレベルに変わり、信号ＲＧがＨレベルからＬレベルに変わると、ポテンシャルφ２２，φ３６，φ３８は時刻ｔ１における深さに戻り、ポテンシャルφ２２，φ２３，φ２９の井戸内に電荷の蓄積が可能な状態となる（図６（ｃ）参照）。電荷蓄積期間Ｔｂに光感応領域１３で発生した電荷は、ポテンシャルφ２２，φ２３，φ２９の井戸内に蓄積される。すなわち、電荷蓄積期間Ｔｂに光感応領域１３で発生した電荷は、光感応領域１３、第１電荷蓄積部４、及び第２電荷蓄積部８に蓄積される（図７（ａ）参照）。
時刻ｔ４において、各信号ＭＧＬ，ＭＧＨがＬレベルからＨレベルに変わると、時刻ｔ２と同様のポテンシャル勾配φ２２ａ，φ２２ｂが形成される（図７（ｂ）参照）。電荷蓄積期間Ｔｂにポテンシャルφ２２の井戸に蓄積された電荷は、ポテンシャル勾配φ２２ａによってポテンシャルφ２３の井戸に移動し、ポテンシャル勾配φ２２ｂによってφ２９の井戸に移動する。すなわち、電荷蓄積期間Ｔｂに光感応領域１３に蓄積された電荷は、光感応領域１３から転送され、第１電荷蓄積部４及び第２電荷蓄積部８に蓄積される。
同じく、時刻ｔ４において、信号ＴＧがＬレベルからＨレベルに変わると、ｎ−型半導体層２４，３０のポテンシャルφ２４，φ３０はポテンシャルφ２３，φ２９よりも深くなる。ｎ型半導体層２５，３１のポテンシャルφ２５，φ３１はポテンシャルφ２４，φ３０よりも更に深くなる。これにより、ポテンシャルφ２４，φ２５の井戸及びφ３０，φ３１の井戸が形成される。ポテンシャルφ２３の井戸内に蓄積された電荷は、ポテンシャルφ２５の井戸に移動する。ポテンシャルφ２９の井戸内に蓄積された電荷は、ポテンシャルφ３１の井戸に移動する。すなわち、第１電荷蓄積部４から転送された電荷は信号電荷として第１電荷転送部５に取得され、第２電荷蓄積部８から転送された電荷は信号電荷として第２電荷転送部９に取得される（図７（ｂ）参照）。各信号ＭＧＬ，ＭＧＨ，ＴＧがＬレベルからＨレベルに変わる時刻は、時刻ｔ４よりも後に設定されていてもよい。
時刻ｔ５において、各信号ＭＧＬ，ＭＧＨ，ＴＧがＨレベルからＬレベルに変わり、ＰＧがＬレベルからＨレベルに変わると、ｎ−型半導体層２６，３２のポテンシャルφ２６，φ３２はポテンシャルφ２５，φ３１よりも深くなる。ｎ型半導体層２７，３３のポテンシャルφ２７，φ３３はポテンシャルφ２６，φ３２よりも更に深くなる。これにより、ポテンシャルφ２６，φ２７の井戸及びφ３２，φ３３の井戸が形成される。ポテンシャルφ２５の井戸内に蓄積された電荷は、ポテンシャルφ２７の井戸に移動する。ポテンシャルφ３１の井戸内に蓄積された電荷は、ポテンシャルφ３３の井戸に移動する。すなわち、第１電荷転送部５から転送された電荷は第１シフトレジスタ７に取得され、第２電荷転送部９から転送された電荷は第２シフトレジスタ１１に取得される（図７（Ｃ）参照）。
この後、第１シフトレジスタ７及び第２シフトレジスタ１１に取得された電荷は、上記第１方向に転送され、加算部１２に順次出力される。加算部１２では、第１シフトレジスタ７から出力された電荷に第２シフトレジスタ１１から出力された電荷が加えられ、アンプ部１７に出力される。図５での図示は省略するが、第１シフトレジスタ７及び第２シフトレジスタ１１における第１方向の電荷転送は、信号ＰＧ等を用いて行われる。
以上のように、本実施形態では、光感応領域１３は、その平面形状が長辺に沿って延伸された形状をなすため、比較的広い面積を有することとなる。これにより、入射光に対する固体撮像装置１の感度が高められる。
電荷排出期間Ｔａにおいて、第１電位勾配形成領域３ａ（電位勾配形成部３）が電極１５ａから電極１６に向かって（上記第２方向に沿って）低くされた電位勾配を形成すると共に、第２電位勾配形成領域３ｂ（電位勾配形成部３）が電極１６から電極１５ｂに向かって（第２方向に沿って）高くされた電位勾配を形成する。光感応領域１３のうち第１電位勾配形成領域３ａに対応する領域に発生した電荷は、電極１５ａから電極１６に向かって低くされた電位勾配によって上記一方の短辺側に移送される。光感応領域１３の上記一方の短辺側に移送された電荷は、不要電荷として第１電荷排出部６によって排出される。光感応領域１３のうち第２電位勾配形成領域３ｂに対応する領域に発生した電荷は、電極１６から電極１５ｂに向かって高くされた電位勾配によって上記他方の短辺側に移送される。光感応領域１３の上記他方の短辺側に移送された電荷も、不要電荷として第２電荷排出部１０によって排出される。このように、光感応領域１３に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域１３に発生した電荷が不要電荷として排出される際に、その排出にかかる期間が短くなる。従って、電荷排出期間Ｔａを短く設定し、電荷蓄積期間Ｔｂを長く設定することが可能となる。
電荷読出期間Ｔｃにおいて、第１電位勾配形成領域３ａが電極１５ａから電極１６に向かって（上記第２方向に沿って）低くされた電位勾配を形成すると共に、第２電位勾配形成領域３ｂが電極１６から電極１５ｂに向かって（第２方向に沿って）高くされた電位勾配を形成する。光感応領域１３のうち第１電位勾配形成領域３ａに対応する領域に発生した電荷は、電極１５ａから電極１６に向かって低くされた電位勾配によって上記一方の短辺側に移送され、その後第１シフトレジスタ７によって第１方向に転送される。光感応領域１３のうち第２電位勾配形成領域３ｂに対応する領域に発生した電荷は、電極１６から電極１５ｂに向かって高くされた電位勾配によって上記他方の短辺側に移送され、その後、第２シフトレジスタ１１によって第１方向に転送される。光感応領域１３に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域１３に発生した電荷が信号電荷として読み出される際に、その読出しにかかる期間が短くなる。従って、電荷読出期間Ｔｃを短く設定することが可能となる。
外部への電荷読出期間Ｔｄにおいては、上述の第１シフトレジスタ７及び第２シフトレジスタ１１による第１方向への電荷の転送が行われる。
第１電荷排出部６及び第２電荷排出部１０は、光感応領域１３毎に対応して配置されている。これにより、各光感応領域１３からの電荷の排出にかかる期間がより短くなる。
固体撮像装置１は、第１シフトレジスタ７から出力された電荷に第２シフトレジスタ１１から出力された電荷を加える加算部１２を備えている。これにより、固体撮像装置１の外部での加算処理が不要となる。
固体撮像装置１は、第１電荷蓄積部４及び第２電荷蓄積部８を備えている。第１シフトレジスタ７は、第１電荷蓄積部４から転送された電荷を上記第１方向に転送して出力し、第１電荷排出部６は、第１電荷蓄積部４から転送された電荷を排出する。第２シフトレジスタ１１は、第２電荷蓄積部８から転送された電荷を第１方向に転送して出力し、第２電荷排出部１０は、第２電荷蓄積部８から転送された電荷を排出する。このため、固体撮像装置１では、第１シフトレジスタ７、第１電荷排出部６、第２シフトレジスタ１１、及び第２電荷排出部１０を光感応領域１３に隣接させる必要がなくなり、各部の配置の自由度が高い。
第１シフトレジスタ７と、第１電荷転送部５と、第１電荷蓄積部４とは、上記第２方向に並置されている。第１電荷排出部６と第１電荷蓄積部４とは、上記第１方向に並置されている。第１電荷蓄積部４から第１シフトレジスタ７への電荷転送（電荷読出）の方向と、第１電荷蓄積部４から第１電荷排出部６への電荷転送（電荷排出）の方向とは、互いに交差している。従って、電荷排出時に第１電荷蓄積部４から転送される電荷の通路は、電荷読出時に第１電荷蓄積部４から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第１電荷蓄積部４から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。第１シフトレジスタ７と第１電荷蓄積部４とが第２方向に並置されているため、第１シフトレジスタ７による第１方向への電荷転送を第１電荷蓄積部４が妨げることは無い。
第２電荷蓄積部８と、第２電荷転送部９と、第２シフトレジスタ１１とは、上記第２方向に並置されている。第２電荷排出部１０と第２電荷蓄積部８とは、上記第１方向に並置されている。このため、第２電荷蓄積部８から第２シフトレジスタ１１への電荷転送（電荷読出）の方向と、第２電荷蓄積部８から第２電荷排出部１０への電荷転送（電荷排出）の方向とは、互いに交差している。従って、電荷排出時に第２電荷蓄積部８から転送される電荷の通路は、電荷読出時に第２電荷蓄積部８から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第２電荷蓄積部８から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。第２シフトレジスタ１１と第２電荷蓄積部８とが第２方向に並置されているため、第２シフトレジスタ１１による第１方向への電荷転送を第２電荷蓄積部８が妨げることは無い。
第１電荷蓄積部４には、上記第１電荷蓄積領域が構成されている。第１電荷蓄積領域は、上記第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有している。第１電荷転送部５及び第１シフトレジスタ７は、第１電荷蓄積領域の辺のうち第２方向と交差した一辺側に配置されている。第１電荷排出部６は、第１電荷蓄積領域の辺のうち第２方向に沿った一辺側に配置されている。従って、電荷排出時に第１電荷蓄積部４から転送される電荷の通路は、電荷読出時に第１電荷蓄積部４から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第１電荷蓄積部４から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。
第２電荷蓄積部８には、上記第２電荷蓄積領域が構成されている。第２電荷蓄積領域は、上記第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有している。第２電荷転送部９及び第２シフトレジスタ１１は、第２電荷蓄積領域の辺のうち第２方向と交差した一辺側に配置されている。第２電荷排出部１０は、第２電荷蓄積領域の辺のうち第２方向に沿った一辺側に配置されている。従って、電荷排出時に第２電荷蓄積部８から転送される電荷の通路は、電荷読出時に第２電荷蓄積部８から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第２電荷蓄積部８から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短くなる。
電位勾配形成部３は、導電性部材１４及び電極１５ａ，１５ｂ，１６を有しているため、導電性部材及び電極という簡単な構成で電位勾配が形成される。
固体撮像装置１は、裏面入射型であり、光感応領域１３への光の入射方向はｐ型半導体層２１側とされている。導電性部材１４及び電極１５ａ，１５ｂ，１６は、ｐ型半導体層２１上に形成されていない。このため、光を透過する材料を用いずに導電性部材１４及び電極１５ａ，１５ｂ，１６を構成することが可能となる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態では、第１電荷排出部６及び第２電荷排出部１０は、光感応領域１３毎に対応して配置されているが、これに限られない。例えば、図８に示されるように、第１電荷排出部６及び第２電荷排出部１０は、第１方向で隣り合う二つの光感応領域１３毎に対応して配置されていてもよい。
図８に示される複数の第１電荷排出部６は、隣り合う二つの第１電荷蓄積部４毎に対応して配置されている。各第１電荷排出部６は、対応する二つの第１電荷蓄積部４と隣接して配置されている。各第１電荷排出部６は、対応する二つの第１電荷蓄積部４から転送された電荷を排出する。複数の第２電荷排出部１０は、隣り合う二つの第２電荷蓄積部８毎に対応して配置されている。各第２電荷排出部１０は、対応する二つの第２電荷蓄積部８と隣接して配置されている。各第２電荷排出部１０は、対応する二つの第２電荷蓄積部８から転送された電荷を排出する。
図８に示される固体撮像装置１では、図１に示される固体撮像装置１に比して、第１電荷排出部６及び第２電荷排出部１０の数が削減され、各第１電荷排出部６及び第２電荷排出部１０を大きく形成することが可能となる。従って、第１電荷排出部６及び第２電荷排出部１０を容易に形成することができる。
更に、図９に示されるように、第１電荷排出部６と第２電荷排出部１０とが、上記第１方向に沿って交互に配置されていてもよい。
図８及び図９に示される各第１電荷排出部６及び第２電荷排出部１０では、対応する二つの光感応領域１３の一方側から転送される電荷の排出速度と、他方側から転送される電荷の排出速度とが異なる場合がある。このような場合であっても、図９に示される各光感応領域１３は、第１電荷排出部６及び第２電荷排出部１０の一方には、上記一方側から電荷を転送し、他方には、上記他方側から電荷を転送する。このため、図９に示される固体撮像装置１では、図８に示される固体撮像装置１に比して、光感応領域１３毎の電荷排出期間の差異が軽減される。
導電性部材１４及び電極１５ａ，１５ｂ，１６は、上記第１方向に伸び、各光感応領域７にわたるように形成されているが、複数に分割して形成されていてもよい。
光感応領域１３は、短辺に沿う１次元方向に並置されているが、長辺に沿う方向にも並置され、短辺方向と長辺方向に沿う２次元方向に配置されていてもよい。
固体撮像装置１は、ｐ型半導体層２１側から光が入射する裏面入射型とされているが、これに限られない。固体撮像装置１は、ｎ型半導体層２２側から光が入射する表面入射型とされていてもよい。
１…固体撮像装置、２…光電変換部、３…電位勾配形成部、３ａ…第１電位勾配形成領域、３ｂ…第２電位勾配形成領域、４…第１電荷蓄積部、６…第１電荷排出部、７…第１シフトレジスタ、８…第２電荷蓄積部、１０…第２電荷排出部、１１…第２シフトレジスタ、１２…加算部、１３…光感応領域、１４…導電性部材、１５ａ，１５ｂ，１６…電極。

Claims (8)

  1. 光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、前記長辺に交差する第１方向に並置された複数の光感応領域を有する光電変換部と、
    前記複数の光感応領域に対向して配置され、一方の前記短辺から他方の前記短辺に向かう第２方向に沿った電位勾配を形成する電位勾配形成部と、
    前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を前記第１方向に転送して出力する第１電荷出力部と、
    前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を前記第１方向に転送して出力する第２電荷出力部と、
    前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を排出する第１電荷排出部と、
    前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を排出する第２電荷排出部と、を備え、
    前記電位勾配形成部は、前記第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域と、前記第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域とを有し、前記第２電位勾配形成領域は、前記第１電位勾配形成領域に対し前記第２方向に並置されていることを特徴とする固体撮像装置。
  2. 前記第１電荷排出部及び前記第２電荷排出部は、前記光感応領域毎に対応して配置されていることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記第１電荷排出部及び前記第２電荷排出部は、前記第１方向で隣り合う二つの前記光感応領域毎に対応して配置されていることを特徴とする請求項１に記載の固体撮像装置。
  4. 前記第１電荷排出部と前記第２電荷排出部とは、前記第１方向に沿って交互に配置されていることを特徴とする請求項３に記載の固体撮像装置。
  5. 前記第１電荷出力部から出力された電荷に前記第２電荷出力部から出力された電荷を加える加算部を更に備えていることを特徴とする請求項１〜４のいずれか一項に記載の固体撮像装置。
  6. 前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を蓄積する第１電荷蓄積部と、
    前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を蓄積する第２電荷蓄積部と、を更に備え、
    前記第１電荷出力部は、前記第１電荷蓄積部から転送された電荷を前記第１方向に転送して出力し、前記第１電荷排出部は、前記第１電荷蓄積部から転送された電荷を排出し、 前記第２電荷出力部は、前記第２電荷蓄積部から転送された電荷を前記第１方向に転送して出力し、前記第２電荷排出部は、前記第２電荷蓄積部から転送された電荷を排出することを特徴とする請求項１〜５のいずれか一項に記載の固体撮像装置。
  7. 前記電位勾配形成部は、前記複数の光感応領域に対向して配置された導電性部材と、前記導電性部材の前記第２方向での両端部に接続された一対の電極と、前記両端部の間で前記導電性部材に接続された電極とを有することを特徴とする請求項１〜６のいずれか一項に記載の固体撮像装置。
  8. 裏面入射型であることを特徴とする請求項１〜７のいずれか一項に記載の固体撮像装置。
JP2011005891A 2011-01-14 2011-01-14 固体撮像装置 Active JP5485919B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011005891A JP5485919B2 (ja) 2011-01-14 2011-01-14 固体撮像装置
KR1020137012885A KR101880780B1 (ko) 2011-01-14 2011-11-11 고체 촬상 장치
EP11855867.5A EP2665098B1 (en) 2011-01-14 2011-11-11 Solid state imaging device
CN201180065063.XA CN103314440B (zh) 2011-01-14 2011-11-11 固体摄像装置
PCT/JP2011/076112 WO2012096052A1 (ja) 2011-01-14 2011-11-11 固体撮像装置
US13/977,976 US9299860B2 (en) 2011-01-14 2011-11-11 Solid state imaging device including photoelectric conversion portion
TW100144678A TWI539585B (zh) 2011-01-14 2011-12-05 Solid state camera device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011005891A JP5485919B2 (ja) 2011-01-14 2011-01-14 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2012146917A true JP2012146917A (ja) 2012-08-02
JP5485919B2 JP5485919B2 (ja) 2014-05-07

Family

ID=46506969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011005891A Active JP5485919B2 (ja) 2011-01-14 2011-01-14 固体撮像装置

Country Status (7)

Country Link
US (1) US9299860B2 (ja)
EP (1) EP2665098B1 (ja)
JP (1) JP5485919B2 (ja)
KR (1) KR101880780B1 (ja)
CN (1) CN103314440B (ja)
TW (1) TWI539585B (ja)
WO (1) WO2012096052A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090907A (ja) * 2013-11-05 2015-05-11 浜松ホトニクス株式会社 リニアイメージセンサ
JP2016058507A (ja) * 2014-09-09 2016-04-21 浜松ホトニクス株式会社 裏面入射型固体撮像装置
JP7479584B1 (ja) 2022-12-06 2024-05-08 浜松ホトニクス株式会社 半導体プロセス監視装置及び半導体プロセス監視方法
WO2024122134A1 (ja) * 2022-12-06 2024-06-13 浜松ホトニクス株式会社 半導体プロセス監視装置及び半導体プロセス監視方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP6348272B2 (ja) * 2013-11-05 2018-06-27 浜松ホトニクス株式会社 電荷結合素子及びその製造方法、並びに固体撮像装置
US11424115B2 (en) 2017-03-31 2022-08-23 Verity Instruments, Inc. Multimode configurable spectrometer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180479A (ja) * 1990-11-15 1992-06-26 Sony Corp 固体撮像装置
JP2000058810A (ja) * 1998-08-12 2000-02-25 Sony Corp 固体撮像装置
JP2003008996A (ja) * 2001-06-20 2003-01-10 Fuji Photo Film Co Ltd 固体電子撮像装置およびその制御方法
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
WO2009133799A1 (ja) * 2008-04-30 2009-11-05 浜松ホトニクス株式会社 固体撮像装置
JP2011009274A (ja) * 2009-06-23 2011-01-13 Fuji Xerox Co Ltd イメージセンサおよび画像読取装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283670A (ja) * 1992-04-03 1993-10-29 Sony Corp 固体撮像素子及び固体撮像素子の電荷読出し方法
JP3297947B2 (ja) 1993-03-24 2002-07-02 ソニー株式会社 固体撮像素子
JP3318814B2 (ja) * 1995-03-15 2002-08-26 ソニー株式会社 固体撮像装置及びその駆動方法
US6770860B1 (en) * 2000-02-14 2004-08-03 Dalsa, Inc. Dual line integrating line scan sensor
JP2002217399A (ja) * 2001-01-22 2002-08-02 Fuji Photo Film Co Ltd 電荷読出方法および固体撮像装置
JP5702625B2 (ja) * 2011-02-22 2015-04-15 ソニー株式会社 撮像素子、撮像素子の製造方法、画素設計方法および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180479A (ja) * 1990-11-15 1992-06-26 Sony Corp 固体撮像装置
JP2000058810A (ja) * 1998-08-12 2000-02-25 Sony Corp 固体撮像装置
JP2003008996A (ja) * 2001-06-20 2003-01-10 Fuji Photo Film Co Ltd 固体電子撮像装置およびその制御方法
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
WO2009133799A1 (ja) * 2008-04-30 2009-11-05 浜松ホトニクス株式会社 固体撮像装置
JP2011009274A (ja) * 2009-06-23 2011-01-13 Fuji Xerox Co Ltd イメージセンサおよび画像読取装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015090907A (ja) * 2013-11-05 2015-05-11 浜松ホトニクス株式会社 リニアイメージセンサ
KR20160082683A (ko) * 2013-11-05 2016-07-08 하마마츠 포토닉스 가부시키가이샤 리니어 이미지 센서
US10403677B2 (en) 2013-11-05 2019-09-03 Hamamatsu Photonics K.K. Linear image sensor
KR102236597B1 (ko) * 2013-11-05 2021-04-06 하마마츠 포토닉스 가부시키가이샤 리니어 이미지 센서
JP2016058507A (ja) * 2014-09-09 2016-04-21 浜松ホトニクス株式会社 裏面入射型固体撮像装置
US10811459B2 (en) 2014-09-09 2020-10-20 Hamamatsu Photonics K.K. Backside incidence type solid-state image pickup device
JP7479584B1 (ja) 2022-12-06 2024-05-08 浜松ホトニクス株式会社 半導体プロセス監視装置及び半導体プロセス監視方法
WO2024122134A1 (ja) * 2022-12-06 2024-06-13 浜松ホトニクス株式会社 半導体プロセス監視装置及び半導体プロセス監視方法

Also Published As

Publication number Publication date
EP2665098B1 (en) 2021-04-28
US9299860B2 (en) 2016-03-29
TWI539585B (zh) 2016-06-21
CN103314440B (zh) 2016-07-20
EP2665098A1 (en) 2013-11-20
TW201230317A (en) 2012-07-16
JP5485919B2 (ja) 2014-05-07
US20130285188A1 (en) 2013-10-31
KR20140001907A (ko) 2014-01-07
WO2012096052A1 (ja) 2012-07-19
CN103314440A (zh) 2013-09-18
EP2665098A4 (en) 2017-06-28
KR101880780B1 (ko) 2018-07-20

Similar Documents

Publication Publication Date Title
JP5485919B2 (ja) 固体撮像装置
US11315976B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
JP6634384B2 (ja) フローティングディフュージョン・インターコネクト・キャパシタを有する撮像素子
JP5680979B2 (ja) 固体撮像装置
JP6879919B2 (ja) 固体撮像素子、電子機器、及び、固体撮像素子の製造方法
JP5573978B2 (ja) 固体撮像素子およびその駆動方法
KR20210130248A (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
JP5134427B2 (ja) 固体撮像装置
US8659061B2 (en) Solid-state image capturing element
CN111244205A (zh) 光电转换设备、光电转换系统和移动装置
CN103227184B (zh) 基于复合介质栅结构像素单元的成像阵列及其曝光操作方法
JP5452511B2 (ja) 固体撮像装置
JP2009231768A (ja) 固体撮像装置
JP2015026677A (ja) 固体撮像装置
JP6355401B2 (ja) 固体撮像装置及びカメラ
JP2016081950A (ja) 画素回路および撮像装置
TW202218105A (zh) 感測器裝置及感測模組
CN113544851A (zh) 固态成像设备
JP4673053B2 (ja) 電荷転送装置
JP2009170866A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140220

R150 Certificate of patent or registration of utility model

Ref document number: 5485919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250