KR20140001907A - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR20140001907A
KR20140001907A KR1020137012885A KR20137012885A KR20140001907A KR 20140001907 A KR20140001907 A KR 20140001907A KR 1020137012885 A KR1020137012885 A KR 1020137012885A KR 20137012885 A KR20137012885 A KR 20137012885A KR 20140001907 A KR20140001907 A KR 20140001907A
Authority
KR
South Korea
Prior art keywords
charge
type semiconductor
semiconductor layer
disposed
short side
Prior art date
Application number
KR1020137012885A
Other languages
English (en)
Other versions
KR101880780B1 (ko
Inventor
도모히로 이케야
야스히토 요네타
히사노리 스즈키
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20140001907A publication Critical patent/KR20140001907A/ko
Application granted granted Critical
Publication of KR101880780B1 publication Critical patent/KR101880780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치(1)는 복수의 광 감응 영역(13)을 가지는 광전 변환부(2)와, 복수의 광 감응 영역(13)에 대향해서 배치된 전위 구배 형성부(3)를 구비한다. 각 광 감응 영역(13)의 평면 형상은, 2개의 장변과 2개의 단변에 의해서 형태가 만들어지는 대략 구형(矩形) 모양을 이루고 있다. 복수의 광 감응 영역(13)은 장변에 교차하는 제1 방향으로 병치되어 있다. 전위 구배 형성부(3)는 광 감응 영역(13)의 한쪽의 단변으로부터 다른 쪽의 단변을 향하는 제2 방향을 따른 전위 구배를 형성한다. 전위 구배 형성부(3)는 제2 방향을 따라서 낮아진 전위 구배를 형성하는 제1 전위 구배 형성 영역과, 제2 방향을 따라서 높아진 전위 구배를 형성하는 제2 전위 구배 형성 영역을 가진다. 제2 전위 구배 형성 영역은, 제1 전위 구배 형성 영역에 대해 제2 방향으로 병치되어 있다.

Description

고체 촬상 장치{SOLID STATE IMAGING DEVICE}
본 발명은 고체 촬상 장치에 관한 것이다.
고체 촬상 장치로서 복수의 광 감응 영역을 가지는 광전 변환부와, 광 감응 영역으로부터 각각 전송된 전하를 취득하고, 전송하여 출력하는 전하 출력부와, 광 감응 영역으로부터 각각 전송된 전하를 배출하는 전하 배출부를 구비한 것이 알려져 있다(예를 들면, 특허 문헌 1 참조). 특허 문헌 1에 기재된 고체 촬상 장치에서는, 각 광 감응 영역은 대략 구형(矩形) 모양을 이루고 있다. 전하 출력부는 광 감응 영역의 일변(一邊)측에 배치되어 있다. 전하 배출부는 상기 일변에 인접하는 광 감응 영역의 타변측에 배치되어 있다.
특허 문헌 1: 일본국 특개평 6－283704호 공보
그런데, 근년, 미약한 광을 검출 가능한 고체 촬상 장치가 요구되고 있다. 미약한 광을 검출 가능하게 하기 위해서는, 광 감응 영역을 크게 하여, 광입사에 따른 전하의 발생량을 증가시킴(입사광에 대한 감도를 높임)과 아울러, 전하의 축적 기간을 길게 설정하는 것이 유효하다. 전하의 축적은, 일반적으로, 불필요한 전하의 배출을 행한 후에 개시된다. 따라서 일정한 축적 기간 내에 전하의 축적 기간을 길게 설정 가능하게 하기 위해서는, 전하의 배출에 걸리는 기간을 짧게 할 필요가 있다.
특허 문헌 1에 기재된 고체 촬상 장치는, 전하의 축적 기간에 대해서 이하의 문제점을 가지고 있다. 전하 출력부가 배치되어 있는 측의 변을 길게 함으로써 광 감응 영역을 크게 하면, 전하를 배출할 때에 광 감응 영역 내의 전하 이송 거리가 길어져 버린다. 이 때문에, 전하의 배출에 걸리는 기간을 짧게 할 수 없다. 전하 배출부가 배치되어 있는 측의 변을 길게 함으로써 감응 영역을 크게 함과 아울러 광 감응 영역에 맞추어 전하 배출부를 크게 하면, 전하 배출시의 광 감응 영역 내의 전하 이송 거리를 짧게 유지할 수 있다. 그렇지만, 전하 배출부의 전기적 응답이 늦어지기 때문에, 전하 배출을 개시할 때까지의 기간이 길어져, 전하의 배출에 걸리는 기간을 짧게 할 수 없다. 이러한 사정에 의해, 광 감응 영역을 크게 하면, 전하의 축적 기간을 길게 설정할 수 없다.
이에, 본 발명의 목적은, 입사광에 대한 감도가 높고 또한 전하의 축적 기간을 길게 설정하는 것이 가능한 고체 촬상 장치를 제공하는 것이다.
본 발명은 고체 촬상 장치로서, 광입사에 따라 전하를 발생시키고 또한 평면 형상이 2개의 장변(長邊)과 2개의 단변(短邊)에 의해서 형태가 만들어지는 대략 구형 모양을 이루고, 장변에 교차하는 제1 방향으로 병치된 복수의 광 감응 영역을 가지는 광전 변환부와, 복수의 광 감응 영역에 대향해서 배치되고, 한쪽의 단변으로부터 다른 쪽의 단변을 향하는 제2 방향을 따른 전위 구배를 형성하는 전위 구배 형성부와, 한쪽의 단변측에 배치되고 또한 복수의 광 감응 영역으로부터 각각 전송된 전하를 제1 방향으로 전송하여 출력하는 제1 전하 출력부와, 다른 쪽의 단변측에 배치되고 또한 복수의 광 감응 영역으로부터 각각 전송된 전하를 제1 방향으로 전송하여 출력하는 제2 전하 출력부와, 한쪽의 단변측에 배치되고 또한 복수의 광 감응 영역으로부터 각각 전송된 전하를 배출하는 제1 전하 배출부와, 다른 쪽의 단변측에 배치되고 또한 복수의 광 감응 영역으로부터 각각 전송된 전하를 배출하는 제2 전하 배출부를 구비하고, 전위 구배 형성부는 제2 방향을 따라서 낮아진 전위 구배를 형성하는 제1 전위 구배 형성 영역과, 제2 방향을 따라서 높아진 전위 구배를 형성하는 제2 전위 구배 형성 영역을 가지고, 제2 전위 구배 형성 영역은 제1 전위 구배 형성 영역에 대해 제2 방향으로 병치되어 있다.
본 발명에 따른 고체 촬상 장치에서는, 광 감응 영역은 그 평면 형상이 장변을 따라서 연장된 형상을 이루기 때문에, 비교적 넓은 면적을 가진다. 이것에 의해, 광 감응 영역으로의 입사광에 대한 감도를 높일 수 있다.
본 발명에서는, 전위 구배 형성부는 제1 전위 구배 형성 영역 및 제2 전위 구배 형성 영역을 가진다. 광 감응 영역 중 제1 전위 구배 형성 영역에 대응하는 영역에서 발생한 전하는, 제1 전위 구배 형성 영역이 형성하는 전위 구배에 의해서 상기 한쪽의 단변측으로 이송된다. 광 감응 영역의 상기 한쪽의 단변측으로 이송된 전하는, 불요(不要) 전하로서 제1 전하 배출부에 의해서 배출된다. 광 감응 영역 중 제2 전위 구배 형성 영역에 대응하는 영역에서 발생한 전하는, 제2 전위 구배 형성 영역이 형성하는 전위 구배에 의해서 상기 다른 쪽의 단변측으로 이송된다. 광 감응 영역의 상기 다른 쪽의 단변측으로 이송된 전하는, 불요 전하로서 제2 전하 배출부에 의해서 배출된다. 이와 같이, 광 감응 영역에서 발생한 전하는, 한쪽의 단변측 및 다른 쪽의 단변측으로 각각 이송되기 때문에, 광 감응 영역에서 발생한 전하가 불요 전하로서 배출될 때에, 그 배출에 걸리는 기간이 짧다. 따라서 전하의 축적 기간을 길게 설정하는 것이 가능하다.
제1 전하 배출부 및 제2 전하 배출부는, 광 감응 영역마다 대응해서 배치되어 있어도 좋다. 이 경우, 각 광 감응 영역으로부터의 전하의 배출에 걸리는 기간이 보다 짧다.
제1 전하 배출부 및 제2 전하 배출부는, 제1 방향에서 서로 이웃하는 2개의 광 감응 영역마다 대응해서 배치되어 있어도 좋다. 이 경우, 제1 전하 배출부 및 제2 전하 배출부의 수가 삭감되어, 각 제1 전하 배출부 및 제2 전하 배출부를 크게 형성하는 것이 가능하다. 따라서 제1 전하 배출부 및 제2 전하 배출부를 용이하게 형성할 수 있다.
또한, 제1 전하 배출부와 제2 전하 배출부는, 제1 방향을 따라서 교대로 배치되어 있어도 좋다. 각 제1 전하 배출부 및 제2 전하 배출부에서는, 대응하는 2개의 광 감응 영역의 한쪽 측으로부터 전송되는 전하의 배출 속도와, 다른 쪽 측으로부터 전송되는 전하의 배출 속도가 다른 경우가 있다. 이와 같은 경우더라도, 각 광 감응 영역은, 제1 전하 배출부 및 제2 전하 배출부의 한쪽에는, 상기 한쪽 측으로부터 전하를 전송하고, 다른 쪽에는, 상기 다른 쪽 측으로부터 전하를 전송하기 때문에, 광 감응 영역마다의 전하 배출 기간의 차이가 경감된다.
제1 전하 출력부로부터 출력된 전하에 제2 전하 출력부로부터 출력된 전하를 더하는 가산부를 추가로 구비하고 있어도 좋다. 이 경우, 고체 촬상 장치의 외부에서의 가산 처리가 불필요하다.
한쪽의 단변측에 배치되고 또한 복수의 광 감응 영역으로부터 각각 전송된 전하를 축적하는 제1 전하 축적부와, 다른 쪽의 단변측에 배치되고 또한 복수의 광 감응 영역으로부터 각각 전송된 전하를 축적하는 제2 전하 축적부를 추가로 구비하고, 제1 전하 출력부는 제1 전하 축적부로부터 전송된 전하를 제1 방향으로 전송하여 출력하고, 제1 전하 배출부는 제1 전하 축적부로부터 전송된 전하를 배출하고, 제2 전하 출력부는 제2 전하 축적부로부터 전송된 전하를 제1 방향으로 전송하여 출력하고, 제2 전하 배출부는 제2 전하 축적부로부터 전송된 전하를 배출하여도 좋다. 이 경우, 제1 전하 출력부, 제2 전하 출력부, 제1 전하 배출부, 및 제2 전하 배출부를 광 감응 영역에 인접시킬 필요가 없기 때문에, 각 부의 배치의 자유도가 높다.
전위 구배 형성부는 복수의 광 감응 영역에 대향해서 배치된 도전성 부재와, 도전성 부재의 제2 방향에서의 양단부에 접속된 한 쌍의 전극과, 양단부의 사이에서 도전성 부재에 접속된 전극을 가져도 좋다. 이 경우, 도전성 부재 및 전극이라는 간단한 구성으로 전위 구배가 형성된다.
상기 고체 촬상 장치는 이면(裏面) 입사형이어도 좋다.
본 발명에 의하면, 입사광에 대한 감도가 높고 또한 전하의 축적 기간을 길게 설정하는 것이 가능한 고체 촬상 장치를 제공할 수 있다.
도 1은 본 실시 형태에 따른 고체 촬상 장치의 구성을 나타내는 평면도이다.
도 2는 도 1에 있어서의 II－II선을 따른 단면 구성을 설명하는 도면이다.
도 3은 도 1에 있어서의 III－III선을 따른 단면 구성을 설명하는 도면이다.
도 4는 도 1에 있어서의 IV－IV선을 따른 단면 구성을 설명하는 도면이다.
도 5는 본 실시 형태에 따른 고체 촬상 장치에 있어서, 입력되는 각 신호의 타이밍챠트이다.
도 6은 전하의 배출 동작을 설명하기 위한 포텐셜도이다.
도 7은 전하의 판독 동작을 설명하기 위한 포텐셜도이다.
도 8은 본 실시 형태에 따른 고체 촬상 장치의 변형예를 나타내는 평면도이다.
도 9는 본 실시 형태에 따른 고체 촬상 장치의 다른 변형예를 나타내는 평면도이다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 가지는 요소에는, 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
도 1은 본 실시 형태에 따른 고체 촬상 장치의 구성을 나타내는 평면도이다. 도 2는 도 1에 있어서의 II－II선을 따른 단면 구성을 설명하는 도면이다. 도 3은 도 1에 있어서의 III－III선을 따른 단면 구성을 설명하는 도면이다. 도 4는 도 1에 있어서의 IV－IV선을 따른 단면 구성을 설명하는 도면이다.
본 실시 형태에 따른 고체 촬상 장치(1)는 광전 변환부(2)와, 전위 구배 형성부(3)와, 복수의 제1 전하 축적부(4)와, 복수의 제1 전하 전송부(5)와, 복수의 제1 전하 배출부(6)와, 제1 전하 출력부로서의 제1 쉬프트 레지스터(7)와, 복수의 제2 전하 축적부(8)와, 복수의 제2 전하 전송부(9)와, 복수의 제2 전하 배출부(10)와, 제2 전하 출력부로서의 제2 쉬프트 레지스터(11)와, 가산부(12)를 구비하고 있다. 고체 촬상 장치(1)는 예를 들면 분광기의 광 검출 수단으로서 이용할 수 있다.
광전 변환부(2)는 광입사에 따라 전하를 생성하는 복수의 광 감응 영역(13)을 가진다. 각 광 감응 영역(13)의 평면 형상은, 2개의 장변과 2개의 단변에 의해서 형태가 만들어지는 대략 구형 모양을 이루고 있다. 복수의 광 감응 영역(13)은 장변에 교차하는 제1 방향(여기에서는, 단변을 따르는 일차원 방향)으로 병치되어 있다. 서로 이웃하는 광 감응 영역(13)의 사이에는, 아이솔레이션 영역(미도시)이 각각 배치되어 있어, 광 감응 영역(13)의 사이를 전기적으로 분리시키고 있다. 본 실시 형태에서는, 제1 방향은 장변과 직교하고 있다.
전위 구배 형성부(3)는 도전성 부재(14)와 한 쌍의 전극(15a, 15b)과, 전극(16)을 가지고 있다. 전위 구배 형성부(3)는 각 광 감응 영역(13)의 한쪽의 단변으로부터 다른 쪽의 단변을 향하는 제2 방향을 따른 전위 구배를 형성한다. 도전성 부재(14)는 각 광 감응 영역(13)에 대향하도록 배치되어 있다. 전위 전극(15a, 15b)은 도전성 부재(14)의 제2 방향에서의 양단부에 각각 배치되어 있다. 전극(15a)은 상기 한쪽의 단변측의 단부에 배치되고, 전극(15b)은 상기 다른 쪽의 단변측의 단부에 배치되어 있다. 전극(15a, 15b)은 도전성 부재(14)의 제2 방향에서의 단(端)보다 내측에 각각 배치되어 있다. 전극(15a, 15b)은 도전성 부재(14)의 제2 방향에서의 단에 각각 배치되어 있어도 좋다. 전극(16)은 전극(15a, 15b)의 대략 중간 위치에 배치되어 있다.
각 제1 전하 축적부(4)는 상기 한쪽의 단변측에 있어서, 광 감응 영역(13)마다 배치되어 있다. 각 제1 전하 축적부(4)는 대응하는 광 감응 영역(13)과 제2 방향에서 인접해 있다. 즉, 복수의 제1 전하 축적부(4)는 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 서로 이웃하는 제1 전하 축적부(4)의 사이에는, 아이솔레이션 영역(미도시)이 각각 배치되어 있어, 제1 전하 축적부(4)의 사이를 전기적으로 분리시키고 있다. 각 제1 전하 축적부(4)는 대응하는 광 감응 영역(13)으로부터 전송된 전하를 축적한다. 각 제1 전하 축적부(4)는 각 제1 전하 전송부(5)에 전하를 전송한다. 각 제1 전하 축적부(4)는 각 제1 전하 배출부(6)에 전하를 전송한다.
각 제1 전하 전송부(5)는 제1 전하 축적부(4)마다 배치되어 있다. 각 제1 전하 전송부(5)는 대응하는 제1 전하 축적부(4)와 제2 방향에서 인접해 있다. 즉, 복수의 제1 전하 전송부(5)는 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 서로 이웃하는 제1 전하 전송부(5)의 사이에는, 아이솔레이션 영역(미도시)이 각각 배치되어 있어, 제1 전하 전송부(5)의 사이를 전기적으로 분리시키고 있다. 각 제1 전하 전송부(5)는 대응하는 제1 전하 축적부(4)로부터 전송된 전하를 취득하여, 제1 쉬프트 레지스터(7)를 향해서 전송한다.
각 제1 전하 배출부(6)는 제1 전하 축적부(4)마다 배치되어 있다. 즉, 복수의 제1 전하 배출부(6)는 광 감응 영역(13)마다 대응해서 배치되어 있다. 각 제1 전하 배출부(6)는 대응하는 제1 전하 축적부(4)와 제1 방향에서 인접해 있다. 각 제1 전하 배출부(6)는 상기 한쪽의 단변측에 있어서, 제1 방향을 따라서 제1 전하 축적부(4)와 교대로 병치되어 있다. 각 제1 전하 배출부(6)는 대응하는 제1 전하 축적부(4)로부터 전송된 전하를 배출한다.
제1 쉬프트 레지스터(7)는 각 제1 전하 전송부(5)와 제2 방향에서 인접해 있다. 즉, 제1 쉬프트 레지스터(7)는 상기 한쪽의 단변측에 배치되어 있다. 제1 쉬프트 레지스터(7)는 각 제1 전하 전송부(5)로부터 전송된 전하를 각각 취득하여, 제1 방향으로 전송하여 가산부(12)에 순차 출력한다.
각 제2 전하 축적부(8)는 상기 한쪽의 단변측에 있어서, 광 감응 영역(13)마다 배치되어 있다. 각 제2 전하 축적부(8)는 대응하는 광 감응 영역(13)과 제2 방향에서 인접해 있다. 즉, 복수의 제2 전하 축적부(8)는 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 서로 이웃하는 제2 전하 축적부(8)의 사이에는, 아이솔레이션 영역(미도시)이 각각 배치되어 있어, 제2 전하 축적부(8)의 사이를 전기적으로 분리시키고 있다. 각 제2 전하 축적부(8)는 대응하는 광 감응 영역(13)으로부터 전송된 전하를 축적한다. 각 제2 전하 축적부(8)는 각 제2 전하 전송부(9)에 전하를 전송한다. 각 제2 전하 축적부(8)는 각 제2 전하 배출부(10)에 전하를 전송한다.
각 제2 전하 전송부(9)는 제2 전하 축적부(8)마다 배치되어 있다. 각 제2 전하 전송부(9)는 대응하는 제2 전하 축적부(8)와 제2 방향에서 인접해 있다. 즉, 복수의 제2 전하 전송부(9)는 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 서로 이웃하는 제2 전하 전송부(9)의 사이에는, 아이솔레이션 영역(미도시)이 각각 배치되어 있어, 제2 전하 전송부(9)의 사이를 전기적으로 분리시키고 있다. 각 제2 전하 전송부(9)는 대응하는 제2 전하 축적부(8)로부터 전송된 전하를 취득하여, 제2 쉬프트 레지스터(11)를 향해서 전송한다.
각 제2 전하 배출부(10)는 제2 전하 축적부(8)마다 배치되어 있다. 즉, 복수의 제2 전하 배출부(10)는 광 감응 영역(13)마다 대응해서 배치되어 있다. 각 제2 전하 배출부(10)는 대응하는 제2 전하 축적부(8)와 제1 방향에서 인접해 있다. 각 제2 전하 배출부(10)는 상기 다른 쪽의 단변측에 있어서, 제1 방향을 따라서 제2 전하 축적부(8)와 교대로 병치되어 있다. 각 제2 전하 배출부(10)는 대응하는 제2 전하 축적부(8)로부터 전송된 전하를 배출한다.
제2 쉬프트 레지스터(11)는 각 제2 전하 전송부(9)와 제2 방향에서 인접해 있다. 즉, 제2 쉬프트 레지스터(11)는 상기 다른 쪽의 단변측에 배치되어 있다. 제2 쉬프트 레지스터(11)는 각 제2 전하 전송부(9)로부터 전송된 전하를 각각 취득하여, 제1 방향으로 전송하여 가산부(12)에 순차 출력한다.
가산부(12)는 제1 쉬프트 레지스터(7)로부터 출력된 전하에, 제2 쉬프트 레지스터(11)로부터 출력된 전하를 더하여 출력한다. 가산부(12)로부터 출력된 전하는 앰프부(17)에 의해서 전압으로 변환되어, 고체 촬상 장치(1)의 외부로 출력된다.
광전 변환부(2), 전위 구배 형성부(3), 복수의 제1 전하 축적부(4), 복수의 제1 전하 전송부(5), 복수의 제1 전하 배출부(6), 제1 쉬프트 레지스터(7), 복수의 제2 전하 축적부(8), 복수의 제2 전하 전송부(9), 복수의 제2 전하 배출부(10), 및 제2 쉬프트 레지스터(11)는 도 2 ~ 도 4에 도시된 바와 같이 반도체 기판(20) 상에 형성된다. 반도체 기판(20)은 기체(基體)로 되는 p형 반도체층(21)과, p형 반도체층(21)의 한쪽 면측에 형성된 복수의 n형 반도체층(22, 23, 25, 27, 29, 31, 33), 복수의 n－형 반도체층(24, 26, 30, 32), 및 p＋형 반도체층(28, 34)을 포함하고 있다. 도 3에 도시된 바와 같이, 반도체 기판(20)은 p형 반도체층(21)의 한쪽 면측에 형성된 p＋형 반도체층(35)을 포함하고 있다. 도 4에 도시된 바와 같이, 반도체 기판(20)은 p형 반도체층(21)의 한쪽 면측에 형성된 n－형 반도체층(36, 38) 및 n＋형 반도체층(37, 39)을 포함하고 있다.
본 실시 형태에서는, 기판 재료로서 Si를 이용하고 있다. 「고불순물 농도」란 불순물 농도가 예를 들면 1×1017cm－3 정도 이상인 것이다. 「＋」를 도전형에 붙임으로써, 「고불순물 농도」인 것이 표시된다. 「저불순물 농도」란 불순물 농도가 예를 들면 1×1015cm－3 정도 이하인 것이다. 「－」를 도전형에 붙임으로써, 「저불순물 농도」인 것이 표시된다. n형 불순물로서는 비소나 인 등이 있고, p형 불순물로서는 붕소 등이 있다.
도 2에 도시된 바와 같이, 각 n형 반도체층(22)은 p형 반도체층(21)와 pn접합을 형성하고 있고, 각 n형 반도체층(22)에 의해 각 광 감응 영역(13)이 구성되어 있다. 고체 촬상 장치(1)는 이면 입사형의 고체 촬상 장치로서, p형 반도체층(21)측으로부터 광이 입사한다. 각 n형 반도체층(22)의 평면 형상은 2개의 장변과 2개의 단변에 의해서 형태가 만들어지는 대략 구형 모양을 이루고, 당해 평면 형상이 각 광 감응 영역(13)의 평면 형상과 대응하고 있다. 복수의 n형 반도체층(22)은 제1 방향으로 병치되어 있다. 서로 이웃하는 n형 반도체층(22)의 사이에는, p＋형 반도체층(35)이 각각 배치되고, 이 p＋형 반도체층(35)에 의해 광 감응 영역(13)의 사이의 아이솔레이션 영역이 구성되어 있다(도 3 참조).
각 n형 반도체층(22) 상에는, 도전성 부재(14)가 배치되어 있다. 도전성 부재(14)는 절연층(도시하지 않음)을 개재하여 각 n형 반도체층(22) 상에 형성되어 있다. 전극(15a, 15b)은 도전성 부재(14)의 제2 방향에서의 양단부에 각각 접속되어 있다. 전극(16)은 전극(15a, 15b)의 대략 중간 위치에서 도전성 부재(14)에 접속되어 있다. 도전성 부재(14), 전극(15a, 15b, 16)은 제1 방향으로 신장하여, 각 n형 반도체층(22)에 걸치도록 형성되어 있다(도 1 참조). 본 실시 형태에서는, 도전성 부재(14)의 재료로서 폴리 실리콘 등을 이용할 수 있고, 전극(15a, 15b, 16)의 재료로서 알루미늄 등을 이용할 수 있다.
도전성 부재(14)는 이른바 저항성 게이트를 구성하고 있다. 전극(15a, 15b)에는 제어 회로(도시하지 않음)로부터 신호 MGH가 주어지고, 전극(16)에는 제어 회로(도시하지 않음)로부터 신호 MGL가 주어진다. 신호 MGL과 신호 MGH가 L레벨이면, 도전성 부재(14)에는 전위 구배가 형성되지 않는다. 신호 MGL의 H레벨에서의 인가 전압과 신호 MGH의 H레벨에서의 인가 전압과는, 차이가 난다. 신호 MGH의 H레벨에서의 인가 전압은, 신호 MGL의 H레벨에서의 인가 전압보다도 높다. 이 때문에, 신호 MGL과 신호 MGH가 H레벨이면, 전극(15a)으로부터 전극(16)을 향해(제2 방향을 따라서) 낮아진 전위 구배가 도전성 부재(14)에 형성됨과 아울러, 전극(16)으로부터 전극(15b)을 향해(제2 방향을 따라서) 높아진 전위 구배가 도전성 부재(14)에 형성된다. 따라서 전위 구배 형성부(3)는 도 2에 도시된 바와 같이, 제2 방향을 따라서 낮아진 전위 구배를 형성하는 제1 전위 구배 형성 영역(3a)과, 제2 방향을 따라서 높아진 전위 구배를 형성하는 제2 전위 구배 형성 영역(3b)을 가지고 있다. 제2 전위 구배 형성 영역(3b)은 제1 전위 구배 형성 영역(3a)에 대해 제2 방향으로 병치되어 있다.
각 n형 반도체층(23)은 상기 한쪽의 단변측에 있어서, n형 반도체층(22)마다 배치되어 있다. 각 n형 반도체층(23)은 대응하는 n형 반도체층(22)과 제2 방향에서 인접해 있다. 즉, 복수의 n형 반도체층(23)은 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n형 반도체층(23)에 의해 각 제1 전하 축적부(4)가 구성되어 있다. 각 n형 반도체층(23)의 평면 형상은, 제2 방향을 따른 2변과 제2 방향으로 교차한 2변에 의해서 형태가 만들어지는 대략 구형 모양을 이루고 있다. 각 n형 반도체층(23)의 제2 방향으로 교차한 일변은, 대응하는 n형 반도체층(22)의 상기 한쪽의 단변에 접해 있다. 제1 전하 축적부(4)는 n형 반도체층(23)의 평면 형상에 대응하고, 제2 방향을 따른 2변과 제2 방향으로 교차한 2변에 의해서 형태가 만들어지는 대략 구형 모양의 제1 전하 축적 영역(A1)을 가지고 있다. 서로 이웃하는 n형 반도체층(23)의 사이에는, n형 반도체층(22)의 경우와 마찬가지로 p＋형 반도체층(35)이 각각 배치되어, 제1 전하 축적부(4)의 사이의 아이솔레이션 영역이 구성되어 있다.
각 n형 반도체층(23) 상에는, 전극(41)이 배치되어 있다. 전극(41)은 절연층(도시하지 않음)을 개재하여 각 n형 반도체층(23) 상에 형성되어 있다. 전극(41)은 제1 방향으로 신장하여, 각 n형 반도체층(23)에 걸치도록 형성되어 있다. 전극(41)은 n형 반도체층(23)마다 형성되어 있어도 좋다. 전극(41)에는, 제어 회로(도시하지 않음)로부터 신호 BG가 주어져, 제1 전하 축적부(4)가 구동된다.
각 n－형 반도체층(24)은 n형 반도체층(23)마다 배치되어 있다. 각 n－형 반도체층(24)은 대응하는 n형 반도체층(23)과 제2 방향에서 인접해 있다. 즉, 복수의 n－형 반도체층(24)은 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n형 반도체층(25)은 n－형 반도체층(24)마다 배치되어 있다. 각 n형 반도체층(25)은 대응하는 n－형 반도체층(24)과 제2 방향에서 인접해 있다. 즉, 복수의 n형 반도체층(25)은 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n－형 반도체층(24) 및 각 n형 반도체층(25)에 의해 각 제1 전하 전송부(5)가 구성되어 있다. 각 n－형 반도체층(24)은 대응하는 n형 반도체층(23)의 변 중 제2 방향과 교차한 일변에 접하도록 배치되어 있다. 각 제1 전하 전송부(5)는 대응하는 제1 전하 축적 영역(A1)의 변 중 제2 방향과 교차한 일변측에 배치되어 있다. 서로 이웃하는 n－형 반도체층(24)의 사이 및 서로 이웃하는 n형 반도체층(25)의 사이에는, n형 반도체층(22)의 경우와 마찬가지로 p＋형 반도체층(35)이 각각 배치되어, 제1 전하 전송부(5)의 사이의 아이솔레이션 영역이 구성되어 있다.
각 n－형 반도체층(24) 및 각 n형 반도체층(25) 상에는, 전극(42)이 배치되어 있다. 전극(42)은 절연층(도시하지 않음)을 개재하여 각 n－형 반도체층(24) 및 각 n형 반도체층(25) 상에 형성되어 있다. 전극(42)은 제1 방향으로 신장하여, 각 n－형 반도체층(24) 및 각 n형 반도체층(25)에 걸치도록 형성되어 있다. 전극(42)은 n－형 반도체층(24)마다, n형 반도체층(25)마다 형성되어 있어도 좋다. 전극(42)에는, 신호 TG가 주어져 제1 전하 전송부(5)가 구동된다.
각 n－형 반도체층(26)은 n형 반도체층(25)마다 배치되어 있다. 각 n－형 반도체층(26)은 대응하는 n형 반도체층(25)과 제2 방향에서 인접해 있다. 즉, 복수의 n－형 반도체층(26)은 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n형 반도체층(27)은 n－형 반도체층(26)마다 배치되어 있다. 각 n형 반도체층(27)은 대응하는 n－형 반도체층(26)과 제2 방향에서 인접해 있다. 즉, 복수의 n형 반도체층(27)은 상기 한쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 서로 이웃하는 n－형 반도체층(26) 및 서로 이웃하는 n형 반도체층(27)은 서로 접해 있다. 복수의 n－형 반도체층(26) 및 복수의 n형 반도체층(27)에 의해 제1 쉬프트 레지스터(7)가 구성되어 있다.
각 n－형 반도체층(26) 및 각 n형 반도체층(27) 상에는, 전극(43)이 배치되어 있다. 전극(43)은 절연층(도시하지 않음)을 개재하여 각 n－형 반도체층(26) 및 각 n형 반도체층(27) 상에 형성되어 있다. 전극(43)은 n－형 반도체층(26) 및 n형 반도체층(27)의 쌍마다 형성되어 있다. 전극(43)에는 신호 PG가 주어져, 제1 쉬프트 레지스터(7)가 구동된다.
각 n형 반도체층(29)은 상기 다른 쪽의 단변측에 있어서, n형 반도체층(22)마다 배치되어 있다. 각 n형 반도체층(29)은 대응하는 n형 반도체층(22)과 제2 방향에서 인접해 있다. 즉, 복수의 n형 반도체층(29)은 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n형 반도체층(29)에 의해 각 제2 전하 축적부(8)가 구성되어 있다. 각 n형 반도체층(29)의 평면 형상은, 제2 방향을 따른 2변과 제2 방향으로 교차한 2변에 의해서 형태가 만들어지는 대략 구형 모양을 이루고 있다. 각 n형 반도체층(29)의 제2 방향으로 교차한 일변은, 대응하는 n형 반도체층(22)의 상기 다른 쪽의 단변에 접해 있다. 제2 전하 축적부(8)는 n형 반도체층(29)의 평면 형상에 대응하고, 제2 방향을 따른 2변과 제2 방향으로 교차한 2변에 의해서 형태가 만들어지는 대략 구형 모양의 제2 전하 축적 영역(A2)을 가지고 있다. 서로 이웃하는 n형 반도체층(29)의 사이에는, n형 반도체층(22)의 경우와 마찬가지로 p＋형 반도체층(35)이 각각 배치되어, 제2 전하 축적부(8)의 사이의 아이솔레이션 영역이 구성되어 있다.
각 n형 반도체층(29) 상에는, 전극(44)가 배치되어 있다. 전극(44)은 절연층(도시하지 않음)을 개재하여 각 n형 반도체층(29) 상에 형성되어 있다. 전극(44)은 제1 방향으로 신장하여, 각 n형 반도체층(29)에 걸치도록 형성되어 있다. 전극(44)은 각 n형 반도체층(29)마다 형성되어 있어도 좋다. 전극(44)에는 제어 회로(도시하지 않음)로부터 신호 BG가 주어져, 제2 전하 축적부(8)가 구동된다.
각 n－형 반도체층(30)은 n형 반도체층(29)마다 배치되어 있다. 각 n－형 반도체층(30)은 대응하는 n형 반도체층(29)과 제2 방향에서 인접해 있다. 즉, 복수의 n－형 반도체층(30)은 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n형 반도체층(31)은 n－형 반도체층(30)마다 배치되어 있다. 각 n형 반도체층(31)은 대응하는 n－형 반도체층(30)과 제2 방향에서 인접해 있다. 즉, 복수의 n형 반도체층(31)은 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n－형 반도체층(30) 및 각 n형 반도체층(31)에 의해 각 제2 전하 전송부(9)가 구성되어 있다. 각 n－형 반도체층(30)은 대응하는 n형 반도체층(29)의 변 중 제2 방향과 교차한 일변에 접하도록 배치되어 있다. 각 제2 전하 전송부(9)는 대응하는 제2 전하 축적 영역(A2)의 변 중 제2 방향과 교차한 일변측에 배치되어 있다. 서로 이웃하는 n－형 반도체층(30)의 사이 및 서로 이웃하는 n형 반도체층(31)의 사이에는, n형 반도체층(22)의 경우와 마찬가지로 p＋형 반도체층(35)이 각각 배치되어, 제2 전하 전송부(9)의 사이의 아이솔레이션 영역이 구성되어 있다.
각 n－형 반도체층(30) 및 각 n형 반도체층(31) 상에는, 전극(45)이 배치되어 있다. 전극(45)은 절연층(도시하지 않음)을 개재하여 각 n－형 반도체층(30) 및 각 n형 반도체층(31) 상에 형성되어 있다. 전극(45)은 제1 방향으로 신장하여, 각 n－형 반도체층(30) 및 각 n형 반도체층(31)에 걸치도록 형성되어 있다. 전극(45)은 n－형 반도체층(30)마다, n형 반도체층(31)마다 형성되어 있어도 좋다. 전극(45)에는 신호 TG가 주어져, 제2 전하 전송부(9)가 구동된다.
각 n－형 반도체층(32)은 n형 반도체층(31)마다 배치되어 있다. 각 n－형 반도체층(32)은 대응하는 n형 반도체층(31)과 제2 방향에서 인접해 있다. 즉, 복수의 n－형 반도체층(32)은 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 각 n형 반도체층(33)은 n－형 반도체층(32)마다 배치되어 있다. 각 n형 반도체층(33)은 n－형 반도체층(32)과 제2 방향에서 인접해 있다. 즉, 복수의 n형 반도체층(33)은, 상기 다른 쪽의 단변측에 있어서, 제1 방향으로 병치되어 있다. 서로 이웃하는 n－형 반도체층(32) 및 서로 이웃하는 n형 반도체층(33)은 서로 접해 있다. 복수의 n－형 반도체층(32) 및 복수의 n형 반도체층(33)에 의해 제2 쉬프트 레지스터(11)가 구성되어 있다.
각 n－형 반도체층(32) 및 각 n형 반도체층(33) 상에는 전극(46)이 배치되어 있다. 전극(46)은 절연층(도시하지 않음)을 개재하여 각 n－형 반도체층(32) 및 각 n형 반도체층(33) 상에 형성되어 있다. 전극(46)은 n－형 반도체층(32) 및 n형 반도체층(33)의 쌍마다 형성되어 있다. 전극(46)에는 신호 PG가 주어져, 제2 쉬프트 레지스터(11)가 구동된다.
p＋형 반도체층(28)은 n형 반도체층(27)과 제2 방향에서 인접해 있다. p＋형 반도체층(34)은 n형 반도체층(33)과 제2 방향에서 인접해 있다. p＋형 반도체층(28, 34)은, 복수의 n형 반도체층(22, 23, 25, 27, 29, 31, 33) 및 복수의 n－형 반도체층(24, 26, 30, 32)을 반도체 기판(20)의 다른 부분으로부터 전기적으로 분리시키고 있다.
도 4에 도시된 바와 같이, 각 n－형 반도체층(36)은 n형 반도체층(23)마다 배치되어 있다. 각 n－형 반도체층(36)은 대응하는 n형 반도체층(23)과 제1 방향에서 인접해 있다. 각 n＋형 반도체층(37)은 n－형 반도체층(36)마다 배치되어 있다. 각 n＋형 반도체층(37)은 대응하는 n－형 반도체층(36)과 제1 방향에서 인접해 있다. 즉, 복수의 n－형 반도체층(36) 및 n＋형 반도체층(37)은, 복수의 n형 반도체층(23)과 교대로 제1 방향으로 병치되어 있다. 각 n－형 반도체층(36) 및 각 n＋형 반도체층(37)에 의해 각 제1 전하 배출부(6)가 구성되어 있다. 각 n－형 반도체층(36)은 대응하는 n형 반도체층(23)의 변 중 제2 방향을 따른 일변에 접하도록 배치되어 있다. 각 제1 전하 배출부(6)는 대응하는 제1 전하 축적 영역(A1)의 변 중 제2 방향을 따른 일변측에 배치되어 있다.
각 n－형 반도체층(36) 상에는, 전극(47)이 배치되어 있다. 전극(47)은 절연층(도시하지 않음)을 개재하여 각 n－형 반도체층(36) 상에 형성되어 있다. 전극(47)은 n－형 반도체층(36)마다 형성되어 있다. 각 n＋형 반도체층(37)은 제어 회로(도시하지 않음)에 접속되어, 각 n＋형 반도체층(37)에 전송된 전하가 제어 회로에 배출된다. 전극(46)에는 신호 RG가 주어져, 제1 전하 배출부(6)가 구동된다.
각 n－형 반도체층(38)은 n형 반도체층(29)마다 배치되어 있다. 각 n－형 반도체층(38)은 대응하는 n형 반도체층(29)과 제1 방향에서 인접해 있다. 각 n＋형 반도체층(39)은 n－형 반도체층(38)마다 배치되어 있다. 각 n＋형 반도체층(39)은 대응하는 n－형 반도체층(38)과 제1 방향에서 인접해 있다. 즉, 복수의 n－형 반도체층(38) 및 n＋형 반도체층(39)은 복수의 n형 반도체층(23)과 교대로 제1 방향으로 병치되어 있다. 각 n－형 반도체층(38) 및 각 n＋형 반도체층(39)에 의해 각 제2 전하 배출부(10)가 구성되어 있다. 각 n－형 반도체층(38)은 대응하는 n형 반도체층(29)의 변 중 제2 방향을 따른 일변에 접하도록 배치되어 있다. 각 제2 전하 배출부(10)는 대응하는 제2 전하 축적 영역(A2)의 변 중 제2 방향을 따른 일변측에 배치되어 있다.
각 n－형 반도체층(38) 상에는, 전극(48)이 배치되어 있다. 전극(48)은 절연층(도시하지 않음)을 개재하여 각 n－형 반도체층(38) 상에 형성되어 있다. 전극(48)은 n－형 반도체층(38)마다 형성되어 있다. 각 n＋형 반도체층(39)은 제어 회로(도시하지 않음)에 접속되어, 각 n＋형 반도체층(39)에 전송된 전하가 제어 회로에 배출된다. 전극(48)에는 신호 RG가 주어져, 제2 전하 배출부(10)가 구동된다.
상술한 각 절연층은, 예를 들면, 실리콘 산화막으로 이루어진다. p형 반도체층(21) 가운데, n형 반도체층(22)와 pn접합을 형성하고 있는 부분 이외는, 차광 부재를 배치하는 등 하여 차광되어 있어도 좋다. 이 경우, 불필요한 전하의 발생이 방지된다. 복수의 n형 반도체층(22, 23, 25, 27, 29, 31, 33) 및 복수의 n－형 반도체층(24, 26, 30, 32)은 차광 부재를 배치하는 등 하여 차광되어 있어도 좋다. 이 경우, 불필요한 전하의 발생이 더욱 방지된다.
이이서, 도 5 ~ 도 7에 기초하여, 고체 촬상 장치(1)에 있어서의 동작을 설명한다. 도 5는 본 실시 형태에 따른 고체 촬상 장치에 있어서, 입력되는 각 신호의 타이밍챠트이다. 도 6은 전하의 배출 동작을 설명하기 위한 포텐셜도이다. 도 7은 전하의 판독 동작을 설명하기 위한 포텐셜도이다.
그런데, n형의 반도체에서는 플러스로 이온화된 도너(donor)가 존재하고, p형의 반도체에서는 마이너스로 이온화된 억셉터(acceptor)가 존재한다. pn접합에 있어서의 포텐셜은, p형보다도 n형이 높다. 다시 말하면, 에너지 밴드도에 있어서의 포텐셜은, 하향(下向)이 플러스 방향이기 때문에, n형의 반도체에 있어서의 포텐셜은, 에너지 밴드도에 있어서 p형의 반도체의 포텐셜보다 깊다(높다). 각 전극(15a, 15b, 16, 41 ~ 48)에 정전위를 인가하면, 전극 직하(直下)의 반도체 영역의 포텐셜이 깊어진다(플러스 방향으로 커짐). 각 전극에 인가되는 정전위의 크기를 작게 하면, 대응하는 전극 직하의 반도체의 포텐셜이 얕아진다(플러스 방향으로 작아짐).
도 5에 도시된 시각 t3는 광 검출의 대상으로 하는 기간의 개시 시각이며, 시각 t5는 광 검출의 대상으로 하는 기간의 종료 시각이다. 광 검출에 있어서는, 우선, 광 검출의 대상으로 하는 기간의 개시 시각까지 발생한 전하가 불요 전하로서 배출된다. 다음으로, 광 검출의 대상으로 하는 기간의 종료 시각까지 발생한 전하가 신호 전하로서 축적된다. 다음으로, 축적된 신호 전하가 판독된다. 신호 전하의 판독은 전하 전송부(5, 9)에 의해 행해지고, 본 실시 형태에서는, 신호 전하의 축적과 판독이 동시에 행해진다. 본 실시 형태에서는, 시각 t2로부터 시각 t3까지의 사이가 불요 전하를 배출하는 전하 배출 기간 Ta로 설정되고, 시각 t3으로부터 시각 t4까지의 사이가 신호 전하를 축적하는 전하 축적 기간 Tb로 설정되고, 시각 t4로부터 시각 t5까지의 사이가 신호 전하의 축적과 판독을 동시에 행하는 전하 판독 기간 Tc로 설정되고, 시각 t5 이후의 소정 기간이 외부로의 전하 판독 기간 Td로 설정되어 있다. 전하 배출 기간 Ta는 시각 t3까지 축적된 전하를 모두 배출하는 것이 가능한 길이로 설정되어 있다.
시각 t2보다 전의 시각 t1에 있어서, 각 신호 MGL, MGH, TG, PG가 L레벨이고, 신호 BG가 H레벨이면, n형 반도체층(22)의 포텐셜 φ22는 n－형 반도체층(24, 30)의 포텐셜 φ24, φ30 및 n－형 반도체층(36, 38)의 포텐셜 φ36, φ38보다도 깊어진다(도 6 (a) 참조). n형 반도체층(23, 29)의 포텐셜 φ23, φ29는, 포텐셜 φ22보다도 더 깊어진다(도 7(a) 참조). 이것에 의해, 포텐셜 φ22, φ23, φ29의 우물이 형성된다. 광 감응 영역(13)에 광이 입사해 발생한 전하는, 포텐셜 φ22, φ23, φ29의 우물 내에 축적된다. 즉, 광 감응 영역(13)에서 발생한 전하는 광 감응 영역(13), 제1 전하 축적부(4), 및 제2 전하 축적부(8)에 축적된다.
시각 t2에 있어서, 각 신호 MGL, MGH가 L레벨에서 H레벨로 바뀌면, 제2 방향을 따른 전위 구배가 형성된다. 그 전위 구배에 따라, 포텐셜 φ22에는 포텐셜 φ23을 향해 깊어지는 포텐셜 구배 φ22a와, 포텐셜 φ29을 향해 깊어지는 포텐셜 구배 φ22b가 형성된다(도 6(b) 참조). 포텐셜 φ22의 우물에 축적된 전하는, 포텐셜 구배 φ22a에 의해서 포텐셜 φ23의 우물로 이동하고, 포텐셜 구배 φ22b에 의해서 φ29의 우물로 이동한다. 즉, 광 감응 영역(13)에 축적된 전하는, 광 감응 영역(13)으로부터 전송되어, 제1 전하 축적부(4) 및 제2 전하 축적부(8)에 축적된다.
마찬가지로 시각 t2에 있어서, 신호 RG가 L레벨에서 H레벨로 바뀌면, n－형 반도체층(36, 38)의 포텐셜 φ36, φ38은, 포텐셜 φ23, φ29보다도 깊어진다. n＋형 반도체층(37, 39)의 포텐셜 φ37, φ39는, 포텐셜 φ36, φ38보다도 더 깊은, 포텐셜 φ37, φ39의 우물을 형성하고 있다. 포텐셜 φ23의 우물 내에 축적된 전하는, 포텐셜 φ37의 우물로 이동한다. 포텐셜 φ29의 우물 내에 축적된 전하는, 포텐셜 φ39의 우물로 이동한다. 포텐셜 φ37, φ39의 우물로 이동한 전하는, 제어 회로(도시하지 않음)에 배출된다. 즉, 제1 전하 축적부(4)로부터 전송된 전하가 불요 전하로서 제1 전하 배출부(6)에 의해서 배출되고, 제2 전하 축적부(8)로부터 전송된 전하가 불요 전하로서 제2 전하 배출부(10)에 의해서 배출된다(도 6(b) 참조). 신호 MGH, RG가 L레벨에서 H레벨로 바뀌는 시각은, 시각 t2보다도 전으로 설정되어 있어도 좋다.
시각 t3에 있어서, 각 신호 MGL, MGH가 H레벨에서 L레벨로 바뀌고, 신호 RG가 H레벨에서 L레벨로 바뀌면, 포텐셜 φ22, φ36, φ38은 시각 t1에 있어서의 깊이로 돌아와, 포텐셜 φ22, φ23, φ29의 우물 내에 전하의 축적이 가능한 상태로 된다(도 6(c) 참조). 전하 축적 기간 Tb에 광 감응 영역(13)에서 발생한 전하는, 포텐셜 φ22, φ23, φ29의 우물 내에 축적된다. 즉, 전하 축적 기간 Tb에 광 감응 영역(13)에서 발생한 전하는, 광 감응 영역(13), 제1 전하 축적부(4), 및 제2 전하 축적부(8)에 축적된다(도 7(a) 참조).
시각 t4에 있어서, 각 신호 MGL, MGH가 L레벨에서 H레벨로 바뀌면, 시각 t2와 마찬가지의 포텐셜 구배 φ22a, φ22b가 형성된다(도 7(b) 참조). 전하 축적 기간 Tb에 포텐셜 φ22의 우물에 축적된 전하는, 포텐셜 구배 φ22a에 의해서 포텐셜 φ23의 우물로 이동하여, 포텐셜 구배 φ22b에 의해서 포텐셜 φ29의 우물로 이동한다. 즉, 전하 축적 기간 Tb에 광 감응 영역(13)에 축적된 전하는, 광 감응 영역(13)으로부터 전송되어, 제1 전하 축적부(4) 및 제2 전하 축적부(8)에 축적된다.
마찬가지로 , 시각 t4에 있어서, 신호 TG가 L레벨에서 H레벨로 바뀌면, n－형 반도체층(24, 30)의 포텐셜 φ24, φ30은 포텐셜 φ23, φ29보다도 깊어진다. n형 반도체층(25, 31)의 포텐셜 φ25, φ31은 포텐셜 φ24, φ30보다도 더 깊어진다. 이것에 의해, 포텐셜 φ24, φ25의 우물 및 포텐셜 φ30, φ31의 우물이 형성된다. 포텐셜 φ23의 우물 내에 축적된 전하는, 포텐셜 φ25의 우물로 이동한다. 포텐셜 φ29의 우물 내에 축적된 전하는, 포텐셜 φ31의 우물로 이동한다. 즉, 제1 전하 축적부(4)로부터 전송된 전하는 신호 전하로서 제1 전하 전송부(5)에 취득되고, 제2 전하 축적부(8)로부터 전송된 전하는 신호 전하로서 제2 전하 전송부(9)에 취득된다(도 7(b) 참조). 각 신호 MGL, MGH, TG가 L레벨에서 H레벨로 바뀌는 시각은, 시각 t4보다도 후로 설정되어 있어도 좋다.
시각 t5에 있어서, 각 신호 MGL, MGH, TG가 H레벨에서 L레벨로 바뀌고, PG가 L레벨에서 H레벨로 바뀌면, n－형 반도체층(26, 32)의 포텐셜 φ26, φ32는 포텐셜 φ25, φ31보다도 깊어진다. n형 반도체층(27, 33)의 포텐셜 φ27, φ33은 포텐셜 φ26, φ32보다도 더 깊어진다. 이것에 의해, 포텐셜 φ26, φ27의 우물 및 φ32, φ33의 우물이 형성된다. 포텐셜 φ25의 우물 내에 축적된 전하는, 포텐셜 φ27의 우물로 이동한다. 포텐셜 φ31의 우물 내에 축적된 전하는, 포텐셜 φ33의 우물로 이동한다. 즉, 제1 전하 전송부(5)로부터 전송된 전하는 제1 쉬프트 레지스터(7)에서 취득되고, 제2 전하 전송부(9)로부터 전송된 전하는 제2 쉬프트 레지스터(11)에서 취득된다(도 7(C) 참조).
이 후, 제1 쉬프트 레지스터(7) 및 제2 쉬프트 레지스터(11)에서 취득된 전하는 제1 방향으로 전송되어, 가산부(12)에 순차 출력된다. 가산부(12)에서는, 제1 쉬프트 레지스터(7)로부터 출력된 전하에 제2 쉬프트 레지스터(11)로부터 출력된 전하가 더해져, 앰프부(17)에 출력된다. 도 5에서의 도시는 생략하지만, 제1 쉬프트 레지스터(7) 및 제2 쉬프트 레지스터(11)에 있어서의 제1 방향의 전하 전송은 신호 PG 등을 이용하여 행해진다.
이상과 같이, 본 실시 형태에서는, 광 감응 영역(13)은 그 평면 형상이 장변을 따라서 연장된 형상을 이루기 때문에, 비교적 넓은 면적을 가진다. 이것에 의해, 입사광에 대한 고체 촬상 장치(1)의 감도가 높아진다.
전하 배출 기간 Ta에 있어서, 제1 전위 구배 형성 영역(3a)(전위 구배 형성부(3))가 전극(15a)으로부터 전극(16)을 향해(제2 방향을 따라서) 낮아진 전위 구배를 형성함과 아울러, 제2 전위 구배 형성 영역(3b)(전위 구배 형성부(3))가 전극(16)으로부터 전극(15b)을 향해(제2 방향을 따라서) 높아진 전위 구배를 형성한다. 광 감응 영역(13) 중 제1 전위 구배 형성 영역(3a)에 대응하는 영역에서 발생한 전하는, 전극(15a)으로부터 전극(16)을 향해 낮아진 전위 구배에 의해서 상기 한쪽의 단변측으로 이송된다. 광 감응 영역(13)의 상기 한쪽의 단변측으로 이송된 전하는, 불요 전하로서 제1 전하 배출부(6)에 의해서 배출된다. 광 감응 영역(13) 중 제2 전위 구배 형성 영역(3b)에 대응하는 영역에서 발생한 전하는, 전극(16)으로부터 전극(15b)을 향해 높아진 전위 구배에 의해서 상기 다른 쪽의 단변측으로 이송된다. 광 감응 영역(13)의 상기 다른 쪽의 단변측으로 이송된 전하도, 불요 전하로서 제2 전하 배출부(10)에 의해서 배출된다. 이와 같이, 광 감응 영역(13)에서 발생한 전하는, 한쪽의 단변측 및 다른 쪽의 단변측으로 각각 이송되기 때문에, 광 감응 영역(13)에서 발생한 전하가 불요 전하로서 배출될 때에, 그 배출에 걸리는 기간이 짧다. 따라서 전하 배출 기간 Ta를 짧게 설정하고, 전하 축적 기간 Tb를 길게 설정하는 것이 가능하다.
전하 판독 기간 Tc에 있어서, 제1 전위 구배 형성 영역(3a)이 전극(15a)으로부터 전극(16)을 향해(제2 방향을 따라서) 낮아진 전위 구배를 형성함과 아울러, 제2 전위 구배 형성 영역(3b)이 전극(16)으로부터 전극(15b)을 향해(제2 방향을 따라서) 높아진 전위 구배를 형성한다. 광 감응 영역(13) 중 제1 전위 구배 형성 영역(3a)에 대응하는 영역에서 발생한 전하는, 전극(15a)으로부터 전극(16)을 향해 낮아진 전위 구배에 의해서 상기 한쪽의 단변측으로 이송되고, 그 후 제1 쉬프트 레지스터(7)에 의해서 제1 방향으로 전송된다. 광 감응 영역(13) 중 제2 전위 구배 형성 영역(3b)에 대응하는 영역에서 발생한 전하는, 전극(16)으로부터 전극(15b)을 향해 높아진 전위 구배에 의해서 상기 다른 쪽의 단변측으로 이송되고, 그 후, 제2 쉬프트 레지스터(11)에 의해서 제1 방향으로 전송된다. 광 감응 영역(13)에서 발생한 전하는, 한쪽의 단변측 및 다른 쪽의 단변측으로 각각 이송되기 때문에, 광 감응 영역(13)에서 발생한 전하가 신호 전하로서 판독될 때에, 그 판독에 걸리는 기간이 짧다. 따라서 전하 판독 기간 Tc를 짧게 설정하는 것이 가능하다.
외부로의 전하 판독 기간 Td에 있어서는, 상술의 제1 쉬프트 레지스터(7) 및 제2 쉬프트 레지스터(11)에 의한 제1 방향으로의 전하의 전송이 행해진다.
제1 전하 배출부(6) 및 제2 전하 배출부(10)는 광 감응 영역(13)마다 대응해서 배치되어 있다. 이것에 의해, 각 광 감응 영역(13)으로부터의 전하의 배출에 걸리는 기간이 보다 짧다.
고체 촬상 장치(1)는 제1 쉬프트 레지스터(7)로부터 출력된 전하에 제2 쉬프트 레지스터(11)로부터 출력된 전하를 더하는 가산부(12)를 구비하고 있다. 이것에 의해, 고체 촬상 장치(1)의 외부에서의 가산 처리가 불필요하다.
고체 촬상 장치(1)는 제1 전하 축적부(4) 및 제2 전하 축적부(8)를 구비하고 있다. 제1 쉬프트 레지스터(7)는 제1 전하 축적부(4)로부터 전송된 전하를 제1 방향으로 전송하여 출력하고, 제1 전하 배출부(6)는 제1 전하 축적부(4)로부터 전송된 전하를 배출한다. 제2 쉬프트 레지스터(11)는 제2 전하 축적부(8)로부터 전송된 전하를 제1 방향으로 전송하여 출력하고, 제2 전하 배출부(10)는 제2 전하 축적부(8)로부터 전송된 전하를 배출한다. 이 때문에, 고체 촬상 장치(1)에서는 제1 쉬프트 레지스터(7), 제1 전하 배출부(6), 제2 쉬프트 레지스터(11), 및 제2 전하 배출부(10)를 광 감응 영역(13)에 인접시킬 필요가 없어, 각 부의 배치의 자유도가 높다.
제1 쉬프트 레지스터(7)와, 제1 전하 전송부(5)와, 제1 전하 축적부(4)는, 제2 방향으로 병치되어 있다. 제1 전하 배출부(6)와 제1 전하 축적부(4)는, 제1 방향으로 병치되어 있다. 제1 전하 축적부(4)로부터 제1 쉬프트 레지스터(7)로의 전하 전송(전하 판독)의 방향과, 제1 전하 축적부(4)로부터 제1 전하 배출부(6)로의 전하 전송(전하 배출)의 방향은, 서로 교차하고 있다. 따라서 전하 배출시에 제1 전하 축적부(4)로부터 전송되는 전하의 통로는, 전하 판독시에 제1 전하 축적부(4)로부터 전송되는 전하의 통로가 없는 방향으로 형성된다. 이것에 의해, 전하 배출시에 제1 전하 축적부(4)로부터 전송되는 전하의 통로가 크게 형성되어, 전하의 배출에 걸리는 기간이 보다 짧다. 제1 쉬프트 레지스터(7)와 제1 전하 축적부(4)가 제2 방향으로 병치되어 있기 때문에, 제1 쉬프트 레지스터(7)에 의한 제1 방향으로의 전하 전송을 제1 전하 축적부(4)가 방해하는 일은 없다.
제2 전하 축적부(8)와, 제2 전하 전송부(9)와, 제2 쉬프트 레지스터(11)는, 제2 방향으로 병치되어 있다. 제2 전하 배출부(10)와 제2 전하 축적부(8)는, 제1 방향으로 병치되어 있다. 이 때문에, 제2 전하 축적부(8)로부터 제2 쉬프트 레지스터(11)로의 전하 전송(전하 판독)의 방향과, 제2 전하 축적부(8)로부터 제2 전하 배출부(10)로의 전하 전송(전하 배출)의 방향은, 서로 교차하고 있다. 따라서 전하 배출시에 제2 전하 축적부(8)로부터 전송되는 전하의 통로는, 전하 판독시에 제2 전하 축적부(8)로부터 전송되는 전하의 통로가 없는 방향으로 형성된다. 이것에 의해, 전하 배출시에 제2 전하 축적부(8)로부터 전송되는 전하의 통로가 크게 형성되어, 전하의 배출에 걸리는 기간이 보다 짧다. 제2 쉬프트 레지스터(11)와 제2 전하 축적부(8)가 제2 방향으로 병치되어 있기 때문에, 제2 쉬프트 레지스터(11)에 의한 제1 방향으로의 전하 전송을 제2 전하 축적부(8)가 방해하는 일은 없다.
제1 전하 축적부(4)에는, 제1 전하 축적 영역(A1)이 구성되어 있다. 제1 전하 축적 영역(A1)은 제2 방향을 따른 2변과 제2 방향으로 교차한 2변에 의해서 형태가 만들어지는 대략 구형 모양의 평면 형상을 가지고 있다. 제1 전하 전송부(5) 및 제1 쉬프트 레지스터(7)는, 제1 전하 축적 영역(A1)의 변 중 제2 방향과 교차한 일변측에 배치되어 있다. 제1 전하 배출부(6)는 제1 전하 축적 영역(A1)의 변 중 제2 방향을 따른 일변측에 배치되어 있다. 따라서 전하 배출시에 제1 전하 축적부(4)로부터 전송되는 전하의 통로는, 전하 판독시에 제1 전하 축적부(4)로부터 전송되는 전하의 통로가 없는 방향으로 형성된다. 이것에 의해, 전하 배출시에 제1 전하 축적부(4)로부터 전송되는 전하의 통로가 크게 형성되어, 전하의 배출에 걸리는 기간이 보다 짧다.
제2 전하 축적부(8)에는, 제2 전하 축적 영역(A2)이 구성되어 있다. 제2 전하 축적 영역(A2)은 제2 방향을 따른 2변과 제2 방향으로 교차한 2변에 의해서 형태가 만들어지는 대략 구형 모양의 평면 형상을 가지고 있다. 제2 전하 전송부(9) 및 제2 쉬프트 레지스터(11)는 제2 전하 축적 영역(A2)의 변 중 제2 방향과 교차한 일변측에 배치되어 있다. 제2 전하 배출부(10)는 제2 전하 축적 영역(A2)의 변 중 제2 방향을 따른 일변측에 배치되어 있다. 따라서 전하 배출시에 제2 전하 축적부(8)로부터 전송되는 전하의 통로는, 전하 판독시에 제2 전하 축적부(8)로부터 전송되는 전하의 통로가 없는 방향으로 형성된다. 이것에 의해, 전하 배출시에 제2 전하 축적부(8)로부터 전송되는 전하의 통로가 크게 형성되어, 전하의 배출에 걸리는 기간이 보다 짧다.
전위 구배 형성부(3)는 도전성 부재(14) 및 전극(15a, 15b, 16)을 가지고 있기 때문에, 도전성 부재 및 전극과 같은 간단한 구성으로 전위 구배가 형성된다.
고체 촬상 장치(1)는 이면 입사형이고, 광 감응 영역(13)으로의 광의 입사 방향은 p형 반도체층(21)측으로 되어 있다. 도전성 부재(14) 및 전극(15a, 15b, 16)은 p형 반도체층(21) 상에 형성되어 있지 않다. 이 때문에, 도전성 부재(14) 및 전극(15a, 15b, 16)이 입사광의 방해가 되지 않는다.
이상, 본 발명의 바람직한 실시 형태에 대해서 설명해 왔지만, 본 발명은 반드시 상술한 실시 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
본 실시 형태에서는, 제1 전하 배출부(6) 및 제2 전하 배출부(10)는, 광 감응 영역(13)마다 대응해서 배치되어 있지만, 이것에 한정되지 않는다. 예를 들면, 도 8에 도시된 바와 같이, 제1 전하 배출부(6) 및 제2 전하 배출부(10)는, 제1 방향에서 서로 이웃하는 2개의 광 감응 영역(13)마다 대응해서 배치되어 있어도 좋다.
도 8에 도시된 복수의 제1 전하 배출부(6)는, 서로 이웃하는 2개의 제1 전하 축적부(4)마다 대응해서 배치되어 있다. 각 제1 전하 배출부(6)는 대응하는 2개의 제1 전하 축적부(4)와 인접해서 배치되어 있다. 각 제1 전하 배출부(6)는 대응하는 2개의 제1 전하 축적부(4)로부터 전송된 전하를 배출한다. 복수의 제2 전하 배출부(10)는 서로 이웃하는 2개의 제2 전하 축적부(8)마다 대응해서 배치되어 있다. 각 제2 전하 배출부(10)는 대응하는 2개의 제2 전하 축적부(8)와 인접해서 배치되어 있다. 각 제2 전하 배출부(10)는 대응하는 2개의 제2 전하 축적부(8)로부터 전송된 전하를 배출한다.
도 8에 도시된 고체 촬상 장치(1)에서는, 도 1에 도시된 고체 촬상 장치(1)에 비교하여, 제1 전하 배출부(6) 및 제2 전하 배출부(10)의 수가 삭감되어, 각 제1 전하 배출부(6) 및 제2 전하 배출부(10)를 크게 형성하는 것이 가능하다. 따라서 제1 전하 배출부(6) 및 제2 전하 배출부(10)를 용이하게 형성할 수 있다.
또한, 도 9에 도시된 바와 같이, 제1 전하 배출부(6)와 제2 전하 배출부(10)가, 제1 방향을 따라서 교대로 배치되어 있어도 좋다.
도 8 및 도 9에 도시된 각 제1 전하 배출부(6) 및 제2 전하 배출부(10)에서는, 대응하는 2개의 광 감응 영역(13)의 한쪽측으로부터 전송되는 전하의 배출 속도와, 다른 쪽측으로부터 전송되는 전하의 배출 속도가 다른 경우가 있다. 이와 같은 경우더라도, 도 9에 도시된 각 광 감응 영역(13)은 제1 전하 배출부(6) 및 제2 전하 배출부(10) 중 한쪽에는, 상기 한쪽측으로부터 전하를 전송하고, 다른 쪽에는 상기 다른 쪽측으로부터 전하를 전송한다. 이 때문에, 도 9에 도시된 고체 촬상 장치(1)에서는, 도 8에 도시된 고체 촬상 장치(1)에 비교하여, 광 감응 영역(13)마다의 전하 배출 기간의 차이가 경감된다.
도전성 부재(14) 및 전극(15a, 15b, 16)은, 제1 방향으로 신장하여, 각 광 감응 영역(7)에 걸치도록 형성되어 있지만, 복수로 분할하여 형성되어 있어도 좋다.
광 감응 영역(13)은 단변을 따르는 1차원 방향으로 병치되어 있지만, 장변을 따르는 방향으로도 병치되어 단변 방향과 장변 방향을 따르는 2차원 방향으로 배치되어 있어도 좋다.
고체 촬상 장치(1)는 p형 반도체층(21)측으로부터 광이 입사하는 이면 입사형으로 되어 있지만, 이것에 한정되지 않는다. 고체 촬상 장치(1)는 n형 반도체층(22)측으로부터 광이 입사하는 표면 입사형으로 되어 있어도 좋다.
[산업상의 이용 가능성]
본 발명은 분광기의 광 검출 수단에 이용할 수 있다.
1: 고체 촬상 장치, 2: 광전 변환부,
3: 전위 구배 형성부, 3a: 제1 전위 구배 형성 영역,
3b: 제2 전위 구배 형성 영역, 4: 제1 전하 축적부,
6: 제1 전하 배출부, 7: 제1 쉬프트 레지스터,
8: 제2 전하 축적부, 10: 제2 전하 배출부,
11: 제2 쉬프트 레지스터, 12: 가산부,
13: 광 감응 영역, 14: 도전성 부재,
15a, 15b, 16: 전극.

Claims (8)

  1. 광입사에 따라 전하를 발생시키고 또한 평면 형상이 2개의 장변(長邊)과 2개의 단변(短邊)에 의해서 형태가 만들어지는 대략 구형(矩形) 모양을 이루고, 상기 장변에 교차하는 제1 방향으로 병치된 복수의 광 감응 영역을 가지는 광전 변환부와,
    상기 복수의 광 감응 영역에 대향해서 배치되고, 한쪽의 상기 단변으로부터 다른 쪽의 상기 단변을 향하는 제2 방향을 따른 전위 구배를 형성하는 전위 구배 형성부와,
    상기 한쪽의 단변측에 배치되고 또한 상기 복수의 광 감응 영역으로부터 각각 전송된 전하를 상기 제1 방향으로 전송하여 출력하는 제1 전하 출력부와,
    상기 다른 쪽의 단변측에 배치되고 또한 상기 복수의 광 감응 영역으로부터 각각 전송된 전하를 상기 제1 방향으로 전송하여 출력하는 제2 전하 출력부와,
    상기 한쪽의 단변측에 배치되고 또한 상기 복수의 광 감응 영역으로부터 각각 전송된 전하를 배출하는 제1 전하 배출부와,
    상기 다른 쪽의 단변측에 배치되고 또한 상기 복수의 광 감응 영역으로부터 각각 전송된 전하를 배출하는 제2 전하 배출부를 구비하고,
    상기 전위 구배 형성부는 상기 제2 방향을 따라서 낮아진 전위 구배를 형성하는 제1 전위 구배 형성 영역과, 상기 제2 방향을 따라서 높아진 전위 구배를 형성하는 제2 전위 구배 형성 영역을 가지고, 상기 제2 전위 구배 형성 영역은 상기 제1 전위 구배 형성 영역에 대해 상기 제2 방향으로 병치되어 있는 고체 촬상 장치.
  2. 청구항 1에 있어서,
    상기 제1 전하 배출부 및 상기 제2 전하 배출부는 상기 광 감응 영역마다 대응해서 배치되어 있는 고체 촬상 장치.
  3. 청구항 1에 있어서,
    상기 제1 전하 배출부 및 상기 제2 전하 배출부는 상기 제1 방향에서 서로 이웃하는 2개의 상기 광 감응 영역마다 대응해서 배치되어 있는 고체 촬상 장치.
  4. 청구항 3에 있어서,
    상기 제1 전하 배출부와 상기 제2 전하 배출부는, 상기 제1 방향을 따라서 교대로 배치되어 있는 고체 촬상 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1 전하 출력부로부터 출력된 전하에 상기 제2 전하 출력부로부터 출력된 전하를 더하는 가산부를 추가로 구비하고 있는 고체 촬상 장치.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 한쪽의 단변측에 배치되고 또한 상기 복수의 광 감응 영역으로부터 각각 전송된 전하를 축적하는 제1 전하 축적부와,
    상기 다른 쪽의 단변측에 배치되고 또한 상기 복수의 광 감응 영역으로부터 각각 전송된 전하를 축적하는 제2 전하 축적부를 추가로 구비하고,
    상기 제1 전하 출력부는 상기 제1 전하 축적부로부터 전송된 전하를 상기 제1 방향으로 전송하여 출력하고, 상기 제1 전하 배출부는 상기 제1 전하 축적부로부터 전송된 전하를 배출하고,
    상기 제2 전하 출력부는 상기 제2 전하 축적부로부터 전송된 전하를 상기 제1 방향으로 전송하여 출력하고, 상기 제2 전하 배출부는 상기 제2 전하 축적부로부터 전송된 전하를 배출하는 고체 촬상 장치.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 전위 구배 형성부는 상기 복수의 광 감응 영역에 대향해서 배치된 도전성 부재와, 상기 도전성 부재의 상기 제2 방향에서의 양단부(兩端部)에 접속된 한 쌍의 전극과, 상기 양단부의 사이에서 상기 도전성 부재에 접속된 전극을 가지는 고체 촬상 장치.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 고체 촬상 장치는 이면(裏面) 입사형인 고체 촬상 장치.
KR1020137012885A 2011-01-14 2011-11-11 고체 촬상 장치 KR101880780B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011005891A JP5485919B2 (ja) 2011-01-14 2011-01-14 固体撮像装置
JPJP-P-2011-005891 2011-01-14
PCT/JP2011/076112 WO2012096052A1 (ja) 2011-01-14 2011-11-11 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20140001907A true KR20140001907A (ko) 2014-01-07
KR101880780B1 KR101880780B1 (ko) 2018-07-20

Family

ID=46506969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012885A KR101880780B1 (ko) 2011-01-14 2011-11-11 고체 촬상 장치

Country Status (7)

Country Link
US (1) US9299860B2 (ko)
EP (1) EP2665098B1 (ko)
JP (1) JP5485919B2 (ko)
KR (1) KR101880780B1 (ko)
CN (1) CN103314440B (ko)
TW (1) TWI539585B (ko)
WO (1) WO2012096052A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP6211898B2 (ja) * 2013-11-05 2017-10-11 浜松ホトニクス株式会社 リニアイメージセンサ
JP6348272B2 (ja) * 2013-11-05 2018-06-27 浜松ホトニクス株式会社 電荷結合素子及びその製造方法、並びに固体撮像装置
JP6306989B2 (ja) 2014-09-09 2018-04-04 浜松ホトニクス株式会社 裏面入射型固体撮像装置
US11424115B2 (en) * 2017-03-31 2022-08-23 Verity Instruments, Inc. Multimode configurable spectrometer
JP7479584B1 (ja) 2022-12-06 2024-05-08 浜松ホトニクス株式会社 半導体プロセス監視装置及び半導体プロセス監視方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180479A (ja) * 1990-11-15 1992-06-26 Sony Corp 固体撮像装置
JPH06283704A (ja) 1993-03-24 1994-10-07 Sony Corp Ｃｃｄ型固体撮像素子
JP2003008996A (ja) * 2001-06-20 2003-01-10 Fuji Photo Film Co Ltd 固体電子撮像装置およびその制御方法
WO2009133799A1 (ja) * 2008-04-30 2009-11-05 浜松ホトニクス株式会社 固体撮像装置
JP2011009274A (ja) * 2009-06-23 2011-01-13 Fuji Xerox Co Ltd イメージセンサおよび画像読取装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283670A (ja) * 1992-04-03 1993-10-29 Sony Corp 固体撮像素子及び固体撮像素子の電荷読出し方法
JP3318814B2 (ja) * 1995-03-15 2002-08-26 ソニー株式会社 固体撮像装置及びその駆動方法
JP2000058810A (ja) * 1998-08-12 2000-02-25 Sony Corp 固体撮像装置
US6770860B1 (en) * 2000-02-14 2004-08-03 Dalsa, Inc. Dual line integrating line scan sensor
JP2002217399A (ja) * 2001-01-22 2002-08-02 Fuji Photo Film Co Ltd 電荷読出方法および固体撮像装置
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
JP5702625B2 (ja) * 2011-02-22 2015-04-15 ソニー株式会社 撮像素子、撮像素子の製造方法、画素設計方法および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180479A (ja) * 1990-11-15 1992-06-26 Sony Corp 固体撮像装置
JPH06283704A (ja) 1993-03-24 1994-10-07 Sony Corp Ｃｃｄ型固体撮像素子
JP2003008996A (ja) * 2001-06-20 2003-01-10 Fuji Photo Film Co Ltd 固体電子撮像装置およびその制御方法
WO2009133799A1 (ja) * 2008-04-30 2009-11-05 浜松ホトニクス株式会社 固体撮像装置
JP2011009274A (ja) * 2009-06-23 2011-01-13 Fuji Xerox Co Ltd イメージセンサおよび画像読取装置

Also Published As

Publication number Publication date
EP2665098A1 (en) 2013-11-20
KR101880780B1 (ko) 2018-07-20
EP2665098A4 (en) 2017-06-28
EP2665098B1 (en) 2021-04-28
TWI539585B (zh) 2016-06-21
WO2012096052A1 (ja) 2012-07-19
JP5485919B2 (ja) 2014-05-07
US20130285188A1 (en) 2013-10-31
CN103314440A (zh) 2013-09-18
JP2012146917A (ja) 2012-08-02
TW201230317A (en) 2012-07-16
CN103314440B (zh) 2016-07-20
US9299860B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
EP2506036B1 (en) Range sensor and range image sensor
KR20140001907A (ko) 고체 촬상 장치
KR102018923B1 (ko) 고체 촬상 장치
US9134401B2 (en) Range sensor and range image sensor
US9653514B2 (en) Solid-state imaging device and method for driving the same
KR101594634B1 (ko) 고체 촬상 장치
KR101887715B1 (ko) 고체 촬상 장치
JP2015026677A (ja) 固体撮像装置
JP2017117957A (ja) 光電変換装置
JP7178597B2 (ja) 固体撮像素子
US20230393249A1 (en) Sensor device and sensing module
KR101269681B1 (ko) 이미지 센서 및 그 제조 방법
CN114846606A (zh) 测距图像传感器

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant