CN113544851A - 固态成像设备 - Google Patents

固态成像设备 Download PDF

Info

Publication number
CN113544851A
CN113544851A CN202080019036.8A CN202080019036A CN113544851A CN 113544851 A CN113544851 A CN 113544851A CN 202080019036 A CN202080019036 A CN 202080019036A CN 113544851 A CN113544851 A CN 113544851A
Authority
CN
China
Prior art keywords
diffusion region
transistor
pixel
transistors
pixel unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202080019036.8A
Other languages
English (en)
Inventor
田丸雅规
春日繁孝
坂田祐辅
森三佳
香山信三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN113544851A publication Critical patent/CN113544851A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开解决的问题是提供一种适于实现高灵敏度和高集成度的固态成像设备。设置在半导体衬底(100)上并以二维阵列布置的多个像素单元(10)中的至少一个像素单元(10)包括光接收部分(2)、像素电路(30)和第二晶体管(4)。光接收部分(2)接收入射光以产生电荷。像素电路(30)包括沿第一方向并排布置的多个第一晶体管(3)和电荷保持部分(5)。电荷保持部分(5)保持由光接收部分(2)产生的电荷。像素电路(30)输出根据由光接收部分(2)产生的电荷的光接收信号。第二晶体管(4)将电荷保持部分(5)连接到存储电荷的存储器部分(6)。在沿半导体衬底(100)的厚度方向观察的平面图中，像素单元(10)被配置为使得第二晶体管(4)在第二方向上与多个第一晶体管(3)分开，该第二方向与第一方向正交。

Description

固态成像设备
技术领域
本公开涉及固态成像设备，而且更具体地，涉及一种包括多个像素单元的固态成像设备。
背景技术
专利文献1公开了一种固态成像设备。该固态成像设备包括：光接收元件，具有光电转换功能；复位装置，重复复位光接收元件；以及检测装置，检测关于在复位脉冲之间的时间段期间是否存在入射光子的信息，该复位脉冲复位光接收元件。固态成像设备还包括：计数器值保持装置，在预定时间段期间对检测装置的检测脉冲数进行计数；以及读取装置，每个预定时间段读出计数器值保持装置的计数值。
引用列表
专利文献
专利文献1：JPH07-67043A
发明内容
在某些情况下，在诸如专利文献1中公开的固态成像设备之类的固态成像设备的技术领域中，可能希望实现包括光接收元件(光接收部分)的像素单元的高灵敏度和高集成度。
本公开涉及一种用于实现高灵敏度和高集成度的固态成像设备。
本公开的一方面的固态成像设备包括形成在半导体衬底的一个表面上的多个像素单元。多个像素单元中的至少一个像素单元包括光接收部分、像素电路和第二晶体管。光接收部分被配置为接收入射光以产生电荷。像素电路包括沿第一方向并排布置的多个第一晶体管和被配置为保持由光接收部分产生的电荷的电荷保持部分。像素电路被配置为输出根据由光接收部分产生的电荷的光接收信号。第二晶体管将电荷保持部分连接到被配置为存储电荷的存储器部分。在沿半导体衬底的厚度方向观察的平面图中，至少一个像素单元被配置为使得第二晶体管在第二方向上与多个第一晶体管分开，该第二方向与第一方向正交。
附图说明
图1是示出了根据实施例的固态成像设备的多个像素单元的布置的示意图；
图2是示出了根据实施例的固态成像设备的像素单元中包括的光接收部分、第一晶体管以及第二晶体管的布置的示意图；
图3是根据实施例的像素单元的电路图；
图4是示出了根据实施例的固态成像设备的多个像素单元的布置的示意图；
图5是沿图4的V-V线截取的截面图，并且示出了根据实施例的固态成像设备的多个像素单元；
图6是示出了根据变型例的固态成像没备的像素单元中的第一电路与第二电路的连接的示意图；
图7是示出了根据变型例的固态成像设备的多个像素单元的布置的示意图。
具体实施方式
将参照附图说明本公开的实施例的固态成像设备。然而，下面描述的实施例仅仅是本公开的各种实施例的示例。只要能够实现本公开的目的，就可以根据设计等以各种方式修改以下描述的实施例。以下实施例中所提到的各图为示意图，并且不保证图中所示部件的尺寸和厚度的比例反映实际比例。
(1)实施例
(1.1)概述
例如，本实施例的固态成像设备1可以用于基于飞行时间(TOF)方法获取目标空间的距离图像的距离测量系统。
例如，距离测量系统包括：波发送模块，输出脉冲光；波接收模块，接收从波发送模块输出并被物体反射的脉冲光(反射光)；以及处理器，基于由波接收模块接收的反射光确定物体的距离。处理器可以基于波发送模块输出脉冲光的定时以及波接收模块接收反射光的定时来确定物体的距离。
从波发送模块输出的脉冲光可以是单色的，具有相对较短的脉冲宽度和相对较高的峰值强度。鉴于距离测量系统在市区中的使用，脉冲光的波长可以在近红外波段的波长范围内，在该波长范围内人的视觉灵敏度较低，并且不易受来自太阳光的干扰光的影响。
例如，这种距离测量系统可以用于安装在汽车上以检测障碍物的物体检测系统、被配置为检测物体(例如，人)的监视相机或安全相机等。
例如，本实施例的固态成像设备1可以用在上述距离测量系统的波接收模块中。
如图1所示，固态成像设备1包括多个像素单元10。多个像素单元10形成在半导体衬底100中。多个像素单元10形成在半导体衬底100的厚度方向上的一个表面200(见图5)中并以二维阵列布置。
具体地，根据多个像素单元10，两个或更多个像素单元10沿一个方向(图1中的左右方向)以等间距并排布置以形成像素单元组，并且两个或更多个像素单元组沿着与该一个方向正交的另一个方向(图1中的上下方向)并排布置。对于在该另一个方向上彼此相邻的两个像素单元组，一个像素单元组的像素单元10相对于另一个像素单元组的像素单元10在该一个方向上位移一个像素单元10的一半尺寸。即，多个像素单元10布置成所谓的交错布置。为了便于描述，在图1中，省略了连接光接收部分2和第一电路30的布线60、连接第一电路30和第二电路40的布线61等的图示。
如图2所示，多个像素单元10中的至少一个像素单元10(在本实施例中为多个像素单元10中的每一个)包括光接收部分2、像素电路(以下，也称为“第一电路”)30以及第二电路40。
光接收部分2形成在半导体衬底100中。光接收部分2用作接收入射光以产生电荷的光电转换器。光接收部分2形成在像素单元10的第一区域12中。
第一电路(像素电路)30包括被配置为输出根据由光接收部分2产生的电荷的光接收信号的电路。第一电路30形成在像素单元10的第二区域13中，该第二区域13不同于第一区域12。
第一电路30包括多个第一晶体管3。多个第一晶体管3形成在半导体衬底100中。多个第一晶体管3(具体地，多个第一晶体管3各自的栅电极)沿与半导体衬底100的厚度方向正交的第一方向D1并排布置。
第一电路30包括电荷保持部分5。电荷保持部分5经由第一晶体管3(稍后描述的转移晶体管31)通过布线60连接到光接收部分2。电荷保持部分5被配置为保持(储存)由光接收部分2产生的电荷。
第二电路40形成在像素单元10的第三区域14中，该第三区域14不同于第一区域12和第二区域13。第二电路40包括第二晶体管4。第二晶体管4形成在半导体衬底100中。第二晶体管4将第一电路30的电荷保持部分5连接到被配置为存储电荷的存储器部分6(见图3)。第二晶体管4通过布线61连接到电荷保持部分5。
如图2所示，第二晶体管4在第二方向D2上与多个第一晶体管3分开，该第二方向D2与第一方向D1和半导体衬底100的厚度方向中的每一个正交。换言之，多个像素单元10中的至少一个像素单元10(在本实施例中，多个像素单元10中的每一个)被配置为使得：在沿半导体衬底100的厚度方向观察的平面图中(从图2的纸面的法线方向看)，第二晶体管4在与第一方向D1正交的第二方向D2上与多个第一晶体管3分开，多个第一晶体管3沿该第一方向D1并排布置。在实施例中，第二晶体管4在第二方向D2上与第一晶体管3并排放置。
与第二晶体管4在第二方向D2上不与多个第一晶体管3分开(即，第二晶体管4在第一方向D1上与多个第一晶体管3并排放置)的像素单元10相比，本实施例的固态成像设备1能够缩短将第二晶体管4与电荷保持部分5连接在一起的布线61的长度。这可以降低布线61的寄生电容以实现光电转换的高增益和高灵敏度。这也可以降低布线61的寄生电阻以实现对电荷转移的高响应性。另外，像素单元10可以相邻布置使得一个像素单元10的第一电路30和另一个像素单元10的第二电路40靠近布置，这样可以实现像素单元的高集成度。
(1.2)细节
将参考图1至图5更详细地说明本实施例的固态成像设备1。
如图1所示，固态成像设备1包括半导体衬底100。多个像素单元10形成在半导体衬底100中。即，固态成像设备1包括多个像素单元10。多个像素单元10形成于半导体衬底100中并以二维阵列布置。
(1.2.1)像素单元的电路配置
参照图3说明像素单元10的电路配置。
如图3所示，像素单元10包括光接收部分2、多个第一晶体管3、第二晶体管4、电荷保持部分5和存储器部分6。第一电路30包括多个第一晶体管3和电荷保持部分5。第二电路40包括第二晶体管4。
光接收部分2包括形成在半导体衬底100的靠近一个表面200的表面区域中的光电二极管。光电二极管可以是雪崩光电二极管(以下也称为“APD”)20。APD 20包括形成在p型半导体衬底100中的n型扩散区域。
APD 20包括第一模式和第二模式作为其工作模式。当被施加小于其击穿电压的反向偏置电压时，APD 20响应于接收到的光将与引起光电转换的光子数量基本上成正比的电荷收集到阴极中(以第一模式工作)。当被施加等于或大于击穿电压的反向偏置电压时，APD20响应于单个光子的光接收，将通过光电转换得到的与饱和电平对应的电荷量收集到阴极中(以第二模式工作)。可以通过改变连接到阳极的偏置电极101的电势来改变APD 20的工作模式。
电荷保持部分5被配置为保持由光接收部分2产生的电荷。扩散区域50(在下文中，也称为“第一扩散区域”)是所谓的浮动扩散(FD)。
多个第一晶体管3包括转移晶体管31、第一复位晶体管32和放大器晶体管33。在本实施例中，多个第一晶体管3还包括第二复位晶体管34和选择晶体管35。
转移晶体管31包括形成在半导体衬底100中的两个杂质扩散区域和栅电极310。转移晶体管31的一个杂质扩散区域连接到APD 20的阴极，并且转移晶体管31的另一个杂质扩散区域连接到扩散区域(第一扩散区域)50。
当向栅电极310施加电压而导通时，转移晶体管31将在APD 20的阴极中收集的电荷移动(转移)到第一扩散区域50。
第一复位晶体管32包括形成在半导体衬底100中的两个杂质扩散区域和栅电极320。第一复位晶体管32的杂质扩散区域中的一个连接到第一复位漏电极102。第一复位晶体管32的杂质扩散区域中的另一个连接到扩散区域(第一扩散区域)50。
当向栅电极320施加电压而导通时，第一复位晶体管32使第一扩散区域50将存储的电荷释放到第一复位漏电极102(即，复位第一扩散区域50)。
放大器晶体管33包括形成在半导体衬底100中的两个杂质扩散区域和栅电极330。放大器晶体管33的杂质扩散区域中的一个连接到放大器电极103，而另一个经由选择晶体管35连接到信号线110。放大器晶体管33的栅电极330连接到第一扩散区域50。
放大器晶体管33输出指示第一扩散区域50中存储的电荷量的电压。放大器晶体管33的输出电压用作从像素单元10输出的光接收信号(即，根据由光接收部分2产生的电荷的光接收信号)。
选择晶体管35包括形成在半导体衬底100中的两个杂质扩散区域和栅电极350。选择晶体管35的杂质扩散区域中的一个连接到放大器晶体管33的杂质扩散区域，而另一个连接到信号线110。
仅当向栅电极350施加电压而导通时，选择晶体管35允许将放大器晶体管33的电压(即光接收信号)输出到信号线110。
第二复位晶体管34包括形成在半导体衬底100中的两个杂质扩散区域和栅电极340。第二复位晶体管34的杂质扩散区域中的一个连接到第二复位漏电极104。第二复位晶体管34的杂质扩散区域中的另一个连接到APD 20的阴极。
当向栅电极340施加电压而导通时，第二复位晶体管34使APD 20的阴极将存储的电荷释放到第二复位漏电极104(即，复位APD 20的阴极)。
存储器部分6可以包括存储电荷的电容器。存储器部分6具有包括一对电极和夹在其间的绝缘层的堆叠结构。备选地，存储器部分6可以具有包括电极、半导体层和夹在其间的绝缘层的堆叠结构。例如，存储器部分6经由绝缘层布置在半导体衬底100的一个表面200上。
第二晶体管4(下文中，也称为“计数器晶体管41”)包括形成在半导体衬底100中的两个杂质扩散区域和栅电极410。
计数器晶体管41连接在第一扩散区域50和存储器部分6之间。计数器晶体管41的杂质扩散区域中的一个连接到第一扩散区域50，而另一个连接到存储器部分6。
当没有电压施加到栅电极410而关断时，计数器晶体管41禁止电荷在第一扩散区域50和存储器部分6之间转移。当向栅电极410施加电压而导通时，计数器晶体管41允许电荷在第一扩散区域50和存储器部分6之间转移。
(1.2.2)操作
将说明固态成像设备1的光接收操作。固态成像设备1包括控制像素单元10的操作的控制器(控制电路)。控制器通过控制施加到偏置电极101的电压、施加到第一晶体管3的栅电极的各个电压以及施加到第二晶体管4的栅电极的电压，来控制像素单元10的操作。
固态成像设备1的控制器包括第一接收模式和第二接收模式作为其工作模式。当以第一接收模式工作时，控制器控制像素单元10的APD 20以第一模式工作(即，调整施加至偏置电极101的电压使得APD 20以第一模式工作)。当以第二接收模式工作时，固态成像设备1控制像素单元10的APD 20以第二模式工作(即，调整施加至偏置电极101的电压使得APD20以第二模式工作)。与第一接收模式相比，第二接收模式适用于检测微弱的光。
固态成像设备1在第一接收模式中以如下方式工作。
首先，固态成像设备1的控制器导通第一复位晶体管32、第二复位晶体管34以及计数器晶体管41以将APD 20的阴极、电荷保持部分5(第一扩散区域50)以及存储器部分6复位(释放其存储的电荷)，同时保持转移晶体管31关断。
接下来，控制器关断第一复位晶体管32、第二复位晶体管34以及计数器晶体管41。该状态被称为像素单元10的曝光状态。响应于接收到的光，处于曝光状态的APD 20将与引起光电转换的光子数量基本上成比例的电荷收集到阴极中。
注意，第二复位晶体管34具有比转移晶体管31的截止电位低的截止电位。因此，当收集到APD 20的阴极中的电荷量达到阴极的饱和电平时，过量的电荷流过第二复位晶体管34的势垒以溢出至第二复位漏电极104。
然后，控制器导通第一复位晶体管32以复位电荷保持部分5。控制器关断第一复位晶体管32。控制器然后导通转移晶体管31以将APD20的阴极连接到电荷保持部分5。作为结果，在APD 20中收集的电荷被转移到电荷保持部分5(第一扩散区域50)并存储在其中。
电荷保持部分5中存储的电荷通过其栅电极330连接到电荷保持部分5的放大器晶体管33转换为指示存储电荷量的光接收信号。
固态成像设备1的控制器导通目标像素单元10的选择晶体管35，以允许该像素单元10将光接收信号输出到信号线110。
固态成像设备1在第二接收模式中以如下方式工作。具体地，第二接收模式下的控制器对预定测量时间段进行划分，以使得其包括多个曝光时间段。控制器确定在分别对应于各曝光过程的每个曝光时间段中是否发生光电转换现象，从而对在测量时间段期间到达光接收部分2的光子数进行计数。
具体地，第二接收模式下的固态成像设备1的控制器使像素单元10以如下方式操作。
在测量时间段的开始点，固态成像设备1的控制器导通第一复位晶体管32、第二复位晶体管34以及计数器晶体管41以将APD 20的阴极、电荷保持部分5(第一扩散区域50)以及存储器部分6复位，同时保持转移晶体管31关断。
在曝光时间段的每个曝光过程的开始点，控制器关断第一复位晶体管32、第二复位晶体管34以及计数器晶体管41。该状态为像素单元10的曝光状态。当在曝光状态下接收光时，APD 20响应于单个光子，将通过光电转换得到的与饱和电平对应的电荷量收集到阴极中。如上所述，第二复位晶体管34的截止电位低于转移晶体管31的截止电位。因此，超过APD 20的阴极饱和电平的所收集电荷流过第二复位晶体管34的势垒以溢出到第二复位漏电极104。这意味着，在第二模式中，在APD 20的阴极中存储的电荷量(与响应于由单个光子引起的光电转换而在阴极中存储的电荷量相对应)可以每次基本上相同(与阴极饱和电平相对应的电荷量)。
接下来，控制器导通转移晶体管31以将APD 20的阴极连接到电荷保持部分5(第一扩散区域50)。结果，在APD 20中收集的电荷被分配到APD 20的阴极和电荷保持部分5(第一扩散区域50)。
然后控制器关断转移晶体管31。结果，APD 20的阴极中收集的电荷中被分配到电荷保持部分5的一部分电荷将保留在电荷保持部分5中。
控制器导通计数器晶体管41，以将电荷保持部分5中存储的电荷重新分配到电荷保持部分5和存储器部分6。这意味着控制器将电荷保持部分5中存储的(部分)电荷转移到存储器部分6。因此，由光接收部分2进行光电转换而产生的电荷的一部分被转移到存储器部分6，以增加存储器部分6中的电荷存储量。
另一方面，当APD 20在曝光时间段期间没有接收到光时，不会发生光电转换效应并且APD 20不会在阴极收集电荷。因此，当控制器导通转移晶体管31时，没有电荷从APD 20的阴极转移到电荷保持部分5。这意味着此后当计数器晶体管41导通时，存储器部分6中的电荷量不增加。
控制器按照曝光过程的次数重复上述操作。结果，存储器部分6存储与一个测量时间段中包含的多个曝光过程中APD 20接收光的曝光过程的次数相对应的电荷量。
可以注意到，在APD 20在第一次曝光过程中接收到光的情况下，在第二次或之后的曝光过程之前，一定量的电荷已经存储在存储器部分6中。这意味着第二次或之后的曝光过程的存储器部分6的电荷增加量可以不同于第一次曝光过程的电荷增加量。还可以注意到，第一复位晶体管32不必在第二次或以后的曝光过程的开始点关断。然而，由于它们不是本公开的目的，不进一步详细说明这些点。
在测量时间段结束(即，多个曝光过程全部完成)时，控制器导通计数器晶体管41以将存储器部分6连接到电荷保持部分5，从而将存储器部分6中存储的电荷分配到存储器部分6和电荷保持部分5。从存储器部分6分配到电荷保持部分5的电荷由放大器晶体管33转换为指示电荷量(即，指示APD 20接收到光的曝光过程的次数)的光接收信号，该放大器晶体管33的栅电极330连接到电荷保持部分5。
固态成像设备1的控制器导通目标像素单元10的选择晶体管35，以允许该像素单元10将光接收信号输出到信号线110。
(1.2.3)布置
将参考图1、图2、图4以及图5描述固态成像设备1中的多个像素单元10的布局和本实施例的像素单元10的布局。
如图1所示，多个像素单元10以二维阵列形成在半导体衬底100中。
半导体衬底100可以是p型硅衬底。半导体衬底100的一个表面200(厚度方向上的一个表面)中形成有沿一个方向(图1中的左右方向)延伸的n型阱区域8。p型阱区域9形成在n型阱区域8中以沿n型阱区域8的纵向延伸。
在每个像素单元10中，第一电路30和第二电路40形成在p型阱区域9中。在每个像素单元10中，光接收部分2在p型区域中的位置处形成，该p型区域形成在n型阱区域8的外侧并形成在半导体衬底100中。
两个或更多个(在图1的示例中为三个)像素单元10(以下，称为“第一像素单元组”)沿着一个p型阱区域9的长边中的一个边并排布置。另外的两个或更多个(在图1的示例中为三个)像素单元10(以下，称为“第二像素单元组”)沿着该p型阱区域9的长边中的另一个边并排布置。第一像素单元组中的各个像素单元10的第一电路30和第二电路40、以及第二像素单元组中的各个像素单元10的第一电路30和第二电路40形成在该p型阱区域9内。在图1的示例中，第一像素单元组和第二像素单元组的总共六个像素单元10的第一电路30和第二电路40形成在该一个p型阱区域9中，但不限于此。备选地，第一像素单元组可以包括一个、两个、四个或更多个像素单元10，以及/或者第二像素单元组可以包括一个、两个、四个或更多个像素单元10。第二像素单元组的像素单元10的数量可以与第一像素单元组的像素单元10的数量相同或不同。
如图1所示，多个像素单元10在沿半导体衬底100的厚度方向观察(沿图1的纸面的法线方向观察)的平面图中具有彼此相同的形状。在图1的示例中，第一像素单元组的多个像素单元10具有彼此相同的形状。第二像素单元组的多个像素单元10具有彼此相同的形状。此外，第一像素单元组的像素单元10与第二像素单元组的像素单元10的形状相同。多个像素单元10具有彼此相同的形状的这种配置使得多个像素单元10的布线60、61能够具有基本相同的形状。这可以使多个像素单元10的布线60、61的长度相等，以使布线60、61的寄生电阻和寄生电容相等。这可以进一步减少像素单元10的特性的个体波动。
多个像素单元10包括在第二方向D2(p型阱的宽度方向；图1中的上下方向)上相邻的两个像素单元。在沿半导体衬底100的厚度方向观察的平面图中，这两个像素单元10中的一个的光接收部分2与这两个像素单元10中的另一个的光接收部分2相邻，或者这两个像素单元10中的一个的第一电路(像素电路)30与这两个像素单元10中的另一个的第一电路(像素电路)30相邻。
如图2所示，光接收部分2形成在第一区域12中，第一电路30形成在第二区域13中，第二电路40形成在第三区域14中。第一区域12、第二区域13以及第三区域14沿着第二方向D2以此顺序布置。
如图2、图4以及图5所示，每个像素单元10的第一电路30包括：多个(在本实施例中为六个)扩散区域50至55，沿第一方向D1并排布置；以及多个栅电极310至350，沿第一方向D1并排布置。
多个扩散区域50至55中的每一个是形成在p型阱区域9中的n型扩散区域。如图2所示，扩散区域51、52、50、53、54以及55沿第一方向D1以此顺序布置。
多个栅电极310至350中的每一个沿与第一方向D1和半导体衬底100的厚度方向正交的第二方向D2延伸。多个栅电极310至350具有相同的宽度(第一方向D1上的尺寸)并且具有相同的长度(第二方向D2上的尺寸)。栅电极340、310、320、330和350沿第一方向D1以此顺序布置。
多个栅电极310至350中的每一个经由由氧化硅等制成的栅极绝缘膜(未示出)形成在半导体衬底100的一个表面200上。多个栅电极310至350中的每一个形成在半导体衬底100的一个表面200上，以对在第一方向D1上相邻的两个扩散区域的端部进行桥接。相邻的这两个扩散区域连同对它们进行桥接的栅电极以及栅极绝缘膜一起构成第一晶体管3。因此，多个第一晶体管3沿第一方向D1并排布置。
具体地，多个第一晶体管3包括第二复位晶体管34、转移晶体管31、第一复位晶体管32、放大器晶体管33和选择晶体管35。
第二复位晶体管34包括栅电极340和扩散区域51、52。即，扩散区域51、52用作第二复位晶体管34的两个杂质扩散区域。
转移晶体管31包括栅电极310和扩散区域52、50。即，扩散区域52用作转移晶体管31的杂质扩散区域中的一个，并且兼作第二复位晶体管34的杂质扩散区域。扩散区域(第一扩散区域)50用作转移晶体管31的杂质扩散区域中的另一个。
第一复位晶体管32包括栅电极320和扩散区域50、53。即，扩散区域53用作第一复位晶体管32的杂质扩散区域中的一个。扩散区域(第一扩散区域)50用作第一复位晶体管32的杂质扩散区域中的另一个，并兼作转移晶体管31的杂质扩散区域。
放大器晶体管33包括栅电极330和扩散区域53、54。即，扩散区域53用作放大器晶体管33的杂质扩散区域中的一个，并兼作第一复位晶体管32的杂质扩散区域。扩散区域54用作放大器晶体管33的杂质扩散区域中的另一个。
选择晶体管35包括栅电极350和扩散区域54、55。即，扩散区域54用作选择晶体管35的杂质扩散区域中的一个，并兼作放大器晶体管33的杂质扩散区域。扩散区域55用作选择晶体管35的杂质扩散区域中的另一个。
多个栅电极310至350沿第一方向D1布置并且在第一方向D1上等距间隔开。具体地，第二复位晶体管34的栅电极340、转移晶体管31的栅电极310、第一复位晶体管32的栅电极320、放大器晶体管33的栅电极330以及选择晶体管35的栅电极350沿第一方向D1布置并且在第一方向D1上等距间隔开(见图4和图5)。
换言之，多个第一晶体管3的栅电极沿第一方向D1并排布置。此外，多个第一晶体管3中的两个第一晶体管3位于第一方向D1上的两端处，并且多个第一晶体管3中其余的第一晶体管3的栅电极位于将线段等分的虚拟点中的任意虚拟点处，该线段连接位于第一方向D1上的两端处的两个第一晶体管3的两个栅电极(栅电极340、350)。
如图4所示，扩散区域51(第二复位晶体管34的杂质扩散区域)连接到第二复位漏电极104。扩散区域53(第一复位晶体管32的杂质扩散区域和放大器晶体管33的杂质扩散区域)连接到第一复位漏电极102和放大器电极103。
第一复位漏电极102和放大器电极103可以彼此共享。第二复位漏电极104可以与第一复位漏电极102和放大器电极103中的至少一个共享。在本实施例中，第一复位漏电极102、放大器电极103以及第二复位漏电极104彼此共享(连接)，并且连接到公共电源。
扩散区域52通过布线60连接到光接收部分2。例如，布线60是金属布线。放大器晶体管33的栅电极330通过布线61连接到第一扩散区域50。例如，布线61是金属布线。
如图2、图4和图5所示，每个像素单元10的第二电路40的第二晶体管4包括沿第一方向D1布置的两个扩散区域56、57，以及栅电极410。即，扩散区域56用作第二晶体管4的杂质扩散区域中的一个，而扩散区域57用作其杂质扩散区域中的另一个。
两个扩散区域56、57中的每一个是形成在p型阱区域9中的n型扩散区域。第二电路40的两个扩散区域56、57沿与第一电路30的多个扩散区域50至55并排布置的方向(第一方向D1)平行的方向布置。
栅电极410具有与多个栅电极310至350中的每一个的宽度相同的宽度(第一方向D1上的尺寸)，并且具有与多个栅电极310至350中的每一个的长度相同的长度(第二方向D2上的尺寸)。栅电极410经由由氧化硅等制成的栅极绝缘膜(未示出)形成在半导体衬底100的一个表面200上。栅电极410形成在半导体衬底100的一个表面200上，以对两个扩散区域56、57的端部进行桥接。两个扩散区域56、57连同对它们进行桥接的栅电极410和栅极绝缘膜一起构成第二晶体管4(计数器晶体管41)。
第二电路40的第二晶体管4的扩散区域中的一个扩散区域(以下，称为“第二扩散区域”)56通过布线61连接到第一电路30的扩散区域(第一扩散区域)50(电荷保持部分5)。即，第二晶体管4(计数器晶体管41)包括连接到第一扩散区域50的扩散区域(第二扩散区域)56。第二扩散区域56是浮动扩散区域。第二扩散区域56具有相对于半导体衬底100浮动的电位。第二扩散区域56通过布线61(例如，金属布线)连接到第一扩散区域50。
如图4所示，当沿着与多个第一晶体管3并排布置的第一方向D1正交的第二方向D2观察时，扩散区域(第二扩散区域)56的至少一部分与第一电路30的第一扩散区域50的至少一部分重叠。具体地，第一扩散区域50的宽度(第一方向D1上的尺寸)与第二扩散区域56的宽度相同。此外，当沿第二方向D2观察时：第一扩散区域50和第二扩散区域56中的一个的整体与第二扩散区域56和第一扩散区域50中的另一个重叠。
因此，在像素单元10中，第一电路30的连接至第二电路40的部分(即第一扩散区域50)和第二电路40的连接至第一电路30的部分(即第二扩散区域56)在第二方向D2上彼此面对。这可以减少连接第一电路30和第二电路40的布线61的长度。此外，这可以增加连接到第一电路30和第二电路40的布线60的连接部分的宽度(第一方向D1上的尺寸)，这可以降低布线61的电阻。
如图4所示，在(图4中上下方向上)相邻的两个像素单元10(以下，称为“第一像素单元”和“第二像素单元”)中，第一像素单元的多个第一晶体管3的栅电极与第二像素单元的第二晶体管4的栅电极沿第一方向D1并排布置(参见图4所示的栅电极340、310、320、330、350以及410的布置)。第一像素单元的多个第一晶体管3的栅电极和第二像素单元的第二晶体管4的栅电极包括：位于第一方向D1上的两端处的晶体管的两个栅电极(栅电极340、410)；以及其余晶体管的栅电极。其余晶体管的栅电极位于将线段等分的虚拟点中的任意虚拟点处，该线段连接位于第一方向D1上的两端处的晶体管的两个栅电极。通过这种布置，可以形成第一像素单元和第二像素单元，使得第一像素单元的第一电路30的扩散区域50至55和第二像素单元的第二电路40的扩散区域56、57沿第一方向D1并排布置。此外，第一像素单元的多个第一晶体管3的栅电极与第二像素单元的第二晶体管4的栅电极可沿第一方向D1并排布置。
此外，在图4所示的示例中，第二像素单元的多个第一晶体管3的栅电极与第一像素单元的第二晶体管4的栅电极沿第一方向D1并排布置。第二像素单元的多个第一晶体管3的栅电极和第一像素单元的第二晶体管4的栅电极包括：位于第一方向D1上的两端处的晶体管的两个栅电极(栅电极340、410)；以及其余晶体管的栅电极。其余晶体管的栅电极位于将线段等分的虚拟点中的任意虚拟点处，该线段连接位于第一方向D1上的两端处的晶体管的两个栅电极。通过这种布置，可以形成第一像素单元和第二像素单元，使得第二像素单元的第一电路30的扩散区域50至55和第一像素单元的第二电路40的扩散区域56、57沿第一方向D1并排布置。此外，第二像素单元的多个第一晶体管3的栅电极与第一像素单元的第二晶体管4的栅电极可沿第一方向D1并排布置。这样可以将第一像素单元的第一电路30和第二电路40与第二像素单元的第二电路40和第一电路30靠近布置，并且可以将第一像素单元的第一电路30和第二电路40与第二像素单元的第一电路30和第二电路40布置在小的区域中。
在实施例中，第一像素单元的多个第一晶体管3的栅电极310至350沿第一方向D1等间距布置。当将在第一方向D1上相邻的第一晶体管3的栅电极的中心之间的间隔的长度定义为“A1”时，第二像素单元的第二晶体管4的栅电极410的中心与第一像素单元的第一晶体管3的在第一方向D1上相邻的栅电极(340或350)的中心之间的间隔在第一方向D1上的长度是上述间隔长度“A1”的两倍(即，2*A1)。
此外，第二像素单元的多个第一晶体管3的栅电极310至350沿第一方向D1等间距布置。当将在第一方向D1上相邻的第一晶体管3的栅电极的中心之间的间隔的长度定义为“A2”时，第一像素单元的第二晶体管4的栅电极410的中心与第二像素单元的第一晶体管3的在第一方向D1上相邻的栅电极(340或350)的中心之间的间隔在第一方向D1上的长度是上述间隔长度“A2”的两倍(即，2*A2)。在实施例中，长度“A1”和长度“A2”彼此相等。
在变型例中，由例如栅电极材料制成的虚拟构件可以设置在由图4或图5所示的虚线包围的区域上。
(2)变型例
上述实施例仅仅是本公开的各种实施例的示例。只要能够实现本公开的目的，可以根据设计等以各种方式修改上述实施例。
如图6所示，在一个变型例的固态成像设备1中，像素单元10中的第一扩散区域50和第二扩散区域56可以通过形成在半导体衬底100中的扩散层布线58连接。扩散层布线58包括形成在p型阱区域9中的n型扩散区域。扩散层布线58具有连接到第一扩散区域50的第一端和连接到第二扩散区域56的第二端。具体地，第一扩散区域50、第二扩散区域56以及扩散层布线58可以一体地形成。
如图7所示，在一个变型例的固态成像设备1中，两个像素单元10可以布置为夹着p型阱区域9彼此面对，使得这两个像素单元10各自的光接收部分2在第一方向D1上的端部位于在第二方向D2上延伸的相同的直线上。在这种情况下，多个像素单元10的光接收部分2可以以矩阵布置方式布置。
像素单元10可以不包括第二复位晶体管34。像素单元10可以不包括选择晶体管35。
像素单元10可以被配置为使得第二扩散区域56在第二方向D2上不面对第一扩散区域50。与第二晶体管4在第一方向D1上与多个第一晶体管3并排布置的情况相比，第二扩散区域56在第二方向D2上与多个第一晶体管3分开而不面对第一扩散区域50的这种布置可以减少连接第一扩散区域50和第二扩散区域56的布线61(或扩散层布线58)的长度。
固态成像设备1的控制器可以被配置为控制像素单元10仅在第二接收模式下操作，而不在第一接收模式下操作。
第一晶体管3和第二晶体管4的杂质扩散区域可以是p型导电特性。例如，第一晶体管3和第二晶体管4的杂质扩散区域可以是形成在n型阱区域中的p型扩散区域。
(3)概要
从上述实施例和变型例中可以明显看出，本发明公开了以下方面。
第一方面的固态成像设备(1)包括形成在半导体衬底(100)中并以二维阵列布置的多个像素单元(10)。多个像素单元(10)中的至少一个像素单元(10)包括光接收部分(2)、像素电路(30)和第二晶体管(4)。光接收部分(2)被配置为接收入射光以产生电荷。像素电路(30)包括沿第一方向(D1)并排布置的多个第一晶体管(3)和电荷保持部分(5)。电荷保持部分(5)被配置为保持由光接收部分(2)产生的电荷。像素电路(30)被配置为输出根据由光接收部分(2)产生的电荷的光接收信号。第二晶体管(4)将电荷保持部分(5)连接到被配置为存储电荷的存储器部分(6)。在沿半导体衬底(100)的厚度方向观察的平面图中，像素单元(10)被配置为使得第二晶体管(4)在第二方向上与多个第一晶体管(3)分开，该第二方向(D2)与第一方向(D1)正交。
与第二晶体管(4)在第一方向(D1)上与多个第一晶体管(3)并排放置的情况相比，该方面可以减少将第二晶体管(4)连接到电荷保持部分(5)的布线(61)的长度。这可以降低布线(61)的寄生电容以实现光电转换的高增益和高灵敏度。这也可以降低布线(61)的寄生电阻以实现对电荷转移的高响应性。此外，相邻像素单元(10)被布置为使得一个像素单元(10)的第一电路(30)和另一个像素单元(10)的第二电路(40)彼此靠近设置，这可以实现高集成度。
第二方面的固态成像设备(1)基于第一方面。在第二方面中，像素单元(10)被配置如下。电荷保持部分(5)包括具有浮动电位的扩散区域(50)。多个第一晶体管(3)包括被配置为将由光接收部分(2)产生的电荷转移到扩散区域(50)的转移晶体管(31)、被配置为复位扩散区域(50)中储存的电荷的复位晶体管(32)、以及栅电极(330)电连接到扩散区域(50)的放大器晶体管(33)。
根据该方面，包括转移晶体管(31)、复位晶体管(32)和放大器晶体管(33)的像素电路(30)可以产生根据由光接收部分(2)接收的光的光接收信号。
第三方面的固态成像设备(1)基于第二方面。在第三方面中，像素单元(10)被配置为如下。扩散区域(50)是第一扩散区域(50)。第二晶体管(4)包括具有浮动电位的第二扩散区域(56)。第一扩散区域(50)和第二扩散区域(56)互相连接。当沿第二方向(D2)观察时，第一扩散区域(50)的至少一部分和第二扩散区域(56)的至少一部分彼此重叠。
该方面可以减小第一扩散区域(50)和第二扩散区域(56)之间的直接距离，从而减少连接第一扩散区域(50)和第二扩散区域(56)的布线(61)的长度以减少布线(61)的寄生电容。
第四方面的固态成像设备(1)基于第三方面。在第四方面中，像素单元(10)被配置为使得当沿第二方向(D2)观察时第一扩散区域(50)和第二扩散区域(56)中的一个的整体与第一扩散区域(50)和第二扩散区域(56)中的另一个重叠。
根据该方面，能够将第一扩散区域(50)和第二扩散区域(56)中的一个扩散区域的边的全长与另一个扩散区域的边连接。这可以增加连接第一扩散区域(50)和第二扩散区域(56)的布线的宽度以降低布线的电阻。
第五方面的固态成像设备(1)基于第三或第四方面。在第五方面中，像素单元(10)被配置为使得第一扩散区域(50)和第二扩散区域(56)通过金属布线(61)彼此连接。
根据第一扩散区域(50)和第二扩散区域(56)通过布线层连接的这个方面，第一扩散区域(50)和第二扩散区域(56)中的每一个可以成形为简单的矩形，这能够减少由制造工艺引起的特性的个体波动。
第六方面的固态成像设备(1)基于第三或第四方面。在第六方面中，像素单元(10)被配置为使得第一扩散区域(50)和第二扩散区域(56)通过形成在半导体衬底(100)中的扩散层布线(58)彼此连接。
根据第一扩散区域(50)和第二扩散区域(56)通过扩散层布线(58)连接的这个方面，与使用布线层连接的情况相比，连接部分的每单位长度的寄生电容减小。
第七方面的固态成像设备(1)基于第一至第六方面中的任一方面。在第七方面中，像素单元(10)被配置为如下。多个第一晶体管(3)分别具有栅电极。多个第一晶体管3的栅电极沿第一方向(D1)并排布置。多个第一晶体管(3)包括位于第一方向(D1)上的两端处的第一晶体管(3)、以及其余第一晶体管(3)。其余第一晶体管(3)的栅电极位于将线段等分的虚拟点中的任意虚拟点处，该线段连接位于第一方向(D1)上的两端处的两个第一晶体管(3)的两个栅电极。
根据此方面，多个第一晶体管(3)的栅电极位于等间隔的虚拟点处。这可以实现其中多个第一晶体管(3)的栅电极基本上等间隔的布置，这使得能够减少由制造工艺引起的特性的个体波动。
第八方面的固态成像设备(1)基于第一至第七方面中的任一方面。在第八方面中，在沿半导体衬底(100)的厚度方向观察的平面图中，多个像素单元(10)具有彼此相同的形状。
该方面允许多个像素单元(10)的布线(60、61)具有相同的形状，这可以使多个像素单元(10)的布线(60、61)的长度相等以使布线(60、61)的寄生电阻和寄生电容相等。
第九方面的固态成像设备(1)基于第一至第八方面中的任一方面。在第九方面中，多个像素单元(10)包括在第一方向(D1)上彼此相邻布置的第一像素单元和第二像素单元。第一像素单元的多个第一晶体管(3)分别具有栅电极。第二像素单元的第二晶体管(4)具有栅电极。第一像素单元的多个第一晶体管(3)的栅电极与第二像素单元的第二晶体管(4)的栅电极沿第一方向并排布置。第一像素单元的多个第一晶体管(3)的栅电极和第二像素单元的第二晶体管(4)的栅电极包括位于第一方向(D1)上的两端处的两个栅电极和其余晶体管的栅电极。其余晶体管的栅电极位于将线段等分的虚拟点中的任意虚拟点处，该线段连接位于第一方向(D1)上的两端处的晶体管的两个栅电极。
根据此方面，第一像素单元的多个第一晶体管(3)的栅电极和第二像素单元的第二晶体管(4)的栅电极位于等间隔的虚拟点处。这可以实现栅电极基本上等间隔的布置，这使得能够减少由制造工艺引起的特性的个体波动。
第十方面的固态成像设备(1)基于第一至第九方面中的任一方面。在第十方面中，多个像素单元(10)包括两个像素单元(10)。在沿半导体衬底(100)的厚度方向观察的平面图中，这两个像素单元(10)中的一个的光接收部分(2)与这两个像素单元(10)中的另一个的光接收部分(2)相邻，或者这两个像素单元(10)中的一个的像素电路(30)与这两个像素单元(10)中的另一个的像素电路(30)相邻。
例如，该方面可以允许在第二方向(D2)上相邻布置的两个像素单元(10)的像素电路(30)位于公共阱区域中。例如，与两个像素单元(10)沿第二方向(D2)布置使得其中一个像素单元(10)的光接收部分(2)和另一个像素单元(10)的像素电路(30)彼此相邻的情况相比，这可以允许在多个像素单元(10)之间共用阱层以实现高集成度。
附图标记列表
1 固态成像设备
10 像素单元
2 光接收部分
3 第一晶体管
30 像素电路
31 转移晶体管
32 复位晶体管
33 放大器晶体管
330 栅电极
4 第二晶体管
5 电荷保持部分
50 扩散区域(第一扩散区域)
56 第二扩散区域
58 扩散层布线
100 半导体衬底
D1 第一方向
D2 第二方向。

Claims (10)

1.一种固态成像设备，包括形成在半导体衬底中并以二维阵列布置的多个像素单元，
所述多个像素单元中的至少一个像素单元包括：
光接收部分，被配置为接收入射光以产生电荷；
像素电路，包括沿第一方向并排布置的多个第一晶体管和被配置为保持由所述光接收部分产生的电荷的电荷保持部分，所述像素电路被配置为输出根据由所述光接收部分产生的电荷的光接收信号；以及
第二晶体管，将所述电荷保持部分连接到被配置为存储所述电荷的存储器部分，以及
在沿所述半导体衬底的厚度方向观察的平面图中，所述至少一个像素单元被配置为使得所述第二晶体管在第二方向上与所述多个第一晶体管分开，所述第二方向与所述第一方向正交。
2.根据权利要求1所述的固态成像没备，其中，所述至少一个像素单元被配置为使得：
所述电荷保持部分包括具有浮动电位的扩散区域；以及
所述多个第一晶体管包括：
转移晶体管，被配置为将由所述光接收部分产生的电荷转移到所述扩散区域；
复位晶体管，被配置为复位所述扩散区域中存储的电荷；以及
放大器晶体管，具有电连接到所述扩散区域的栅电极。
3.根据权利要求2所述的固态成像设备，其中，所述至少一个像素单元被配置为使得：
所述扩散区域是第一扩散区域；
所述第二晶体管包括具有浮动电位的第二扩散区域；
所述第一扩散区域和第二扩散区域互相连接；以及
当沿所述第二方向观察时，所述第一扩散区域的至少一部分和所述第二扩散区域的至少一部分彼此重叠。
4.根据权利要求3所述的固态成像设备，其中，所述至少一个像素单元被配置为使得：当沿所述第二方向观察时，所述第一扩散区域和所述第二扩散区域中的一个的整体与所述第一扩散区域和所述第二扩散区域中的另一个重叠。
5.根据权利要求3或4所述的固态成像设备，其中，所述至少一个像素单元被配置为使得：所述第一扩散区域和所述第二扩散区域通过金属布线彼此连接。
6.根据权利要求3或4所述的固态成像设备，其中，所述至少一个像素单元被配置为使得：所述第一扩散区域和所述第二扩散区域通过形成在所述半导体衬底中的扩散层布线彼此连接。
7.根据权利要求1至6中的任一项所述的固态成像设备，其中，所述至少一个像素单元被配置为使得：
所述多个第一晶体管分别具有栅电极，所述多个第一晶体管的栅电极沿所述第一方向并排布置，
所述多个第一晶体管包括位于所述第一方向上的两端处的两个第一晶体管、以及其余第一晶体管，
所述其余第一晶体管的栅电极位于将线段等分的虚拟点中的任意虚拟点处，以及
所述线段连接位于所述第一方向上的两端处的所述两个第一晶体管的两个栅电极。
8.根据权利要求1至7中的任一项所述的固态成像设备，其中，在沿所述半导体衬底的厚度方向观察的平面图中，所述多个像素单元具有彼此相同的形状。
9.根据权利要求1至8中的任一项所述的固态成像设备，其中
所述多个像素单元包括彼此相邻布置的第一像素单元和第二像素单元，
所述第一像素单元的所述多个第一晶体管分别具有栅电极，
所述第二像素单元的所述第二晶体管具有栅电极，
所述第一像素单元的所述多个第一晶体管的所述栅电极与所述第二像素单元的所述第二晶体管的所述栅电极沿所述第一方向并排布置，
所述第一像素单元的所述多个第一晶体管的所述栅电极和所述第二像素单元的所述第二晶体管的所述栅电极包括位于所述第一方向上的两端处的晶体管的两个栅电极、以及其余晶体管的栅电极，
所述其余晶体管的所述栅电极位于将线段等分的虚拟点中的任意虚拟点处，以及
所述线段连接位于所述第一方向上的两端处的晶体管的所述两个栅电极。
10.根据权利要求1至9中的任一项所述的固态成像设备，其中，所述多个像素单元包括在所述第二方向上相邻的两个像素单元，
在沿所述半导体衬底的厚度方向观察的平面图中，
所述两个像素单元中的一个的光接收部分与所述两个像素单元中的另一个的光接收部分相邻，或者
所述两个像素单元中的一个的像素电路与所述两个像素单元中的另一个的像素电路相邻。
CN202080019036.8A 2019-03-28 2020-03-03 固态成像设备 Withdrawn CN113544851A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-065097 2019-03-28
JP2019065097 2019-03-28
PCT/JP2020/008981 WO2020195617A1 (ja) 2019-03-28 2020-03-03 固体撮像素子

Publications (1)

Publication Number Publication Date
CN113544851A true CN113544851A (zh) 2021-10-22

Family

ID=72608927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019036.8A Withdrawn CN113544851A (zh) 2019-03-28 2020-03-03 固态成像设备

Country Status (4)

Country Link
US (1) US20220005855A1 (zh)
JP (1) JP7178597B2 (zh)
CN (1) CN113544851A (zh)
WO (1) WO2020195617A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029363B2 (ja) * 1993-08-23 2000-04-04 株式会社東芝 固体撮像装置
KR101105617B1 (ko) * 2004-02-27 2012-01-18 고쿠리츠다이가쿠호진 도호쿠다이가쿠 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
WO2018216400A1 (ja) 2017-05-25 2018-11-29 パナソニックＩｐマネジメント株式会社 固体撮像素子、及び撮像装置

Also Published As

Publication number Publication date
JP7178597B2 (ja) 2022-11-28
WO2020195617A1 (ja) 2020-10-01
US20220005855A1 (en) 2022-01-06
JPWO2020195617A1 (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
JP5558999B2 (ja) 距離センサ及び距離画像センサ
US7642499B2 (en) Image sensor comprising multilayer wire
JP5244076B2 (ja) 距離センサ及び距離画像センサ
EP1850387B1 (en) Solid-state image pickup device
CN103066083A (zh) 检测设备和检测系统
EP2665098B1 (en) Solid state imaging device
JP3587131B2 (ja) フォトセンサアレイおよびその製造方法
JPH09275201A (ja) 固体撮像素子
US20220005855A1 (en) Solid-state imaging device
EP4239284A1 (en) Distance image capturing element and distance image capturing device
US20190371841A1 (en) Solid-state image pickup device and electronic apparatus
KR20080085798A (ko) 적층형 열화상 센서장치
JP2021106180A (ja) 固体撮像素子
WO2021125155A1 (ja) 固体撮像素子
JP2017037937A (ja) 光電変換デバイス、測距装置および情報処理システム
JP5443700B2 (ja) 撮像素子
US7589775B2 (en) Solid-state imaging device
US20230035346A1 (en) Light detection device and method for driving photosensor
US20230027464A1 (en) Distance measurement device, and method for driving distance measurement sensor
US20230358534A1 (en) Photodetector and distance measuring system
RU2239915C2 (ru) Устройство считывания на приборах с зарядовой связью для двухмерных приемников изображения
JP2017037936A (ja) 光電変換デバイス、測距装置および情報処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211022