JP2012143141A5

JP2012143141A5 -

Info

Publication number: JP2012143141A5
Application number: JP2011287518A
Authority: JP
Filing date: 2011-12-28
Publication date: 2015-02-12
Anticipated expiration: 2031-12-28

Claims

電力バスに電気的に結合され、前記電力バスから受信される電圧信号を経時的に積分するように構成される積分型電圧カウンタ（１１６）と、
前記積分電圧信号を所定のしきい値と比較し、前記積分電圧信号が前記所定のしきい値に等しいときにトリガ信号を発生させるように構成される比較器と、
前記比較器により発生されるトリガ信号を受信するように構成され、それぞれの電気巻線（１１０）に電気的に結合される複数のトランジスタ対（１０８）と
を備える、転流制御回路。
前記積分型電圧カウンタ（１１６）が、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）デバイスを備える、請求項１記載の転流回路。
前記積分型電圧カウンタ（１１６）が、シグマデルタ変調器デバイスを備える、請求項１または２に記載の転流回路。
前記トリガ信号が、前記複数のトランジスタ対（１０８）の状態を第１の状態から第２の状態に変化させるように構成される、請求項１乃至３のいずれかに記載の転流回路。
前記積分型電圧カウンタ（１１６）が、
入力で電圧信号を受信し、
パルス列を生成するために前記電圧信号を積分し、
前記パルス列に応答してカウンタを増分する
ように構成される、請求項１乃至４のいずれかに記載の転流回路。
前記電圧信号が、外乱成分、電力変換器（１０４）の電力出力を発生させるために使用されるＤＣ成分を含み、前記外乱成分が、前記電力変換器およびモータ（１２０）の少なくとも１つの物理的構成要素の望ましくないストレスを発生させる、請求項１乃至５のいずれかに記載の転流回路。
前記積分型電圧カウンタ（１１６）および前記比較器が、単一のプログラマブルデバイスに含まれる、請求項１乃至６のいずれかに記載の転流回路。
前記所定の計数が、前記複数のトランジスタ対（１０８）の出力の振幅および位相の少なくとも１つを使用して決定される、請求項１乃至７のいずれかに記載の転流回路。
少なくとも１つの変換器（１０４）を含む入力アセンブリ（１０２）と、
それぞれのモータ巻線（１１０）に電気的に結合される複数のトランジスタ対（１０８）を含む出力アセンブリ（１０６）と、
前記入力アセンブリと前記出力アセンブリとの間に電気的に結合される直流（ＤＣ）リンク（１１２）と、
積分型電圧カウンタ（１１６）を備える制御ユニット（１１４）であって、
前記ＤＣリンクおよび前記出力アセンブリの出力の少なくとも１つから電圧信号を受信し、
パルス列を生成するために時間に関して前記電圧信号を積分し、
前記パルス列に応答してカウンタを増分し、
前記カウンタの前記増分を使用して前記出力アセンブリの状態の変化をトリガする
ように構成される制御ユニット（１１４）と
を備える、電力変換器システム（１００）。