JP2015525558A5

JP2015525558A5 -

Info

Publication number: JP2015525558A5
Application number: JP2015517410A
Authority: JP
Filing date: 2013-06-13
Publication date: 2016-07-28

Claims

ホストプロセッサと、セルと、前記セルに結合されるキャパシタと、インダクタと、圧電性トランデューサと、圧電性ドライバとを含む装置であって、
前記圧電性ドライバが、
前記ホストプロセッサに結合される入力端子と、
供給端子と、
第１のスイッチング端子と、
第２のスイッチング端子であって、前記第１及び第２のスイッチング端子が前記インダクタに結合されるように構成される、前記第２のスイッチング端子と、
前記キャパシタに結合されるように構成されるブースト端子と、
第１の出力端子と、
第２の出力端子であって、前記第１及び第２の出力端子が前記圧電性トランスデューサに結合されるように構成される、前記第２の出力端子と、
前記供給端子と前記ブースト端子と前記第１のスイッチング端子と前記第２のスイッチング端子とに結合される第１のＨブリッジと、
前記ブースト端子と前記第１の出力端子と前記第２の出力端子とに結合される第２のＨブリッジと、
前記第１及び第２のＨブリッジを制御するように結合される制御回路であって、前記制御回路が前記第１のＨブリッジをバックブースト回路として動作させるように構成され、前記制御回路がオーディオ帯域内で駆動するように前記第１及び第２のＨブリッジを動作させるように構成される、前記制御回路と、
を有する、装置。
請求項１に記載の装置であって、
前記制御回路が、前記キャパシタ上の所望の電圧が第１の閾値電圧より小さいときにバックモードで、前記キャパシタ上の前記所望の電圧が第２の閾値電圧より大きいときにブーストモードで、前記キャパシタ上の前記所望の電圧が前記第１の閾値電圧と第２の閾値電圧との間であるときにバックブーストモードで、前記第１のＨブリッジを動作させるように構成される、装置。
請求項２に記載の装置であって、
前記第１のＨブリッジが、第１、第２、第３及び第４のスイッチを含み、前記第２のＨブリッジが、第５、第６、第７及び第８のスイッチを含む、装置。
請求項３に記載の装置であって、
前記制御回路が、
前記第１及び第２の出力端子に結合されるゼロ交差検出器と、
前記ゼロ交差検出器に結合されるブリッジコントローラと、
前記ブリッジコントローラと前記第５のスイッチと前記第６のスイッチと前記第７のスイッチと前記第８のスイッチとに結合されるドライバと、
を含む、装置。
請求項４に記載の装置であって、
前記圧電性ドライバが第１のドライバを更に含み、
前記制御回路が、
前記第１及び第２のスイッチング端子に結合されるバックブースト検出器と、
前記バックブースト検出器に結合されるバックブーストコントローラと、
前記バックブーストコントローラに結合されるパルス幅変調器（ＰＷＭ）と、
前記ＰＷＭと前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチとに結合される第２のドライバと、
を更に含む、装置。
方法であって、
入力信号を受信する工程と、
キャパシタ上の所望の電圧の第１の閾値と第２の閾値とに対する比較から、バックブースト段に対して複数のモードの少なくとも１つを選択する工程であって、前記所望の電圧が前記入力信号から決められる、前記選択する工程と、
各ゼロ交差で状態を変えるＨブリッジを用いて前記キャパシタ上の前記所望の電圧を用いてオーディオ帯域内で圧電性トランスデューサを駆動する工程と、
を含む、方法。
請求項６に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタ上の前記所望の電圧が前記第１の閾値より小さい場合にバックモードを選択することを更に含む、方法。
請求項７に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタ上の前記所望の電圧が前記第２の閾値より大きい場合にブーストモードを選択することを更に含む、方法。
請求項８に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタ上の前記所望の電圧が前記第１の閾値と第２の閾値との間である場合にバックブーストモードを選択することを更に含む、方法。
請求項９に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタ上に電荷を構築するときに前記キャパシタ上の前記所望の電圧が前記第１の閾値より小さい場合にバック充電モードを選択することを更に含む、方法。
請求項１０に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタ上に電荷を構築するときに前記キャパシタ上の前記所望の電圧が前記第２の閾値より大きい場合にブースト充電モードを選択することを更に含む、方法。
請求項１１に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタ上に電荷を構築するときに前記キャパシタ上の前記所望の電圧が前記第１の閾値と第２の閾値との間である場合にバックブースト充電モードを選択することを更に含む、方法。
請求項１２に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタから電荷を回復するときに前記キャパシタ上の前記所望の電圧が前記第１の閾値がより小さい場合にバック放電モードを選択することを更に含む、方法。
請求項１３に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタから電荷を回復するときに前記キャパシタ上の前記所望の電圧が前記第２の閾値より大きい場合にブースト放電モードを選択することを更に含む、方法。
請求項１４に記載の方法であって、
前記複数のモードの少なくとも１つを選択する工程が、前記キャパシタから電荷を回復するときに前記キャパシタ上の前記所望の電圧が前記第１の閾値と第２の閾値との間である場合にバックブースト放電モードを選択することを更に含む、方法。
ホストプロセッサと、セルと、前記セルに結合されるキャパシタと、インダクタと、圧電性トランスデューサと、圧電性ドライバとを含む装置であって、
前記圧電性ドライバが、
前記ホストプロセッサに結合される入力端子と、
前記セルに結合される第１の供給端子と、
前記セルに結合される第２の供給端子と、
前記インダクタに結合される第１のスイッチング端子と、
前記インダクタに結合される第２のスイッチング端子と、
前記キャパシタに結合されるブースト端子と、
前記圧電性トランスデューサに結合される第１の出力端子と、
前記圧電性トランスデューサに結合される第２の出力端子と、
前記第１の供給端子と前記第２の供給端子と前記ブースト端子と前記第１のスイッチング端子と前記第２のスイッチング端子とに結合される第１のＨブリッジと、
前記ブースト端子と前記第２の供給端子と前記第１の出力端子と前記第２の出力端子とに結合される第２のＨブリッジと、
前記第１及び第２のＨブリッジを制御するように結合される制御回路であって、前記制御回路が前記第１のＨブリッジをバックブースト回路として動作させるように構成され、前記制御回路が前記オーディオ帯域内で駆動するように前記第１及び第２のＨブリッジを動作させるように構成される、前記制御回路と、
を有する、装置。
請求項１６に記載の装置であって、
前記制御回路が、前記キャパシタ上の所望の電圧が第１の閾値電圧より小さいときにバックモードで、前記キャパシタ上の前記所望の電圧が第２の閾値電圧より大きいときにブーストモードで、前記キャパシタ上の前記所望の電圧が前記第１の閾値と第２の閾値電圧との間であるときにバックブーストモードで、前記第１のＨブリッジを動作させるように構成される、装置。
請求項１７に記載の装置であって、
前記第１のＨブリッジが、第１、第２、第３及び第４のスイッチを含み、前記第２のＨブリッジが、第５、第６、第７及び第８のスイッチを含む、装置。
請求項１８に記載の装置であって、
前記制御回路が、
前記第１及び第２の出力端子に結合されるゼロ交差検出器と、
前記ゼロ交差検出器に結合されるブリッジコントローラと、
前記ブリッジコントローラと前記第５のスイッチと前記第６のスイッチと前記第７のスイッチと前記第８のスイッチとに結合されるドライバと、
を含む、装置。
請求項１９に記載の装置であって、
前記圧電性トランスデューサがスクリーンに結合され、
前記圧電性ドライバが第１のドライバを更に含み、
前記制御回路が、
前記第１及び第２のスイッチング端子に結合されるバックブースト検出器と、
前記バックブースト検出器に結合されるバックブーストコントローラと、
前記バックブーストコントローラに結合されるＰＷＭと、
前記ＰＷＭと前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチとに結合される第２のドライバと、
前記バックブーストコントローラと前記ホストコントローラとに結合されるインタフェース回路と、
を更に含む、装置。