JP2012109836A - 周波数監視回路 - Google Patents
周波数監視回路 Download PDFInfo
- Publication number
- JP2012109836A JP2012109836A JP2010257668A JP2010257668A JP2012109836A JP 2012109836 A JP2012109836 A JP 2012109836A JP 2010257668 A JP2010257668 A JP 2010257668A JP 2010257668 A JP2010257668 A JP 2010257668A JP 2012109836 A JP2012109836 A JP 2012109836A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charging
- capacitor
- limit voltage
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】ウォッチドッグタイマ回路16は、キャパシタCの充放電を行う充放電部161と、充電電圧VCを基準電圧Va〜Vcと比較して比較信号Sa〜Scを生成する比較部162と、クロック信号CLKの周波数監視結果に応じたリセット信号S2を出力するリセット出力部163と、クロック信号CLKと比較信号Sa〜Scに基づいて充放電部161とリセット出力部163を制御する制御部164と、を有し、比較部162は、基準電圧Va〜Vcとして、上限電圧Vaと下限電圧Vbのほかに、中間電圧Vcを備えており、制御部162は、充電電圧VCと上限電圧Va及び下限電圧Vbとの比較結果のほか、クロック信号CLKのパルスエッジ到来時における充電電圧VCと中間電圧Vcとの比較結果に基づいて、リセット信号S2の論理レベルを決定する。
【選択図】図2
Description
図1は、本発明に係るシステム電源ICの一構成例を示すブロック図である。本構成例のシステム電源IC10は、レギュレータ11〜14(図中ではREG1〜REG4と表記)と、減電圧リセット回路15と、ウォッチドッグタイマ回路16と、を集積化した車載用の多出力電源装置である。また、システム電源IC10は、外部との電気的な接続を確立するために、外部端子T0〜T7を有する。
図2は、ウォッチドッグタイマ回路16の第1構成例を示すブロック図である。本構成例のウォッチドッグタイマ回路16は、充放電部161と、比較部162と、リセット出力部163と、制御部164と、を有する。
なお、上記の実施形態では、車両に搭載されるシステム電源IC10に組み込まれたウォッチドッグタイマ回路16に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の装置に組み込まれた周波数監視回路にも、本発明を広く適用することが可能である。
11 第1レギュレータ
12 第2レギュレータ
13 第3レギュレータ
14 第4レギュレータ
15 減電圧リセット回路
16 ウォッチドッグタイマ回路(周波数監視回路)
161 充放電部
162 比較部
163 リセット出力部(Nチャネル型MOS電界効果トランジスタ)
164 制御部
SW1H、SW1L、SW2H、SW2L スイッチ
CC1H、CC1L、CC2H、CC2L 定電流源
CMPa、CMPb、CMPc コンパレータ
20 バッテリ
30 ECU
R 抵抗
C 抵抗
T0〜T8 外部端子
Claims (9)
- キャパシタの充放電を行う充放電部と、
前記キャパシタの充電電圧を所定の基準電圧と比較して比較信号を生成する比較部と、
クロック信号の周波数監視結果に応じたリセット信号を出力するリセット出力部と、
前記クロック信号と前記比較信号の入力を受け付けて前記充放電部と前記リセット出力部を制御する制御部と、
を有する周波数監視回路であって、
前記比較部は、前記基準電圧として、上限電圧と下限電圧のほかに、前記上限電圧よりも低く前記下限電圧よりも高い中間電圧を備えており、
前記制御部は、前記充電電圧と前記上限電圧及び前記下限電圧との比較結果のほかに、前記クロック信号のパルスエッジ到来時における前記充電電圧と前記中間電圧との比較結果に基づいて、前記リセット信号の論理レベルを決定する、
ことを特徴とする周波数監視回路。 - 前記制御部は、前記充電電圧が前記下限電圧まで低下したときに、前記キャパシタを放電状態から充電状態に切り替え、前記クロック信号のパルスエッジが到来したときに、或いは、前記充電電圧が前記上限電圧まで上昇したときに、前記キャパシタを充電状態から放電状態に切り替えるように、前記充放電部を制御することを特徴とする請求項1に記載の周波数監視回路。
- 前記制御部は、前記充電電圧が前記上限電圧まで上昇したときに、或いは、前記クロック信号のパルスエッジ到来時点で前記充電電圧が前記中間電圧まで上昇していなかったときに、前記リセット信号を異常時の論理レベルとし、前記充電電圧が前記下限電圧まで低下したときに、前記リセット信号を正常時の論理レベルとするように、前記リセット出力部を制御することを特徴とする請求項2に記載の周波数監視回路。
- 前記制御部は、前記クロック信号のパルスエッジ到来時点で前記充電電圧が前記中間電圧まで上昇していなかったときに、前記充電電圧が前記中間電圧に達するまで前記キャパシタを充電状態に維持してから放電状態に切り替えるように、前記充放電部を制御することを特徴とする請求項3に記載の周波数監視回路。
- 前記制御部は、前記クロック信号のパルスエッジ到来時点で前記充電電圧が前記中間電圧まで上昇していなかったときに、前記充電電圧が前記中間電圧に達するまで前記キャパシタを充電状態に維持する間、充電電流を通常時よりも大きく設定するように、前記充放電部を制御することを特徴とする請求項4に記載の周波数監視回路。
- 前記制御部は、前記充電電圧が前記上限電圧まで上昇したときに、或いは、前記クロック信号のパルスエッジ到来時点で前記充電電圧が前記中間電圧まで上昇していなかったときに、前記キャパシタを充電状態から放電状態に切り替えた後、前記充電電圧が前記中間電圧から前記下限電圧に低下するまでの間、放電電流を通常時よりも小さく設定するように、前記充放電部を制御することを特徴とする請求項4または請求項5に記載の周波数監視回路。
- 前記制御部は、前記充電電圧が前記上限電圧まで上昇したときに、前記キャパシタを充電状態から放電状態に切り替えた後、前記充電電圧が前記上限電圧から前記中間電圧に低下するまでの間、放電電流を通常時よりも大きく設定するように、前記充放電部を制御することを特徴とする請求項4〜請求項6のいずれか一項に記載の周波数監視回路。
- キャパシタの充放電を行う充放電部と、
前記キャパシタの充電電圧を所定の基準電圧と比較して比較信号を生成する比較部と、
クロック信号の周波数監視結果に応じたリセット信号を出力するリセット出力部と、
前記クロック信号と前記比較信号の入力を受け付けて前記充放電部と前記リセット出力部を制御する制御部と、
を有する周波数監視回路であって、
前記比較部は、前記基準電圧として、少なくとも上限電圧と下限電圧を備えており、
前記制御部は、前記充電電圧が前記下限電圧まで低下したときに、前記キャパシタを放電状態から充電状態に切り替え、前記クロック信号のパルスエッジが到来したときに、或いは、前記充電電圧が前記上限電圧まで上昇したときに、前記キャパシタを充電状態から放電状態に切り替えるように、かつ、前記クロック信号のパルスエッジが到来して前記キャパシタを放電する際には、前記充電電圧が前記上限電圧まで上昇して前記キャパシタを放電する際よりも、放電電流を大きく設定するように、前記充放電部を制御する、
ことを特徴とする周波数監視回路。 - 前記制御部は、前記充電電圧が前記上限電圧まで上昇したときに、前記リセット信号を異常時の論理レベルとし、前記充電電圧が前記下限電圧まで低下したときに、前記リセット信号を正常時の論理レベルとするように、前記リセット出力部を制御することを特徴とする請求項8に記載の周波数監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010257668A JP5618774B2 (ja) | 2010-11-18 | 2010-11-18 | 周波数監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010257668A JP5618774B2 (ja) | 2010-11-18 | 2010-11-18 | 周波数監視回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012109836A true JP2012109836A (ja) | 2012-06-07 |
JP5618774B2 JP5618774B2 (ja) | 2014-11-05 |
Family
ID=46494973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010257668A Active JP5618774B2 (ja) | 2010-11-18 | 2010-11-18 | 周波数監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5618774B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019083064A (ja) * | 2017-10-27 | 2019-05-30 | ローム株式会社 | 監視装置及びこれを用いた電源システム |
EP4099026A1 (en) | 2021-06-02 | 2022-12-07 | Thales Management & Services Deutschland GmbH | Frequency monitoring circuit and method for monitoring the frequency of an ac-signal |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5741329U (ja) * | 1980-08-20 | 1982-03-05 | ||
JPS6290022A (ja) * | 1985-06-11 | 1987-04-24 | Nec Corp | タイマ回路 |
JPH01298446A (ja) * | 1988-05-27 | 1989-12-01 | Sumitomo Electric Ind Ltd | ダブルマイコンシステム暴走防止回路 |
JPH08110867A (ja) * | 1994-10-12 | 1996-04-30 | Fujitsu Ltd | ウォッチドッグタイマ回路 |
JP2000148309A (ja) * | 1998-11-11 | 2000-05-26 | Miyagi Oki Denki Kk | マイクロプロセッサのリセット回路 |
JP2000241565A (ja) * | 1999-02-23 | 2000-09-08 | Matsushita Electric Works Ltd | タイマ回路 |
JP2001006885A (ja) * | 1999-06-25 | 2001-01-12 | Matsushita Electric Works Ltd | タイマ回路および放電灯点灯装置 |
-
2010
- 2010-11-18 JP JP2010257668A patent/JP5618774B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5741329U (ja) * | 1980-08-20 | 1982-03-05 | ||
JPS6290022A (ja) * | 1985-06-11 | 1987-04-24 | Nec Corp | タイマ回路 |
JPH01298446A (ja) * | 1988-05-27 | 1989-12-01 | Sumitomo Electric Ind Ltd | ダブルマイコンシステム暴走防止回路 |
JPH08110867A (ja) * | 1994-10-12 | 1996-04-30 | Fujitsu Ltd | ウォッチドッグタイマ回路 |
JP2000148309A (ja) * | 1998-11-11 | 2000-05-26 | Miyagi Oki Denki Kk | マイクロプロセッサのリセット回路 |
JP2000241565A (ja) * | 1999-02-23 | 2000-09-08 | Matsushita Electric Works Ltd | タイマ回路 |
JP2001006885A (ja) * | 1999-06-25 | 2001-01-12 | Matsushita Electric Works Ltd | タイマ回路および放電灯点灯装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019083064A (ja) * | 2017-10-27 | 2019-05-30 | ローム株式会社 | 監視装置及びこれを用いた電源システム |
EP4099026A1 (en) | 2021-06-02 | 2022-12-07 | Thales Management & Services Deutschland GmbH | Frequency monitoring circuit and method for monitoring the frequency of an ac-signal |
WO2022253629A1 (en) | 2021-06-02 | 2022-12-08 | Thales Management & Services Gmbh | Frequency monitoring circuit and method for monitoring the frequency of an ac-signal |
Also Published As
Publication number | Publication date |
---|---|
JP5618774B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8742834B2 (en) | Negative-voltage charge pump circuit | |
US8872491B2 (en) | Regulator and DC/DC converter | |
US9118238B2 (en) | Charge pump systems with adjustable frequency control | |
US20120229945A1 (en) | Charge/discharge control circuit and battery assembly | |
US11424678B2 (en) | Frequency limit circuit and DC-DC converter including the same | |
JP6306073B2 (ja) | 比較回路、電源制御ic、スイッチング電源装置 | |
US8570021B2 (en) | DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method | |
JP2012034519A (ja) | 電源の制御回路、電子機器及び電源の制御方法 | |
JP2007244046A (ja) | 電源回路 | |
CN112087131B (zh) | 电荷泵控制电路及电池控制电路 | |
US20110084675A1 (en) | Booster circuit | |
US9503076B2 (en) | Gate potential control circuit | |
US9035599B2 (en) | Charge control circuit, charge circuit, and mobile electronic device | |
US7893752B2 (en) | Charge pump circuit with control circuitry | |
WO2012029595A1 (en) | Oscillator circuit and semiconductor device using the oscillator circuit | |
JP5618774B2 (ja) | 周波数監視回路 | |
US8570016B1 (en) | Duty cycle generator and power converter | |
JP5060940B2 (ja) | 電源装置 | |
US11994892B2 (en) | Shunt regulator | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP2010136522A (ja) | スイッチング電源回路 | |
JP2014057476A (ja) | スイッチングレギュレータおよびその制御回路、ならびに電子機器 | |
US7659787B2 (en) | Circuit for generating clock of semiconductor memory apparatus | |
JP6467539B2 (ja) | 比較回路、電源制御ic、スイッチング電源装置 | |
JP5139012B2 (ja) | 電源管理回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140730 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5618774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |