JP2014057476A - スイッチングレギュレータおよびその制御回路、ならびに電子機器 - Google Patents

Abstract

【課題】入力電圧依存性を低減したヒステリシス制御のスイッチングレギュレータを提供する。
【解決手段】制御ＩＣ１００は、スイッチングレギュレータ４のスイッチングトランジスタＭ１を制御する。コンパレータ１１は、スイッチングレギュレータ４の出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを、所定の基準電圧Ｖ_ＲＥＦと比較する。帰還回路１２は、コンパレータ１１の出力信号Ｓ１１を受け、コンパレータ１１の入力にポジティブフィードバックする。プリドライバ２０は、コンパレータ１１の出力信号Ｓ１１にもとづいて、スイッチングレギュレータ４のスイッチングトランジスタＭ１をスイッチングする。制御ＩＣ１００は、帰還回路１２の出力信号のハイレベル電圧が、入力電圧Ｖ_ＤＤに依存せず一定となるように構成される。
【選択図】図２

Description

本発明は、スイッチングレギュレータに関する。

近年の携帯電話、ＰＤＡ（Personal Digital Assistants）等の電子機器には、電池電圧よりも高い、あるいは低い電源電圧を必要とするデバイスが搭載される。このようなデバイスに適切な電源電圧を供給するために、昇圧、降圧、もしくは昇降圧型のスイッチングレギュレータが利用される。

スイッチングレギュレータの制御方式として、ヒステリシス制御が知られている。ヒステリシス制御は、誤差増幅器を利用した電圧モードや電流モードの制御方式に比べて、負荷応答性に優れる。

図１は、本発明者が検討したヒステリシス制御のスイッチングレギュレータを示す回路図である。スイッチングレギュレータ４ｒは、入力端子Ｐ_ＩＮの入力電圧Ｖ_ＩＮを降圧し、目標値に安定化された出力電圧Ｖ_ＯＵＴを生成し、出力端子Ｐ_ＯＵＴから出力する。スイッチングレギュレータ４は、インダクタＬ１、出力キャパシタＣ１、第１分圧抵抗Ｒ１、第２分圧抵抗Ｒ２、位相補償キャパシタＣ２および制御ＩＣ（Integrated Circuit）１００ｒを備える。

出力キャパシタＣ１は出力端子Ｐ_ＯＵＴと接続される。インダクタＬ１は、出力端子Ｐ_ＯＵＴと制御ＩＣ１００ｒのスイッチング端子Ｐ３の間に設けられる。制御ＩＣ１００ｒの入力端子Ｐ１には入力電圧Ｖ_ＩＮが入力され、接地端子Ｐ２は接地される。第１分圧抵抗Ｒ１および第２分圧抵抗Ｒ２は、出力電圧Ｖ_ＯＵＴを分圧し、出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを、制御ＩＣ１００ｒのフィードバック端子Ｐ４にフィードバックする。位相補償キャパシタＣ２は、位相補償のために第１分圧抵抗Ｒ１と並列に設けられる。

制御ＩＣ１００ｒは、コンパレータ１１、帰還回路１２、プリドライバ２０、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２を備える。スイッチングトランジスタＭ１および同期整流用トランジスタＭ２は、入力端子Ｐ１と接地端子Ｐ２の間に順に直列に設けられる。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の接続点は、スイッチング端子Ｐ３と接続される。

コンパレータ１１の反転入力端子には、基準電圧Ｖ_ＲＥＦが入力され、その非反転入力端子にはフィードバック電圧Ｖ_ＦＢが入力される。帰還回路１２は、非反転バッファ１４およびフィルタ１６を含む。非反転バッファ１４は、コンパレータ１１の出力信号Ｓ１１を受け、フィルタ１６を介してコンパレータ１１の非反転入力端子にフィードバックする。フィルタ１６は、直列に接続された抵抗Ｒ３およびキャパシタＣ３を含む。

プリドライバ２０は、コンパレータ１１の出力信号Ｓ１１にもとづいて、スイッチングトランジスタＭ１および同期整流用トランジスタＭ２をスイッチングする。

特開２００５−３０４２９５号公報

図１のスイッチングレギュレータ４ｒでは、非反転バッファ１４の電源端子に、入力電圧Ｖ_ＩＮが供給されているため、非反転バッファ１４の出力信号Ｓ１２のハイレベル電圧は、入力電圧Ｖ_ＩＮに応じて変化する。つまり、入力電圧Ｖ_ＩＮが変動すると、それに応じてコンパレータ１１の非反転入力端子に対する帰還量が変動し、ひいては、出力電圧Ｖ_ＯＵＴや負荷応答速度が、入力電圧Ｖ_ＩＮに応じて変動するという問題が生ずる。

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、入力電圧依存性を低減したヒステリシス制御のスイッチングレギュレータの提供にある。

本発明のある態様は、スイッチングレギュレータのスイッチングトランジスタを制御する制御回路に関する。制御回路は、第１入力端子にスイッチングレギュレータの出力電圧に応じたフィードバック電圧を受け、第２入力端子に所定の基準電圧を受けるコンパレータと、スイッチングレギュレータの入力電圧を受け、所定レベルに安定化された内部電圧を生成する内部レギュレータ回路と、コンパレータの出力信号を受ける非反転バッファと、非反転バッファの出力信号をフィルタリングした信号をコンパレータの第１入力端子に出力するフィルタと、コンパレータの出力信号にもとづいて、スイッチングトランジスタをスイッチングするプリドライバと、を備える。非反転バッファの少なくとも最終段の電源端子には、内部電圧が供給される。

この態様によると、コンパレータの第１入力端子にフィードバックされる非反転バッファの出力信号のハイレベル電圧は、所定レベルの内部電圧に安定化される。したがって、入力電圧が変動したとしても、コンパレータ、フィルタ、非反転バッファにより形成されるヒステリシスコンパレータのヒステリシス特性の変動は抑制され、出力電圧や負荷応答性の入力電圧依存性を低減できる。

本発明の別の態様もまた、スイッチングレギュレータのスイッチングトランジスタを制御する制御回路に関する。制御回路は、第１入力端子にスイッチングレギュレータの出力電圧に応じたフィードバック電圧を受け、第２入力端子に所定の基準電圧を受けるコンパレータと、スイッチングレギュレータの入力電圧を受け、所定レベルに安定化された内部電圧を生成する内部レギュレータ回路と、コンパレータの出力信号を受け、その論理レベルを反転する反転バッファと、反転バッファの出力信号をフィルタリングした信号をコンパレータの前記第２入力端子に出力するフィルタと、コンパレータの出力信号にもとづいて、スイッチングトランジスタをスイッチングするプリドライバと、を備える。反転バッファの少なくとも最終段の電源端子には、内部電圧が供給される。

この態様によると、コンパレータの第２入力端子にフィードバックされる反転バッファの出力信号のハイレベル電圧は、所定レベルの内部電圧に安定化される。したがって、入力電圧が変動したとしても、コンパレータ、フィルタ、反転バッファにより形成されるヒステリシスコンパレータのヒステリシス特性の変動は抑制され、出力電圧や負荷応答性の入力電圧依存性を低減できる。

本発明のさらに別の態様もまた、スイッチングレギュレータのスイッチングトランジスタを制御する制御回路に関する。この制御回路は、スイッチングレギュレータの出力電圧に応じたフィードバック電圧を、所定の基準電圧と比較するコンパレータと、コンパレータの出力信号を受け、コンパレータの入力にポジティブフィードバックする帰還回路と、コンパレータの出力信号にもとづいて、スイッチングレギュレータのスイッチングトランジスタをスイッチングするプリドライバと、を備える。制御回路は、帰還回路の出力信号のハイレベル電圧が、入力電圧に依存せず一定となるように構成される。

この態様によると、入力電圧が変動したとしても、コンパレータおよび帰還回路により形成されるヒステリシスコンパレータのヒステリシス特性の変動は抑制され、出力電圧や負荷応答性の入力電圧依存性を低減できる。

帰還回路は、コンパレータの出力信号を受ける非反転バッファと、非反転バッファの出力信号をフィルタリングし、コンパレータの非反転入力端子にフィードバックするフィルタと、を含んでもよい。制御回路は、非反転バッファの電源端子に、所定レベルに安定化された内部電圧を供給する内部レギュレータ回路をさらに備えてもよい。

帰還回路は、コンパレータの出力信号を受け、その論理レベルを反転する反転バッファと、反転バッファの出力信号をフィルタリングし、コンパレータの反転入力端子にフィードバックするフィルタと、を含んでもよい。制御回路は、反転バッファの電源端子に、所定レベルに安定化された内部電圧を供給する内部レギュレータ回路をさらに備えてもよい。

スイッチングレギュレータはスイッチングトランジスタに加えて同期整流用トランジスタをさらに備えてもよい。プリドライバは、コンパレータの出力信号にもとづいて、スイッチングトランジスタおよび同期整流用トランジスタをスイッチングしてもよい。

スイッチングレギュレータはダイオード整流型であってもよい。

スイッチングレギュレータは降圧型であり、スイッチングトランジスタに加えて同期整流用トランジスタをさらに備えてもよい。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様はスイッチングレギュレータに関する。スイッチングレギュレータは、上述のいずれかの制御回路を備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は、スイッチングレギュレータを備えてもよい。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、出力電圧や負荷応答性等に対する入力電圧依存性を低減できる。

本発明者が検討したヒステリシス制御のスイッチングレギュレータを示す回路図である。 実施の形態に係るスイッチングレギュレータを備える電子機器の構成を示す回路図である。 第１の変形例に係る帰還回路を示す回路図である。 図４（ａ）、（ｂ）は、第２の変形例に係るヒステリシスコンパレータ、第３の変形例に係る帰還回路の構成を示す回路図である。 図５（ａ）、（ｂ）は、スイッチングレギュレータを備える電子機器を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係るスイッチングレギュレータ４を備える電子機器１の構成を示す回路図である。

電子機器１は、タブレットＰＣ（Personal Computer）、ラップトップＰＣ、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、携帯オーディオプレイヤ、ＰＤＡ（Personal Digital Assistant）である。電子機器１は、負荷２、電池３、スイッチングレギュレータ４を備える。

負荷２は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）、マイクロコントローラ、メモリ、液晶ドライバ、オーディオ回路をはじめとするさまざまなデジタル回路、アナログ回路、アナログデジタル混載回路を含む。

スイッチングレギュレータ４は、電源電圧（入力電圧ともいう）Ｖ_ＤＤを受け、それを降圧して安定化された出力電圧Ｖ_ＯＵＴを生成し、負荷２に供給する。電源電圧Ｖ_ＤＤは、電池３もしくは図示しない外部電源から供給される。

制御ＩＣ１００は、スイッチングレギュレータ４の出力信号（本実施の形態では、出力電圧Ｖ_ＯＵＴ）に応じたフィードバック電圧Ｖ_ＦＢにもとづいてスイッチングトランジスタＭ１および同期整流用トランジスタＭ２を駆動し、出力電圧Ｖ_ＯＵＴを所望のレベルに安定化させる。

スイッチングレギュレータ４は、制御ＩＣ１００、インダクタＬ１、出力キャパシタＣ１、第１分圧抵抗Ｒ１、第２分圧抵抗Ｒ２、位相補償キャパシタＣ２を備える。
本実施の形態では、スイッチングトランジスタＭ１および同期整流用トランジスタＭ２が制御ＩＣ１００に内蔵される場合を示すが、これらは制御ＩＣ１００の外部に設けられたディスクリート素子であってもよい。スイッチングトランジスタＭ１、同期整流用トランジスタＭ２は、バイポーラトランジスタであってもよい。

スイッチングトランジスタＭ１、同期整流用トランジスタＭ２、インダクタＬ１、出力キャパシタＣｏを含む出力回路１０２のトポロジーは一般的な同期整流型スイッチングレギュレータと同様である。

出力キャパシタＣ１は出力端子Ｐ_ＯＵＴと接地端子の間に設けられる。インダクタＬ１は、出力端子Ｐ_ＯＵＴと制御ＩＣ１００ｒのスイッチング端子Ｐ３の間に設けられる。制御ＩＣ１００ｒの入力端子Ｐ１には入力電圧Ｖ_ＤＤが入力され、接地端子Ｐ２は接地される。第１分圧抵抗Ｒ１および第２分圧抵抗Ｒ２は、出力電圧Ｖ_ＯＵＴを分圧し、出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢを、制御ＩＣ１００のフィードバック端子Ｐ４にフィードバックする。位相補償キャパシタＣ２は、位相補償のために第１分圧抵抗Ｒ１と並列に設けられる。

制御ＩＣ１００ｒは、スイッチングトランジスタＭ１および同期整流用トランジスタＭ２に加えて、コンパレータ１１、帰還回路１２、プリドライバ２０、内部レギュレータ回路３０を備える。スイッチングトランジスタＭ１および同期整流用トランジスタＭ２は、入力端子Ｐ１と接地端子Ｐ２の間に順に直列に設けられる。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２の接続点は、スイッチング端子Ｐ３と接続される。

コンパレータ１１および帰還回路１２は、ヒステリシスコンパレータ１０を形成する。

コンパレータ１１の第１入力端子（非反転入力端子）には、スイッチングレギュレータ４の出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢが入力され、第２入力端子（反転入力端子）には所定の基準電圧Ｖ_ＲＥＦが入力される。

帰還回路１２は、コンパレータ１１の出力信号Ｓ１１を受け、コンパレータ１１の入力にポジティブフィードバックする。帰還回路１２は、非反転バッファ１４およびフィルタ１６を含む。非反転バッファ１４は、コンパレータ１１の出力信号Ｓ１１を受け、それと同じ論理レベルを有する信号Ｓ１４を生成する。フィルタ１６は、非反転バッファ１４の出力信号Ｓ１４をフィルタリングし、コンパレータ１１の第１入力端子（非反転入力端子）にフィードバックする。たとえばフィルタ１６は、直列に接続された抵抗Ｒ３およびキャパシタＣ３を含む。なおフィルタ１６の構成は図２のそれには限定されず、抵抗Ｒ３とキャパシタＣ３は入れ替えてもよく、あるいは別のトポロジーのローパスフィルタであってもよい。

ヒステリシスコンパレータ１０により、スイッチングレギュレータ４の出力電圧Ｖ_ＯＵＴに応じたフィードバック電圧Ｖ_ＦＢが、ヒステリシスを有するしきい値電圧Ｖ_ＴＨと比較される。しきい値電圧Ｖ_ＴＨは、所定の基準電圧Ｖ_ＲＥＦおよびコンパレータ１１の出力信号Ｓ１１に応じたヒステリシスを有する。

具体的には、しきい値電圧Ｖ_ＴＨは、上側しきい値電圧Ｖ_Ｈと、下側しきい値電圧Ｖ_Ｌの２つのレベルの間で遷移し、フィードバック電圧Ｖ_ＦＢがしきい値電圧Ｖ_ＴＨより低い状態において、Ｖ_ＴＨ＝Ｖ_Ｈとなり、フィードバック電圧Ｖ_ＦＢがしきい値電圧Ｖ_ＴＨより高い状態において、Ｖ_ＴＨ＝Ｖ_Ｌとなる。Ｖ_Ｈ−Ｖ_Ｌがヒステリシス幅となる。しきい値電圧Ｖ_ＴＨが遷移する時定数は、フィルタ１６によって定められる。

プリドライバ２０は、コンパレータ１１の出力信号Ｓ１１にもとづいて、スイッチングトランジスタＭ１および同期整流用トランジスタＭ２をスイッチングする。

たとえばプリドライバ２０は、コンパレータ１１から出力される信号（パルス変調信号ともいう）Ｓ１１にもとづき、スイッチングトランジスタＭ１および同期整流用トランジスタＭ２を相補的に駆動する。具体的には、Ｖ_ＦＢ＜Ｖ_ＴＨのとき、パルス変調信号Ｓ_ＰＷＭは第１レベル（ローレベル）をとり、Ｖ_ＦＢ＞Ｖ_ＴＨのとき、パルス変調信号Ｓ１１は第２レベル（ハイレベル）をとる。プリドライバ２０は、パルス変調信号Ｓ１１が第１レベル（ローレベル）の期間、スイッチングトランジスタＭ１をオン、同期整流用トランジスタＭ２をオフし、パルス変調信号Ｓ１１が第２レベル（ハイレベル）の期間、スイッチングトランジスタＭ１をオフ、同期整流用トランジスタＭ２をオンする。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２それぞれのオン時間の間には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が両方オフするデッドタイムが挿入される。なお、軽負荷時においては、プリドライバ２０は別の制御を行ってもよい。

以上の構成によって、フィードバック電圧Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦに近づくようにフィードバックがかかり、出力電圧Ｖ_ＯＵＴが安定化される。

制御ＩＣ１００は、帰還回路１２の出力信号のハイレベル電圧が、入力電圧Ｖ_ＤＤに依存せず一定となるように構成される。

具体的には、内部レギュレータ回路３０は、入力電圧Ｖ_ＤＤを受け所定レベルに安定化された内部電圧Ｖ_ＲＥＧを生成する。たとえば内部レギュレータ回路３０はリニアレギュレータで構成される。非反転バッファ１４の電源端子Ｐ５には、内部電圧Ｖ_ＲＥＧが供給される。

以上がスイッチングレギュレータ４の構成である。続いてのその動作を説明する。
非反転バッファ１４の電源電圧が安定化されることにより、非反転バッファ１４の出力信号Ｓ１４のハイレベル電圧は、内部電圧Ｖ_ＲＥＧと等しくなり、入力電圧Ｖ_ＤＤに依存せず安定化される。その結果、コンパレータ１１の入力側への帰還量、すなわちヒステリシス幅も、入力電圧Ｖ_ＤＤに依存せず安定化される。

その結果、出力電圧Ｖ_ＯＵＴのリップル量やスイッチングレギュレータ４の負荷応答性を安定化することができ、スイッチングレギュレータ４の入力電圧依存性を低減することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
実施の形態では、非反転バッファ１４の電源端子に内部電圧Ｖ_ＲＥＧが供給される場合を説明したが本発明はそれには限定されない。図３は、第１の変形例に係る帰還回路１２ａを示す回路図である。非反転バッファ１４ａはカスケードに接続された偶数個のインバータ１５を含む。複数のインバータ１５のうち、少なくとも最終段のインバータの電源端子には、内部電源Ｖ_ＲＥＧが供給され、前段のインバータの電源端子には入力電圧Ｖ_ＤＤが供給される。この変形例によっても、非反転バッファ１４ａの出力信号Ｓ１４のハイレベル電圧を入力電圧Ｖ_ＤＤによらず一定に保つことができる。

（第２の変形例）
図４（ａ）は、第２の変形例に係るヒステリシスコンパレータ１０ｂの構成を示す回路図である。図２のヒステリシスコンパレータは、コンパレータ１１の出力信号Ｓ１１が、第１入力端子（非反転入力端子）側に帰還されるのに対して、この変形例では、第２入力端子（反転入力端子）側に帰還される。

ヒステリシスコンパレータ１０ｂは、コンパレータ１１、帰還回路１２ｂを備える。帰還回路１２ｂは、コンパレータ１１の出力信号Ｓ１１をコンパレータ１１の第２入力端子（反転入力端子）側にフィードバックする。帰還回路１２ｂは、反転バッファ１８およびフィルタ１６を含む。反転バッファ１８は、コンパレータ１１の出力信号Ｓ１１を受け、その論理レベルを反転する。フィルタ１６は、反転バッファ１８の出力信号Ｓ１８をフィルタリングし、コンパレータ１１の第２入力端子（反転入力端子）にフィードバックする。

この変形例においても、制御ＩＣ１００は、帰還回路１２ｂの出力信号Ｓ１２のハイレベル電圧が、入力電圧Ｖ_ＤＤに依存せず一定となるように構成される。具体的には、反転バッファ１８の電源端子Ｐ６には、内部レギュレータ回路３０により生成された内部電圧Ｖ_ＲＥＧが供給される。

図４（ａ）のヒステリシスコンパレータ１０ｂによっても、スイッチングレギュレータ４の入力電圧依存性を低減できる。

（第３の変形例）
図４（ｂ）は、第３の変形例に係る帰還回路１２ｃの構成を示す回路図である。帰還回路１２ｃの反転バッファ１８は、直列に接続された奇数個のインバータ１５を含む。複数のインバータ１５のうち、少なくとも最終段のインバータ１５の電源端子には内部電圧Ｖ_ＲＥＧが供給され、それより前段のインバータ１５の電源端子には、入力電圧Ｖ_ＤＤが供給される。この変形例によっても、スイッチングレギュレータ４の入力電圧依存性を低減できる。

（第４の変形例）
実施の形態では、同期整流型のスイッチングレギュレータ４について説明したが、本発明はそれには限定されず、ダイオード整流型のスイッチングレギュレータにも適用可能である。この場合、同期整流用トランジスタＭ２に代えてダイオードが設けられる。

（第５の変形例）
実施の形態では、降圧型のスイッチングレギュレータについて説明したが、本発明はそれには限定されず、昇圧型、あるいは昇降圧型のスイッチングレギュレータにも適用可能である。昇圧型あるいは昇降圧型のスイッチングレギュレータでは、出力回路１０２のトポロジーを変更すればよい。

最後に、電子機器１の具体例を説明する。図５（ａ）、（ｂ）は、スイッチングレギュレータ４を備える電子機器を示す図である。図５（ａ）の電子機器５００は、タブレットＰＣや携帯型ゲーム機、携帯型オーディオプレイヤであり、筐体５０２の内部には、電池３、スイッチングレギュレータ４（制御ＩＣ１００）、負荷２が内蔵される。負荷２はたとえばＣＰＵである。

図５（ｂ）の電子機器６００は、デジタルカメラである。筐体６０２の内部には、電池３、スイッチングレギュレータ４、撮像素子２ａ、画像処理プロセッサ２ｂ等が内蔵される。スイッチングレギュレータ４は、撮像素子２ａ、画像処理プロセッサ２ｂに電源電圧を供給する。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…負荷、３…電池、４…スイッチングレギュレータ、Ｐ_ＩＮ…入力端子、Ｐ_ＯＵＴ…出力端子、Ｃ１…出力キャパシタ、Ｌ１…インダクタ、Ｒ１…第１分圧抵抗、Ｒ２…第２分圧抵抗、Ｃ２…位相補償キャパシタ、１０…ヒステリシスコンパレータ、１１…コンパレータ、１２…帰還回路、１４…非反転バッファ、１５…インバータ、１６…フィルタ、１８…反転バッファ、２０…プリドライバ、３０…内部レギュレータ回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流用トランジスタ、１００…制御ＩＣ、１０２…出力回路、Ｐ１…入力端子、Ｐ２…接地端子、Ｐ３…スイッチング端子、Ｐ４…フィードバック端子。

Claims (11)

1. スイッチングレギュレータのスイッチングトランジスタを制御する制御回路であって、
   第１入力端子に前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧を受け、第２入力端子に所定の基準電圧を受けるコンパレータと、
   前記スイッチングレギュレータの入力電圧を受け、所定レベルに安定化された内部電圧を生成する内部レギュレータ回路と、
   前記コンパレータの出力信号を受ける非反転バッファと、
   前記非反転バッファの出力信号をフィルタリングした信号を前記コンパレータの前記第１入力端子に出力するフィルタと、
   前記コンパレータの出力信号にもとづいて、前記スイッチングトランジスタをスイッチングするプリドライバと、
   を備え、
   前記非反転バッファの少なくとも最終段の電源端子には、前記内部電圧が供給されることを特徴とする制御回路。
2. スイッチングレギュレータのスイッチングトランジスタを制御する制御回路であって、
   第１入力端子に前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧を受け、第２入力端子に所定の基準電圧を受けるコンパレータと、
   前記スイッチングレギュレータの入力電圧を受け、所定レベルに安定化された内部電圧を生成する内部レギュレータ回路と、
   前記コンパレータの出力信号を受け、その論理レベルを反転する反転バッファと、
   前記反転バッファの出力信号をフィルタリングした信号を前記コンパレータの前記第２入力端子に出力するフィルタと、
   前記コンパレータの出力信号にもとづいて、前記スイッチングトランジスタをスイッチングするプリドライバと、
   を備え、
   前記反転バッファの少なくとも最終段の電源端子には、前記内部電圧が供給されることを特徴とする制御回路。
3. スイッチングレギュレータのスイッチングトランジスタを制御する制御回路であって、
   前記スイッチングレギュレータの出力電圧に応じたフィードバック電圧を、所定の基準電圧と比較するコンパレータと、
   前記コンパレータの出力信号を受け、前記コンパレータの入力にポジティブフィードバックする帰還回路と、
   前記コンパレータの出力信号にもとづいて、前記スイッチングレギュレータのスイッチングトランジスタをスイッチングするプリドライバと、
   を備え、
   前記制御回路は、前記帰還回路の出力信号のハイレベル電圧が、前記スイッチングレギュレータの入力電圧に依存せず一定となるように構成されることを特徴とする制御回路。
4. 前記帰還回路は、
   前記コンパレータの出力信号を受ける非反転バッファと、
   前記非反転バッファの出力信号をフィルタリングし、前記コンパレータの非反転入力端子にフィードバックするフィルタと、
   を含み、
   前記制御回路は、前記非反転バッファの少なくとも最終段の電源端子に、所定レベルに安定化された内部電圧を供給する内部レギュレータ回路をさらに備えることを特徴とする請求項３に記載の制御回路。
5. 前記帰還回路は、
   前記コンパレータの出力信号を受け、その論理レベルを反転する反転バッファと、
   前記反転バッファの出力信号をフィルタリングし、前記コンパレータの反転入力端子にフィードバックするフィルタと、
   を含み、
   前記制御回路は、前記反転バッファの少なくとも最終段の電源端子に、所定レベルに安定化された内部電圧を供給する内部レギュレータ回路をさらに備えることを特徴とする請求項３に記載の制御回路。
6. 前記スイッチングレギュレータは前記スイッチングトランジスタに加えて同期整流用トランジスタをさらに備え、
   前記プリドライバは、前記コンパレータの出力信号にもとづいて、前記スイッチングトランジスタおよび前記同期整流用トランジスタをスイッチングすることを特徴とする請求項１から５のいずれかに記載の制御回路。
7. 前記スイッチングレギュレータはダイオード整流型であることを特徴とする請求項１から５のいずれかに記載の制御回路。
8. 前記スイッチングレギュレータは降圧型であり、前記スイッチングトランジスタに加えて同期整流用トランジスタをさらに備えることを特徴とする請求項１から５のいずれかに記載の制御回路。
9. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から８のいずれかに記載の制御回路。
10. 請求項１から９のいずれかに記載の制御回路を備えることを特徴とするスイッチングレギュレータ。
11. 請求項１０に記載のスイッチングレギュレータを備えることを特徴とする電子機器。

Images