JP2012094768A - 配線基板、およびその配線基板上に電子部品を実装した実装構造体 - Google Patents

配線基板、およびその配線基板上に電子部品を実装した実装構造体 Download PDF

Info

Publication number
JP2012094768A
JP2012094768A JP2010242471A JP2010242471A JP2012094768A JP 2012094768 A JP2012094768 A JP 2012094768A JP 2010242471 A JP2010242471 A JP 2010242471A JP 2010242471 A JP2010242471 A JP 2010242471A JP 2012094768 A JP2012094768 A JP 2012094768A
Authority
JP
Japan
Prior art keywords
connection
wiring
wiring board
connection pad
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010242471A
Other languages
English (en)
Inventor
Yasuyuki Ogawa
靖之 小河
Yoshihiro Niwa
義裕 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010242471A priority Critical patent/JP2012094768A/ja
Publication of JP2012094768A publication Critical patent/JP2012094768A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】導電配線の電気抵抗の増大や断線を抑制することが可能な配線基板、およびその配線基板上に電子部品を実装した実装構造体を提供する。
【解決手段】本発明の配線基板Xは、基板本体1と、基板本体1上に設けられ、電子部品の接続端子を接続するための接続パッド部31および接続パッド部31から延びる配線部32を有する導電配線3と、接続パッド部31上の領域全体に形成され、はんだぬれ性を有するメッキ層5とを備え、接続パッド部31は、配線部32と接続された接続部31a、接続部31aから延びる第1の辺31bおよび第2の辺31cを有し、メッキ層5は、接続パッド部31上から、第1の辺31bの延長線Lb、第2の辺31cの延長線Lcおよび接続部31aによって囲まれた配線部32上の第1領域32aに加え、第1領域32aを越えた配線部32上の第2領域32bにまで延びていることを特徴とする。
【選択図】 図1

Description

本発明は、配線基板、およびその配線基板上に電子部品を実装した実装構造体に関する。
従来、はんだ接合によって電子部品が実装される配線基板が種々提案されている。例えば、特許文献1に記載のサーマルヘッドを構成する配線基板は、基板本体(絶縁基板)と、この基板本体上に設けられた導電配線(個別電極、接続導体、信号ライン等)とを備えている。この導電配線には、電子部品(駆動回路素子、ダイオードアレイ素子)をはんだ接合するためのパッド部が形成されている。
特許文献1に記載されているような配線基板では、一般に、はんだとパッド部との接着性を向上させるために、パッド部の表面にはんだぬれ性を有するメッキ層を形成することがある。
実開平4−132957号公報
しかしながら、上記のような配線基板では、電子部品をはんだ接合する際に行うリフロー時に、溶融したはんだがメッキ層上からはみ出して導電配線と接触することがあった。この場合、リフロー時に用いるフラックスの介在により、はんだと導電配線との間で電池作用が発生し、導電配線が腐食してしまうことがあった。これにより、導電配線の断面積が小さくなることにより電気抵抗が増大したり、場合によっては導電配線が断線したりすることがあるという問題があった。
本発明は、上記問題を解決するためになされたものであり、導電配線の電気抵抗の増大や断線を抑制することが可能な配線基板、およびその配線基板上に電子部品を実装した実装構造体を提供することを目的とする。
本発明の一実施形態に係る配線基板は、はんだ接合によって電子部品が実装される配線基板であって、基板本体と、該基板本体上に設けられ、電子部品の接続端子を接続するための接続パッド部および該接続パッド部から延びる配線部を有する導電配線と、前記接続パッド部上の領域全体に形成され、はんだぬれ性を有するメッキ層とを備え、前記接続パッド部は、前記配線部と接続された接続部、該接続部の一方の端から延びる第1の辺、および前記接続部の他方の端から延びる第2の辺を有し、前記メッキ層は、前記接続パッド部上から、前記第1の辺の延長線、前記第2の辺の延長線および前記接続部によって囲まれた前記配線部上の第1領域に加え、該第1領域を越えた前記配線部上の第2領域にまで延びていることを特徴とする。
本発明の一実施形態に係る実装構造体は、本発明の一実施形態に係る上記配線基板のいずれかと、電子部品とを備え、前記配線基板の前記メッキ層に前記電子部品の接続端子がはんだ接合によって接合されることにより、該電子部品の接続端子が前記接続パッド部上に接続されていることを特徴とする。
本発明によれば、導電配線の電気抵抗の増大や断線を抑制することが可能な配線基板、およびその配線基板上に電子部品を実装した実装構造体を提供することができる。
本発明の配線基板の一実施形態を示す平面図である。 図1の配線基板のII−II線断面図である。 本発明の実装構造体の一実施形態を示す断面図である。 電子部品の接続端子(はんだ)とメッキ層との接触領域を示す平面図である。 図1に示す配線基板の変形例を示す平面図である。 図1に示す配線基板の変形例を示す平面図である。 図1に示す配線基板の変形例を示す平面図である。 図1に示す配線基板の変形例を示す平面図である。
以下、本発明の配線基板の一実施形態について、図面を参照しつつ説明する。本実施形態の配線基板Xは、はんだ接合によって集積回路素子等の電子部品を実装するためのものであり、図1および図2に示すように、基板本体1と、この基板本体1上に設けられた導電配線3と、導電配線3上に形成されたメッキ層5とを備えている。
基板本体1は、電気絶縁性を有する基板によって構成されており、例えば、アルミナセラミックスやガラス等によって形成されている。
導電配線3は、基板本体1上に形成されており、電子部品の接続端子を接続するための接続パッド部31、および接続パッド部31から帯状に延びる配線部32を有している。この導電配線3は、導電性を有する金属材料で形成されており、例えば、アルミニウム等の金属や、これらの合金によって形成されている。また、導電配線3の厚さは、例えば、0.5μm〜2μm程度に形成されている。また、この導電配線3は、スパッタリング法等の従来周知の薄膜成形技術によって、基板本体1上に導電配線3を構成する材料層を形成した後、この材料層を従来周知のフォトエッチング等を用いて所定のパターンに加工することで形成される。なお、図1および図2では、所定のパターンに加工された導電配線3の一部分を図示しており、この導電配線3は任意のパターンで形成することができる。
接続パッド部31は、配線部32と接続された接続部31aと、この接続部31aの一方の端(図1では上側の端)から延びる第1の辺31bと、接続部31aの他方の端(図1では下側の端)から延びる第2の辺31cとを有している。本実施形態では、図1に示すように平面視で、接続パッド部31の形状が六角形となっており、この六角形の一つの辺が接続部31aとなっている。なお、図1では、この接続部31aの位置を破線で示す。
接続パッド部31の第1の辺31bおよび第2の辺31cは、より詳細には、接続部31aから配線部32が延びる方向に対して反対方向に延びているとともに、接続部31aから離れるにつれて第1の辺31bと第2の辺31cとの間の距離が長くなっている。本実施形態では、上記のように接続パッド部31の形状が六角形となっており、接続部31aとなっている辺に隣接する二つの辺がそれぞれ第1の辺31bと第2の辺31cとになっている。なお、接続パッド部31は、導電配線3上に電子部品の接続端子を接続するために導電配線3の幅を広くした領域である。
メッキ層5は、はんだぬれ性を有しており、後述するはんだと接続パッド部31との接着性を向上させるためのものである。このメッキ層5は、接続パッド部31上の領域全体に形成されているとともに、この接続パッド部31上から、第1の辺31bの延長線Lb、第2の辺31cの延長線Lcおよび接続部31aによって囲まれた配線部32上の第1領域32aに加え、この第1領域32aを越えた配線部32上の第2領域32bにまで延びている。この第2領域32bの範囲は、適宜設定することが可能であるが、後述するように接続パッド部31上に形成されるはんだの表面張力等を考慮し、第1領域32aの縁から少なくとも50μmまでの範囲を含む範囲に設定する。なお、図1では、第1領域32aおよび第2領域32bをそれぞれ、模様が異なる斑点模様で示す。
このメッキ層5は、例えば、周知の無電解めっきや電解めっきによって形成することができ、例えば、接続パッド部31上の領域全体、配線部32の第1領域32aおよび第2領域32b上にニッケルめっきからなる第1メッキ層を形成し、この第1メッキ層上に金めっきからなる第2メッキ層を形成してもよい。メッキ層5の厚さは、例えば、1μm〜5μmとすることができる。
次に、本発明の実装構造体の一実施形態について、図3を参照しつつ説明する。
図3に示すように、本実施形態の実装構造体Yは、上述の配線基板Xと、電子部品Zとを備えており、この配線基板X上に電子部品Zを実装したものである。
電子部品Zは、例えば、集積回路素子、弾性表面波素子、発光ダイオード素子等のフリップチップ実装が可能な素子であり、はんだからなるバンプで構成された接続端子Zaが表面に設けられている。この電子部品Zは、配線基板Xのメッキ層5に接続端子Zaがはんだ接合によって接合されることにより、その接続端子Zaが配線基板Xの接続パッド部31上に接続されている。
配線基板X上への電子部品Zの実装は、次のようにして行うことができる。まず、電子部品Zの表面にはんだからなるバンプで構成された接続端子Zaを設けた後、この接続端子Zaを配線基板Xの接続パッド部31上に配置する。そして、接続端子Zaを形成しているはんだをリフローし、はんだを溶融させる。これにより、接続パッド部31上のメッキ層5に電子部品Zの接続端子Zaがはんだ接合によって接合され、この電子部品Zの接続端子Zaが接続パッド部31上に接続される。以上のようにして配線基板X上に電子部品Zが実装される。
本実施形態の配線基板Xによれば、メッキ層5が、導電配線3の接続パッド部31上から、配線部32上の第1領域32aに加え、この第1領域32aを越えた第2領域32bにまで延びている。これにより、電子部品Zの接続端子Zaをメッキ層5上にはんだ接合する際のリフロー時に、溶融したはんだがメッキ層5上からはみ出し難く、導電配線3の配線部32と接触し難くなっている。
つまり、本実施形態の配線基板Xによれば、リフロー時に溶融したはんだはその表面張力によって、図4に示すように、接続パッド部31の第1の辺31bおよび第2の辺31cに接するような略円形状の接触領域Sでメッキ層5と接触しつつ、図3に示すようにメッキ層5上で略球形状となる。そのため、図4に示すように、この略球形状のはんだとメッキ層5との接触領域Sは、導電配線3の接続パッド部31上、および配線部32上の第1領域32aの範囲に存在することとなる。これに対し、本実施形態の配線基板Xでは、導電配線3上に形成されたメッキ層5が、導電配線3の接続パッド部31上から、配線部32上の第1領域32aに加え、この第1領域32aを越えた第2領域32bにまで延びている。これにより、リフロー時に溶融したはんだが、メッキ層5上からはみ出し難くな
っており、導電配線3の配線部32と接触し難くなっている。
そのため、本実施形態の配線基板Xによれば、はんだと導電配線3との間での電池作用による導電配線の腐食を抑制することができ、ひいては、導電配線3の電気抵抗の増大や断線を抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。
上記実施形態の配線基板Xでは、図1に示すように、接続パッド部31の形状が六角形状となっているが、これに限定されるものではない。例えば、接続パッド部31の形状は、接続部31aから配線部32が延びる方向に対して反対方向に延びる第1の辺31bおよび第2の辺31cを有しているとともに、接続部31aから離れるにつれて第1の辺31bと第2の辺31cとの間の距離が長くなるように形成された任意の多角形状となっていてもよい。この場合、例えば図5〜図7に示すように、接続パッド部31およびメッキ層5が形成されていてもよい。
また、上記実施形態の配線基板Xでは、図1に示すように、接続パッド部31の第1の辺31bおよび第2の辺31cは、接続部31aから配線部32が延びる方向に対して反対方向に延びているとともに、接続部31aから離れるにつれて第1の辺31bと第2の辺31cとの間の距離が長くなっているが、これに限定されるものではない。例えば、図8に示すように、接続パッド部31の第1の辺31bおよび第2の辺31cがそれぞれ、接続パッド部31の接続部31aから反対方向に延びており、かつ同一直線上に延びていてもよい。この場合、第1の辺31bの延長線、第2の辺31cの延長線および接続部31aによって囲まれた配線部32上の第1領域は、接続部31aの範囲と同じ直線となる。したがって、この場合、メッキ層5は、図8に示すように、接続パッド部31上から、接続部31aを越えた配線部32上の第2領域32bにまで延びる。
1 基板本体
3 導電配線
31 接続パッド部
31a 接続部
31b 第1の辺
31c 第1の辺
32 配線部
32a 第1領域
32b 第2領域
5 メッキ層
Lb 第1の辺の延長線
Lc 第2の辺の延長線
X 配線基板
Y 実装構造体
Z 電子部品
Za 接続端子

Claims (4)

  1. はんだ接合によって電子部品が実装される配線基板であって、
    基板本体と、
    該基板本体上に設けられ、電子部品の接続端子を接続するための接続パッド部および該接続パッド部から延びる配線部を有する導電配線と、
    前記接続パッド部上の領域全体に形成され、はんだぬれ性を有するメッキ層と、
    を備え、
    前記接続パッド部は、前記配線部と接続された接続部、該接続部の一方の端から延びる第1の辺、および前記接続部の他方の端から延びる第2の辺を有し、
    前記メッキ層は、前記接続パッド部上から、前記第1の辺の延長線、前記第2の辺の延長線および前記接続部によって囲まれた前記配線部上の第1領域に加え、該第1領域を越えた前記配線部上の第2領域にまで延びていることを特徴とする配線基板。
  2. 前記接続パッド部の前記第1の辺および前記第2の辺は、前記接続部から前記配線部が延びる方向に対して反対方向に延びているとともに、該接続部から離れるにつれて前記第1の辺と前記第2の辺との間の距離が長くなっていることを特徴とする請求項1に記載の配線基板。
  3. 前記接続パッド部の前記第1の辺および前記第2の辺はそれぞれ、前記接続パッド部の前記接続部から反対方向に延びており、かつ同一直線上に延びていることを特徴とする請求項1に記載の配線基板。
  4. 請求項1から3のいずれかに記載の配線基板と、電子部品とを備え、
    前記配線基板の前記メッキ層に前記電子部品の接続端子がはんだ接合によって接合されることにより、該電子部品の接続端子が前記接続パッド部上に接続されていることを特徴とする実装構造体。
JP2010242471A 2010-10-28 2010-10-28 配線基板、およびその配線基板上に電子部品を実装した実装構造体 Pending JP2012094768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010242471A JP2012094768A (ja) 2010-10-28 2010-10-28 配線基板、およびその配線基板上に電子部品を実装した実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010242471A JP2012094768A (ja) 2010-10-28 2010-10-28 配線基板、およびその配線基板上に電子部品を実装した実装構造体

Publications (1)

Publication Number Publication Date
JP2012094768A true JP2012094768A (ja) 2012-05-17

Family

ID=46387770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010242471A Pending JP2012094768A (ja) 2010-10-28 2010-10-28 配線基板、およびその配線基板上に電子部品を実装した実装構造体

Country Status (1)

Country Link
JP (1) JP2012094768A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078127A (ja) * 2018-02-05 2018-05-17 三菱電機株式会社 照明装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130362A (ja) * 1994-10-31 1996-05-21 Horiba Ltd プリント基板
JP2005197496A (ja) * 2004-01-08 2005-07-21 Sony Corp 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
JP2007258374A (ja) * 2006-03-22 2007-10-04 Nitto Denko Corp 配線回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130362A (ja) * 1994-10-31 1996-05-21 Horiba Ltd プリント基板
JP2005197496A (ja) * 2004-01-08 2005-07-21 Sony Corp 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
JP2007258374A (ja) * 2006-03-22 2007-10-04 Nitto Denko Corp 配線回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078127A (ja) * 2018-02-05 2018-05-17 三菱電機株式会社 照明装置

Similar Documents

Publication Publication Date Title
JP5340583B2 (ja) 半導体発光装置
JP2009158593A5 (ja)
JP6780394B2 (ja) 電子部品
KR20090092326A (ko) 칩 커패시터 내장 pwb
JP5942074B2 (ja) 配線基板
JP2009071299A (ja) 配線基板
US9426887B2 (en) Wiring board and electronic device using the same
JP2008177112A (ja) リード端子接続方法及びプリント基板
JP2012094768A (ja) 配線基板、およびその配線基板上に電子部品を実装した実装構造体
JP4745185B2 (ja) 半導体回路モジュールの製造方法
WO2020213133A1 (ja) 半導体装置
JP5121544B2 (ja) 半導体発光装置
JP2016100352A (ja) プリント配線板およびその製造方法
JP2007335782A (ja) 半導体装置モジュールの製造方法及び半導体装置モジュール
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2011204969A (ja) 半導体素子、半導体装置及び導電性粒子
JP2012038921A (ja) 半導体装置
JP2012028437A (ja) 半導体装置とその製造方法
JP4084508B2 (ja) 回路基板
JP2023024935A (ja) フレキシブル回路基板の配線構造
JP5165663B2 (ja) 半田付け構造
JP5590981B2 (ja) 半導体装置
JP5160256B2 (ja) 半導体装置の表面実装構造
JP5664527B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203