JP2012079926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012079926A JP2012079926A JP2010223779A JP2010223779A JP2012079926A JP 2012079926 A JP2012079926 A JP 2012079926A JP 2010223779 A JP2010223779 A JP 2010223779A JP 2010223779 A JP2010223779 A JP 2010223779A JP 2012079926 A JP2012079926 A JP 2012079926A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- resist pattern
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】半導体装置の製造方法において、半導体装置の歩留まりを向上させること。
【解決手段】シリコン基板20に溝20aを形成する工程と、溝20aに充填材30を充填する工程と、溝20aに充填材30が充填された状態で、シリコン基板20に対してウエット処理を行う工程と、ウエット処理の後、充填材30を除去する工程と、充填材30を除去した後、溝20a内に、キャパシタ誘電体膜45aを介してキャパシタの対向電極50pを形成する工程とを有する半導体装置の製造方法による。
【選択図】図11
【解決手段】シリコン基板20に溝20aを形成する工程と、溝20aに充填材30を充填する工程と、溝20aに充填材30が充填された状態で、シリコン基板20に対してウエット処理を行う工程と、ウエット処理の後、充填材30を除去する工程と、充填材30を除去した後、溝20a内に、キャパシタ誘電体膜45aを介してキャパシタの対向電極50pを形成する工程とを有する半導体装置の製造方法による。
【選択図】図11
Description
本発明は、半導体装置の製造方法に関する。
半導体基板に作製されるメモリには様々なタイプのものがあるが、なかでも1トランジスタ−1キャパシタ構造のメモリは、構造が簡単でロジック回路に簡単に混載できるという利点がある。
そのようなメモリにおいては、半導体基板のトレンチを利用してキャパシタを形成することで、キャパシタの対向容量を増大させることが可能となる。
半導体装置の製造方法において、半導体装置の歩留まりを向上させることを目的とする。
以下の開示の一観点によれば、半導体基板の第1の領域に溝を形成する工程と、前記溝に充填材を充填する工程と、前記溝に前記充填材が充填された状態で、前記半導体基板に対してウエット処理を行う工程と、前記ウエット処理の後、前記充填材を除去する工程と、前記充填材を除去した後、前記溝内に、キャパシタ誘電体膜を形成する工程と、前記キャパシタ誘電体膜上にキャパシタの対向電極を形成する工程とを有する半導体装置の製造方法が提供される。
また、その開示の他の観点によれば、第1の領域と第2の領域とを備えた半導体基板の上方に第1のマスク膜を形成する工程と、前記第1のマスク膜をマスクにして前記半導体基板をエッチングすることにより、前記第1の領域における前記半導体基板に溝を形成する工程と、前記第1のマスク膜が形成された状態で、素子分離絶縁膜で前記溝を埋める工程と、前記第1のマスク膜と前記素子分離絶縁膜の各々の上方に、前記第2の領域を露出し、かつ前記第1の領域の一部を覆う第2のマスク膜を形成する工程と、前記第2のマスク膜をマスクにし、前記第2の領域における前記第1のマスク膜を除去する工程と、前記第2の領域における前記第1のマスク膜を除去する工程の後、前記第1の領域における前記第2のマスク膜の上に、前記第2の領域を露出し、かつ、前記第1の領域を覆うレジストパターンを形成する工程と、前記レジストパターンをマスクにして、前記第2の領域における前記半導体基板に不純物をイオン注入する工程と、前記不純物をイオン注入した後、前記溝が前記素子分離絶縁膜で埋められている状態で、ウエット処理により前記レジストパターンを除去する工程と、前記レジストパターンを除去する工程の後、前記第2のマスク膜をエッチングにより除去し、かつ、前記素子分離絶縁膜をエッチングして前記溝の側面を露出させる工程と、前記溝の前記側面を露出させる工程の後、前記半導体基板の上方に残存する第1のマスク膜を除去する工程と、前記溝の前記側面を露出させる工程の後、前記溝の側面に、キャパシタ誘電体膜を形成する工程と、前記キャパシタ誘電体膜の上にキャパシタの対向電極を形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
以下の開示によれば、半導体基板の溝を充填材で充填して補強するので、半導体基板をウエット処理するときに溝が欠損するのを防止でき、半導体装置の歩留まりを向上させることができる。
また、ウエット処理によりレジストパターンを除去するとき、半導体基板の溝が素子分離絶縁膜で埋められている状態とすることによっても、溝の欠損を防止できる。
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。
1トランジスタ−1キャパシタ構造のメモリのなかでも、半導体基板の素子分離溝をキャパシタとして利用するものは、キャパシタの対向容量を稼ぐのが簡単であり、かつ、ロジック回路の製造プロセスとの整合性がよい。
図1は、そのようなキャパシタを備えた半導体装置の平面図である。
この半導体装置においては、素子分離絶縁膜2によりシリコン基板1のストライプ状の活性領域ARが画定され、当該活性領域ARとゲート電極5aとを備えた選択MOSトランジスタTRsが形成される。
活性領域ARの上方にはセルキャパシタCの対向電極5bが設けられる。セルキャパシタCは、上記の選択MOSトランジスタTRsと協同して1トランジスタ−1キャパシタのメモリセルを形成し、シリコン基板1がセルキャパシタCの下部電極として機能する。
図2は、図1のX1−X1線に沿う断面図と、図1のY1−Y1線に沿う断面図である。
図2のX1−X1断面に示すように、シリコン基板1にはnウェル3と共に複数の素子分離溝1aが設けられる。
素子分離溝1aの側面には、第1及び第2のキャパシタQ1、Q2のキャパシタ誘電体膜として熱酸化膜4が形成される。各キャパシタQ1、Q2は、シリコン基板1を下部電極とするものであって、上記のセルキャパシタCは各キャパシタQ1、Q2を並列接続したのと等価となる。
一方、図2のY1−Y1断面においては、シリコン基板1の上に熱酸化膜4を介してゲート電極5aが形成される。そして、そのゲート電極5aの横のシリコン基板1に、上記の選択MOSトランジスタTRsのp型エクステンション6とp型ソースドレイン領域9が設けられる。
そして、ゲート電極5aと対向電極5bの間のp型エクステンション6により、トランジスタTRsとキャパシタCとが電気的に接続され、トランジスタTRsとキャパシタCとにより一つのメモリセルが形成される。
また、これらのトランジスタTRsとキャパシタCの上には層間絶縁膜8が形成される。その層間絶縁膜8において、p型ソースドレイン領域9の上にはコンタクトホール8aが形成され、その中に導電性プラグ10が埋め込まれる。
図3は、メモリセルの等価回路図である。
図3に示すように、選択MOSトランジスタTRsのゲート電極5aがワード線WLの一部となり、導電性プラグ10の一部がビット線BLの一部となる。そして、キャパシタCの対向電極5bがプレート線PLとなる。
ところで、このような半導体装置では、図2のX1−X1断面に示したように多数の素子分離溝1aが設けられ、各溝1aの間にシリコン基板1のピラー1cが形成される。
半導体装置の微細化を図るには、そのピラー1cの厚みDをなるべく薄くするのが好ましい。
しかしながら、そのような薄厚化は、ピラー1cの機械的強度の低下を招き、半導体装置の製造途中でピラー1cが欠損する危険性を増大させてしまう。特に、ピラー1cの欠損は、洗浄効率を高めるためにウエット処理中に超音波振動を半導体基板1に印加する場合に顕著に現れる。
図4は、製造途中の半導体装置の電子顕微鏡像を基にして描いた平面図である。
この例では、図の中央付近のピラー1cが折れているのが分かる。
このようにピラー1cが欠損すると、半導体装置が不良となってその歩留まりが低下してしまう。
本願発明者は、このような知見に鑑み、以下に説明するような本実施形態に想到した。
(第1実施形態)
図5〜図19は、第1実施形態に係る半導体装置の製造途中の断面図であり、図20〜図25は、その平面図である。
図5〜図19は、第1実施形態に係る半導体装置の製造途中の断面図であり、図20〜図25は、その平面図である。
図5〜図19では、第1の領域の一例であるセル領域Aと、第2の領域の一例である周辺回路領域Bとを併記してある。
後述のように、セル領域Aにはセルキャパシタと選択MOSトランジスタが形成され、周辺回路領域Bにはロジック回路用のMOSトランジスタが形成される。
更に、セル領域Aにおいては、断面が互いに垂直な第1断面Iと第2断面IIとを併記する。そして、周辺回路領域Bにおいては、n型MOSトランジスタが形成される第3断面IIIとp型MOSトランジスタが形成される第4断面IVとを併記する。
最初に、図5(a)に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板20の表面を熱酸化して約10nmの熱酸化膜21を形成した後、熱酸化膜21の上に第1のマスク膜22としてCVD法で窒化シリコン膜を約50nm〜120nmの厚さに形成する。
次いで、図5(b)に示すように、第1のマスク膜22の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン23を形成する。
図20は、本工程を終了した後の平面図である。上記した図5(b)の第1断面Iは図20のX2−X2線に沿う断面であり、第2断面IIは図20のY2−Y2線に沿う断面である。また、図5(b)の第3断面IIIは図20のX3−X3線に沿う断面であり、第4断面IVは図20のX4−X4線に沿う断面である。
図20に示すように、セル領域Aにおける第1のレジストパターン23は、第1の方向D1に延在すると共に、間隔をおいて複数形成される。
次に、図6(a)に示すように、第1のレジストパターン23をマスクに使用しながら第1のマスク膜22と熱酸化膜21とをドライエッチングすることにより、第1のマスク膜と熱酸化膜21とをパターニングする。
このドライエッチングはRIE(Reactive Ion Etching)により行われ、窒化シリコンを含む第1のマスク膜22のエッチングガスとしてはCF4ガスが使用され、熱酸化膜21のエッチングガスとしてはCF4、CHF3、CxFx等のフルオロカーボン系のガスが使用される。
この後に、図6(b)に示すように、第1のレジストパターン23を除去する。
図21は、本工程を終了した後の平面図である。上記した図6(b)の第1断面Iは図21のX5−X5線に沿う断面であり、第2断面IIは図21のY3−Y3線に沿う断面である。また、図6(b)の第3断面IIIは図21のX6−X6線に沿う断面であり、第4断面IVは図21のX7−X7線に沿う断面である。
図21に示すように、セル領域Aにおける第1のマスク膜22の平面形状は、第1の方向D1に延在するストライプ状である。
続いて、図7(a)に示すように、熱酸化膜21と第1のマスク膜22とをマスクにしながらシリコン基板20をドライエッチングし、シリコン基板20に素子分離溝20aを形成する。
そのドライエッチングの条件は特に限定されない。本実施形態では、エッチングガスとしてCl2、BCl3、及びHBrのいずれかを使用して、チャンバ内の圧力を数10〜数100mTorrに維持しつつ、数100W程度の電力の高周波電力をエッチングガスに印加することによりこのエッチングを行う。
セル領域Aの第1断面Iでは上記の素子分離溝20aが間隔をおいて複数形成され、各溝20aの間にシリコンのピラー20cが形成される。
半導体装置の微細化を進めるためにはそのピラー20cの厚さDはなるべく薄いのが好ましい。本実施形態では、厚さDを0.05μm〜0.10μm程度とする。
次いで、図7(b)に示すように、第1のマスク膜22上に素子分離絶縁膜25として酸化シリコン膜を形成し、その素子分離絶縁膜25により各素子分離溝20aを完全に埋め込む。その酸化シリコン膜は、例えば、SiH4とO2との混合ガスを使用するHDPCVD法により形成され得る。
その後に、図8(a)に示すように、第1のマスク膜22を研磨ストッパにしながら、CMP(Chemical Mechanical Polishing)法により素子分離絶縁膜25を研磨し、素子分離溝20a内にのみ素子分離絶縁膜25を残す。
図22は、本工程を終了した後の平面図である。上記した図7(a)の第1断面Iは図22のX8−X8線に沿う断面であり、第2断面IIは図22のY4−Y4線に沿う断面である。また、図7(a)の第3断面IIIは図22のX9−X9線に沿う断面であり、第4断面IVは図22のX10−X10線に沿う断面である。
図22に示すように、セル領域Aでは、第1の方向D1に延在するストライプ状の第1のマスク膜22の周囲が素子分離絶縁膜25によって囲まれた状態となる。
次に、図8(b)に示すように、シリコン基板20の各領域A、Bにフォトレジストを塗布し、それを露光、現像して、セル領域Aに窓26aを備えた第2のレジストパターン26を形成する。
そして、図9(a)に示すように、第2のレジストパターン26をマスクにしてセル領域Aの素子分離絶縁膜25を途中の深さまでドライエッチングし、セル領域Aにおける素子分離溝20aの側面20xの一部を露出させる。
このドライエッチングにより、セル領域Aにおける素子分離溝20aの底には、素子分離絶縁膜25の一部が100nm〜200nm程度の厚さに残される。
また、ドライエッチングを行っているときには、セル領域Aに残存する第1のマスク膜22によってピラー20cの上面20yがエッチング雰囲気から隔離されるので、当該上面20yがエッチング雰囲気によってダメージを受けるのを防止できる。
なお、ドライエッチングの条件は、例えば、エッチングガスがC4F6、Ar、及びO2の混合ガスであり、圧力が数10mTorr、高周波電力のパワーが数kWである。
この後に、第2のレジストパターン26は除去される。
次に、図9(b)に示すように、140℃〜160℃程度の高温の燐酸(H3PO4)により窒化シリコンを含む第1のマスク膜22をウエットエッチングして除去し、更にその下の熱酸化膜をHF溶液でウエットエッチングして除去する。
図23は、本工程を終了した後の平面図である。上記した図9(b)の第1断面Iは図23のX11−X11線に沿う断面であり、第2断面IIは図23のY5−Y5線に沿う断面である。また、図9(b)の第3断面IIIは図23のX12−X12線に沿う断面であり、第4断面IVは図23のX13−X13線に沿う断面である。
図23に示されるように、素子分離溝20aの横にはシリコンのピラー20cが表出する。また、本工程で露出した素子分離溝20aの側面20xは、平面視で第1の方向D1に延在する。
そして、素子分離絶縁膜25には、上記の第1の方向D1に延在するシリコン基板20の活性領域ARが表出する。
続いて、図10(a)に示すように、後で行われるイオン注入用のスルー膜27として、各領域A、Bにおけるシリコン基板20の表面と、素子分離溝20aの側面20xに、熱酸化膜を約10nm程度の厚さに形成する。
次いで、図10(b)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bに充填材30として有機SOGの塗膜をスピンコートにより形成し、セル領域Aにおける素子分離溝20aを充填材30で充填する。
充填材30の材料は、酸素プラズマを用いたアッシングにより除去できる材料であって、かつ、レジストパターンの剥離用の薬液に不溶な材料であるのが好ましい。
有機SOGの一種であるSiLK(ザ・ダウ・ケミカル・カンパニー製)は、上記のアッシングで除去でき、かつ、過硫酸やアンモニア化水等のレジストパターン剥離用の薬液に不溶であるため、充填材30の材料として好適である。
その後、窒素雰囲気中で基板温度を200℃〜400℃とする熱処理により充填材30を熱硬化する。
続いて、図11(a)に示すように、酸素プラズマを用いたアッシングにより充填材30をエッチバックし、セル領域Aの素子分離溝20a内にのみ充填材30を残す。そのアッシングの条件は、例えば、圧力が数100mTorr、エッチング雰囲気に印加する高周波電力のパワーが数100Wである。
次に、図11(b)に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板20のセル領域Aと周辺回路領域Bにフォトレジストを塗布し、それを露光、現像することにより、セル領域Aを覆う第3のレジストパターン31とする。なお、第3断面IIIに示すように、後でn型MOSトランジスタを形成する領域は第3のレジストパターン31で覆われずに露出する。
そして、この第3のレジストパターン31をマスクにしてシリコン基板20にボロンをイオン注入してpウェル32を形成する。
ソースドレイン領域等の高濃度不純物領域と比較して、pウェル32の不純物濃度は低く、本工程のドーズ量は1×1014cm-2以下とする。
このように低ドーズ量のイオン注入では、イオンが原因の第3のレジストパターン31の表面の変質は僅かであり、アッシングを行わなくても薬液のみで第3のレジストパターン31を除去することができる。
そこで、本実施形態では、上記のイオン注入を終了した後、過硫酸やアンモニア化水等の薬液を用い、ウエット処理のみで第3のレジストパターン31を除去する。
既述のように、その薬液に対して充填材30は不溶なので、素子分離溝20a内にのみ充填材30を残しながら、第3のレジストパターン31のみを選択的に除去することができる。
また、充填材20はアッシングにより除去できる材料であるが、第3のレジストパターン31の除去には上記のようにアッシングを使用しないので、第3のレジストパターン31を除去するときに充填材30が除去されることはない。
更に、このように充填材30で素子分離溝20aを充填した状態とすることで、素子分離絶縁膜20aが充填材30で補強され、ウエット処理中にセル領域Aのシリコンのピラー20cが欠損するのを防止できる。
また、本実施形態では、有機SOGや樹脂等の充填材30の材料を熱硬化し、充填材30の機械的強度を高めてあるので、充填材30によるピラー20cの補強の効果を高めることができる。
なお、第3のレジストパターン31の除去を促進する目的で、上記のウエット処理中にシリコン基板20に超音波を付与してもよい。超音波が原因の機械的振動によってピラー20cは折れやすくなるので、充填材30による補強はこのように超音波を付与する場合に特に実益がある。
次に、図12(a)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bにフォトレジストを塗布し、それを露光、現像して第4のレジストパターン33を形成する。
その第4のレジストパターン33は、pウェル32の上方にのみ形成され、これ以外の領域は第4のレジストパターン33で覆われずに露出する。
次いで、第4のレジストパターン33をマスクにしてシリコン基板20にn型不純物としてリンをイオン注入する。これにより、周辺回路領域Bに第1のnウェル34が形成されると共に、セル領域Aに第2のnウェル35が形成されることになる。
そのイオン注入は、図11(b)の工程と同様に、ドーズ量は1×1014cm-2以下で済み、イオンによる第4のレジストパターン33表面の変質は抑制される。そのため、イオン注入を終了した後、アッシングを行わなくても過硫酸やアンモニア化水等の薬液を用いたウエット処理だけで第4のレジストパターン33を除去することができる。
そして、図11(b)の工程と同じ理由により、充填材30で素子分離溝20aを補強したことで、このウエット処理中にシリコンのピラー20cが折れるのを防止できる。
次に、図12(b)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bの各々に再度フォトレジストを塗布する。そして、そのフォトレジストを露光、現像し、周辺回路領域Bにのみ第5のレジストパターン36を残す。
その後に、第5のレジストパターン36をマスクにしてセル領域Aのシリコン基板20の表層部分にn型不純物として砒素 をイオン注入し、p型MOSトランジスタ(選択MOSトランジスタ)のチャネル領域37を形成する。
本工程でも、イオン注入のドーズ量は1×1014cm-2以下で済み、イオン注入が原因の第5のレジストパターン36の表層の変質は抑制される。そのため、アッシングをしなくてもウエット処理のみで第5のレジストパターン36を除去できる。そのウエット処理では、過硫酸やアンモニア化水等の薬液が使用されるが、これらの薬液に対して充填材30は不溶であるため、ウエット処理中においても素子分離溝20aを充填材30で補強でき、シリコンのピラー20cの折れを防止できる。
そのような効果は、第5のレジストパターン36の除去を促進する目的でウエット処理中にシリコン基板20に超音波を付与する場合に特に顕著となる。
次いで、図13(a)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bに第6のレジストパターン40を形成する。
そして、第6のレジストパターン40をマスクにし、1×1014cm-2以下のドーズ量でシリコン基板20にp型不純物としてボロンをイオン注入して、pウェル32の表層にn型MOSトランジスタのチャネル領域41を形成する。
その後、アッシング行わずにウエット処理のみで第6のレジストパターン40を除去する。
次に、図13(b)に示すように、シリコン基板20に第7のレジストパターン43を形成し、それをマスクにしてシリコン基板20にn型不純物として砒素をイオン注入する。
これにより、第1のnウェル34の表層にp型MOSトランジスタのチャネル領域42が形成されることになる。
なお、チャネル領域42の不純物濃度は薄く、本工程のドーズ量は1×1014cm-2以下でよい。
その後、アッシング行わずにウエット処理のみで第7のレジストパターン43を除去する。
上記の図13(a)、(b)の工程では、過硫酸やアンモニア化水等の薬液により第6のレジストパターン40や第7のレジストパターン43を除去するが、除去の際に素子分離溝20aを充填材30で補強しておくので、シリコンのピラー20cの折れを防止できる。
図14(a)は、このようにして第7のレジストパターン43を除去した後の断面図である。
次いで、図14(b)に示すように、酸素プラズマを用いたアッシングにより、溝20a内に残る充填材30を除去する。
アッシングはシリコン基板20に対して優しいプロセスであり、アッシングによってシリコン基板20の表面がダメージを受けることはない。
その後に、シリコン基板20の表面のスルー膜27をHF溶液でウエットエッチングして除去する。
なお、そのウエットエッチングの後でも、セル領域Aにおいては、素子分離溝20aの底部に素子分離絶縁膜25は残存する。
次に、図15(a)に示す断面構造を得るまでの工程について説明する。
まず、セル領域Aと周辺回路領域Bにおけるシリコン基板20の表面を熱酸化することにより熱酸化膜を形成する。次いで、その熱酸化膜のうち、周辺回路領域Bに形成された部分をHF溶液でウエットエッチングする。そして、そのウエットエッチングによって周辺回路領域Bに表出したシリコン基板20の清浄面を再び熱酸化すると共に、セル領域Aの熱酸化膜を厚膜化する。
これにより、セル領域Aと周辺回路領域Bの各々に、膜厚が異なる熱酸化膜よりなる第1のゲート絶縁膜45と第2のゲート絶縁膜46が形成される。
このうち、第1のゲート絶縁膜45の膜厚は例えば3nm〜5nm程度であり、第2のゲート絶縁膜46の膜厚は例えば1nm〜3nm程度である。
また、セル領域Aに形成された第1のゲート絶縁膜45のうち、素子分離溝20aの側面20xとピラー20cの上面20yに形成されたものは、キャパシタ誘電体膜45aとして供される。
既述のように、図9(a)のエッチング工程では、ドライエッチング雰囲気によりピラー20cの上面20yがダメージを受けるのを第1のマスク膜22で防止した。そのため、上記の図15(a)の工程では、ドライエッチングのダメージが原因の膜質劣化が防止された高品位なキャパシタ誘電体膜45aをピラー20cの上面20yに形成することが可能となる。
次に、図15(b)に示す断面構造を得るまでの工程について説明する。
まず、キャパシタ誘電体膜45a、第1のゲート絶縁膜45、及び第2のゲート絶縁膜46の各々の上にCVD法で導電膜50としてポリシリコン膜を80nm〜120nm程度の膜厚に形成し、その導電膜50でセル領域Aの素子分離溝20aを完全に埋め込む。
次いで、導電膜50の上にフォトレジストを塗布し、それを露光、現像して第8のレジストパターン51とする。
続いて、図16(a)に示すように、第8のレジストパターン51をマスクにして導電膜50をドライエッチングする。
これにより、セル領域Aでは、第1のゲート電極50aとキャパシタの対向電極50pが形成される。
また、周辺回路領域Bでは、各ウェル32、34の各々の上方に第2のゲート電極50bが形成される。
その後に、第8のレジストパターン51を除去する。
図24は、本工程を終了した後の平面図である。上記した図16(a)の第1断面Iは図24のX14−X14線に沿う断面であり、第2断面IIは図24のY6−Y6線に沿う断面である。また、図16(a)の第3断面IIIは図24のX15−X15線に沿う断面であり、第4断面IVは図24のX16−X16線に沿う断面である。
図24に示すように、対向電極50pは、平面視で既述の第1の方向D1に直交する第2の方向D2に延在する。
次に、図16(b)に示すように、セル領域Aにおけるシリコン基板20にp型不純物としてボロンをイオン注入し、第1のゲート電極50aの横に第1のp型エクステンション52aを形成する。
更に、周辺回路領域Bでは、イオン注入により、pウェル32と第1のnウェル34の各々の表層部分にn型エクステンション52bと第2のp型エクステンション52cとを形成する。
なお、本工程におけるp型不純物とn型不純物の打ち分けは、不図示のレジストパターンを用いて行われる。
その後に、図17(a)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bにサイドウォール絶縁膜54を形成する。そのサイドウォール絶縁膜54は、例えば、CVD法で形成された酸化シリコン膜である。
そして、第1のゲート電極50aと対向電極50pの間におけるサイドウォール絶縁膜54の上に第9のレジストパターン55を形成する。
次いで、図17(b)に示すように、サイドウォール絶縁膜54をエッチバックし、ゲート電極50a、50bの横に絶縁性サイドウォール54aを形成する。
なお、第9のレジストパターン55で覆われている部分のサイドウォール絶縁膜54はエッチングされずにシリサイドブロック54bとなる。
この後、第9のレジストパターン55は除去される。
続いて、図18(a)に示すように、ゲート電極50a、50bと絶縁性サイドウォール54aとをマスクにして、シリコン基板20にp型不純物とn型不純物とを選択的にイオン注入する。
これにより、セル領域Aでは、第1のゲート電極50aの横のシリコン基板20に第1のp型ソースドレイン領域57aが形成される。
また、周辺回路領域Bでは、pウェル32の表層にn型ソースドレイン領域57bが形成され、第1のnウェル34の表層に第2のp型ソースドレイン領域57cが形成される。
また、本工程により、セル領域Aには、第1のゲート電極50aと第1のp型ソースドレイン領域57aとを備えたp型の選択MOSトランジスタTRsの基本構造が完成する。
その選択MOSトランジスタTRsは、第1のゲート電極50aと対向電極50pとの間に不純物領域として形成された第1のp型エクステンション52aを介してセルキャパシタCに接続される。
第1断面Iに示されるように、セルキャパシタCは、素子分離溝20aの側面を利用して形成された第1及び第2のキャパシタQ1、Q2を並列接続してなり、シリコン基板20がそのセルキャパシタCの下部電極となる。
このように素子分離溝20aを利用したセルキャパシタCは、トレンチキャパシタや埋め込み容量とも呼ばれ、容量を稼ぐのが容易である。
更に、素子分離溝20aの底面に素子分離絶縁膜25の一部を残すことで、素子分離溝20aの下の基板20にチャネルが形成されるのを防止できる。そのため、そのチャネルが原因で隣接するキャパシタC間でリーク電流Pが発生する危険性を低減でき、半導体装置の信頼性を向上させることができる。
一方、周辺回路領域Bでは、n型MOSトランジスタTRnとp型MOSトランジスタTRpの基本構造が得られる。このうち、n型MOSトランジスタTRnは第2ゲート電極50bとn型ソースドレイン領域57bとを有し、p型MOSトランジスタTRpは第2ゲート電極50bと第2のp型ソースドレイン領域57cとを有する。
次に、図18(b)に示す断面構造を得るまでの工程について説明する。まず、シリコン基板20のセル領域Aと周辺回路領域Bに、スパッタ法により高融点金属層としてコバルト層を形成する。そして、そのコバルト層をアニールすることによりシリコンと反応させ、ソースドレイン領域57a〜57cの上に高融点金属シリサイド層60を形成する。
その後に、素子分離絶縁膜25の上で未反応となっている高融点金属層をウエットエッチングにより除去する。
次いで、図19に示すように、シリコン基板20のセル領域Aと周辺回路領域Bに層間絶縁膜62としてCVD法で酸化シリコン膜を500nm〜1000nm程度の厚さに形成する。そして、CMP法により層間絶縁膜62の上面を研磨して平坦化した後、層間絶縁膜62をパターニングしてソースドレイン領域57a〜57cの上にコンタクトホール62aを形成する。
続いて、そのコンタクトホール62a内にタングステン膜を主にしてなる導電性プラグ61を形成する。
図25は、本工程を終了した後の平面図である。上記した図19の第1断面Iは図25のX17−X17線に沿う断面であり、第2断面IIは図25のY7−Y7線に沿う断面である。また、図19の第3断面IIIは図25のX18−X18線に沿う断面であり、第4断面IVは図24のX19−X19線に沿う断面である。
以上により、本実施形態に係る半導体装置の基本構造が完成した。
その半導体装置のセル領域Aの等価回路図は、図3で説明したのと同様なので、ここでは省略する。
上記した本実施形態によれば、図11(a)を参照して説明したように、素子分離溝20aに充填材30を充填するので、シリコンのピラー20cがその充填材30により補強される。そのため、ウエット処理時にピラー20cが折れるのを防止でき、ひいては半導体装置の歩留まりの向上を実現することができる。
そのようなウエット処理としては、例えば、図11(b)で説明した第3のレジストパターン31を除去する工程がある。その工程で使用する過硫酸やアンモニア化水等のレジストパターン剥離用の薬液に対して充填材30は不溶である。よって、レジストパターンの剥離を繰り返し行っても、剥離時のウエット処理で充填材30が溶解するのを防止でき、ピラー20cの補強効果を維持できる。
(第2実施形態)
第1実施形態では、充填材30の材料としてレジストパターン剥離用の薬液に対して不溶なものを使用し、第3のレジストパターン31の除去時(図11(b))等に充填材30が溶解するのを防止した。
第1実施形態では、充填材30の材料としてレジストパターン剥離用の薬液に対して不溶なものを使用し、第3のレジストパターン31の除去時(図11(b))等に充填材30が溶解するのを防止した。
これに対し、本実施形態では、第1の実施形態と比較して充填材30の材料の選択の幅を広げるために、以下のような工程を行う。
図26〜図27は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図26〜図27において、第1実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
まず、第1実施形態で説明した図5(a)〜図10(a)の工程を行った後、図26(a)に示すように、スルー膜27と充填材30の各々の上に保護膜67としてCVD法により酸化シリコン膜を10nm〜20nm程度の厚さに形成する。
次いで、図26(b)に示すように、第1実施形態の図11(b)の工程に従い、保護膜67の上に第3のレジストパターン31を形成し、それをマスクに使用するイオン注入によりシリコン基板20にpウェル32を形成する。
そのイオン注入では、保護膜67がスルー膜として機能する。
その後、ウエット処理により第3のレジストパターン31を除去することになるが、このように保護膜67で充填材30を保護しておくことで、充填材30がウエット処理の薬液に曝されるのを防止できる。
そのため、薬液として使用される過硫酸やアンモニア化水に溶解する材料を充填材30の材料として使用しても、ウエット処理中に充填材30が溶解するのを防止でき、充填材30の材料の選択の幅を広げることができる。
続いて、第1実施形態で説明した図12(a)〜図14(a)の工程を行うことで、図27に示すように、シリコン基板20にウェル34、35やチャネル領域37、41、42等の不純物領域を形成する。これらの不純物領域を形成するときも、保護膜67がイオン注入のスルー膜となる。
この後は、HF溶液等で保護膜67をウエットエッチングして除去した後、第1実施形態の図14(b)〜図19を行い、本実施形態に係る半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、保護膜67により充填材30を保護することで、レジストパターン剥離用の薬液により充填材30が溶解するのを防止できる。
(第3実施形態)
図28〜図37は、第3実施形態に係る半導体装置の製造途中の断面図であり、図38及び図39はその平面図である。
図28〜図37は、第3実施形態に係る半導体装置の製造途中の断面図であり、図38及び図39はその平面図である。
なお、これらの図において、第1実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
本実施形態に係る半導体装置を製造するには、まず、第1実施形態で説明した図5(a)〜図8(a)の工程を行うことで、図28(a)に示すように最上層に第1のマスク膜22が形成された断面構造を得る。
次いで、図28(b)に示すように、第1のマスク膜22と素子分離絶縁膜25の上に、第2のマスク膜61としてCVD法で酸化シリコン膜を10nm〜20nmの厚さに形成する。
更に、第2のマスク膜61の上にフォトレジストを塗布し、それを露光、現像して第10のレジストパターン62とする。
セル領域Aの第1断面Iに示されるように、その第10のレジストパターン62は、セル領域Aにおける素子分離絶縁膜25を覆うように形成される。
次いで、図29(a)に示すように、第10のレジストパターン62をマスクにしながら、C4F6、Ar、及びO2の混合ガスをエッチングガスとするRIEにより酸化シリコンを含む第2のマスク膜61をドライエッチングする。
なお、上記のエッチングガスに対して窒化シリコンを含む第1のマスク膜22はエッチングストッパとして機能するので、このドライエッチングは第1のマスク膜22上で自動停止する。
また、ドライエッチングに代えて、HF溶液を使用するウエットエッチングにより第2のマスク膜61をエッチングしてもよい。
このエッチングの結果、第2のマスク膜61はセル領域Aの一部を覆うように残され、周辺回路領域Bは第2のマスク膜61で覆われずに露出するようになる。
その後に、図29(b)に示すように、上記の第10のレジストパターン62を除去する。
図38は、本工程を終了した後の平面図である。上記した図29(b)の第1断面Iは図38のX20−X20線に沿う断面であり、第2断面IIは図29(b)のY8−Y8線に沿う断面である。また、図29(b)の第3断面IIIは図38のX21−X21線に沿う断面であり、第4断面IVは図38のX22−X22線に沿う断面である。
図38に示すように、第2のマスク膜61は、活性領域ARの延在方向である第1の方向D1に直交する第2の方向D2に延在する。
次いで、図30(a)に示すように、第2のマスク膜61をマスクにしながら、140℃〜160℃程度の高温の燐酸(H3PO4)を用いるウエットエッチングにより、窒化シリコンを含む第1のマスク膜22を周辺回路領域Bから除去する。
なお、セル領域Aにおいては、第2のマスク膜61で覆われた部分の第1のマスク膜22はエッチングされずに残存し、ピラー20cの上面20yが第1のマスク膜22で保護された状態となる。
ここで、酸化シリコンを含む第2のマスク膜61は、レジストパターンと比較して高温の燐酸(H3PO4)に対するエッチング速度が遅い。そのため、エッチングによる第2のマスク膜61の膜減り量を低減でき、レジストパターンをマスクにして第1のマスク膜22をエッチングする場合と比較して、第1のマスク膜22の加工精度を向上させることができる。
なお、燐酸によるエッチングの前に、第2のマスク膜61で覆われていない部分の第1のマスク膜22をHF溶液に曝すことにより、第1のマスク膜22上の自然酸化膜を除去するのが好ましい。このようにすると、自然酸化膜が原因で燐酸に対する第1のマスク膜22のエッチング速度が低下するのを抑制できる。
この場合、HF処理によって第2のマスク膜61自体が消失するのを防止するため、第2のマスク膜61を第1のマスク膜22上の自然酸化膜よりも厚い厚さ、例えば10nm〜20nmにするのが好ましい。
また、上記の燐酸を用いたウエットエッチングに代えて、本工程をドライエッチングで行うことも考えられる。しかし、ドライエッチングでは、エッチング量の不足で第1のマスク膜22の残渣が発生するのを防止すべく、オーバーエッチングを行わなければならない。そのオーバーエッチングによって周辺回路領域Bのシリコン基板20がプラズマ雰囲気からダメージを受け、後の工程でシリコン基板20の表面に形成されるゲート絶縁膜の信頼性が低下してしまう。
更に、ドライエッチングにおける酸化シリコンと窒化シリコンとのエッチング選択比が小さいと、本工程で素子分離絶縁膜25や熱酸化膜21もエッチングされてしまう。こうなると、素子分離絶縁膜25の上面の高さが低下したり、周辺回路領域Bのシリコン基板20の表面が削れたりして、デバイス特性に影響が出てしまう。
本工程では、上記のようにウエットエッチングで本工程を行うことで、エッチング時にシリコン基板20が受けるダメージを低減でき、かつ、素子分離絶縁膜25の上面の高さの低下等も防止できる。
その後に、図30(b)に示すように、第2のマスク膜61をマスクにし、第2のマスク膜61で覆われていない部分の熱酸化膜21をウエットエッチングにより除去する。なお、そのウエットエッチングのエッチング液としてはHF溶液が使用される。
次いで、図31(a)に示すように、シリコン基板20の表面を再び熱酸化することで、第2のマスク膜61が形成されていない領域にスルー膜27として熱酸化膜を約10nmの厚さに形成する。
次に、図31(b)に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板20のセル領域Aと周辺回路領域Bにフォトレジストを塗布し、それを露光、現像することにより、セル領域Aを覆う第3のレジストパターン31とする。なお、第3断面IIIに示すように、後でn型MOSトランジスタを形成する領域は第3のレジストパターン31で覆われずに露出する。
そして、この第3のレジストパターン31をマスクにしてシリコン基板20にボロンをイオン注入し、第3断面IIIにおけるシリコン基板20にpウェル32を形成する。そのイオン注入におけるドーズ量は、例えば1×1014cm-2以下とする。
ここで、本実施形態では図30(a)の工程において予め周辺回路領域Bの第1のマスク膜22を除去してあるので、第1のマスク膜22によってボロンの注入が阻害されるのを防止でき、所定の濃度プロファイルを持ったpウェル32を形成することができる。
次に、図32(a)に示すように、上記の第3のレジストパターン31を除去する。
第3のレジストパターン31の除去は、アッシングとウエット処理とを併用して行ってもよいし、ウエット処理のみで行ってもよい。
但し、図31(b)における1×1014cm-2以下の低ドーズ量のイオン注入では、第3のレジストパターン31の変質は僅かであるため、ウエット処理のみで第3のレジストパターン31を除去し、工程数の削減を図るのが好ましい。そのウエット処理では、例えば、過硫酸やアンモニア化水等の薬液が使用される。
このウエット処理のとき、セル領域Aの素子分離溝20aは素子分離絶縁膜25で充填されている。そのため、隣接する素子分離溝20a間のシリコンのピラー20cが素子分離絶縁膜25で補強された状態となっており、ウエット処理中にピラー20cが折れるのを防止できる。
特に、第3のレジストパターン31の除去を促進する目的で、ウエット処理中にシリコン基板20に超音波を付与する場合に、このようなピラー20cの折れの防止の効果が顕著となる。
次に、図32(b)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bにフォトレジストを塗布し、それを露光、現像して第4のレジストパターン33を形成する。
そして、第4のレジストパターン33をマスクにしてシリコン基板20にn型不純物としてリンをイオン注入する。これにより、周辺回路領域Bにおけるシリコン基板20に第1のnウェル34が形成されると共に、セル領域Aに第2のnウェル35が形成されることになる。
そのイオン注入は、図31(b)の工程と同様に、ドーズ量は1×1014cm-2以下で済み、イオンによる第4のレジストパターン33表面の変質は抑制される。そのため、イン注入を終了した後、アッシングを行わなくても過硫酸やアンモニア化水等の薬液を用いたウエット処理だけで第4のレジストパターン33を除去することができる。
更に、セル領域Aにおけるシリコンのピラー20cが素子分離絶縁膜25で補強されているので、上記のウエット処理の際にピラー20cが折れる危険性を低減できる。
しかも、周辺回路領域Bや、セル領域Aにおいて第2のマスク膜61が存在しない領域では、図30(a)の工程において予め第1のマスク膜22が除去されている。そのため、第1のマスク膜22によってリンの注入が阻害されるのを防止でき、所定の濃度プロファイルを持ったnウェル34、35を形成できる。
次に、図33(a)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bの各々に再度フォトレジストを塗布する。そして、そのフォトレジストを露光、現像し、周辺回路領域Bにのみ第5のレジストパターン36を残す。
その後に、第5のレジストパターン36をマスクにしてセル領域Aのシリコン基板20の表層部分にn型不純物として砒素をイオン注入し、p型MOSトランジスタ(選択MOSトランジスタ)のチャネル領域37を形成する。
本工程でも、イオン注入のドーズ量は1×1014cm-2以下で済み、イオン注入が原因の第5のレジストパターン36の表層の変質は抑制される。そのため、アッシングをしなくてもウエット処理のみで第5のレジストパターン36を除去できる。
また、そのウエット処理の際、素子分離溝25でシリコンのピラー20cを補強したことで、ピラー20cが折れるのを防止できる。そのような効果は、第5のレジストパターン36の除去を促進する目的でウエット処理中にシリコン基板20に超音波を付与し、ピラー20cに振動が印加される場合に特に顕著となる。
次いで、図33(b)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bに第6のレジストパターン40を形成する。
そして、第6のレジストパターン40をマスクにし、1×1014cm-2以下のドーズ量でシリコン基板20にp型不純物としてボロンをイオン注入することにより、周辺回路領域Bにおけるシリコン基板20にn型MOSトランジスタのチャネル領域41を形成する。
その後、アッシング行わずにウエット処理のみで第6のレジストパターン40を除去する。
次に、図34(a)に示すように、シリコン基板20に第7のレジストパターン43を形成し、それをマスクにしてシリコン基板20にn型不純物として砒素をイオン注入する。
そのイオン注入により、周辺回路領域Bのうち後でp型MOSトランジスタが形成される第4断面IVにp型MOSトランジスタのチャネル領域42が形成される。
なお、チャネル領域42の不純物濃度は薄く、本工程のドーズ量は1×1014cm-2以下でよい。
その後、アッシング行わずにウエット処理のみで第7のレジストパターン43を除去する。
上記の図33(b)、図34(a)の工程では、過硫酸やアンモニア化水等を用いたウエット処理によりレジストパターン40、43を除去するが、除去の際にシリコンのピラー20cを素子分離絶縁膜25で補強しておくので、ピラー20cの折れを防止できる。
続いて、図34(b)に示すように、シリコン基板20のセル領域Aと周辺回路領域Bにフォトレジストを塗布し、それを露光、現像して第11のレジストパターン70とする。
第11のレジストパターン70は、セル領域Aの第2のマスク膜61と同一形状の窓70aを備える。そのような第11のレジストパターン70の平面形状は、第2のマスク膜61のパターニングに使用した第10のレジストパターン62(図29(a)参照)の平面形状を反転した形状に相当する。
その後に、図35(a)に示すように、第11のレジストパターン70をマスクにして素子分離絶縁膜25と第2のマスク膜61の各々をドライエッチングすることにより、第2のマスク膜61を除去すると共に、素子分離絶縁膜25を素子分離溝20aの途中の深さまでエッチングする。
なお、素子分離溝20aの底部に残る素子分離絶縁膜25の厚さは、例えば100nm〜200nm程度である。
ここで、上記のドライエッチングでは、素子分離絶縁膜25と第2のマスク膜61の各々のエッチング速度が第1のマスク膜22のエッチング速度よりも速いエッチング条件が採用される。そのようなエッチング条件は、エッチングガスとしてC4F6、Ar、及びO2の混合ガスを使用したとき、圧力を数100mTorr、エッチングガスに印加する高周波電力のパワーを数kWとすることで得ることができる。
これにより、素子分離絶縁膜25と第2のマスク膜61とを選択的にエッチングしながらピラー20cの上面20yに第1のマスク膜22を残すことができ、当該上面20yがエッチングのプラズマ雰囲気に曝されてダメージを受けるのを抑制することが可能となる。
その後に、図35(b)に示すように、第11のレジストパターン70を除去する。
ここまでの工程により、シリコン基板20にチャネル領域37、41、42が形成された構造が得られる。
そのチャネル領域41、42を形成する前に図30(a)の工程で予めシリコン基板20の周辺回路領域Bから第1のマスク膜22を除去したことで、チャネル領域41、42用の不純物の注入が第1のマスク膜22で阻害されない。
同様に、セル領域Aにおいて第1のマスク膜22が存在しない領域においても、第1のp型チャネル領域37用の不純物の注入が第1のマスク膜22で阻害されない。
これらにより、所定の濃度プロファイルを持ったチャネル領域37、41、42を形成することが可能となる。
図39は、本工程を終了した後の平面図である。上記した図35(b)の第1断面Iは図39のX23−X23線に沿う断面であり、第2断面IIは図29(b)のY9−Y9線に沿う断面である。また、図35(b)の第3断面IIIは図39のX24−X24線に沿う断面であり、第4断面IVは図39のX25−X25線に沿う断面である。
次いで、図36(a)に示すように、140℃〜160℃程度の高温の燐酸(H3PO4)により、セル領域Aに残存する窒化シリコンを含む第1のマスク膜22をウエットエッチングして除去する。
そして、図36(b)に示すように、HF溶液を用いるウエットエッチングにより熱酸化膜21とスルー膜27とを除去し、セル領域Aと周辺回路領域Bの各々におけるシリコン基板20の清浄面を露出させる。
この後は、第1実施形態で説明した図15(a)〜図19の工程を行うことで、図37に示すような本実施形態に係る半導体装置の基本構造を完成させる。
以上説明した本実施形態によれば、図32(a)の工程で第3のレジストパターン31(図31(b)参照)をウエット処理で除去する際、セル領域Aにおける素子分離溝20aが素子分離絶縁膜25で充填された状態となっている。
そのため、隣接する素子分離溝20aの間のシリコンのピラー20cが素子分離絶縁膜25で補強され、ウエット処理中にピラー20cが折れるのを防止でき、ひいては半導体装置の歩留まり向上を図ることができる。
しかも、図35(a)の工程でセル領域Aの素子分離絶縁膜25をドライエッチングするときに、ピラー20cの上面20yに第1のマスク膜22を残すので、当該上面20yがドライエッチングのプラズマ雰囲気に曝されてダメージを受けるのを防止できる。これにより、ピラー20cの上面20yに、ドライエッチングのダメージが原因の膜質劣化が少ない高品位なキャパシタ誘電体膜45a(図37参照)を形成することができる。
更に、図30(a)の工程では、ピラー20cの上面20yを保護する部分の第1のマスク膜22を除き、周辺回路領域B等における第1のマスク膜22を除去する。そのため、その後のイオン注入工程でシリコン基板20に不純物領域を形成するとき、第1のマスク膜22によって不純物の注入が阻害されず、所定の濃度プロファイルを持った不純物領域を形成できる。そのような不純物領域としては、例えば、ウェル32、34、35やチャネル領域37、41、42がある。
以上説明した各実施形態に関し、更に以下の付記を開示する。
(付記1) 半導体基板の第1の領域に溝を形成する工程と、
前記溝に充填材を充填する工程と、
前記溝に前記充填材が充填された状態で、前記半導体基板に対してウエット処理を行う工程と、
前記ウエット処理の後、前記充填材を除去する工程と、
前記充填材を除去した後、前記溝内に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上にキャパシタの対向電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記溝に充填材を充填する工程と、
前記溝に前記充填材が充填された状態で、前記半導体基板に対してウエット処理を行う工程と、
前記ウエット処理の後、前記充填材を除去する工程と、
前記充填材を除去した後、前記溝内に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上にキャパシタの対向電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2) 前記溝に前記充填材が充填された状態で、前記半導体基板の上方に、該半導体基板の第2の領域を露出し、かつ、前記第1の領域を覆う第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをマスクにしながら、前記半導体基板の第2の領域に第1の不純物をイオン注入する工程とを更に有し、
前記ウエット処理を行う工程において、前記第1のレジストパターンを除去することを特徴とする付記1に記載の半導体装置の製造方法。
前記第1のレジストパターンをマスクにしながら、前記半導体基板の第2の領域に第1の不純物をイオン注入する工程とを更に有し、
前記ウエット処理を行う工程において、前記第1のレジストパターンを除去することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) 前記第2の領域における前記半導体基板の上に第1のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜の上に、第1のトランジスタの第1のゲート電極を形成する工程とを更に有し、
前記第1の不純物をイオン注入する工程において、前記第1のトランジスタのチャネル領域又はウェルを形成することを特徴とする付記2に記載の半導体装置の製造方法。
前記第1のゲート絶縁膜の上に、第1のトランジスタの第1のゲート電極を形成する工程とを更に有し、
前記第1の不純物をイオン注入する工程において、前記第1のトランジスタのチャネル領域又はウェルを形成することを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記充填材として、前記ウエット処理を行う工程で使用する薬液に不溶で、かつ、アッシングにより除去できる材料を使用することを特徴とする付記2に記載の半導体装置の製造方法。
(付記5) 前記薬液として、過硫酸又はアンモニア化水を使用し、
前記充填材として、有機SOG又は樹脂を使用することを特徴とする付記4に記載の半導体装置の製造方法。
前記充填材として、有機SOG又は樹脂を使用することを特徴とする付記4に記載の半導体装置の製造方法。
(付記6) 前記ウエット処理を行う工程の前に、前記充填材を熱硬化する工程を更に有することを特徴とする付記5に記載の半導体装置の製造方法。
(付記7) 前記充填材を充填する工程は、
前記半導体基板の上方と前記溝内に前記充填材を塗布する工程と、
前記半導体基板の上方の前記充填材をアッシングにより除去し、前記溝内のみに前記充填材を残す工程とを有することを特徴とする付記4に記載の半導体装置の製造方法。
前記半導体基板の上方と前記溝内に前記充填材を塗布する工程と、
前記半導体基板の上方の前記充填材をアッシングにより除去し、前記溝内のみに前記充填材を残す工程とを有することを特徴とする付記4に記載の半導体装置の製造方法。
(付記8) 前記第1の不純物をイオン注入する工程において、前記第1の不純物のドーズ量を1×1014cm-2以下とすることを特徴とする付記2に記載の半導体装置の製造方法。
(付記9) 前記充填材を充填する工程の後であって、前記第1のレジストパターンを形成する工程の前に、前記第1の領域と前記第2の領域における前記半導体基板の上方に保護膜を形成する工程を更に有し、
前記第1のレジストパターンを形成する工程において、前記保護膜の上に該第1のレジストパターンを形成し、
前記第1の不純物をイオン注入する工程において、前記保護膜をスルー膜に使用することを特徴する付記2に記載の半導体装置の製造方法。
前記第1のレジストパターンを形成する工程において、前記保護膜の上に該第1のレジストパターンを形成し、
前記第1の不純物をイオン注入する工程において、前記保護膜をスルー膜に使用することを特徴する付記2に記載の半導体装置の製造方法。
(付記10) 前記溝に前記充填材が充填された状態で、前記半導体基板の上方に、前記第1の領域を露出し、かつ、前記第2の領域の少なくとも一部を覆う第2のレジストパターンを形成する工程と、
前記第2のレジストパターンをマスクにしながら、前記半導体基板の前記第1の領域に第2の不純物をイオン注入する工程と、
前記第2のレジストパターンを除去する工程とを更に有することを特徴とする付記2に記載の半導体装置の製造方法。
前記第2のレジストパターンをマスクにしながら、前記半導体基板の前記第1の領域に第2の不純物をイオン注入する工程と、
前記第2のレジストパターンを除去する工程とを更に有することを特徴とする付記2に記載の半導体装置の製造方法。
(付記11) 前記キャパシタ誘電体膜を形成する工程は、前記半導体基板の表面を熱酸化することにより、前記第1の領域における前記半導体基板上に第2のトランジスタの第2のゲート絶縁膜を形成し、かつ、前記溝の側面と該溝の横の前記半導体基板上とに前記キャパシタ誘電体膜を形成することにより行われ、
前記対向電極の形成と同時に、前記第2のゲート絶縁膜の上に第2のゲート電極を形成する工程とを更に有し、
前記第2の不純物をイオン注入する工程において、前記第2のトランジスタのチャネル領域又はウェルを形成することを特徴とする付記10に記載の半導体装置の製造方法。
前記対向電極の形成と同時に、前記第2のゲート絶縁膜の上に第2のゲート電極を形成する工程とを更に有し、
前記第2の不純物をイオン注入する工程において、前記第2のトランジスタのチャネル領域又はウェルを形成することを特徴とする付記10に記載の半導体装置の製造方法。
(付記12) 前記第2のゲート電極と前記対向電極との間の前記半導体基板に、前記第2のトランジスタと前記キャパシタとを電気的に接続する不純物領域を形成する工程を更に有することを特徴とする付記11に記載の半導体装置の製造方法。
(付記13) 前記充填材を充填する工程の前に、前記溝を素子分離絶縁膜で埋める工程と、
前記素子分離絶縁膜を途中の深さまでエッチングすることにより、前記溝の底部に前記素子分離絶縁膜の一部を残しながら、前記溝の側面を露出させる工程とを有し、
前記充填材を充填する工程を、前記溝の底部に前記素子分離絶縁膜の前記一部が残っている状態で行うことを特徴とする付記1に記載の半導体装置の製造方法。
前記素子分離絶縁膜を途中の深さまでエッチングすることにより、前記溝の底部に前記素子分離絶縁膜の一部を残しながら、前記溝の側面を露出させる工程とを有し、
前記充填材を充填する工程を、前記溝の底部に前記素子分離絶縁膜の前記一部が残っている状態で行うことを特徴とする付記1に記載の半導体装置の製造方法。
(付記14) 前記溝の前記側面を露出させる工程において、露出した前記側面が平面視で第1の方向に延在し、
前記対向電極を形成する工程において、前記対向電極が平面視で前記第1の方向に直交する第2の方向に延在することを特徴とする付記1に記載の半導体装置の製造方法。
前記対向電極を形成する工程において、前記対向電極が平面視で前記第1の方向に直交する第2の方向に延在することを特徴とする付記1に記載の半導体装置の製造方法。
(付記15) 第1の領域と第2の領域とを備えた半導体基板の上方に第1のマスク膜を形成する工程と、
前記第1のマスク膜をマスクにして前記半導体基板をエッチングすることにより、前記第1の領域における前記半導体基板に溝を形成する工程と、
前記第1のマスク膜が形成された状態で、素子分離絶縁膜で前記溝を埋める工程と、
前記第1のマスク膜と前記素子分離絶縁膜の各々の上方に、前記第2の領域を露出し、かつ前記第1の領域の一部を覆う第2のマスク膜を形成する工程と、
前記第2のマスク膜をマスクにし、前記第2の領域における前記第1のマスク膜を除去する工程と、
前記第2の領域における前記第1のマスク膜を除去する工程の後、前記第1の領域における前記第2のマスク膜の上に、前記第2の領域を露出し、かつ、前記第1の領域を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクにして、前記第2の領域における前記半導体基板に不純物をイオン注入する工程と、
前記不純物をイオン注入した後、前記溝が前記素子分離絶縁膜で埋められている状態で、ウエット処理により前記レジストパターンを除去する工程と、
前記レジストパターンを除去する工程の後、前記第2のマスク膜をエッチングにより除去し、かつ、前記素子分離絶縁膜をエッチングして前記溝の側面を露出させる工程と、
前記溝の前記側面を露出させる工程の後、前記半導体基板の上方に残存する第1のマスク膜を除去する工程と、
前記溝の前記側面を露出させる工程の後、前記溝の側面に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜の上にキャパシタの対向電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第1のマスク膜をマスクにして前記半導体基板をエッチングすることにより、前記第1の領域における前記半導体基板に溝を形成する工程と、
前記第1のマスク膜が形成された状態で、素子分離絶縁膜で前記溝を埋める工程と、
前記第1のマスク膜と前記素子分離絶縁膜の各々の上方に、前記第2の領域を露出し、かつ前記第1の領域の一部を覆う第2のマスク膜を形成する工程と、
前記第2のマスク膜をマスクにし、前記第2の領域における前記第1のマスク膜を除去する工程と、
前記第2の領域における前記第1のマスク膜を除去する工程の後、前記第1の領域における前記第2のマスク膜の上に、前記第2の領域を露出し、かつ、前記第1の領域を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクにして、前記第2の領域における前記半導体基板に不純物をイオン注入する工程と、
前記不純物をイオン注入した後、前記溝が前記素子分離絶縁膜で埋められている状態で、ウエット処理により前記レジストパターンを除去する工程と、
前記レジストパターンを除去する工程の後、前記第2のマスク膜をエッチングにより除去し、かつ、前記素子分離絶縁膜をエッチングして前記溝の側面を露出させる工程と、
前記溝の前記側面を露出させる工程の後、前記半導体基板の上方に残存する第1のマスク膜を除去する工程と、
前記溝の前記側面を露出させる工程の後、前記溝の側面に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜の上にキャパシタの対向電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記16) 前記溝の側面を露出させる工程は、前記素子分離絶縁膜と前記第2のマスク膜の各々のエッチング速度が、前記第1のマスク膜のエッチング速度よりも速いエッチング条件を採用して、前記第2のマスク膜と前記素子分離絶縁膜とをエッチングすることにより行われることを特徴とする付記15に記載の半導体装置の製造方法。
(付記17) 前記第2の領域における前記半導体基板の上に、トランジスタのゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程とを更に有し、
前記不純物をイオン注入する工程において、前記トランジスタのチャネル領域又はウェルを形成することを特徴とする付記15に記載の半導体装置の製造方法。
前記ゲート絶縁膜の上にゲート電極を形成する工程とを更に有し、
前記不純物をイオン注入する工程において、前記トランジスタのチャネル領域又はウェルを形成することを特徴とする付記15に記載の半導体装置の製造方法。
(付記18) 前記第1のマスク膜は窒化シリコン膜であり、前記第2のマスク膜と前記素子分離絶縁膜は酸化シリコン膜であることを特徴とする付記15に記載の半導体装置の製造方法。
(付記19) 前記第2の領域における前記第1のマスク膜を除去する工程は、燐酸により前記第1のマスク膜をウエットエッチングすることにより行われることを特徴とする付記15に記載の半導体装置の製造方法。
(付記20) 前記第2の領域における前記第1のマスク膜を除去する工程の前に、前記第2のマスク膜で覆われていない部分の前記第1のマスク膜をHF溶液に曝す工程を更に有することを特徴とする付記15に記載の半導体装置の製造方法。
1、20…シリコン基板、1a、20a…素子分離溝、1c、20c…ピラー、2、25…素子分離絶縁膜、3…nウェル、4、21…熱酸化膜、5a…ゲート電極、5b…対向電極、6…p型エクステンション、8…層間絶縁膜、8a…コンタクトホール、9…p型ソースドレイン領域、10…導電性プラグ、20x…側面、22…第1のマスク膜、23…第1のレジストパターン、26…第2のレジストパターン、26a…窓、27…スルー膜、30…充填材、31…第3のレジストパターン、32…pウェル、33…第4のレジストパターン、34…第1のnウェル、35…第2のnウェル、36…第5のレジストパターン、37…チャネル領域、40…第6のレジストパターン、42…チャネル領域、43…第7のレジストパターン、45…第1のゲート絶縁膜、46…第2のゲート絶縁膜、50…導電膜、50a、50b…第1及び第2のゲート電極、50p…対向電極、51…第8のレジストパターン、52a…第1のp型エクステンション、52b…n型エクステンション、52c…第2のp型エクステンション、54…サイドウォール絶縁膜、54a…絶縁性サイドウォール、54b…シリサイドブロック、55…第9のレジストパターン、57a…第1のp型ソースドレイン領域、57b…n型ソースドレイン領域、57c…第2のp型ソースドレイン領域、60…高融点金属シリサイド層、61…導電性プラグ、62…層間絶縁膜、62a…コンタクトホール、67…保護膜、70…第11のレジストパターン、70a…窓。
Claims (10)
- 半導体基板の第1の領域に溝を形成する工程と、
前記溝に充填材を充填する工程と、
前記溝に前記充填材が充填された状態で、前記半導体基板に対してウエット処理を行う工程と、
前記ウエット処理の後、前記充填材を除去する工程と、
前記充填材を除去した後、前記溝内に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上にキャパシタの対向電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記溝に前記充填材が充填された状態で、前記半導体基板の上方に、該半導体基板の第2の領域を露出し、かつ、前記第1の領域を覆う第1のレジストパターンを形成する工程と、
前記第1のレジストパターンをマスクにしながら、前記半導体基板の第2の領域に第1の不純物をイオン注入する工程とを更に有し、
前記ウエット処理を行う工程において、前記第1のレジストパターンを除去することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の領域における前記半導体基板の上に第1のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜の上に、第1のトランジスタの第1のゲート電極を形成する工程とを更に有し、
前記第1の不純物をイオン注入する工程において、前記第1のトランジスタのチャネル領域又はウェルを形成することを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記充填材として、前記ウエット処理を行う工程で使用する薬液に不溶で、かつ、アッシングにより除去できる材料を使用することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記薬液として、過硫酸又はアンモニア化水を使用し、
前記充填材として、有機SOG又は樹脂を使用することを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記ウエット処理を行う工程の前に、前記充填材を熱硬化する工程を更に有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記充填材を充填する工程の後であって、前記第1のレジストパターンを形成する工程の前に、前記第1の領域と前記第2の領域における前記半導体基板の上方に保護膜を形成する工程を更に有し、
前記第1のレジストパターンを形成する工程において、前記保護膜の上に該第1のレジストパターンを形成し、
前記第1の不純物をイオン注入する工程において、前記保護膜をスルー膜に使用することを特徴する請求項2〜6のいずれか1項に記載の半導体装置の製造方法。 - 第1の領域と第2の領域とを備えた半導体基板の上方に第1のマスク膜を形成する工程と、
前記第1のマスク膜をマスクにして前記半導体基板をエッチングすることにより、前記第1の領域における前記半導体基板に溝を形成する工程と、
前記第1のマスク膜が形成された状態で、素子分離絶縁膜で前記溝を埋める工程と、
前記第1のマスク膜と前記素子分離絶縁膜の各々の上方に、前記第2の領域を露出し、かつ前記第1の領域の一部を覆う第2のマスク膜を形成する工程と、
前記第2のマスク膜をマスクにし、前記第2の領域における前記第1のマスク膜を除去する工程と、
前記第2の領域における前記第1のマスク膜を除去する工程の後、前記第1の領域における前記第2のマスク膜の上に、前記第2の領域を露出し、かつ、前記第1の領域を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクにして、前記第2の領域における前記半導体基板に不純物をイオン注入する工程と、
前記不純物をイオン注入した後、前記溝が前記素子分離絶縁膜で埋められている状態で、ウエット処理により前記レジストパターンを除去する工程と、
前記レジストパターンを除去する工程の後、前記第2のマスク膜をエッチングにより除去し、かつ、前記素子分離絶縁膜をエッチングして前記溝の側面を露出させる工程と、
前記溝の前記側面を露出させる工程の後、前記半導体基板の上方に残存する第1のマスク膜を除去する工程と、
前記溝の前記側面を露出させる工程の後、前記溝の側面に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜の上にキャパシタの対向電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記溝の側面を露出させる工程は、前記素子分離絶縁膜と前記第2のマスク膜の各々のエッチング速度が、前記第1のマスク膜のエッチング速度よりも速いエッチング条件を採用して、前記第2のマスク膜と前記素子分離絶縁膜とをエッチングすることにより行われることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記第1のマスク膜は窒化シリコン膜であり、前記第2のマスク膜と前記素子分離絶縁膜は酸化シリコン膜であることを特徴とする請求項8又は請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223779A JP2012079926A (ja) | 2010-10-01 | 2010-10-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010223779A JP2012079926A (ja) | 2010-10-01 | 2010-10-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012079926A true JP2012079926A (ja) | 2012-04-19 |
Family
ID=46239825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010223779A Withdrawn JP2012079926A (ja) | 2010-10-01 | 2010-10-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012079926A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150042646A (ko) * | 2013-10-11 | 2015-04-21 | 삼성전자주식회사 | 정전기 방전 보호 소자 |
-
2010
- 2010-10-01 JP JP2010223779A patent/JP2012079926A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150042646A (ko) * | 2013-10-11 | 2015-04-21 | 삼성전자주식회사 | 정전기 방전 보호 소자 |
KR102098663B1 (ko) * | 2013-10-11 | 2020-04-08 | 삼성전자주식회사 | 정전기 방전 보호 소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008078298A (ja) | 半導体装置及びその製造方法 | |
US20060284229A1 (en) | Semiconductor device with a bit line contact plug and method of fabricating the same | |
JP2006303009A (ja) | 半導体装置およびその製造方法 | |
JP2004311947A (ja) | Nandフラッシュメモリ素子の製造方法 | |
US7687341B2 (en) | Method for fabricating semiconductor device | |
WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
JP5621381B2 (ja) | 半導体装置及びその製造方法 | |
KR100941865B1 (ko) | 반도체 소자의 제조방법 | |
KR20090025778A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100772687B1 (ko) | 반도체 소자 제조방법 | |
KR100753038B1 (ko) | 반도체 소자의 컨택 플러그 형성방법 | |
KR100580118B1 (ko) | 반도체 소자의 게이트 전극 패턴 형성방법 | |
CN102044495A (zh) | 制造具有掩埋栅极的半导体器件的方法 | |
KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
US8956950B2 (en) | Method of manufacturing semiconductor devices | |
KR101085620B1 (ko) | 불휘발성 메모리 소자의 게이트 패턴 형성방법 | |
JP2012079926A (ja) | 半導体装置の製造方法 | |
US6927168B2 (en) | Method for manufacturing semiconductor device | |
KR20110080783A (ko) | 반도체 소자의 제조방법 | |
KR20120003692A (ko) | 매립게이트를 구비한 반도체 장치 제조방법 | |
JP5633588B2 (ja) | 半導体装置の製造方法 | |
KR20080071809A (ko) | 반도체 소자의 형성 방법 | |
JP2009218520A (ja) | 半導体装置とその製造方法 | |
KR20080095669A (ko) | 콘택 구조물 형성 방법 | |
KR101139463B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131203 |