JP2012070353A - レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路 - Google Patents

レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路 Download PDF

Info

Publication number
JP2012070353A
JP2012070353A JP2011094503A JP2011094503A JP2012070353A JP 2012070353 A JP2012070353 A JP 2012070353A JP 2011094503 A JP2011094503 A JP 2011094503A JP 2011094503 A JP2011094503 A JP 2011094503A JP 2012070353 A JP2012070353 A JP 2012070353A
Authority
JP
Japan
Prior art keywords
level
signal
control
output
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011094503A
Other languages
English (en)
Inventor
Taketaka Kai
雄高 甲斐
Sadao Yoshida
節生 吉田
Suguru Yoshida
卓 吉田
Keisuke Harada
圭介 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011094503A priority Critical patent/JP2012070353A/ja
Publication of JP2012070353A publication Critical patent/JP2012070353A/ja
Priority to US13/450,577 priority patent/US8937762B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters
    • H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
    • H04B10/293—Signal power control
    • H04B10/294—Signal power control in a multiwavelength system, e.g. gain equalisation
    • H04B10/2942—Signal power control in a multiwavelength system, e.g. gain equalisation using automatic gain control [AGC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H04J14/0221—Power control, e.g. to keep the total optical power constant

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】信号レベルの安定化を図る。
【解決手段】レベル制御出力を生成するレベル制御回路（２）であって、信号レベルに対応する制御情報が格納され、第１の入力信号を受け該信号のレベルに対応した制御情報を出力する制御情報記憶部（４）と、第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新する情報更新部（６）とを備えている。制御情報記憶部（４）は、制御情報を記憶する手段の一例である。そして、情報更新部（６）は、制御情報を更新する手段の一例である。
【選択図】図１

Description

本発明は、光信号や電子信号のレベル制御に関し、例えば、レベル制御出力を発生させてレベルを制御するレベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路に関する。
光や電気信号を用いる通信に関し、信号の増幅や減衰によるレベル制御が知られている。このレベル制御に関し、増幅前後の信号光のレベル比（ゲイン）が一定となるように制御する自動利得制御部（ＡＧＣ：Automatic Gain Control）や、増幅後の信号光のレベルが一定となるように制御する自動レベル制御部（ＡＬＣ：Automatic Level Control ）が知られている（特許文献１）。また、増幅器の歪み特性を測定して、増幅器の歪み特性を補償することが知られている（特許文献２）。また、光信号の波長が変化した場合においても受光素子の電気出力レベルを一定に保つことが知られている（特許文献３）。
特開２００６−２３００２０公報 特表２００３−５１３４９８公報 特開２００８−５３８６９公報
ところで、伝送路を用いた通信システムでは、伝送路に振動や衝撃、テンションが加わることにより、また、温度や湿度の変動が発生することにより、伝送路を流れる信号の偏波が回転し、また、信号の強度に変動が発生する。例えば、周波数の高い信号による情報の伝送を行う通信システムでは、このような信号の変動による受信特性の劣化を防止する必要がある。具体的には、環境の変動が小さい地下に伝送路を設置する専用スペースを用意し、このスペースに伝送路を設置することで、振動や衝撃そしてテンションの負荷を抑制し、温度や湿度の変化による光パワーの変動を抑え、受信特性の劣化を防いでいる。この他、通信システムを構成する機器には、様々な規格が設定され、信頼性を高めるようにしている。
しかしながら、このような対応により信頼性を確保するには限界がある。斯かる課題について、特許文献１、特許文献２及び特許文献３にはその開示や示唆はなく、それを解決する構成等についての開示や示唆はない。
そこで、本開示のレベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム又はモニタ回路の第１の目的は、信号のレベルを安定化することにある。
また、本開示のレベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム又はモニタ回路の第２の目的は、信号レベルの高速通信のレベル変動に対し、その変動を抑制することにある。
上記目的を達成するため、本開示のレベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム又はモニタ回路は、信号レベルに対応する制御情報が格納され、第１の入力信号を受け該信号のレベルに対応した制御情報を出力する。そして、第２の入力信号の信号レベルに応じて制御情報を更新する。
本開示のレベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム又はモニタ回路によれば、次のいずれかの効果が得られる。
(1) 信号レベルの安定化を図ることができる。
(2) 制御回路、制御システムの動作周波数の半分の周波数の入力パワー変動であってもレベル制御をすることができる。
(3) 間欠信号又は連続信号等の各種信号のピークレベルの安定化に寄与することができる。
そして、本発明の他の目的、特徴及び利点は、添付図面及び各実施の形態を参照することにより、一層明確になるであろう。
第１の実施の形態に係るレベル制御回路の一例を示す図である。 制御情報の一例を示す図である。 制御誤差の一例を示す図である。 第１の実施の形態に係るレベル制御処理の一例を示すフローチャートである。 第２の実施の形態に係るレベル制御システムの一例を示す図である。 リニアオペアンプの特性の一例を示す図である。 ログアンプの特性の一例を示す図である。 バースト信号入力時のログアンプの出力特性の一例を示す図である。 ログアンプの特性の一例を示す図である。 バースト信号入力時のログアンプの出力特性の一例を示す図である。 信号の到達時間の一例を示す図である。 第３の実施の形態に係るレベル制御システムの一例を示す図である。 時間調整が適合する際の出力波形の一例を示す図である。 時間調整が非適合の際の出力波形の関係の一例を示す図である。 時間調整が非適合の際の出力波形の関係の一例を示す図である。 更新情報の一例を示す図である。 ＬＵＴの更新処理の一例を示すシーケンス図である。 ＬＵＴの更新処理の一例を示すシーケンス図である。 閾値を設定したテーブルの一例を示す図である。 第４の実施の形態に係るレベル制御システムの一例を示す図である。 信号遅延素子の一例を示す図である。 信号遅延素子の遅延量の特性の一例を示す図である。 第５の実施の形態に係るレベル制御システムの一例を示す図である。 間欠信号の一例を示す図である。 連続信号の一例を示す図である。 第５の実施の形態に係るレベル制御処理の一例を示すフローチャートである。 第５の実施の形態に係るレベル制御処理の一例を示すフローチャートである。 テーブルの補間の一例を示す図である。 テーブル作成処理手順の一例を示す図である。 テーブルの補間処理の一例を示す図である。 補間処理の設定項目の一例を示す図である。 元データを引き伸ばす処理の一例を示す図である。 データを引き伸ばす処理の一例を示す図である。 レベル制御素子の駆動電圧に対する出力パワーの特性の一例を示す図である。 入力ＰＤ値に対する駆動制御量の関係の一例を示す図である。 入力ＰＤ値に対する駆動制御量の関係をグラフ化した一例を示す図である。 テーブル作成に用いる値及び線の一例を示す図である。 テーブル作成処理の一例を示すフローチャートである。 レベルＡ及びレベルＢの曲線の一例を示す図である。 曲線を横方向へ変形させる一例を示す図である。 変形した曲線の一例を示す図である。 曲線を縦方向へ変形させる一例を示す図である。 データ量と測定回数の一例を示す図である。 テーブル作成処理の一例を示すフローチャートである。 入力側ＰＤ値に対する駆動制御量の一例を示す図である。 曲線を横方向へ変形させる一例を示す図である。 曲線を縦方向へ変形させる一例を示す図である。 テーブル作成に用いる値及び線の一例を示す図である 各レベル範囲に対する設定値の一例を示す図である。 第６の実施の形態に係るレベル制御システムの一例を示す図である。 第７の実施の形態に係るレベル制御システムの一例を示す図である。 レベル制御素子の特性の一例を示す図である。 テーブル作成処理の一例を示すフローチャートである。 入力ＰＤ値に対する駆動制御量の一例を示す図である。 値を作成する点の一例を示す図である。 値の作成数を少なくする場合の一例を示す図である。 値の作成数を少なくする場合の一例を示す図である。 入力ＰＤ値に対する駆動制御量の設定の一例を示す図である。 入力ＰＤ値に対する駆動制御量の設定の一例を示す図である。 第８の実施の形態に係るレベル制御システムの一例を示す図である。 第９の実施の形態に係るレベル制御システムの正面図の一例を示す図である。 図６１のＡ−Ａ線断面を示す図である。 上側基板の一例を示す図である。 下側基板の一例を示す図である。 第１０の実施の形態に係るレベル制御システムの一例を示す図である。 間欠信号の例を示す図である。 第１１の実施の形態に係るレベル制御システムの一例を示す図である。 光パケット信号とモニタ値の関係の一例を示す図である。 光パケット信号と駆動信号とモニタ値の関係の一例を示す図である。 第１１の実施の形態に係るレベル制御システムの動作タイミングの一例を示す図である。 回線使用率に対するピークパワー補正係数の関係をグラフ化した一例を示す図である。 第１１の実施の形態に係る出力目標レベル決定処理の一例を示すフローチャートである。 第１２の実施の形態に係るレベル制御システムの一例を示す図である。 第１２の実施の形態に係るレベル制御システムの動作タイミングの一例を示す図である。 出力パワー及びＡＳＥ量の関係を示す図である。 入力信号光パワー、出力信号光パワー及びモニタ電気信号の一例を示す図である。 レベル制御システムの基本構成の一例を示す図である。 光パケット信号とモニタ値の関係の一例を示す図である。 ＰＤフロントエンドをログアンプで構成した場合の電力出力波形の一例を示す図である。 ＳＯＡの駆動電流値に対するＡＳＥノイズパワーの一例を示す図である。 レベル制御システムの構成例を示す図である。 ＦＢ制御部の構成例を示す図である。 制御誤差・新目標値算出処理の一例を示すフローチャートである。 ＡＳＥ成分を除去して制御誤差を得る処理の一例を示すフローチャートである。 駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブルの一例を示す図である。 出力パワーの目標値、閾値の算出の一例を示す図である。 第１３の実施の形態に係るレベル制御システムの一例を示す図である。 ＡＳＥパワー算出部の構成例を示す図である。 ＤＡＣ−ＡＳＥテーブルの一例を示す図である。 ＦＢ制御の処理手順の一例を示すフローチャートである。 ＯＮレベルカウント数及びＡＳＥパワー積算値の算出処理手順の一例を示すフローチャートである。 ＡＳＥパワー平均値の算出に関するタイミングチャートの一例を示す図である。 ＡＳＥパワー平均値の算出に関するタイミングチャートの一例を示す図である。 ＡＳＥ成分を除去して制御誤差を得る処理の一例を示すフローチャートである。 第１４の実施の形態に係るＦＢ制御の処理手順の一例を示すフローチャートである。 ＡＳＥ成分を除去して制御誤差を得る処理の一例を示すフローチャートである。 光レベル制御素子の駆動電圧に対する出力パワーの特性の一例を示す図である。 閾値を設定したテーブルの一例を示す図である。 テーブル作成の一例を示す図である。 行数に対するテーブルの値の一例を示す図である。 他の実施の形態に係るレベル制御処理の一例を示すフローチャートである。 テーブルの補正の一例を示す図である。 他の実施の形態に係るレベル制御システムの一例を示す図である。 他の実施の形態に係るレベル制御システムの一例を示す図である。 他の実施の形態に係る出力目標レベル決定処理の一例を示すフローチャートである。 第３の実施の形態に係るレベル制御システムの変形例を示す図である。 第３の実施の形態に係るレベル制御システムの変形例を示す図である。 駆動信号とモニタ値及びピークパワーの関係の一例を示す図である。 光パケット信号とモニタ値及びピークパワーの関係の一例を示す図である。 ＦＢ制御部の変形例を示す図である。 ＦＢ制御の処理手順の変形例を示すフローチャートである。 レベル制御システムの変形例を示す図である。 比較例１、比較例２及び比較例３に係るレベル制御の一例を示す図である。 比較例３に係るレベル制御システムの一例を示す図である。 比較例３に係るレベル制御システムの目標値の一例を示す図である。 比較例３に係るレベル制御システムの目標値と実測値の比較の一例を示す図である。 比較例４に係るレベル制御システムの一例を示す図である。 比較例４に係るレベル制御システムのテーブルの一例を示す図である。 比較例５に係るレベル制御システムの一例を示す図である。 比較例１の出力信号の一例を示す図である。 比較例３の出力信号の一例を示す図である。 比較例４の出力信号の一例を示す図である。 実施の形態の出力信号の一例を示す図である。
〔第１の実施の形態〕
第１の実施の形態は、信号レベルに対応する制御情報が格納され、第１の入力信号を受け該信号のレベルに対応した制御情報を出力する。そして、第２の入力信号の信号レベルに応じて制御情報を更新する。これにより、信号のレベルが安定化する。
第１の実施の形態について、図１、図２及び図３を参照する。図１は第１の実施の形態に係るレベル制御回路の一例を示す図、図２は制御情報の一例を示す図、図３は制御誤差の一例を示す図である。なお、図１、図２及び図３に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
レベル制御回路２は、本開示のレベル制御回路又はレベル制御システムの一例である。このレベル制御回路２は、信号レベルに対応する制御情報が格納され、第１の入力信号を受け該信号のレベルに対応した制御情報を出力する。そして、第２の入力信号の信号レベルに応じて制御情報を更新する。そこで、レベル制御回路２は、図１に示すように、制御情報記憶部４と、情報更新部６とを備える。レベル制御回路２は、例えば、プログラムすることで、制御情報の出力及び制御情報の更新を行うコンピュータである。
制御情報記憶部４は、制御情報を記憶する手段の一例である。制御情報記憶部４は、例えば、レジスタ、ＲＡＭ（random-access memory）又はＲＯＭ（ read-only memory ）等で構成される。レジスタやＲＡＭによれば、読み出しのアクセス時間がＲＯＭに比べて短時間であり、制御情報記憶部４が格納する情報を高速で読み書きすることができる。制御情報記憶部４は、図２に示すように、複数の信号レベルと、信号レベルに対応するレベル制御量を格納する。
レベル制御量は、制御情報の一例であり、例えば、レベル制御に用いる制御情報である。このレベル制御量は、図２に示すように、複数の信号レベルのそれぞれに対応して格納される。即ち、制御情報記憶部４では、入力信号の信号レベルとレベル制御量を対応付けて格納する。
制御情報記憶部４には、信号レベルが１２ビット（bit ）のディジタル値である場合、０から４０９５までの値が格納される。即ち、制御情報記憶部４には信号レベルが取り得る最小値から最大値までのディジタル値が格納される。
レベル制御量は、レベル制御に用いられるレベル制御出力の量を表す。レベル制御量は例えばディジタル値である。
制御情報記憶部４は、第１の入力信号を受けると、その信号レベルに対応したレベル制御量を出力する。制御情報記憶部４が出力したレベル制御量により、レベル制御が可能となる。制御情報記憶部４が行う出力処理はファームウェアを介在させずにハードウェアにより処理することができる。ハードウェアにより処理すると、例えば、ファームウェアにより処理する場合に比べ、第１の入力信号の信号レベルを受けてからレベル制御出力を生成するまでの時間が短く、レベル制御の速度を早くすることができる。例えば、レベル制御回路２の動作周波数（クロック周波数）の半分の周波数を有する信号レベルの変動であってもレベル制御が可能である。レベル制御回路２の動作周波数が１３３ＭＨｚである場合、６６ＭＨｚの変動であっても対処が可能である。
情報更新部６は、情報を更新する手段の一例である。情報更新部６は、第２の入力信号の信号レベルに応じて制御情報記憶部４が格納する制御情報を更新する。この更新処理は、例えば、更新に用いるレベル制御量を予め準備し、この準備したデータを用いて更新することにより行われる。更新に用いるデータを演算処理により生成して更新することにより行われる。また、準備した更新に用いるレベル制御量に演算処理を加えて、更新に用いるデータを生成することにより行われる。これらのいずれの処理を用いても、制御情報の更新を行うことができる。
制御情報記憶部４が出力したレベル制御量は、レベル制御に用いられる。レベル制御回路や、レベル制御を行うシステムにおいて経年変化や制御系の透過損失の変化等が発生すると、図３に示すように、制御した信号のレベルと、出力目標レベルとの間に制御誤差が発生する。更新処理は、第２の入力信号の信号レベルに応じて制御情報記憶部４の制御情報を更新し、制御誤差を修正する。この結果、長期間に渡り信号を出力目標レベルに安定させることができる。なお、出力目標レベルは、レベル制御後の信号のレベルの目標値であり、予め設定した信号レベルの目標値である。
次に、第１の実施の形態の入力制御について図４を参照する。図４は第１の実施の形態に係るレベル制御処理の一例を示すフローチャートである。なお、図４に示す処理は一例であって、斯かる構成に本発明が限定されるものではない。
出力処理は、制御情報記憶部４により行う。制御情報記憶部４は、第１の入力信号を受けると（ステップＳ２１）、格納されている制御情報を参照する（ステップＳ２２）。制御情報記憶部４は、第１の入力信号の信号レベルに対応するレベル制御量を出力する（ステップＳ２３）。
レベル制御量の出力により、制御情報を更新するかが判断され（ステップＳ２４）、制御情報を更新しない場合（ステップＳ２４のＮＯ）、出力処理が繰り返される。第１の入力信号を受けて行うレベル制御量の出力処理は繰り返し行われ、レベル制御が可能となる。
制御情報を更新する場合（ステップＳ２４でＹＥＳ）、更新処理が行われる。制御情報の更新の判断は、例えば、時間に基づいて定期的に行う。また、例えば、出力処理の繰り返し回数を監視し、所定の回数に達した場合に更新を行う。
制御情報を更新する場合、情報更新部６は、第２の入力信号を受け（ステップＳ２５）、この第２の入力信号の信号レベルと予め設定した出力目標レベルとの差（制御誤差）を算出する（ステップＳ２６）。そして、制御誤差が０になるように制御情報記憶部４の制御情報を更新する（ステップＳ２７）。このように情報更新部６により制御情報を更新し、制御誤差が解消されるので、長期にわたり、安定したレベル制御が可能となる。
第１の実施の形態では、制御情報レベルに対応した制御情報を出力するとともに、制御情報を更新する。その結果、長期間に渡りその特性を維持し続けることが可能である。
また、レベル制御出力を生成する処理を、ファームウェアを介在させずにハードウェアで処理するようにすると、レベル制御出力を高速で生成することが可能となる。その結果、高速な信号のレベル変動に対応しつつ、長期間に渡りその特性を維持し続けることが可能である。
〔第２の実施の形態〕
第２の実施の形態について、図５、図６、図７、図８、図９、図１０及び図１１を参照する。図５は第２の実施の形態に係るレベル制御システムの一例を示す図、図６はリニアオペアンプの特性の一例を示す図、図７はログアンプの特性の一例を示す図、図８はバースト信号入力時のログアンプの出力特性の一例を示す図である。図９はログアンプの特性の一例を示す図、図１０はバースト信号入力時のログアンプの出力特性の一例を示す図、図１１は信号の到達時間の一例を示す図である。なお、図５ないし図１１に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。また、図６、図７及び図９において、入力パワーは、アンプが受ける入力信号のパワーを表し、入力ＰＤ値は、アンプから出力される出力値、即ち、ディジタル制御回路に入力される入力値である。
第２の実施の形態は、レベル制御前の第１の入力信号の信号レベルにより制御情報を取得して、レベル制御出力を生成し、レベル制御後の第２の入力信号の信号レベルにより制御情報を更新する。
この第２の実施の形態では、図５に示すように、ディジタル制御回路１０２は光レベル制御素子１０４と、この光レベル制御素子１０４の入力側に接続する入力側伝送路１００と、光レベル制御素子１０４の出力側に接続する出力側伝送路１０１とに接続する。入力側伝送路１００とディジタル制御回路１０２との間には入力側光カプラ１０６と、入力側ＰＤ（photo detector）１１０と、入力側ＡＤＣ（A/D converter ）１１４とが配置される。出力側伝送路１０１とディジタル制御回路１０２との間には、出力側光カプラ１０８と、出力側ＰＤ１１２と、出力側ＡＤＣ１１６が配置される。ディジタル制御回路１０２と光レベル制御素子１０４との間には、ＤＡＣ（D/A converter ）１１８と、光レベル制御素子１０４の駆動回路１２０が配置される。光信号は入力側伝送路１００側から光レベル制御素子１０４に入力され、光レベル制御素子１０４によりレベル制御された後、光レベル制御素子１０４から出力側伝送路１０１側に出力される。入力側伝送路１００側にはレベル制御前の光が流れ、出力側伝送路１０１側にはレベル制御後の光が流れる。図５において、ＩＮは入力側、ＯＵＴは出力側を示している。
入力側の光信号（入力光）は、時間ｔに対して、光のレベルＰが変動している。この入力光が光レベル制御素子１０４により制御されることで、時間ｔに対してレベルが変動しない出力光が得られる。
入力側光カプラ１０６及び出力側光カプラ１０８は、伝送路内の光の一部を分岐する手段の一例である。入力側光カプラ１０６は入力側伝送路１００に接続し、入力側の光の一部を分岐してディジタル制御回路１０２へ向け出力する。また、出力側光カプラ１０８は、出力側伝送路１０１に接続し、出力側の光の一部を分岐してディジタル制御回路１０２へ向け出力する。入力側光カプラ１０６及び出力側光カプラ１０８は、例えば、光カプラに入力する光の１〜１０％の光を分岐するタップカプラ（tap coupler ）である。
ＰＤは、光エネルギーを電流に変換する手段の一例であり、フォトディテクタである。ＰＤは例えば半導体を備え、その半導体に光が当たることにより電気信号を生成する。生成される電気信号は、入力光の強度に対応する強度を有する。この生成される電気信号の値は例えば、入力ＰＤ値を表す。
入力側ＰＤ１１０は、入力側光カプラ１０６により分岐した入力側の分岐光を受信して、入力側の入力ＰＤ値（入力側ＰＤ値）の電気信号を生じ、この電気信号を入力側ＡＤＣ１１４へ出力する。即ち、入力側ＰＤ１１０は、レベル制御前の光をモニタする監視部を構成する。なお、入力側ＰＤ値はレベル制御前の第１の入力信号の信号レベルの一例である。
出力側ＰＤ１１２は、出力側光カプラ１０８により分岐した出力側の分岐光を受信して、出力側の入力ＰＤ値（出力側ＰＤ値）の電気信号を生じ、この電気信号を出力側ＡＤＣ１１６へ出力する。即ち、出力側ＰＤ１１２は、レベル制御後の光をモニタする監視部を構成する。なお、出力側ＰＤ値は第２の入力信号の信号レベルの一例である。
入力側ＰＤ１１０及び出力側ＰＤ１１２で生じる電気信号はアナログ信号である、そこで、ＡＤＣ１１４、１１６を用いてディジタル信号へ変換することでディジタル制御回路１０２内での処理を可能にする。
ＡＤＣは、アナログ信号をディジタル信号へ変換する手段の一例であり、アナログ−ディジタル変換回路である。入力側ＡＤＣ１１４は、入力側ＰＤ１１０とディジタル制御回路１０２の間に配置し、入力側ＰＤ値をディジタル値へ変換する。出力側ＡＤＣ１１６は、出力側ＰＤ１１２とディジタル制御回路１０２の間に配置し、出力側ＰＤ値をディジタル値へ変換する。
駆動回路１２０は、光レベル制御素子１０４の駆動手段の一例である。駆動回路１２０は、光レベル制御素子１０４の駆動制御量を受け、受けた駆動制御量に応じて光レベル制御素子１０４を駆動する。なお、駆動制御量は、レベル制御量（図２）の一例である。
光レベル制御素子１０４は、レベルを制御する手段の一例であり、例えばレベル制御部である。光レベル制御素子１０４は、例えば、光増幅器や光減衰器を備える。光増幅器は、例えば、エルビウムドープトファイバー増幅器（ＥＤＦＡ：Erbium Doped-Fiber Amplifier））、半導体光増幅器（ＳＯＡ：Semiconductor Optical Amplifier ）である。光減衰器は、例えば、可変減衰器（ＶＡＴＴ：Variable Attenuator ）である。
ＥＤＦＡは、励起光によりエルビウムが励起され、エネルギー順位が落ちてくるときに増幅する増幅器である。
ＳＯＡは半導体を用いた増幅器であり、光増幅における応答に数十マイクロ秒かかるＥＤＦＡに対し応答性に優れる。
マイクロ秒以下の光レベルの変動を制御する場合には、ＳＯＡを用いる。応答性に優れるので、急峻な光パルスを入力したとき又は光レベルが急変したときでも、過渡応答の発生を抑制できる。この結果、光サージの発生、大きな出力光強度の変動を抑制することができる。
光信号は、約１０マイクロ秒の間に、光ファイバー中を約２ｋｍ進む。レベル調整のタイミングを調整するため、遅延線１２２を挿入する場合、応答性に優れるＳＯＡを使用することにより、遅延線１２２の長さを２ｋｍ短くすることができる。これにより、ファイバーの振動や、温度、湿度の変化により発生する信号変動の発生要因、又は調整時間の変化が抑制され、遅延の調整が容易になる。
ディジタル制御回路１０２は、レベル制御回路２の一例である。ディジタル制御回路１０２は、入力側ＰＤ１１０及び入力側ＡＤＣ１１４を介してディジタル化した入力側ＰＤ値を受け、出力側ＰＤ１１２及び出力側ＡＤＣ１１６を介してディジタル化した出力側ＰＤ値を受ける。また、ディジタル制御回路１０２は、光レベル制御素子１０４の駆動制御量をレベル制御出力として生成し、ＤＡＣ１１８へ出力する。駆動制御量は、ＤＡＣ１１８でディジタル値からアナログ値へ変換され、駆動回路１２０に出力される。ＤＡＣ１１８は、ディジタル信号をアナログ信号へ変換する手段の一例である。
ディジタル制御回路１０２は、既述の制御情報記憶部４（図１）と、情報更新部６（図１）とを備える。ディジタル制御回路１０２は、例えば、ＦＰＧＡ（Field Programmable Gate Arrays）やＡＳＩＣ（Application Specific Integrated Circuit ）等が用いられ、例えば、プログラムすることで、制御情報の出力及び制御情報の更新を行うコンピュータである。制御情報記憶部４及び情報更新部６は第１の実施の形態と同様であり、その説明を省略する。
ディジタル制御回路１０２では、出力処理として、入力側ＰＤ値を受け、制御情報記憶部４の制御情報を参照し、光レベル制御素子１０４を所望の出力パワーとするための駆動制御量をＤＡＣ１１８に出力する。この駆動制御量はＤＡＣ１１８を介して駆動回路１２０に伝えられ、光レベル制御素子１０４の駆動電流が変化する。その結果、光レベル制御素子１０４の出力パワーが変化する。この処理は、入力側の光信号に基づいて出力パワーを変化させるフィード・フォワード制御（ＦＦ制御）である。また、ディジタル制御回路１０２では、更新処理として、出力側ＰＤ値を受け、制御情報記憶部４の制御情報を更新する。更新処理は、フィード・バック制御（ＦＢ制御）である。
ＰＤにより変換した電流の値が小さい場合、ＰＤにアンプを組み合わせて電流を増幅してもよい。
アンプを併用して信号増幅を行う場合、例えば、入力側ＰＤ１１０にはリニアオペアンプを組み合わせ、出力側ＰＤ１１２にはログアンプを組み合わせる。
リニアオペアンプは、図６に示すように入力パワーに対し入力ＰＤ値がリニアに変化する特性を有し、ログアンプに比べて応答が高速である。そこで、リニアオペアンプは、制御情報記憶部４を参照した値の変換を高速で行うＦＦ制御側での使用に適している。一方ログアンプは、図７及び図９に示すように、リニアオペアンプ（図６）に比べ入力ダイナミックレンジが広く確保されている。この広いレンジを使用することによりログアンプは増幅の正確性が高い。ログアンプは入力信号の振幅に対し、出力信号の振幅が指数関数的に変化する特性を有するオペアンプであり、図８及び図１０に示すように、入力光のレベルによってオーバーシュートの量や立ち上がり波形の速度が変化し、応答が安定するまでに例えば、約１２０マイクロ秒程度要する。制御情報記憶部４の制御情報はログアンプの応答が安定する時間より長い時間間隔で更新されるので、ログアンプの応答が安定するのを待って信号を処理することが可能である。出力側ＰＤ１１２に対し正確性の高いログアンプを併用することでレベル制御の精度を高めることができる。
次に、遅延線１２２を設けて時間調整をする構成について、図５及び図１１を参照する。
遅延線１２２は、信号の伝達時間を調整する遅延素子の一例であり、伝達時間調整部を構成する。遅延線１２２は、例えば長い光ファイバー等の遅延素子で構成する。光が遅延線１２２を通過する場合、遅延線１２２の長さに応じた通過時間を必要とする。そこで、遅延線１２２を入力側光カプラ１０６と光レベル制御素子１０４の間に配置することで、光が入力側光カプラ１０６から光レベル制御素子１０４に到達するまでの経過時間を調整することができる。
高速なレベル変動に対応しようとする場合、光レベル制御素子１０４の駆動のタイミングと光信号が光レベル制御素子１０４に到達して入力信号の変動を発生するタイミングと一致させることで光のレベルが安定する。光レベル制御素子１０４の駆動タイミングと入力信号の変動が一致せず、タイミングのずれが大きくなるほど光のレベルの安定性が損なわれる。そこで、周波数が数十ＭＨｚのレベル変動が生じている光の入力レベルを制御する場合、それよりも細かい精度で光レベル制御素子１０４の駆動制御量を印加するタイミングを調整する。周波数が数十ＭＨｚのレベルの変動に対処するには、２０ナノ秒よりも短い頻度で駆動電圧の印加タイミングを調整する。第２の実施の形態では、図５に示すように、光レベル制御素子１０４と入力側光カプラ１０６との間に配置した遅延線１２２により、光が光カプラから光レベル制御素子１０４に至るまでの時間を調整する。
入力側光カプラ１０６から遅延線１２２までの伝送路の長さ及び遅延線１２２から光レベル制御素子１０４までの伝送路の長さは、遅延線１２２に比べ十分に短いため、入力側光カプラ１０６から光レベル制御素子１０４に到達するまでの時間は、光が遅延線１２２を通過する通過時間とほぼ等しくなる。その結果、入力側光カプラ１０６で分岐した光を受け、レベル制御出力を生成し、光信号のレベルを制御するまでの時間を、入力側伝送路１００を流れる光信号が、入力側光カプラ１０６から光レベル制御素子１０４に到達するまでの時間に一致させることができる。
図１１に示すように、入力側光カプラ１０６で分岐した分岐光を基にディジタル制御回路１０２で駆動制御量に変換して、光レベル制御素子１０４で出力パワーが変化するまでの制御遅延時間をＹとする。この場合、遅延線１２２による遅延時間Ｘと制御遅延時間Ｙを一致させることで、光レベル制御素子１０４の駆動と入力信号の変動のタイミングを一致させる。遅延線１２２による遅延時間Ｘは、遅延線１２２の長さを調節することで変えることができる。
遅延線１２２の長さの調節は、例えば、入力レベルが変動する信号をレベル制御して、その出力波形をモニタし、波形が安定するように遅延線１２２の長さを調整することで行われる。遅延線１２２の長さの調整は、例えば数センチ単位の調整をする。
上記した第２の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 以上述べたように、入力側光カプラ１０６とディジタル制御回路１０２の間の経路にＰＤと、ＡＤＣと、ＤＡＣを配置することで、通信に用いられる光のレベル制御が可能となる。
(2) ＰＤにリニアオペアンプ又はログアンプを組み合わせることで、信号レベルが弱い場合でも信号を増幅して処理することができる。この場合、入力側ＰＤ１１０とリニアオペアンプを組み合わせ、入力側ＰＤモニタ回路を構成し、出力側ＰＤ１１２とログアンプを組み合わせ、出力側ＰＤモニタ回路を構成することが、速度の点でも、正確さの点においても適した構成となる。
(3) 遅延線１２２を配置することで信号の伝達時間を調整することにより、光レベル制御素子１０４による増幅のタイミングと一致させ、高速なレベル変動に対応しようとする場合でも光のレベルを安定させることができる。
〔第３の実施の形態〕
第３の実施の形態について、図１２を参照する。図１２は第３の実施の形態に係るレベル制御システムの一例を示す図である。なお、図１２に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図１２において、図５及び図１１と同一部分には同一符号を付してある。
第３の実施の形態は、制御回路で時間調整を行い、２つのルックアップテーブル（ＬＵＴ：Look Up Table ）の切替えにより記憶部２０６の制御情報を更新する。
この第３の実施の形態では、ディジタル制御回路２０２は、遅延クロックＺ２０４と、記憶部２０６と、制御誤差・新目標値算出部２０８と、書き込み更新部２１０とを備える。このディジタル制御回路２０２には更新情報記憶部２２０が接続される。その他の構成は第２の実施の形態と同様であるので、その説明を省略する。なお、制御誤差・新目標値算出部２０８及び書き込み更新部２１０は、情報更新部６の一例である。
記憶部２０６は、制御情報記憶部４（図１）の一例である。記憶部２０６は、図１２に示すように、ルックアップテーブル（ＬＵＴ＿Ａ）２１２と、ルックアップテーブル（ＬＵＴ＿Ｂ）２１４とを備える。ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４は、制御情報を記憶する手段の一例であり、ＬＵＴ＿Ａ２１２、ＬＵＴ＿Ｂ２１４は、図２に示すように、信号レベルとレベル制御量を対応させて格納するテーブルを有する。レベル制御出力の生成は、ＬＵＴ＿Ａ２１２、ＬＵＴ＿Ｂ２１４に格納している制御情報を参照して行う。ＬＵＴ＿Ａ２１２、ＬＵＴ＿Ｂ２１４は切替え可能であり、ＬＵＴ＿Ａ２１２又はＬＵＴ＿Ｂ２１４が参照される。なお、ＬＵＴ＿Ａ２１２は第１のテーブルとし、ＬＵＴ＿Ｂ２１４は第２のテーブルとする。
遅延クロックＺ２０４は、信号の伝達時間を調整する時間調整手段の一例であり、出力時間調整部の一例である。遅延クロックＺ２０４は、記憶部２０６とＤＡＣ１１８との間に配置する。遅延クロックＺ２０４は、遅延量コントロール機能により、生成したレベル制御出力の伝達を遅延させてディジタル制御回路２０２から出力する時刻を調整する。その結果、入力側光カプラ１０６で分岐した光を受け、レベル制御出力を生成し、光信号のレベルを制御するまでの時間を、入力側伝送路１００を流れる光信号が、入力側光カプラ１０６から光レベル制御素子１０４に到達するまでの時間に一致させることができる。
遅延クロックＺ２０４による信号の遅延には、ディジタル制御回路２０２が演算処理を行うことで発生するクロック単位の遅延が利用される。このため、遅延クロックＺ２０４は、演算処理のクロック単位での遅延量の設定ができ、一クロック又は一クロックの整数倍の量で遅延量の設定が可能である。この遅延クロックＺ２０４の遅延量の設定を変更することにより遅延量をコントロールすることができる。
遅延量の調整は、遅延量を変化させながら光レベル制御素子１０４の駆動と停止を繰り返して行い、光レベル制御素子１０４からの出力波形を確認することで行うことができ、出力波形が安定するまで行われる。温度等の変動により生じる遅延量の変動は小さく、光信号と電気信号のタイミングのずれは小さい。よって、遅延量の調整は、一度の調整で行うことができる。
制御誤差・新目標値算出部２０８は、入力値と出力目標レベルとの差を算出する算出部の一例である。制御誤差・新目標値算出部２０８は、制御誤差算出機能と、新目標値算出機能とを備える。制御誤差・新目標値算出部２０８は、ディジタル制御回路２０２の演算処理機能により構成される。
制御誤差・新目標値算出部２０８は、制御誤差算出として、出力側ＰＤ値と出力目標レベルとの制御誤差を算出する。出力側伝送路１０１を流れる信号のレベルは、出力側ＰＤ値から把握される。そこで、予め設定される目標レベルとの差を算出して制御誤差を求める。例えば、出力目標レベルが＋０ｄＢｍに対し、出力側の信号レベル（出力側ＰＤ値）が＋０．２ｄＢｍである場合、その制御誤差として０．２ｄＢｍを算出し、出力側の信号のレベルを下げる必要があると判断する。
制御誤差・新目標値算出部２０８は、新目標値算出として、ＬＵＴを更新する際の出力目標レベルを算出する。出力目標レベルは、制御誤差と、ＬＵＴに格納するデータの出力レベルに基づいて算出する。なお、出力レベルは、駆動制御量に対して設定され、光レベル制御素子１０４により出力させる出力のレベルを表す。例えば、同じ信号レベルに対応する駆動制御量であっても、出力レベルが低い駆動制御量と、出力レベルが高い駆動制御量とでは、出力レベルが高い駆動制御量の方が、出力レベルの差分ほど大きな値となる。
ＬＵＴに格納している駆動制御量の出力レベルが＋０ｄＢｍであり、制御誤差０．２ｄＢｍだけ信号レベルを下げる場合、制御誤差・新目標値算出部２０８は、出力レベル＋０ｄＢｍから０．２ｄＢｍを引き、−０．２ｄＢｍを算出する。そしてＬＵＴに設定されている出力レベル＋０ｄＢｍの駆動制御量を出力レベル−０．２ｄＢｍの駆動制御量に更新することで、出力側の信号レベルを目標レベルに修正することができる。
更新情報記憶部２２０は、情報を記憶する手段の一例である。更新情報記憶部２２０は、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４にデータを書き込み更新するため、更新情報を格納する。更新情報記憶部２２０は、例えばＲＯＭ、磁気媒体、光磁気媒体等により構成される。ＲＯＭとしては、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）、フラッシュメモリ等を用いることができる。ＥＥＰＲＯＭを用いると、アドレス単位データの書き込みが可能となる。
更新情報記憶部２２０は、ＬＵＴの元データを格納し、記憶部２０６のＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４に対してデータを供給する。ＬＵＴの元データは、図１６に示すように、入力ＰＤ値０〜４０９５と、これに対応する駆動制御量を含む。駆動制御量には、出力レベルが設定される。そこで、更新情報記憶部２２０では、入力ＰＤ値と出力レベルのマトリクスに対して、駆動制御量が格納される。例えば、更新情報記憶部２２０は、各入力ＰＤ値に対応する駆動制御量を、−１０．０ｄＢｍから１０．０ｄＢｍまでの範囲で、０．２ｄＢｍ毎に格納する。なお、元データは、更新情報及び更新制御情報の一例である。
入力ＰＤ値が１２ビット分解能で、駆動制御量が１４ビット分解能の場合、入力ＰＤ値は０から４０９５の１２ビット値となり、それぞれの値に対して０から１６３８３の１４ビット値の駆動制御量を格納することとなる。この場合、１４ビット×４０９６個＝５７３４４ビットのメモリが必要となる。また、入力側ＰＤ値が１２ビット分解能で、駆動制御量が１６ビット分解能の場合、入力ＰＤ値は０〜４０９５の１２ビット値となりそれぞれの値に対して、０から６５５３５の１６ビット値の駆動制御量を格納することとなる。この場合、１６ビット×４０９６個＝６５５３６ビットのメモリが必要となる。このメモリ量は、ある１つの出力レベルに対するＬＵＴのメモリであり、複数の出力レベルのデータを保持すると、この何倍ものメモリが必要となる。
例えば、−１０ｄＢｍから＋１０ｄＢｍまでの範囲で０．２ｄＢステップで１００個の出力レベルを保持する場合、駆動制御量が１４ビット分解能の場合、５７３４４×１００＝５，７３４，４００ビット、即ち７１６．８キロバイト（ｋＢｙｔｅ）分のメモリが必要となる。また、駆動制御量が１６ビット分解能の場合、６５５３６×１００＝６，５５３，６００ビット（８１９．２キロバイト）分のメモリが必要となる。そこで、ディジタル制御回路２０２に接続する更新情報記憶部２２０に全てのデータを保存して、ＬＵＴ＿Ａ２１２又はＬＵＴ＿Ｂ２１４を書き換える際にディジタル制御回路内の記憶部２０６に展開する。このようにすることで、例えば、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４は、それぞれ５７３４４ビット又は６５５３６ビット分の記憶容量があればよいことになり、ハードウェアが効率的に実現可能となる。
書き込み更新部２１０は、データの書き込み及び更新を行う情報更新部６の一例である。書き込み更新部２１０は、更新情報記憶部２２０と記憶部２０６の間に設定し、更新情報記憶部２２０からデータを受け、記憶部２０６のＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４へ書き込むとともに、ＬＵＴの切替えを通知する。これにより、ＦＦ制御で運用するＬＵＴが更新される。
〔遅延時間の調整〕
次に、遅延時間Ｘと制御遅延時間Ｙの調整について図１２を参照する。
遅延クロックＺ２０４による遅延を行わない状態において、入力側光カプラ１０６と光レベル制御素子１０４の間に十分長い遅延線１２２を挿入し、遅延時間Ｘ（図１１）が制御遅延時間Ｙ（図１１）よりも長くなるようにする（遅延時間Ｘ＞制御遅延時間Ｙ）。そして、遅延クロックＺ２０４による遅延時間Ｚを、遅延時間Ｘと制御遅延時間Ｙの差（遅延時間Ｘ−制御遅延時間Ｙ）に調整する。遅延クロックＺ２０４により遅延時間Ｚを設定することで、入力側の光の分岐から光レベル制御素子１０４の駆動までにかかる時間が制御遅延時間Ｙに遅延時間Ｚを加算した時間に調整され、遅延時間Ｘと同じにすることができる。このようにして遅延線１２２の遅延時間と実際の制御遅延時間との誤差を、制御回路に具備した遅延機能によって補う。
次に、遅延クロックＺ２０４を用いた遅延時間Ｘと制御遅延時間Ｙとの差の調整について、図１３、図１４及び図１５を参照する。図１３は時間調整が適合する際の出力波形の一例を示す図、図１４は時間調整が非適合の際の出力波形の関係の一例を示す図、図１５は時間調整が非適合の際の出力波形の関係の一例を示す図である。なお、図１３、図１４及び図１５に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
図１３、図１４及び図１５に示す例では、５００ナノ秒毎に変化する信号を入力している。また、このディジタル制御回路２０２の１クロックは、約７．５ナノ秒であり、遅延クロックＺ２０４におけるクロック数を１クロック調整すると、７．５ナノ秒程信号の伝達時間が調整される。
遅延時間Ｚが調整され、制御遅延時間Ｙに遅延時間Ｚを加算した時間が、遅延時間Ｘに対して最適な場合、図１３に示すように、出力波形の変動が抑制され、安定した出力波形を得ている。即ち、光レベル制御素子１０４の駆動電流を変化させるタイミングと入力信号が遅延素子を通過して光レベル制御素子１０４に到達するタイミングが一致しているために、入力変動が抑圧される。
ディジタル制御回路２０２内の遅延クロックを図１３に示す最適な場合から２クロック少なくすると、制御遅延時間Ｙが遅延時間Ｘに比べ約１５ナノ秒短くなる。この場合、図１４に示すように、出力波形の変動が最適な場合に比べ大きくなる。また、図１３に示す最適な場合から５クロック少なくすると、制御遅延時間Ｙが遅延時間Ｘに比べ約３７．５ナノ秒短くなる。この場合、図１５に示すように、出力波形の変動は更に大きくなる。このことは、ディジタル制御回路２０２内の遅延クロックが最適値からずれると、入力信号が到達するタイミングと光レベル制御素子１０４の駆動電流を変化させるタイミングがずれるため、最適な遅延クロック値からずれるほど出力波形の歪みが大きくなることを表している。従って、入力信号の変動が速い場合、遅延線１２２や遅延クロックＺ２０４の使用により光レベル制御素子１０４の駆動電圧の印加タイミングと光遅延素子の遅延時間のずれを小さくして光のレベルを制御することができる。
次に、ＬＵＴの切替えについて、図１７及び図１８を参照する。図１７はＬＵＴの更新処理の一例を示すシーケンス図、図１８はＬＵＴの更新処理の一例を示すシーケンス図である。なお、図１７及び図１８に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
ＬＵＴの切替えには、例えば運用面フラグ２３０が用いられる。運用面フラグ２３０は、ＬＵＴを識別する手段の一例であり、例えば、記憶部２０６に設定される。運用面フラグ２３０は、ＬＵＴを参照する際にどちらのＬＵＴを使用するのかを決定するのに用いられる。ＬＵＴ＿Ａ２１２（Ａ面テーブル）又はＬＵＴ＿Ｂ２１４（Ｂ面テーブル）に対して運用面フラグ２３０が設定されると、設定されたＬＵＴが運用中状態のＬＵＴと判断され、入力側ＰＤ値を変換する際に参照される。運用面フラグ２３０が設定されないＬＵＴは待機状態のＬＵＴと判断される。このように運用面フラグ２３０の設定により運用状態を識別するので、運用面フラグ２３０を変更することで簡単にＬＵＴの状態を切替えることができる。
ＬＵＴの運用状態と待機状態との切替えは、ＬＵＴの更新の周期を設定し、設定した周期毎にＬＵＴを更新する周期実行型としてもよく、出力側の信号レベルと出力目標レベルの差が、予め設定した閾値を超えた場合にＬＵＴを更新する条件トリガ型としてもよい。条件トリガ型とすると、制御誤差が大きくなった場合のみＬＵＴの更新が行われるため、ＬＵＴを更新する頻度が下がり、ＬＵＴのデータを蓄積するレジスタやメモリ等の媒体の書き換え寿命を延ばすため、制御回路の故障率低下にもつながる。
周期実行型のＬＵＴの切替えは、図１７に示すように、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４の２つのテーブルを使用し、運用中の状態と、更新中又は切替え待ちの状態とを切替える。
運用開始前の処理として、ＦＢ制御により、運用面フラグ２３０に運用面フラグを通知する。例えば、図１７に示すように、運用面フラグ２３０に運用面フラグ「Ｂ」を通知する（ステップＳ４１）。ＦＢ制御により、通知後、ＬＵＴ＿Ａ２１２に展開してデータを更新する（ステップＳ４２）。テーブルの更新は運用面フラグ２３０の通知がされていないテーブルに対して行われる。この場合、運用面フラグ「Ｂ」であるＬＵＴ＿Ｂ２１４に通知されているので、ＬＵＴ＿Ａ２１２の更新を行う。なお、初期の段階では、出力側の信号レベルが取得されないため、例えば、出力レベルが＋０ｄｂｍのテーブルが設定される。
テーブルの更新が完了すると、運用面フラグ２３０の変更の通知を行うと共に、ＦＦ制御側にハードウェアスタートの通知がされる（ステップＳ４３）。運用面フラグ「Ａ」の通知により、ＬＵＴ＿Ａ２１２が運用状態に切り替えられ、出力レベル＋０ｄｂｍのＬＵＴ＿Ａ２１２を参照したＦＦ制御が開始される。
運用面フラグの変更により待機状態に切替えられたＬＵＴ＿Ｂ２１４では、ＦＢ制御によるテーブルの更新が行われることなる（ステップＳ４４）。このときレベル制御の開始により、出力側ＰＤ値の取得がされ、出力目標レベルが算出され、テーブルの更新が行われる。出力側ＰＤ１１２のモニタで得られた値と出力目標レベルとの間に誤差がある場合、その誤差を小さくする方向で、出力目標レベルをＦＢ制御側で決定する。例えば＋８ｄｂｍ、＋０．６ｄｂｍ、＋０．７ｄｂｍ等のように決定する。決定した出力目標レベルの入力側ＰＤ値と駆動制御量の関係が記されたテーブルを待機状態のテーブルに展開する。待機状態となったＬＵＴ＿Ｂ２１４を、＋０．８ｄＢｍの出力レベルのデータで更新する。更新が終了すると、切替え待ちの状態となる。
ＬＵＴ＿Ｂ２１４に対するテーブル展開処理が終了し、ＬＵＴ＿Ａ２１２での運用の開始から一定の時間が経過すると、ＦＢ制御により、運用面フラグの変更の通知が行われる（ステップＳ４５）。運用面フラグの変更により運用状態と待機状態が切替えられる。運用面フラグ２３０に対して運用面フラグ「Ｂ」を通知し、テーブルを切替えてよい旨の通知を行う。これにより、ＦＦ制御が参照するテーブルがＬＵＴ＿Ａ２１２からＬＵＴ＿Ｂ２１４へ切替えられ、ＬＵＴ＿Ａ２１２が待機状態へ変更され、ＬＵＴ＿Ｂ２１４が運用状態に変更される。ＦＦ制御は、入力側ＰＤ値をモニタし、ＬＵＴ＿Ｂ２１４の＋０．８ｄｂｍのテーブルを参照して、ＤＡＣ１１８へ設定する動作を周期的に高速に繰り返す。
このようなテーブル更新及び切替えは、例えば約１秒毎に周期的に行う。＋０．６ｄＢｍの出力レベルのデータでテーブルの更新を行う（ステップＳ４６）。運用面フラグ「Ａ」の通知を行うと（ステップＳ４７）、出力レベルは＋０．８ｄｂｍから＋０．６ｄｂｍへ切替えられ、＋０．７ｄＢｍの出力レベルのデータでＬＵＴ＿Ｂ２１４の更新を行い（ステップＳ４８）、運用面フラグ「Ｂ」の通知を行うと（ステップＳ４９）、出力レベルは＋０．７ｄｂｍへ切替えられ、ＬＵＴ＿Ａ２１２の更新を行う（ステップＳ５０）。ＦＢ制御により監視される出力側ＰＤ値に基づいてテーブルの更新が周期的に行われることで、光のレベルの正確性が維持される。なお、周期的に行う処理は、第１の実施の形態と同様であり、その説明を省略する。
次に、条件トリガ型のＬＵＴの切替えについて、図１８を参照する。
図１８に示すように、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４の２つのテーブルを使用し、運用中の状態と、更新中又は切替え待ちの状態とを切り替える。
ＦＦ制御が開始されるまでの処理（ステップＳ６１〜ステップＳ６３）は、既述の処理（ステップＳ４１〜ステップＳ４３）と同様であるので、その説明を省略する。
ＦＦ制御が開始されると、ＬＵＴ＿Ａ２１２によるＦＦ制御が行われる中、ＦＢ制御では、出力側ＰＤ値が監視され、制御誤差が予め設定した閾値を超えたか否かが判断される。閾値を超えた場合、ＦＢ制御による待機状態のテーブル即ち、ＬＵＴ＿Ｂ２１４の更新が開始され（ステップＳ６４）、更新が終了すると、運用面フラグの変更の通知が行われる（ステップＳ６５）。運用面フラグの変更の通知により運用状態と待機状態が切替えられる。既述のように、待機状態のＬＵＴ＿Ｂ２１４に対し、例えば＋０．８ｄＢｍの出力レベルのデータで更新が行われ、更新が終了すると、運用面フラグ「Ｂ」の通知をする。ＬＵＴ＿Ａ２１２が待機状態へ変更され、ＬＵＴ＿Ｂ２１４が運用状態に切替えられる。ＦＦ制御は、ＬＵＴ＿Ｂ２１４の＋０．８ｄｂｍのテーブルを参照した制御を行うこととなる。
条件トリガ型のＬＵＴの切替えでは、テーブルの切替えは出力側ＰＤ値と出力目標レベルの差が予め設定した閾値を超えた場合に行う。制御誤差が閾値を超えると、＋０．６ｄＢｍの出力レベルのデータでテーブル即ち、ＬＵＴ＿Ａ２１２の更新を行い（ステップＳ６６）。運用面フラグの変更の通知を行うと（ステップＳ６７）、出力レベルは＋０．８ｄｂｍから＋０．６ｄｂｍへ切替える。制御誤差が閾値を超えるとテーブルの更新が行われることで、光のレベルの正確性が維持される。
上記した第３の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 入力側光カプラ１０６とディジタル制御回路２０２の間の経路にＰＤと、ＡＤＣと、ＤＡＣを配置することで、光のレベル制御が可能となる。
(2) ＦＦ制御では、入力側のＰＤのモニタ値を取得し、運用状態のＬＵＴを参照して、駆動制御量をＤＡＣ１１８へ設定する。このとき、遅延クロックＺだけ待ってからＤＡＣ１１８へ設定する。そして、駆動制御量はＤＡＣ１１８を介して駆動回路へ供給され、駆動制御量に応じて駆動回路から適切な電流もしくは電圧が光レベル制御素子へ出力される。
光レベル制御素子１０４が信号を増幅するタイミングで入力側のＰＤのモニタ値で監視した信号変動が生じるため、光レベル制御素子１０４による信号の増幅が行われる結果、光レベル制御素子１０４の出力は変化せず、安定する。このように、ＦＦ制御は、入力側のＰＤをモニタし、ＬＵＴを参照して、ＤＡＣ１１８へ設定する動作を周期的に高速に繰り返す。
(3) ＦＢ制御で一定時間毎に又は、制御誤差が所定の範囲を超えた場合に待機状態のＬＵＴを更新して運用状態のＬＵＴに切替えることにより、常に最新の状態で制御が可能となる。よって、経年変化により損失が変化した場合や光レベル制御素子１０４の印加電圧対出力パワーの関係が変化した場合でも、常に最適な電圧を印加し続けることが可能となる。その結果、高速なレベル変動に対応しつつ、長期間に渡りその特性を維持し続けることが可能となる。
(4) ディジタル制御回路２０２内に遅延クロックＺ２０４を備えることで、制御遅延時間Ｙの調整が可能となり、遅延線１２２による遅延時間Ｘとの差を、遅延クロックＺ２０４の遅延機能によって補うことができる。遅延線１２２及び遅延クロックＺ２０４を備えることで、時間調整の自由度が高くなり、調整のための労力と時間が軽減される。
(5) 遅延クロックＺ２０４は、記憶部２０６に入力する前の信号を遅延させることも可能である。この場合、遅延クロックＺは、入力側ＡＤＣ１１４と記憶部２０６の間に配置する。
(6) 遅延線１２２の遅延時間Ｘが遅延クロックの機能を使用していない制御遅延時間Ｙよりも大きくなるように設定し、ディジタル制御回路２０２は、遅延クロックＺ２０４によりこの制御遅延時間Ｙをクロック単位で遅延させ、遅延時間Ｘとの差を調整する。よって、時間の調整を遅延クロックＺ２０４の遅延させるクロックの数を調整することで行うことができるため、遅延線１２２の長さの調整に比べて、調整が失敗した場合の修正が容易であり、かつ簡単にできる。
(7) マイクロ秒以下（１ＭＨｚ以上）の光レベル変動を制御する場合、ＦＦ制御の制御周期は数十ナノ秒（２０ＭＨｚ）周期でレジスタにアクセスし続け、駆動電圧を更新し続けることになる。一方、ＦＢ制御は正確性を重視しているため、ＦＦ制御よりも千倍以上遅い周期で制御している。即ち、非常に高速にアクセスし続けているレジスタ又はメモリ上のＬＵＴをＦＢ制御で更新する場合、ＦＦ制御側のアドレス参照処理とＦＢ制御の書き込み処理が同時になると、ＦＦ側のアドレス参照が正しく行われない可能性がある。異常な制御電圧がＤＡＣ１１８から出力され、誤った出力パワーとなり、その結果、ＦＢ側で誤った制御誤差を認識する可能性がある。そこで、２面以上のＬＵＴを備え、運用状態のＬＵＴ又は待機状態のＬＵＴとし、待機状態のＬＵＴに対してテーブルの展開処理がされ、展開が終了するとＬＵＴの運用状態と待機状態を切り替える。ＬＵＴの切り替え処理は短時間で行われるので、運用状態のＬＵＴを用いてＦＦ制御が行われる中で、待機状態のＬＵＴのテーブル更新処理を行うことが可能となり、ＦＦ制御によりＬＵＴによる値の変換を高速に行うことを維持しつつ、ＦＢ制御によりＬＵＴの制御誤差の修正も行うことができ、レベルの正確性の確保も可能となる。ＦＢ制御によるレベルの正確性の確保とＦＦ制御の高速性を両立することができる。
(8) ＬＵＴの全データを更新情報記憶部２２０に格納し、制御誤差・新目標値算出部２０８の算出結果に応じて必要なものが記憶部２０６のＬＵＴ＿Ａ２１２又はＬＵＴ＿Ｂ２１４に展開されるので、記憶部２０６の記憶容量が小さくて済む。
(9) ＬＵＴの全データを更新情報記憶部２２０に格納するに際し、図１９に示すように、元データのテーブルの入力ＰＤ値に閾値を設定して、閾値以下の入力ＰＤ値では、例えば、駆動電流を０又は、一定量に設定してもよい。この閾値は、例えば、入力側ＰＤ１１０の立ち上がり、又は立下りの検出レベルに設定する。このように設定すると、信号が検出レベル以下の状態において、駆動電流を０に設定し、電力の節電を行い、又は例えば、予熱レベルに設定し、再び閾値以上の入力ＰＤ値となった場合の駆動を安定させることができる。なお、駆動電流は駆動制御量の一例である。
(10)この実施の形態では、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４の２つのＬＵＴを備えているが、ＬＵＴを２以上備え、切替えるようにしてもよい。１つの運用状態のＬＵＴに対して、複数の待機状態のＬＵＴを備えることで、より精度の高い更新が可能となる。また、２以上のＬＵＴを備えることで、同時に２以上の信号に対してＬＵＴを参照することが可能となる。
〔第４の実施の形態〕
第４の実施の形態について、図２０、図２１及び図２２を参照する。図２０は第４の実施の形態に係るレベル制御システムの一例を示す図、図２１は信号遅延素子の一例を示す図、図２２は信号遅延素子の遅延量の特性の一例を示す図である。なお、図２０、図２１及び図２２に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図２０において、図５、図１１及び図１２と同一部分には同一符号を付してある。
この第４の実施の形態では、時間調整手段として信号遅延素子３０４を備える。
信号遅延素子３０４は、信号の伝達時間を調整する時間調整手段の一例であり、出力時間調整部を構成する。信号遅延素子３０４は、例えば、図２１に示すように、複数のフリップフロップ（flip-flop ）３１０、３１１、３１２、３１３、３１４、３１５、３１６、３１７、３１８、３１９、３２０を備える。また、セレクタ３２１、３２２、３２３、３２４、３２５、３２６、３２７、３２８、３２９、３３０、３３１を備える。また、信号遅延素子３０４は、例えば、インバータ３３２、３３４、３３６、３３８と、ラッチ３４２、３４４とを備える。フリップフロップ３１０、３１１、３１２、３１３、３１４、３１５、３１６、３１７、３１８、３１９、３２０には、それぞれ異なる遅延量を設定し、フリップフロップをセレクタを介して縦属接続する。ラッチ３４２及びセレクタ３２１、３２２、３２３、３２４、３２５、３２６、３２７、３２８、３２９、３３０、３３１により、フリップフロップのｏｎ又はｏｆｆを調整することで遅延量を調整する。即ち、選択するフリップフロップの段数で遅延量を調整し、インバータ３３２に入力した信号を遅延させてインバータ３３６から出力する。この結果、ディジタルの入力電気信号と出力電気信号間の遅延量Ｚを調整することができ、光信号のレベルを制御するまでの時間を、入力側伝送路１００を流れる光信号が、入力側光カプラ１０６から光レベル制御素子１０４に到達するまでの時間に一致させることができる。遅延線１２２の長さの調整に比べて、調整が失敗した場合の修正が容易である。
信号遅延素子３０４による遅延量の調整は、例えば、３．２ナノ秒から１４．８ナノ秒の範囲で調整することが可能である。また、信号遅延素子３０４は、図２１に示すようにインバータ３３８及びラッチ３４４を備え、複数の信号遅延素子３０４を連携動作させることで遅延量を増やすことが可能である。また、図２２に示すように、遅延（delay ）は、Ｄ〔9:0 〕（ CMOS, ECL, or TTL Control Bits ）の増加に対してリニアに増加する特性を有する。よって、制御回路の動作クロック単位で遅延させる遅延クロックＺ２０４による調整に比べ、更に細かい遅延量の設定が可能となる。なお、遅延量は、例えばディジタル制御回路３０２に遅延量設定部３０６（図２０）を配置し、遅延量設定部３０６により設定する。
信号遅延素子３０４はディジタル信号の伝達を遅らせるため、ディジタル制御回路３０２とＤＡＣ１１８の間に配置される。例えばディジタル制御回路３０２からＤＡＣ１１８へ送信されるイネーブル信号３５０（イネーブルビット）（図２０）の信号線上に配置され、イネーブル信号３５０の伝達を遅延させる。信号遅延素子３０４でイネーブル信号３５０の伝達を遅らせるので、ＤＡＣ１１８の出力のタイミングを遅らせることができる。この場合、ＤＡＣ１１８が出力する光レベル制御素子１０４の振幅設定情報を遅延させる必要がなく、その振幅設定情報を有効にするイネーブル信号３５０を遅らせるだけで、ＤＡＣ１１８の出力のタイミングを遅らせることができる。
その他の構成は、第３の実施の形態と同様であるので、その説明を省略する。
〔第５の実施の形態〕
第５の実施の形態について、図２３、図２４及び図２５を参照する。図２３は第５の実施の形態に係るレベル制御システムの一例を示す図、図２４は間欠信号の一例を示す図、図２５は連続信号の一例を示す図である。なお、図２３、図２４及び図２５に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図２３において、図５、図１１、図１２及び図２０と同一部分には同一符号を付してある。
この実施の形態では、ＰＤで検出した値の平均化処理、駆動制御量の制限処理、及びデータの展開作成処理を行う。そこで、ＰＤで検出した値の平均化処理に関し、ディジタル制御回路４０２は、入力ＰＤ・パワーモニタ・平均化処理部４０４と、エッジ検出処理部４０６と、出力ＰＤ・パワーモニタ・平均化処理部４０８とを備える。駆動制御量の制限処理に関し、ディジタル制御回路４０２は、ＤＡＣ設定処理部４１０を備える。また、データの展開作成処理に関し、ディジタル制御回路４０２は、制御誤差・新目標値算出部４１２と、テーブル検索部４１４と、元データ展開作成部４１６と、書き込み更新部４１８とを備える。また、ディジタル制御回路４０２は、更新情報記憶部４３０に接続する。その他の構成は、第３の実施の形態と同様であるため、その説明を省略する。なお、出力ＰＤ・パワーモニタ・平均化処理部４０８と、制御誤差・新目標値算出部４１２と、テーブル検索部４１４と、元データ展開作成部４１６と、書き込み更新部４１８は、情報更新部６（図１）の一例である。
入力ＰＤ・パワーモニタ・平均化処理部４０４は、複数の信号の値を平均する手段の一例である。入力ＰＤ・パワーモニタ・平均化処理部４０４は、入力側ＡＤＣ１１４と記憶部２０６の間に設定し、入力側ＰＤ１１０によりモニタした複数の信号を平均化する。
エッジ検出処理部４０６は、信号のエッジを検出する手段の一例である。エッジ検出処理部４０６では入力ＰＤ・パワーモニタ・平均化処理部４０４に入力される信号の分岐信号を監視して、信号のエッジを検出する。エッジ検出処理部４０６は、バースト光信号のバースト信号領域４３２（図２４）からガードタイム領域４３４（図２４）へ移行する立下りのエッジと、ガードタイム領域４３４からバースト信号領域４３２へ移行する立ち上がりのエッジを検出する。エッジを検出すると、入力ＰＤ・パワーモニタ・平均化処理部４０４へトリガ信号を出力する。
出力ＰＤ・パワーモニタ・平均化処理部４０８は、複数の信号の値を平均する手段の一例である。出力ＰＤ・パワーモニタ・平均化処理部４０８は、出力側ＡＤＣ１１６と制御誤差・新目標値算出部４１２の間に設定し、出力側ＰＤ１１２によりモニタした信号の複数を平均して制御誤差・新目標値算出部４１２へ出力する。
ＤＡＣ設定処理部４１０は、値の範囲を制限する手段の一例である。ＤＡＣ設定処理部４１０は、出力する信号を閾値の範囲に制限するリミッタ処理を行う。ＤＡＣ設定処理部４１０は、記憶部２０６と遅延クロックＺ２０４の間に設定する。ＤＡＣ設定処理部４１０は、記憶部２０６から出力される駆動制御量を受け、駆動制御量が閾値の範囲にない場合、駆動制御量を閾値に変更して遅延クロックＺ２０４へ出力する。駆動制御量に対し、下限の閾値と上限の閾値の両方を設定する場合、ＤＡＣ設定処理部４１０は、下限の閾値より低い駆動制御量を下限の閾値に変更して出力し、上限の閾値より高い駆動制御量を上限の閾値に変更して出力する。
制御誤差・新目標値算出部４１２は、入力値と目標値との差を算出する手段の一例である。制御誤差・新目標値算出部４１２は、出力ＰＤ・パワーモニタ・平均化処理部４０８に接続し、出力ＰＤ値又はその平均値を受け、これらと目標出力レベルとの差を算出し、新たな目標出力レベルの算出を行う。制御誤差・新目標値算出部４１２は、算出結果を出力する。
テーブル検索部４１４は、データを検索する手段の一例である。テーブル検索部４１４は、制御誤差・新目標値算出部４１２と更新情報記憶部４３０の間に設定し、制御誤差・新目標値算出部４１２の算出結果を受け、更新情報記憶部４３０を検索し、算出結果と一致する出力レベルのデータ又は算出結果に近接する２つの出力レベルのデータを確認する。なお、算出結果に近接する２つの出力レベルのデータを確認する場合、算出結果より大きい値の出力レベルのデータと、算出結果より小さい値の出力レベルのデータのそれぞれ１つを確認する。
更新情報記憶部４３０は、ＬＵＴの元データを格納する。更新情報記憶部４３０は、テーブル検索部４１４の検索により確認された元データを、元データ展開作成部４１６に送出する。なお、ＬＵＴの元データは、更新情報の一例である。
元データ展開作成部４１６は、受けたデータを展開する手段の一例である。元データ展開作成部４１６は、更新情報記憶部４３０と書き込み更新部４１８の間に設置し、更新情報記憶部４３０より送出されるＬＵＴの元データから、記憶部２０６に展開するデータを作成する。なお、元データ展開作成部４１６が作成するデータは、更新制御情報の一例である。
書き込み更新部４１８は、データの書き込み及び更新を行う手段の一例である。書き込み更新部４１８は、元データ展開作成部４１６と記憶部２０６の間に設定し、元データ展開作成部４１６より作成データを受け、待機中のＬＵＴへ書き込むとともに、ＬＵＴの切替えを通知する。待機中のＬＵＴへ情報を書き込み運用状態に切替えることで、ＦＦ制御で運用するＬＵＴが更新される。
次に、ＰＤ検出の値の平均化処理について図２４及び図２５を参照する。
伝送路を流れる信号は、間欠信号（バースト光信号）と、連続信号（ＣＷ光信号：continuous wave light signal）に識別される。
間欠信号は例えば、光をバーストすることで得られる信号であり、図２４に示すように、信号を有するバースト信号領域４３２と、信号がないガードタイム領域４３４が交互に繰り返される信号である。間欠信号のレベル制御を行う場合、例えば、ガードタイム領域４３４ではレベルの制御を行わず、バースト信号領域４３２の信号レベルを制御してレベルをあわせる。ガードタイム領域４３４でのレベルの制御を行わないことにより、増幅された自然放出光（ＡＳＥ：amplified spontaneous emission）の検出を確実なものとし、システム上の不具合の防止、更には消費電力の増大を防止することができる。
バースト信号のバースト長がミリ秒単位より短い場合、バースト信号内でのパワーの変動は小さい。そこで、バースト信号領域４３２間のレベルの差（ΔＬ）を制御する。ΔＬは、例えば１５ｄＢのように、十数デシベルの大きさで発生する。エッジ検出処理部４０６により信号のエッジを検出すると、入力ＰＤ・パワーモニタ・平均化処理部４０４は、トリガ信号を受ける。そして各エッジの信号レベルを記憶部２０６へ向け出力する。入力ＰＤ・パワーモニタ・平均化処理部４０４では、次のエッジ検出がされるまで、制御ポイントの信号レベルを保持して出力することで、エッジ部を制御ポイントとする信号レベルの制御を行うことができる。各エッジの信号レベルを出力するので、瞬間的に応答して制御することができる。
バースト長が、ミリ秒単位程度又はそれより長い場合、瞬間的な応答性だけではなく、バースト信号内の連続性も求められる。そこで、エッジの信号によるレベルの制御とともに、バースト信号内での制御ポイントを増やして制御を行う。この制御によりバースト信号内のパワーのふらつきも制御することができる。
連続信号は、図２５に示すように、信号のレベルが連続的に変化する。信号４３６は、レベルの変動が小さい場合の例である。レベルの変動が小さい場合は、偏波変動の速さは１０μ秒程度となる。信号４３８は、レベルに急変が生じた場合の例である。レベルの急変が生じるとそのレベルの変動は、２０ｄＢ程度となり、信号の上昇時間Ｔｒ及び信号の下降時間Ｔｆは５０マイクロ秒程度となる。そこで、入力ＰＤ・パワーモニタ・平均化処理部４０４では、入力ＰＤモニタ回路の応答速度に応じて制御ポイントの値を出力し又は複数の制御ポイントの値の平均値を出力する。連続信号は、間欠信号とは異なり常に信号が存在し、信号の変動に休みがない。また、連続信号のレベルの制御には、制御後の信号に連続性が求められるため、制御の周期を短くするとともに、制御後に精度が求められる。ただ、信号のパワー変動が間欠信号に比べ遅いため、間欠信号に比べ、速度よりも精度を重視した制御を行う。なお、上昇時間Ｔｒ及び下降時間Ｔｆは、入力に対応する出力の応答を表す時間の量を表し、上昇時間は、上昇時の時間、下降時間は下降時の時間を表す。
測定の精度を向上するため、入力ＰＤ・パワーモニタ・平均化処理部４０４では制御ポイントの値の平均値を出力する。平均値を出力する場合、平均化の回数を初期設定として設定する。入力ＰＤ・パワーモニタ・平均化処理部４０４では、設定した回数の制御ポイントの値を平均化し、その平均値を出力する。平均化の回数は、値を取得するために要する時間と制御で求められる速度の関係に基づき決定し、例えば２〜１６回程度の回数を設定する。
数値の平均化処理を行うことで、突発的なノイズによってモニタ値が変化し、その影響で制御が不安定になることを防止することができる。また、ＰＤモニタ回路の応答速度が光信号ビットレートよりも高速な場合に、光信号ビットレートよりもモニタ速度を遅くすることにより、信号の平均レベルをモニタし、ビットの１、０によって光レベルが変化している波形がそのまま観測されることを防止できる。
次に、第５の実施の形態の制御回路の処理について、図２６を参照する。図２６は第５の実施の形態に係るレベル制御処理の一例を示すフローチャートである。なお、図２６に示す処理は一例であって、斯かる処理に本発明が限定されるものではない。図２６において、ａ１、ａ２はフローチャートの接続部分を表す。
この制御処理は、ＬＵＴを一定の周期で更新する場合のフローチャートである。制御の自由度を高めるため、ＦＦ制御（ＦＦループ処理）とＦＢ制御（ＦＢループ処理）を任意で選択できるようにしてある。即ち、ＦＦループ処理のみで動作させる制御、ＦＢループ処理のみで動作させる制御、その両方で動作させる制御を変更可能である。ＦＦループ処理及びＦＢループ処理の選択は、例えば、ＦＦループ処理及びＦＢループ処理のそれぞれの設定に１ビットを割り振り、そのＯＮ及びＯＦＦの２値で制御する。ＦＦループ処理及びＦＢループ処理の両方を行う場合は、それぞれの設置をＯＮとすれば良い。この設定は、初期設定において設定する。
先ず、初期設定が行われる（ステップＳ１０１）。この初期設定では、(1) から(5) の設定が行われる。
(1) ＰＤ平均化回数の設定
この設定では、複数回のレベルの平均値で制御する場合にその回数を設定する。また、平均化を行わない場合は、平均化の回数として１を設定する。
(2) 遅延量設定
この設定では、遅延クロックＺ２０４による遅延量を設定する。
(3) 目標値に対応した初期のＬＵＴの設定
この設定では、運用開始前の処理においてＬＵＴに書き込むデータの出力レベルを設定する。
(4) ＦＦループ処理、ＦＢループ処理の使用の設定
(5) 閾値設定
この設定は、ＤＡＣ設定処理部４１０が使用する閾値の設定である。
初期設定が終了すると、制御前の信号レベルを受け付け、値の平均化処理を行う（ステップＳ１０２）。この平均化処理により、入力ＰＤ・パワーモニタの平均化が行われる。初期設定において平均化処理を行わない場合は、受け付けた制御前の信号レベルをそのまま平均値として処理する。処理が終了すると、入力側ＰＤ値として出力する。
次に、ＦＦループ処理を行うかの判断を行い（ステップＳ１０３）、行わない場合には（ステップＳ１０３のＮＯ）、ＦＦループ処理の回数が一定回数を経過したかの判断（ステップＳ１０８）に移行する。
ＦＦループ処理を行う場合には（ステップＳ１０３のＹＥＳ）、入力側ＰＤ値により駆動制御量への変換を行う。このとき、ＬＵＴの運用フラグの確認を行い、運用状態のＬＵＴを参照してＤＡＣ設定値を作成する（ステップＳ１０４）。作成したＤＡＣ設定値が調整範囲外か、即ち、ＤＡＣ設定値が上限閾値より大又は下限閾値より小であるかが判断され（ステップＳ１０５）、調整範囲外である場合（ステップＳ１０５のＹＥＳ）、ＤＡＣ設定値を閾値へ変更し（ステップＳ１０６）、時間調整後にＤＡＣ１１８を介して光レベル制御素子１０４の駆動が行われる（ステップＳ１０７）。調整範囲外でない場合（ステップＳ１０５のＮＯ）、時間調整後にＤＡＣ１１８を介して光レベル制御素子１０４の駆動が行われる（ステップＳ１０７）。なお、ＤＡＣ設定値はレベル制御量又は駆動制御量の一例である。
入力側ＰＤ１１０では信号を連続して受けるので、受けた信号レベルに対するステップＳ１０２からステップＳ１０７の処理も連続して行われる。
次に、ＦＦループ処理が所定回数を処理したかを判断する（ステップＳ１０８）。処理回数が所定回数経過していない場合（ステップＳ１０８のＮＯ）、ＦＦループの回数を１回加算する（ステップＳ１０９）。ＦＦループ処理回数の確認は、処理回数が所定回数を経過するまで繰り返される。
ループ回数が所定回数経過した場合（ステップＳ１０８のＹＥＳ）、ＦＦループの処理回数をリセットし（ステップＳ１１０）、ＦＢループ処理の設定（ＯＮ）かを確認する（ステップＳ１１１）。ＦＢループ処理が設定されていなければ（ステップＳ１１１のＮＯ）、ステップＳ１０２へ移行し、ＦＢループ処理は行わない。
ＦＢループ処理が設定されていれば（ステップＳ１１１のＹＥＳ）、出力側の信号レベルを受け付け、その平均化処理を行う（ステップＳ１１２）。この平均化処理は、出力ＰＤ・パワーモニタ・平均化処理部４０８で行われる。なお、初期の設定において平均化を行わない場合は、受け付けた出力側信号レベルをそのまま平均値として処理する。処理が終了すると、出力側ＰＤ値として出力する。
次に、出力側ＰＤ値と出力目標レベルとの差を算出して更新する目標値を決定する（ステップＳ１１３）。例えば、出力パワー目標値を＋０ｄＢｍとし、＋０ｄＢｍとするためのＬＵＴを用いてＦＦ制御を行っている状態において、ＦＢ制御側でモニタした結果が０．２ｄＢｍ出力パワー目標値より高い場合、出力側（制御後）レベル値の平均値と目標レベル値との差０．２ｄＢｍを算出し、＋０ｄＢｍのＬＵＴを、−０．２ｄＢｍのＬＵＴに変更することを決定する。
更新情報記憶部４３０から更新の目標値（出力目標レベル）に近いテーブルの検索を行い（ステップＳ１１４）、検索されたテーブルから出力目標レベルのテーブルを作成し（ステップＳ１１５）、待機状態のＬＵＴに作成したテーブルのデータを書き込む（ステップＳ１１６）。斯かる処理によりＬＵＴの更新を行う。
次に、ＬＵＴのフラグの更新処理を行う（ステップＳ１１７）。この処理では、今まで使用していた運用状態のＬＵＴのフラグを消去して、新たに更新したＬＵＴにフラグを立てる。フラグの消去が行われたＬＵＴは、運用状態から待機状態へ識別され、フラグを立てたＬＵＴは、待機状態から運用状態へ識別されることとなる。この結果、ＬＵＴが切替えられ、運用状態のＬＵＴのデータが更新されることとなる。ステップＳ１０２からステップＳ１１７は繰り返され、ＬＵＴの更新は、ＦＦループの回数が所定の回数に達した場合に実行される。ＦＦループの１回に係る時間はほぼ一定であることから、テーブルの更新が例えば約１秒毎に行われるように所定の回数を設定することにより、ほぼ一定の周期でテーブル更新を行うことが可能となる。
次に、制御誤差が一定の範囲を超えた場合の処理について図２７を参照する。図２７は第５の実施の形態に係るレベル制御処理の一例を示すフローチャートである。なお、図２７に示す処理は一例であって、斯かる処理に本発明が限定されるものではない。図２７において、ｂ１、ｂ２はフローチャートの接続部分を表す。
ステップＳ１２１ないしステップＳ１３２は、既述のステップＳ１０１〜Ｓ１１２（図２６）に対応するため、その説明を省略する。
ステップＳ１３２で平均化処理を行った後、出力目標レベルとの差の算出を行う（ステップＳ１３３）。斯かる処理により、制御誤差を得る。得られた制御誤差に対し、一定範囲として例えば、±ΔＸ以上であるかが判断される（ステップＳ１３４）。一定範囲内にある場合（ステップＳ１３４のＮＯ）、カウントが０にリセットされている状態からステップＳ１２２の処理を繰り返す。
一定範囲外であれば（ステップＳ１３４のＹＥＳ）、出力目標レベルの決定を行い（ステップＳ１３５）、出力目標レベルに近いテーブルの検索（ステップＳ１３６）からＬＵＴのフラグの更新処理（ステップＳ１３９）までの処理を行う。ステップＳ１３６ないしステップＳ１３９は、既述のステップＳ１１４〜Ｓ１１７（図２６）に対応するため、その説明を省略する。
〔ＬＵＴデータの展開作成〕
次に、ＬＵＴデータの展開作成処理について、図２８、図２９及び図３０を参照する。図２８はテーブルの補間の一例を示す図、図２９はテーブル作成処理手順の一例を示す図、図３０はテーブルの補間処理の一例を示す図である。なお、図２８、図２９及び図３０に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
ＬＵＴデータの展開及び作成は、更新情報記憶部４３０に格納する元データをＬＵＴ元データ展開部の演算処理により展開してＬＵＴの更新データを作成する。更新情報記憶部４３０には、更新データの一部を格納することで対応が可能となるため、例えば、制御誤差を０．２ｄＢｍ間隔から０．１ｄＢｍ間隔で更新する場合でも、更新情報記憶部４３０のメモリ容量を増やすことなく対応することができる。なお、ＬＵＴの更新データは更新制御情報の一例である。
更新情報記憶部４３０には、取りうる出力レベル値の範囲のいつくかのポイント毎にテーブルを設ける。例えば、図２８に示すように、出力レベルが−１０ｄＢｍのデータ４４２と、−５ｄＢｍのデータ４４４と、０ｄＢｍのデータ４４６と、＋５ｄＢｍのデータ４４８と、＋１０ｄＢｍのデータ４５０の５つの出力レベルのデータを格納する。元データ展開作成部４１６において補間処理を行うことにより元データからＬＵＴのデータ４５２が作成される。元データの行数は、ＬＵＴの行数に比べ少なく簡略化する。例えば、ＬＵＴが１０２４行である場合、各出力レベルの元データは２５６行として、４行毎のデータを格納する。
元データからＬＵＴの更新データを作成する補間処理は、図２９、図３０に示すように、以下の手順で行う。
手順（１）：複数の出力レベルの元データを更新情報記憶部４３０に設定する。即ち、複数のレベルについて元データを用意し、予め更新情報記憶部４３０に設定する。
手順（２）：目標として設定したい出力レベル（出力目標レベル）に最も近い２つの元データをそれぞれ引き伸ばす。
更新情報記憶部４３０の記憶容量を抑えるため、元データのテーブルの行数をＬＵＴの行数より少なくする場合、元データの各データ間を補間して、ＬＵＴの行数のデータを作成する。作成したデータは例えば、中間テーブルとなる。
手順（３）：引き伸ばしたテーブル（中間テーブル）から目標レベル相当のテーブル（完成テーブル）を作成する。
目標として設定したい出力レベルの元データがない場合、演算処理により引き伸ばしたデータから目標として設定したい出力レベルのデータを算出する。
手順（１）から手順（３）を行うことで、更新情報記憶部４３０が格納する元データを展開し、完成テーブルを作成する。このテーブルのデータによりＬＵＴのデータの更新が可能となる。なお、元データのテーブルの行数をＬＵＴの行数と同じにする場合、手順（２）は設定したい出力レベルに最も近い２つの元データの抽出のみを行うこととなる。また更新する目標レベルに一致する元データを更新情報記憶部４３０が格納している場合は、最も近い２つの元データを検索し、展開する手順に代えて、一致する元データを展開すればよい。この場合、手順（３）は省略されることとなる。
〔元データの設定〕
元データの設定について、図３１を参照する。図３１は補間処理の設定項目の一例を示す図である。なお、図３１に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
元データの設定は、図２９に示すように、例えば、更新情報記憶部４３０内に出力レベル（ＬｅｖｅｌＡ）から出力レベルＥ（ＬｅｖｅｌＥ）の元データ（元データテーブル４６２、４６４、４６６、４６８、４７０）を設定することで行われる。元データテーブル４６２、４６４、４６６、４６８、４７０は、２列のテーブルからなり、一方の列には入力ＰＤ値が格納され、他の列にはＤＡＣ１１８へ出力する値を示す駆動制御量が格納される。元データテーブル４６２、４６４、４６６、４６８、４７０は、各出力レベルにするための駆動制御量の関係を測定することで得られる。
更新情報記憶部４３０に元データテーブル４６２、４６４、４６６、４６８、４７０を設定するに際し、図３１に示すように、完成テーブルの行数（Ncmpline）と、元データテーブルの個数（Nsrctbl ）と、元データテーブルの行数（Nsrcline）と、目標設定レベルの最大値（Level ＿Max ）と、目標設定レベルの最小値（Level ＿Min ）と、目標設定レベル（Level ＿target）を設定する。なお、図３１に示す設定は、入力側の信号レベルを１１ビットとする場合の例である。
完成テーブルの行数は、ＬＵＴの行数と一致し、１１ビットの場合は２０４８となる。
元データテーブルの個数の設定により、更新情報記憶部４３０に格納する元データテーブルの個数を設定する。個数は、３、６、１２、２２、４３、８５の離散値のみを許容し、それ以外の値は切り下げて離散値に変更する。値が３より小さい場合は、３に設定する。
元データテーブルの行数は、６４〜２０４８の範囲で設定する。元データテーブルの行数には、２のＮ乗の形（Ｎ＝６〜１１）で表現される値を設定する。Ｎの値が６から１１の範囲でない場合は、Ｎ＝６として６４を設定する。
目標設定レベルの最大値は、出力レベルの最大値を意味する。例えば１０ｄＢｍを設定する。
目標レベルの最小値は、出力レベルの最小値を意味する。例えば−１１ｄＢｍを設定する。
目標設定レベルは、目標設定レベルの最大値から最小値までの範囲内で決定する。この目標設定レベルは、運用開始前に設定し、運用を開始する際に最初にＬＵＴに設定するレベルとなる。
元データテーブルの個数と、目標設定レベルの最大値と、目標設定レベルの最小値を設定すると、更新情報記憶部４３０に格納する元データテーブルのレベル刻み幅（Nsrcwidth ）が決まり、式（１）となる。
Nsrcwidth ＝(Level＿Max −Level ＿Min)/(Nsrctbl −1) ・・・(1)
そこで、更新情報記憶部４３０に格納するデータの出力レベルが、図３０に示すように、Level ＿Min 、Level ＿Min ＋Nsrcwidth ×（２−１）、Level ＿Min ＋Nsrcwidth ×（３−１）、・・・、Level ＿Min ＋Nsrcwidth ×（Nsrctbl −１）に設定される。
〔中間テーブルの作成〕
中間テーブルの作成について、図３２及び図３３を参照する。図３２は元データを引き伸ばす処理の一例を示す図、図３３はデータを引き伸ばす処理の一例を示す図である。なお、図３２及び図３３に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図３２及び図３３は、テーブルの行数が８ビットの例である。
中間テーブルは、元データのデータ行を引き伸ばして作成する。更新情報記憶部４３０が、データ４４２と、データ４４４と、データ４４６と、データ４４８と、データ４５０（図２８）を格納し、それぞれのデータが、２５６行である場合、元データの各データ間を補間してＬＵＴのデータを作成する。ＬＵＴのデータが１０２４である場合、元データを２５６行から１０２４行に引き伸ばす。
例えば、７ｄＢｍｍの出力レベルのテーブルを作成する場合、図３２に示すように、７ｄＢｍに近い５ｄＢｍのデータ４４８を引き伸ばして中間テーブル４８４を作成し、１０ｄＢｍのデータ４５０を引き伸ばして中間テーブル４８６作成する。
データの引き伸ばしは、図３３に示すように、データの１、２、３、４、・・・、２５６行のデータを、中間テーブルの１、５、９、１３、・・・、１０２４行に対応させる。そして中間テーブルの２〜４、６〜８、１０〜１２、・・・１０１４〜１０１６、１０１８〜１０２３行の値を１、５、９、１３、・・・、１０１３、１０１７、１０２４行の隣り合うデータ同士を一次関数で結合することにより作成する。なお、元データの２５５行目と２５６行目は中間テーブルの１０１７行目と、１０２４目に対応し、他の区間に比べ広くなる。そこで、最後の区間のみ不等間隔で結合する。このように設定することで、各元データを８ビット（１０２４行）とすることができる。
〔完成テーブルの作成〕
次に、完成テーブルの作成について、図３４、図３５、図３６、図３７、図３８、図３９、図４０、図４１、図４２、及び図４３を参照する。図３４はレベル制御素子の駆動電圧に対する出力パワーの特性の一例を示す図、図３５は入力ＰＤ値に対する駆動制御量の関係の一例を示す図、図３６は入力ＰＤ値に対する駆動制御量の関係をグラフ化した一例を示す図である。図３７はテーブル作成に用いる値及び線の一例を示す図、図３８はテーブル作成処理の一例を示すフローチャート、図３９はレベルＡ及びレベルＢの曲線の一例を示す図、図４０は曲線を横方向へ変形させる一例を示す図、図４１は変形した曲線の一例を示す図である。図４２は曲線を縦方向へ変形させる一例を示す図、図４３はデータ量と測定回数の一例を示す図である。なお、図３４、図３５、図３６、図３７、図３８、図３９、図４０、図４１、図４２及び図４３は一例であって、斯かる例に本発明が限定されるものではない。また、図３５、図３６、図３７、図３９、図４０、図４１、及び図４２に示すＤＡＣ値は、ＤＡＣ１１８に対して設定される値であり、駆動制御量の一例である。また、図３６、図３７、図３９、図４０、図４１、及び図４２に示す入力ＰＤ値は、ＬＵＴが受ける入力パワーの一例である。
半導体レベル制御素子は、レーザと同じ化合物半導体で製作されており、閾値電圧を超えると急激に出力パワーが上昇する。そしてある一定出力レベルに到達すると、そこからは電圧を増やしても出力パワーは上昇せず、ある特定の出力パワー値で飽和する曲線を持つ。図３４に示すように、駆動電圧が０から０．９Ｖ程度の間では、出力パワーが最小、即ち０となり、約０．９Ｖ〜１．６Ｖの間では、出力パワーが上昇する。また、０．９Ｖを超えたあたりでは出力パワーの上昇幅が大きいものの、１．６Ｖに近づくにつれてその上昇の幅は小さくなる。
このように、出力パワーの変化量と駆動電圧の変化量の関係は直線ではないため、制御誤差に相当する電圧量が一意には決定できない。現在どの電圧で駆動しているかによって、出力パワーを変化させるために必要な駆動電圧の変化量が異なることとなる。
例えば、ＦＢ制御でモニタした結果、出力目標レベルよりも実際の出力レベルが１０ｄＢ小さく、１０ｄＢ増やす場合を想定する。この半導体レベル制御素子に１．０Ｖを印加している状態で出力を＋１０ｄＢ変化させるには、電圧を約３５ｍＶ増やせば良い。しかしながらこの半導体レベル制御素子に１．２Ｖを印加している状態で出力を＋１０ｄＢ変化させるためには、電圧を約４６０ｍＶ増やす必要がある。即ち、ＦＢ制御でモニタした結果、１０ｄＢ増やす必要があることは認識できるものの、その１０ｄＢに相当する電圧量が、ＳＯＡの駆動状態により３５ｍＶであったり４６０ｍＶであったり変化する。そのため、出力パワー変化量と駆動電圧変化量の関係が曲線である場合、ＦＦ制御側のＬＵＴに固定値を加算すると、外れた値で光レベル制御素子１０４を駆動することになり、制御できなくなる。このことは、ＦＢ制御で得られる情報を一意にＬＵＴに反映できないことを意味する。
このような半導体レベル制御素子を用いて光レベルの制御を行う場合、ＬＵＴに格納されるデータは、入力側ＰＤ値を横軸とし、ＤＡＣ値を縦軸としてグラフにすると、図３５及び図３６に示すようになる。なお、入力側ＰＤ値は入力側信号レベルを表す値であり、伝送路を流れる入力側のパワー（入力パワー）に関係する。また、ＤＡＣ値は、ＤＡＣ１１８に対し出力される値であり、駆動回路１２０の駆動制御量を表す。ＤＡＣ値は、図３４に示す駆動電圧に対応する。
入力側ＰＤ値と駆動制御量の関係は、図３５及び図３６に示すように、入力側ＰＤ値が小さい領域では駆動制御量が最大値となる直線になり、入力パワー値が境界点を超えると駆動制御量が減少する曲線となる。また、各目標レベルの曲線の形状は似ているものの、各データのレベルの差は２ｄＢｍ間隔と等しいにもかかわらず、曲線の間隔は一定の間隔とはならない。そこで算出される出力レベルのデータは、複数の演算処理を行うことで作成される。なお、駆動制御量の設定に１４ビットのディジタル値を用いる場合、駆動制御量の最大値（Ｙｍａｘ）は１６３８３となる。また、入力側ＰＤ値の設定に１２ビットのディジタル値を用いる場合、入力側ＰＤ値の最大値（Ｘｍａｘ）は４０９５となる。
目標レベルにおけるデータの入力パワーと駆動制御量の関係、即ち、レベルＫのデータ曲線は、図３７に示すように、Ｘａ、Ｘｂ、Ｙａ、Ｙｂの値を利用してレベルＡ、Ｂのデータ曲線から作成する。即ち、実測値のあるレベルＡ及びレベルＢのデータから、実測値の無いレベルＫのデータを作成する。図３８に示すように、以下の処理により得られ、得られた結果を基に、データの展開及び作成をして完成テーブルを作成する。
(1) 出力目標レベルＫの実測値レベル区間を割り出す（ステップＳ２０１）。
(2) 割り出した区間から、出力目標レベルＫの曲線と、Ｙ＝最大値との交点Ｘｋを算出する（ステップＳ２０２）。即ち、出力目標レベルＫの曲線部と、駆動制御量が最大値となる直線の交点の入力パワー値Ｘｋを算出する。
(3) 割り出した区間の低い方のレベルの曲線を、入力レベルを大きくする方向（横方向）に変形する（ステップＳ２０３）。
(4) 割り出した区間から、出力目標レベルＫの曲線部と、Ｘ＝最大値との交点Ｙｋを算出する（ステップＳ２０４）。即ち、出力目標レベルＫの曲線部と、入力側ＰＤ値が最大値となる直線の交点Ｙｋを算出する。
(5) ステップＳ２０３で算出した曲線を、駆動制御量を大きくする方向（縦方向）に変形する（ステップＳ２０５）。
出力目標レベルであるレベルＫの実測値レベル区間の割り出し（ステップＳ２０１）では、レベルＡのデータ曲線及びレベルＢのデータ曲線（図３７）を設定する。レベルＡ及びレベルＢは手順（２）（図２９）で出力目標レベルに最も近い２つの元データのレベルを表す。また、２つの元データのレベルのうち、低い方をレベルＡに設定する。例えば、行数を１０２４行に引き伸ばした＋５ｄＢｍの中間テーブル４８４（図３２）と、＋１０ｄＢｍの中間テーブル４８６（図３２）から、７ｄＢｍｍの出力目標レベル（レベルＫ）のテーブルを作成する場合、＋５ｄＢｍをレベルＡに設定し、＋１０ｄＢｍをレベルＢに設定する。
交点Ｘｋの算出（ステップＳ２０２）では、レベルＡ、レベルＢ及びレベルＫのそれぞれの交点Ｘａ、Ｘｂ及びＸｋ（図３７）が、レベルＡ、レベルＢ及びレベルＫと同じ関係となるように算出する。Ｘｋは、式（２）により算出する。
Xk＝Xa＋(Xb −Xa) ×(LevelX −LevelA)/(LevelB −LevelA) ・・・(2)
例えば、＋５ｄＢｍ（レベルＡ）と＋１０ｄＢｍ（レベルＢ）から＋７ｄＢｍのテーブルのＸｋを求める場合、式（２）のレベルＡ、レベルＢ、レベルＸはそれぞれ５、１０、７となる。また、交点Ｘａは＋５ｄＢｍのテーブルにより決定され、交点Ｘｂは＋１０ｄＢｍのテーブルにより決定されるため、Ｘｋが得られる。
レベルＡの曲線の変形（ステップＳ２０３）では、式（２）で求めたＸｋとレベルＡの曲線から求める。レベルＡの曲線をｙ＝ｆ（ｘ）とすると、図４０に示すように、レベルＡ上の点（ｘ' ，ｆ（ｘ' ））を入力パワー値のＭＡＸ側に近づけるように横方向に変形させる。変形させたときのｘの値は（Ｘｍａｘ−ｘ' ）／（Ｘｍａｘ−ｘ）＝（Ｘｍａｘ−Ｘａ）／（Ｘｍａｘ−Ｘｋ）となるようにする。このとき、レベルＡの曲線を変形した曲線は、式（３）となる。
y＝f(X')
X'＝Xmax−(Xmax −x) *(Xmax −Xa)/(Xmax −Xk) ・・・(3)
Ｘｍａｘにおける駆動制御量（Ｙｋ）の算出（ステップＳ２０４）では、ＸｍａｘにおけるレベルＡの入力パワー値Ｙａ、レベルＢの入力パワー値Ｙｂ、レベルＫの入力パワー値Ｙｋ（図４１）がレベルＡ、レベルＢ及びレベルＫと同じ関係となるように算出する。Ｙｋは、式（４）により算出する。
Yk ＝Ya＋(Yb-Ya) ×(LevelX −LevelA)/(LevelB −LevelA) ・・・(4)
＋５ｄＢｍ（レベルＡ）と＋１０ｄＢｍ（レベルＢ）から＋７ｄＢｍのＸｋを求める場合は、式（４）のレベルＡ、レベルＢ、レベルＸの値をそれぞれ５、１０、７とすることで得られる。
ステップＳ２０３で算出した曲線の変形（ステップＳ２０５）は、式（４）で求めたＹｋと、式（３）で求めた曲線とから求める。レベルＫの曲線は、図４２に示すように、駆動制御量値のＭＡＸ側に近づけるように縦方向に変形させる。この場合、ｙの値がレベルＡを変形した曲線のｙに対して（Ｙｍａｘ−Ｙａ）／（Ｙｍａｘ−Ｙｋ）倍になるように変形させる。式（３）で求めたレベルＡの曲線を変形した曲線をｙ＝ｇ（ｘ）とすると、レベルＫの曲線は、式（５）として求められる。
y ＝g(x) *(Ymax −Ya)/(Ymax −Yk) ・・・(5)
このテーブルの作成において必要とするデータを列挙すると以下のとおりである。以下の値を用いてテーブルの作成を行うことができる。
(1) レベルＡ、Ｂ、Ｃ、Ｄの曲線（レベルＡ、Ｂ、Ｃ、Ｄ、における入力側ＰＤ値と駆動制御量の関係を表す曲線又はそのデータ）
(2) 端点Ｘａ、Ｘｂ、Ｘｃ、Ｘｄ（各レベルの曲線のＹｍａｘ側の端点）
(3) 端点Ｙａ、Ｙｂ、Ｙｃ、Ｙｄ（各レベルの曲線のＸｍａｘ側の端点）
(4) 実測したレベルＡ、Ｂ、Ｃ、Ｄ
レベル制御を高精度で行うためには、テーブル精度を向上させる必要がある。しかし、入力パワーと光レベル制御素子の駆動制御量の関係を大量に測定及び保持するには、大量の記憶メモリが必要であり、大容量の更新情報記憶部４３０が必要となる。また、レベル制御素子には個体差があることから、各素子毎に入力パワーと駆動制御量の関係を確認することとなり、測定には膨大な時間が必要となる。
例えば、１２ビットの入力レベルと、１６ビットの駆動制御量を格納するＬＵＴの更新を、幅２０ｄＢのレベル範囲に対して０．１ｄＢｍのレベルの精度で行う場合、２００通りのデータが必要となる。この全てのデータを更新情報記憶部４３０に格納する場合、図４３に示すように、そのデータ量は３８４００ｋビットとなる。また、データの格納のためには、２００回の測定が必要となる。
本実施の形態では、数点の出力レベルのテーブルを測定及び保持しておき、測定していない出力レベルのテーブルは元データ展開作成部４１６が作成するので、メモリ容量の削減と、測定に要する時間及びコストの削減が図られる。例えば、更新情報記憶部４３０に格納するデータのレベルを５通りとすれば、データの量は９６０ｋビットで済み、測定回数も５回で済む。即ち、更新情報記憶部４３０では４０分の１のメモリサイズを確保すればよく、また、測定に要する時間も４０分の１で終了することができる。測定していない出力レベルのテーブルをＬＵＴ作成部が作成するとしても、入力パワーの変動に対応した制御を行うことができる。
〔補正値を用いた完成テーブルの作成〕
次に、補正値を用いた完成テーブルの作成について、図４４、図４５、図４６、図４７、図４８及び図４９を参照する。図４４はテーブル作成処理の一例を示すフローチャート、図４５は入力側ＰＤ値に対する駆動制御量の一例を示す図、図４６は曲線を横方向へ変形させる一例を示す図、図４７は曲線を縦方向へ変形させる一例を示す図である。図４８はテーブル作成に用いる値及び線の一例を示す図、図４９は各レベル範囲に対する設定値の一例を示す図である。なお、図４４、図４５、図４６、図４７、図４８及び図４９に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。また、図４５、図４６、図４７及び図４８に示すＤＡＣ値は、ＤＡＣ１１８に対して設定される値であり、駆動制御量の一例である。また、図４６、図４７及び図４８に示す入力ＰＤ値は、ＬＵＴが受ける入力パワーの一例である。
レベルＫの曲線は、Ｘａ、Ｘｂ、Ｙａ、Ｙｂ（図３７）の値及び値Ｘｒ（図４６）を利用してレベルＡの曲線（図３７）から作成する。図４４に示すように、以下の処理により得られ、得られた結果を基に、データの展開及び作成をする。なお、完成テーブルの作成の例と同一の処理には同一番号を付してある。
(1) 出力目標レベルＫの実測値レベル区間を割り出す（ステップＳ２２１）。
(2) 割り出した区間から、出力目標レベルＫの曲線と、Ｙ＝最大値との交点Ｘｋを算出する（ステップＳ２２２）。即ち、出力目標レベルＫの曲線部と、駆動制御量が最大値となる直線の交点の入力パワー値Ｘｋを算出する。
(3) 割り出した区間の低い方のレベルの曲線を、入力レベルを大きくする方向（横方向）に変形する（ステップＳ２２３）。
(4) 割り出した区間から、出力目標レベルＫの曲線部と、Ｘ＝最大値との交点Ｙｋを算出する（ステップＳ２２４）。即ち、出力目標レベルＫの曲線部と、入力側ＰＤ値が最大値となる直線の交点Ｙｋを算出する。
(5) ステップＳ２２３で算出した曲線を、駆動制御量を大きくする方向（縦方向）に変形する（ステップＳ２２５）。
レベルＫの実測値レベル区間の割り出し（ステップＳ２２１）、入力側ＰＤ値Ｘｋの算出（ステップＳ２２２）及び交点Ｙｋの算出（ステップＳ２２４）は、完成テーブルの作成例のステップＳ２０１、ステップＳ２０２、ステップＳ２０４（図３８）と同様であり、その説明を省略する。
レベルＡの曲線の変形（ステップＳ２２３）は、式（２）で求めたＸｋとレベルＡの曲線から求める。レベル制御素子には、図４５に示すように、レベルが低くなるほど曲線のカーブが強くて曲率が小さく、レベルが高いほど曲線のカーブが弱くて曲率が大きい性質を持つものがある。この場合、目標レベル値に応じて補正値を設定する。
レベルが高いほど曲線のカーブが弱いことから、レベルＡの曲線の変形は、補正値を設定して式（３）により変形させる場合に比べ曲線を平坦に近づける。図４６に示すように、式（３）のＸｍａｘをＸｍａｘより大きい値Ｘｒに変えることで変形後の曲線のＸの値が、式（３）の場合に比べ大きな値（Ｘｍａｘ側）にシフトされる。この場合、同一のＸ座標に対応する駆動制御量は、式（３）で算出する値に比べて大きくなり、Ｙｍａｘに早めに収束する方向に近づくので、求めた曲線は、平坦に近づく。
レベルＡの曲線の変形は、レベルＡの曲線をｙ＝ｆ（ｘ）として、式（６）を用いて行う。式（６）のｘ' は式（２）のｘに相当する値であり、式（６）のｘは、式（６）のｘ' より大きな値となる。
y ＝f(X ")
X " ＝Xmax−(Xmax −x') *(Xmax−Xa)/(Xmax −Xk)
X'＝Xa＋(x−Xa) ×(Xr −Xa)/(Xmax −Xa) ・・・(6)
Ｘｍａｘが４０９５である場合、式（６）は、式（７）となる。
y ＝f(x ")
X " ＝4095−(4095 −x ')*(4095−Xa)/(4095 −Xk)
X ' ＝Xa＋(x−Xa)*(Xr −Xa)/(4095 −Xa) ・・・(7)
ステップＳ２２３で算出した曲線の変形（ステップＳ２２５）は、式（４）で求めたＹｋと式（６）で求めた曲線から求める。レベルＫの曲線は、図４７に示すように、駆動制御量のＭＡＸ側に近づけるように縦方向に変形させる。この場合、ｙの値がレベルＡを変形した曲線をｙ＝ｈ（ｘ）とすると、（Ｙｍａｘ−ｙ）／（Ｙｍａｘ−ｈ（ｘ））＝（Ｙｍａｘ−Ｙｋ）／（Ｙｍａｘ−Ｙａ）となるように変形させる。即ち、レベルＫの曲線は、式（８）として求められる。
y＝Ymax−(Ymax −h(x)) ×(Ymax −Yk)/(Ymax −Ya) ・・・(8)
Ｙｍａｘが１６３８３である場合、式（８）は、式（９）となる。
y＝16383 −(16383− h(x))*(16383 −Yk)/(16383−Ya) ・・・(9)
式（９）の曲線と、Ｙ＝Ｙｍａｘの直線は、入力ＰＤ値と駆動制御量の関係を表している。そこで、完成テーブルは、式（９）の曲線と、Ｙ＝Ｙｍａｘの直線を基に、その値を読み取ることで作成する。
この完成テーブルの作成では、完成テーブルの作成で用いたデータの他、補正値Ｘｒを用いてテーブルの作成を行う。
値Ｘｒは、Ｘｍａｘより大きな値であり、式（８）で得られるレベルＫの曲線が実際に得たい曲線に合うように調整して設定される。また、Ｘｒは、図４８及び図４９に示すように、元データテーブルの隣接するレベル間、即ち、レベルＡとレベルＢの間、レベルＢとレベルＣの間、レベルＣとレベルＤの間、レベルＤ以上の範囲に対し、それぞれＸｒ１、Ｘｒ２、Ｘｒ３、Ｘｒ４のように設定してもよい。隣接するレベル間においてＸｒの値が異なる場合、より精度の高いレベルＫの曲線を得ることができる。
このテーブルの作成例においても、メモリ容量の削減と、測定に係る時間及びコストの削減が図られる。
上記した第５の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 第５の実施の形態では、アナログ−ディジタル変換、ディジタル−アナログ変換、ＬＵＴの参照の他、入力信号の平均化処理及びＡＣ設定値の生成及びリミッタ処理を行う。そこで、ＦＦループ処理のレイテンシは、例えば以下のようになる。なお、レイテンシは、ＡＤＣが信号を受けてからＤＡＣ設定処理部４１０が信号を出力するまでの時間である。
（ディジタル制御回路４０２以外のレイテンシ）
１） アナログ−ディジタル変換 ： ６ＣＬＫ
２） ディジタル−アナログ変換 ： 約１ＣＬＫ
（ディジタル制御回路４０２内部のレイテンシ）
１） 入力部フリップフロップ ： １ＣＬＫ
２） 入力信号の平均化処理 ： ６〜７ＣＬＫ
３） ＬＵＴの参照 ： ２ＣＬＫ
４） ＤＡＣ設定値の生成及びリミッタ処理 ： ２ＣＬＫ
５） 出力部フリップフロップ ： １ＣＬＫ
ディジタル制御回路４０２の動作クロックを１３２ＭＨｚとすると、１ＣＬＫは７．５８ナノ秒に相当する。ディジタル制御回路４０２以外のレイテンシでは、合計約７ＣＬＫ（５３ナノ秒）を要し、ディジタル制御回路４０２内部のレイテンシでは、１２〜１３ＣＬＫ（９１〜９９ナノ秒）を要する。全体の処理時間は１９〜２０ＣＬＫとなり、約１４４〜１５２ナノ秒を要する。これを遅延線１２２の長さに置き換えると２８．８〜３０．４ｍとなる。斯かる遅延線１２２の長さは、ディジタル制御回路４０２の動作クロックをより高速にすることでＦＦループ処理の時間短縮を図り、遅延線１２２の長さを短くすることができる。
(2) 光レベル制御素子の出力光は出力側のＰＤでモニタされ、出力側のＡＤＣで取りこまれる。出力側のＰＤのモニタ値はＦＢ制御で使用するため、時間をかけて複数回サンプリングし、平均化処理を行い、正確性を重視する構成でもよい。
(3) ＰＤモニタ値のサンプリングを、時間をかけて複数回サンプリングして平均化を行うことにより、入力信号の変調成分に追従することを避けることができる。
(4) 完成テーブルの作成では、割り出した区間の低いほうのレベル曲線を、横方向に変形し（図３８、ステップＳ２０３）、割り出した区間から、出力目標レベルＫの曲線と、Ｘ＝最大値との交点Ｙｋを算出する（図３８、ステップＳ２０４）。しかしながら、割り出した区間から、出力目標レベルＫの曲線と、Ｘ＝最大値との交点Ｙｋを算出した後、割り出した区間の低いほうのレベル曲線を横方向に変形することも可能である。
(5) 補正値を用いた完成テーブルの作成では、割り出した区間の低いほうのレベル曲線を、横方向に変形し（図４４、ステップＳ２２３）、割り出した区間から、出力目標レベルＫの曲線と、Ｘ＝最大値との交点Ｙｋを算出する（図４４、ステップＳ２２４）。しかしながら、割り出した区間から、出力目標レベルＫの曲線と、Ｘ＝最大値との交点Ｙｋを算出した後、割り出した区間の低いほうのレベル曲線を横方向に変形することも可能である。
この実施の形態では、出力目標値レベルに最も近い２つの元データを、それぞれ引き伸ばして中間テーブルを作成し（手順（２）：図２９）、中間テーブルから出力目標レベル相当のテーブルを作成する（手順（３）：図２９）。しかしながら、先ず、出力目標値レベルに最も近い２つの元データから出力目標レベル相当のテーブルを作成した後、出力目標レベル相当のテーブルを引き伸ばして完成テーブルを作成することも可能である。
〔第６の実施の形態〕
第６の実施の形態について、図５０を参照する。図５０は、第６の実施の形態に係るレベル制御システムの一例を示す図である。なお、図５０に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図５０におい、て図５、図１１、図１２、図２０及び図２３と同一部分には同一符号を付してある。
この実施の形態では、第５の実施の形態の遅延クロックＺ２０４に代え、信号遅延素子５０４を備える。
信号遅延素子５０４は信号の伝達時間を調整する時間調整手段の一例であり、出力時期調整部を構成する。信号遅延素子５０４は第４の実施の形態と同様であるのでその説明を省略する。
この実施の形態では、信号遅延素子５０４はディジタル信号の伝達を遅らせるため、ＤＡＣ１１８とＤＡＣ設定処理部４１０の間に配置される。そして、ＤＡＣ設定処理部４１０から駆動制御量を受け、遅延量設定部３０６の設定に基づき駆動制御量の信号を遅延させてＤＡＣ１１８に向け出力する。
その他の構成は、第５の実施の形態と同様であるので、その説明を省略する。
〔第７の実施の形態〕
第７の実施の形態について、図５１、図５２、図５３、図５４、図５５、図５６、図５７、図５８及び図５９を参照する。図５１は第７の実施の形態に係るレベル制御システムの一例を示す図、図５２はレベル制御素子の特性の一例を示す図、図５３はテーブル作成処理の一例を示すフローチャート、図５４は入力ＰＤ値に対する駆動制御量の一例を示す図である。図５５は値を作成する点の一例を示す図、図５６は値の作成数を少なくする場合の一例を示す図、図５７は値の作成数を少なくする場合の一例を示す図、図５８は入力ＰＤ値に対する駆動制御量の設定の一例を示す図、図５９は入力ＰＤ値に対する駆動制御量の設定の一例を示す図である。図５１、図５２、図５３、図５４、図５５、図５６、図５７、図５８及び図５９に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図５１において、図５、図１１、図１２、図２０、図２３及び図５０と同一部分には同一符号を付してある。なお、図５４、図５５、図５６、図５７、図５８及び図５９のＡＤＣ値は、ＡＤＣから受ける値を表し、入力ＰＤ値の一例である。
この実施の形態では、光レベル制御素子の特性値を用いて完成テーブルを作成する。そこで、図５１に示すように、ディジタル制御回路５５２は、制御誤差・新目標値算出部４１２と、テーブル作成部５５４と、書き込み更新部４１８とを備える。また、ディジタル制御回路５５２に接続する更新情報記憶部５６０を備える。その他の構成は第３の実施の形態と同様であるので、その説明を省略する。なお、制御誤差・新目標値算出部４１２と、テーブル作成部５５４と、書き込み更新部４１８は、情報更新部６（図１）の一例である。
制御誤差・新目標値算出部４１２は、入力値と出力目標レベルとの差を算出する手段の一例であり、算出部の一例である。制御誤差・新目標値算出部４１２は、制御誤差算出機能と、新目標値算出機能とを備え、出力目標レベルを算出する。
更新情報記憶部５６０は、情報を記憶する手段の一例であり、例えばＲＯＭ、磁気媒体、光磁気媒体等により構成される。ＲＯＭとしては、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）、フラッシュメモリ等を用いることができる。
更新情報記憶部５６０は、完成テーブルの作成に用いる更新情報を格納する。更新情報は、光レベル制御素子の特性値、定数、係数等を含む。更新情報は、テーブル作成部５５４に供給する。
テーブル作成部５５４は、テーブルを作成する手段の一例である。テーブル作成部５５４は、更新情報記憶部５６０と書き込み更新部４１８の間に設定し、制御誤差・新目標値算出部４１２から出力目標レベルを受け、更新情報記憶部５６０の更新情報を用いてテーブルを作成する。なお、テーブル作成部５５４が作成するテーブルは、制御情報の更新に用いられる。即ち、テーブル作成部５５４が作成するテーブルは、更新制御情報の一例である。
書き込み更新部４１８は、データの書き込み及び更新を行う手段の一例である。書き込み更新部４１８は、テーブル作成部５５４と記憶部２０６の間に設定し、テーブル作成部５５４からデータを受け、記憶部２０６のＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４へ書き込むとともに、ＬＵＴの切替えを通知する。
入力ＰＤ値と駆動制御量の関係は、駆動制御量とレベル制御素子の出力特性に依存する。そこで、ＬＵＴのデータをレベル制御素子の特性等から作成する。これにより、ＬＵＴに格納するデータ又はその元データを必要とせず、特性データを用いて作成するので、記憶容量が抑えられる。
電流出力回路により半導体光増幅器（ＳＯＡ）を制御する場合、次の（値ａ）から（値ｅ）の５つの定数と、出力目標レベル値と、入力ＰＤ値とを用いてＳＯＡの駆動電流を求め、この駆動電流に比例定数α及び比例定数βを掛けて駆動制御量を求める。入力側ＰＤ値と求めた駆動制御量は対応付けられ、ＬＵＴのテーブルとして出力される。なお、（値ａ）から（値ｅ）の５つの定数、比例定数α及び比例定数βは、例えば更新情報として更新情報記憶部５６０に記憶し、完成テーブルを作成する際に読み出して、テーブルの作成を行う。また、ＳＯＡは、光レベル制御素子の一例である。
（値ａ） ＳＯＡの駆動電流が０であるときに相当するゲイン値：Ａ1 〔単位：ｄＢ〕
（値ｂ） ＳＯＡの駆動電流が十分大きい時の漸近ゲイン値：Ａ2 〔単位：ｄＢ〕
（値ｃ） ゲイン値Ａ1 とゲイン値Ａ2 をデシベル値（ｄＢ値）で平均したゲインに対応する駆動電流値：Ｉ0 〔単位：Ａ〕
Ｉ0 は、ゲインが（Ａ1 ＋Ａ2 ）／２の時のＳＯＡの駆動電流値である。
（値ｄ） 電流とゲインの関係の非線形性を表すパラメータｑ
パラメータｑは、駆動電流に対するＳＯＡのゲインの特性に起因するパラメータである。パラメータｑは、０．５以上２以下の数値であり無単位である。
（値ｅ） 飽和光出力：ＰS 〔単位：ｍＷ〕
飽和光出力は、ＳＯＡの光の出力能力により決定される。典型的な値の例として、ＰS は、１０ｍＷである。
比例定数α〔単位：ｍＷ／ＬＳＢ〕はＡＤＣ値を入力パワーへ変換するための定数であり、入力パワーを最大のＡＤＣ値（Ｘｍａｘ）で除して求める。例えば、入力パワーが０．２５ｍＷで最大のＡＤＣ値が４０９５の場合、比例定数αは、入力パワー／Ｘｍａｘ＝０．２５／４０９５＝６．１１×１０-5（ｍＷ／ＬＳＢ）として算出する。
比例定数β〔単位：ＬＳＢ／Ａ〕は、駆動電流をＳＯＡの駆動制御量へ変換するための定数であり、最大の駆動制御量（Ｙｍａｘ）を駆動電流で除して求める。例えば、駆動電流が０．３Ａで最大のレベル制御素子の駆動制御量が１６３８３の場合、比例定数βは、Ｙｍａｘ／駆動電流＝１６３８３／０．３＝５４６１０（ＬＳＢ／Ａ）として算出する。
電圧出力回路によりレベル制御素子を制御する場合、更に次の値（ｆ）から（値ｉ）の４つの定数を格納して、これらの定数と求めたＳＯＡの駆動電流を基に駆動制御量を求める。この場合、ＳＯＡの電流−電圧特性を表す数式を用いてＳＯＡの駆動電圧を求め、この駆動電圧に比例定数を掛けて駆動制御量を求める。入力ＰＤ値と求めた駆動制御量を対応付け、ＬＵＴのテーブルとして出力する。
これらの定数は記憶部２０６に内蔵させ、完成テーブルを作成する際に読み出して、テーブル作成処理を行う。
（値ｆ） ＳＯＡの飽和電流：ＩS 〔単位：Ａ〕
例えば、ＩS は１０-13 Ａである。
（値ｇ） 係数：ｎ
係数ｎは、例えば、ダイオード電流の主因となる物理現象に依存する係数である。理想的なダイオードでは、少数キャリアの拡散現象ダイオード電流の主因となるためｎ＝１となるものの、現実のダイオードでは再結合現象により電流が加わるため、１より大きく２より小さい値になる。なお、係数ｎは無単位である。
係数ｎは、計算により求めるＳＯＡの電流−電圧特性が、レベル制御に用いるＳＯＡの特性に合うように調整して設定される。
（値ｈ） 閾値電圧：Ｖt
閾値電圧は、（ボルツマン定数〔単位：Ｊ／Ｋ〕）×（ＳＯＡの絶対温度〔単位：Ｋ〕）／（素電荷＝１．６０２１７７３〔単位：Ｃ〕）として求める。ここで、ボルツマン定数は、１．３８０６５８×１０-23 Ｊ／Ｋ、素電荷は、１．６０２１７７３Ｃであり、ＳＯＡの絶対温度は、ＳＯＡの温度を測定することで得られる。
（値ｉ） ＳＯＡの内部抵抗：Ｒs 〔単位：Ω〕
比例定数γ〔単位：ＬＳＢ／Ｖ〕は、駆動電圧をレベル制御素子の駆動制御量へ変換するための定数である。例えば、１．６Ｖの駆動電圧を最大のレベル制御素子の駆動制御量（Ｙｍａｘ）、即ち、１６３８３に対応させる場合、比例定数γは、Ｙｍａｘ／駆動電圧＝１６３８３／１．６＝１０２３９（ＬＳＢ／Ｖ）として算出する。
次に、ゲイン値Ａ1 、ゲイン値Ａ2 、駆動電流値：Ｉ0 及びパラメータｑの関係について、図５２を参照する。図５２は、ＳＯＡの特性の一例を示す図である。図５２に示す特性は一例であって、斯かる特性に本発明が限定されるものではない。
ＬＵＴの算出には駆動電流が０である時のゲイン値及び駆動電流が十分大きい時、即ち、ゲインが飽和した状態のゲイン値を用いる。ＳＯＡのゲインＧと駆動電流Ａの関係は、そのＳＯＡの特性を測定することで実験データとして得られる。しかしながら、図５２に示すように、駆動電流の値が０（Ｅ1 ）の近傍では、ゲインが非常に小さいため、測定の誤差等により正確な値が得られない。また、実験において、駆動電流を大きくした場合（Ｅ2 ）、ゲインが飽和した状態が得られない。そこで、測定実験により得られたデータのうち、駆動電流値が０近傍のデータを除いたデータに適合するフィッティング曲線を求め、このフィッティング曲線上の駆動電流が０となるゲイン値及び駆動電流が無限大の場合のゲイン値を求める。即ち、駆動電流が０である時に相当するＡ1 は、駆動電流フィッティング曲線の駆動電流０の時のゲイン値を意味し、駆動電流が十分大きい時の漸近ゲイン値Ａ2 は、フィッティング曲線の駆動電流を無限大の時のゲイン値を意味する。なお、値Ｅ1 は、半導体光増幅器の駆動電流が０である時のゲイン値であり、Ｅ2 は駆動電流が十分大きい時のゲイン値である。
フィッティング曲線は、駆動電流値Ｉ＝０のときのゲイン値ＧがＡ1 、駆動電流値Ｉ＝無限大のときのゲイン値ＧがＡ2 、ゲイン値が（Ａ1 ＋Ａ2 ）／２のときの電流値がＩ0 となるように設定し、式（１０）で表す。式（１０）は、ゲインＧと駆動電流Ｉの関係式である。
Figure 2012070353
式（１０）のパラメータｑを変化させることで式（１０）の非線形の度合いが変化する。フィッティング処理では、Ａ1 、Ａ2 、Ｉ0 及びｑを変化させることで、式（１０）の線と実験データとをフィットさせ、このときのＡ1 、Ａ2 、Ｉ0 及びｑを求める。これらの値は、例えば、Ａ1 が−９５ｄＢ、Ａ2 が２５ｄＢ、Ｉ0 が８×１０-3Ａ、ｑが０．８５となる。
次に、（値ａ）から（値ｉ）の定数を用いてＬＵＴを算出する処理手順について、図５３を参照する。
まず、制御誤差・新目標算出部４１２から出力目標レベルｋ〔単位：ｄＢ〕を読み込み（ステップＳ３０１）、テーブルの作成に用いるパラメータを更新情報記憶部５６０から読み込む（ステップＳ３０２）。この場合、例えば、（値ａ）〜（値ｉ）のパラメータ及び比例定数α、比例定数β、比例定数γである。
次に、算出中のＬＵＴの行番号ＸにＡＤＣ値の最大値（Ｘｍａｘ）を設定し、Ｘ＝Ｘｍａｘに設定する（ステップＳ３０３）。
次に、Ｘに相当する入力パワー（Ｐin〔単位：ｍＷ〕）を算出する（ステップＳ３０４）。Ｐinは、Ｘの値により変化する数であり、入力側ＰＤ１１０の電流をリニアアンプで増幅して、入力側ＡＤＣ１１４に入力している場合、ＡＤＣ値がミリワット（ｍＷ）単位の入力パワーに比例することとなる。この場合Ｐｉｎは、式（１１）で表される。
Figure 2012070353
次に、駆動電流Ｉ〔単位：Ａ〕を算出する（ステップＳ３０５）。駆動電流ＩはステップＳ３０１で読み込んだｋ、ステップＳ３０２で読み込んだパラメータ及び式（１１）で読み込んだＰinと、式（１２）を用いて求める。Ｐinは、Ｘの値により変化する数であるので、Ｘに対応するＩの値が求められることとなる。
Figure 2012070353
式（１２）は、駆動電流Ｉと入力パワーＰinの関係を示しており、例えば式（１０）と式（１３）から求める。式（１０）はＳＯＡのゲインＧと駆動電流Ｉの関係を示し、式（１３）は、ＳＯＡの光入力パワーとゲインＧの関係を示す。
Figure 2012070353
算出した駆動電流Ｉを用いて、駆動電流Ｉに相当するレベル制御素子の駆動制御量Ｙを算出し、第Ｘ行のＬＵＴに書き出す（ステップＳ３０６）。レベル制御素子を制御する回路が電流出力回路である場合、式（１４）を用いて電流出力回路の電流値を算出する。また、レベル制御素子を制御する回路が電圧出力回路である場合、式（１５）を用いて電圧出力回路の電圧値を算出する。どちらの式を用いてレベル制御素子の駆動制御量を算出するかは駆動回路の構成により決定され、駆動回路に応じて、用いる式を選択する。なお、式（１４）及び式（１５）において、「Round( ) 」は、かっこ内の値の小数点以下を四捨五入して、整数値に変える関数である。
Figure 2012070353
Figure 2012070353
なお、式（１６）は、ＳＯＡの電流と電圧特性の関係を示し、式（１５）は、ＳＯＡの電圧値に比例定数γ掛けた値のRound 値である。
Figure 2012070353
式（１６）の電流と電圧特性の関係では、式（１７）に示す理想的なダイオードの関係式を、係数ｎを用いて補正している。この補正を行うことで、電流と電圧特性の関係を現実の素子に即した式とすることができる。なお、係数ｎは、例えば放射係数（emission coefficient）である。
Figure 2012070353
ＳＯＡの特性が、図５２に示すように、駆動電流の増加とともにゲインＧも上昇する曲線であるため、ＬＵＴのＡＤＣ値に対するレベル制御素子の駆動制御量は、図５４に示すように、ＡＤＣ値がＸｍａｘから減少するにつれて、レベル制御素子の駆動制御量は上昇する。しかし、駆動制御量の最大値に達した場合は、それ以上の数値を設定することができない。式（１２）は、単調減少関数であるため、レベル制御素子の駆動制御量がＹｍａｘとなった後はＡＤＣ値を値Ｙｍａｘで一定とするか、Ｙｍａｘより小さい値を設定する必要がある。そこで、式（１４）又は式（１５）で求めたＹがＹｍａｘより大きいかを判断する（ステップＳ３０７）。ＹがＹｍａｘより小さい場合（ステップＳ３０７のＮＯ）、Ｘの値を１減らし（ステップＳ３０８）、減らしたＸが０又は０より大きい場合（ステップＳ３０９のＮＯ）、ステップＳ３０４からステップＳ３０７を繰り返し、Ｘの値に対応するＹの値を算出し、ＬＵＴに書き出していく。減らしたＸが０より小さい場合（ステップＳ３０９のＹＥＳ）、即ち、ＬＵＴの０からＸｍａｘに対応するレベル制御素子の駆動制御量の算出が終了した場合、処理を終了する。
図５４のＢに示すように、レベル制御素子の駆動制御量がＹｍａｘに達したときのＸをＸｙｍａｘと定義すると、Ｘの値がＸｙｍａｘより小さい領域（Ｘ＜Ｘｙｍａｘ）ではＸに対するＩの値を算出することができない。これは、式（１２）が単調減少関数であり、式（１６）が単調増加関数であるため、駆動制御量（Ｙ）はＡＤＣ値（Ｘ）に対する単調減少関数となるためである。
そこで、ＹがＹｍａｘより大きい場合（ステップＳ３０７のＹＥＳ）、即ち、ＸがＸｙｍａｘより小さい領域（Ｘ＜Ｘｙｍａｘ）では、駆動制御量Ｙとして所定の値ｆ（ｘ）を割り付け、Ｙ＝ｆ（ｘ）とし、第Ｘ行のＬＵＴにｆ（ｘ）を書き出す（ステップＳ３１０）。
ｆ（ｘ）に定数Ｙｍａｘを設定した場合、図５４のＣに示すように、Ｘの値が０からＸｙｍａｘの領域では、Ｙの値がＹｍａｘとなる。定数Ｙｍａｘを設定すると、入力パワーが弱く、レベル制御素子の駆動制御量を許容される最大の値にしても目標レベルの光出力を出せないものの、許される最大のレベル制御素子の駆動制御量でＳＯＡの駆動を行うことができる。
Ｙにｆ（ｘ）を割り付ける処理は、Ｘの値を１減らしながら（ステップＳ３１１）、Ｘの値が０より小さくなる（Ｘ＜０）まで繰り返し行われる（ステップＳ３１２のＮＯ）、Ｘの値が０より小さいか否を判断し（ステップＳ３１２）、０より小さい場合（ステップＳ３１２のＹＥＳ）、処理を終了する。
このようにすることで、ＡＤＣ値Ｘに対応する全てのレベル制御素子の駆動制御量Ｙの値を求め、ＬＵＴに書き込むことができる。
上記した第７の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 以上述べたように、ＬＵＴに格納するデータを特性等から作成する。ＬＵＴに格納するデータ又はその元データのデータを必要とせず、特性データを格納するので、記憶容量が抑えられる。また、更新情報記憶部５６０に記憶した元データから駆動制御量を算出する場合、駆動制御量が許容される最大値を超えないように、閾値等を設定して制御する場合がある。特性等から作成すると、作成したレベル制御素子の駆動量が、制御素子駆動量の最大値として許される値を超える場合には、作成の過程で、駆動制御量の最大値以下の所望の値を割り当てることが可能である。
(2) 比例定数α、比例定数β、比例定数γについては、式においてこれらの比例定数と積を構成する定数と一つにまとめることが可能である。即ち、比例定数α＝１、比例定数β＝１、比例定数γ＝１となるような単位系に移行することが可能である。
比例定数α、比例定数β、比例定数γは、これらと式において積を構成する他の定数とまとめることができるので、駆動回路が電流駆動回路の場合は、（値ａ）から（値ｅ）の５つの定数を更新情報記憶部５６０に格納すればよい。また、駆動回路が電圧駆動回路の場合は、（値ａ）から（値ｉ）の９つの定数を更新情報記憶部５６０に格納すれば良い。また、電圧駆動回路の場合は、（値ｇ）と（値ｈ）をまとめて値ｎ・Ｖｔとし、（値ｃ）と（値ｆ）をまとめて値Ｉ0 ／Ｉs とすることで、７つの定数を更新情報記憶部５６０に格納すれば良い。
(3) テーブルの作成に必要な更新情報が少ないので、ディジタル制御回路５５２の内部に記憶領域を確保してデータを格納してもよい。例えば、記憶部２０６に更新情報を格納して、テーブル作成部５５４は、記憶部２０６から更新情報を読み出すようにすることができる。
(4) ＸをＸｍａｘから１ずつ減らしながらＹの値を求めると、図５５に示すように、レベル制御素子の駆動制御量ＹがＹｍａｘになるまですべてのＸに対して式（１２）を用いて算出する。そこで、ＬＵＴの算出時間の短縮するため、駆動制御量Ｙを求める回数を減らしてもよい。Ｙを算出する回数が減ると、対数や指数の演算を含む式（１２）の計算回数が減少し、時間の短縮ができる。
例えば、図５６に示すように、式（１２）による算出を２点毎に１点、３点毎に１点又はｎ点毎に１点行い、式（１２）による算出を行わなかった点は補間により算出する。
式（１２）による算出を２点毎に１点、３点毎に１点又はｎ点毎に１点行う場合、ステップＳ３０８及びステップＳ３１１において、Ｘの値を２、３又はｎ減らすように設定すれば良い。
式（１２）による算出を行わなかった点の補間は、隣り合うＹを算出した点のデータ同士を一次関数で結合することにより作成する。隣り合うデータ同士を一次関数で結合する処理は第５の実施の形態の元データのデータ行を引き伸ばす手順と同様であり、その説明を省略する。直線による補間のため、計算時間の短縮をする面で優位である。また、精度を優位にする場合、多項式補間（ラグランジュ補間）や区分多項式補間（スプライン補間）等により高精度な補間方法を用いてもよい。
(5) Ｙの値を算出する点を更に減らすため、図５７に示すようにＹの傾きが大きい領域ではＹを算出する点の間隔を短くし、Ｙの傾きの変化が小さい領域ではＹを算出する点の間隔を長くする。このようにすることで、ＬＵＴ算出時間を効果的に短縮することができる。なお、Ｙの傾きが大きい領域と小さい領域は、例えば、出力レベル毎にその領域を予め設定し、ステップＳ３０８及びステップＳ３１１ではＸの値に応じて１減らすのか、１より大きい数を減らすのかを判断させるようにすれば良い。
(6) 増幅を行う信号の入力パワーが弱く、レベル制御素子の駆動制御量を許される最大の値にしても目標レベルの出力光を出せない場合、駆動制御量Ｙの値を定義する。この結果、式（１２）を用いて計算し、Ｙの値が未定義となることを防止できる。
(7) 入力パワーが弱いＡＤＣ値（Ｘ）の値が０からＸｙｍａｘの領域の領域に関し、例えば、図５８Ａに示すように、Ｙの値を０に設定してレベル制御素子の出力を０に制御してもよい。入力パワーが弱くレベル制御素子によりパワーを増幅しても目標パワーの出力を行うことができないため、レベル制御素子の駆動を行わないことにより電力を抑えることができる。この場合、ステップＳ３１０において、ｆ（ｘ）＝０とすれば良い。
(8) 入力パワーが弱いＡＤＣ値（Ｘ）の値が０からＸｙｍａｘの領域の領域に関し、例えば、図５８Ｂに示すように、Ｙの値を定数Ｙｍに設定し、制御素子を弱く駆動してアイドリング状態に制御してもよい。レベル制御素子をアイドリングすることにより、ＡＤＣ値（Ｘ）がＸｙｍａｘ＜Ｘ＜Ｘｍａｘである通常の動作へ復帰する場合に出力特性が早期に安定する。この場合、ステップＳ３１０において、ｆ（ｘ）＝Ｙｍ（定数）とすれば良い。
(9) 入力パワーが弱いＡＤＣ値（Ｘ）の値が０からＸｙｍａｘの領域の領域に関し、例えば、図５９Ａに示すように、閾値Ｘｔを設定する。Ｘｔ＜Ｘ＜Ｘｙｍａｘ又はＸｔ＝Ｘの領域では、目標パワーの出力を行うことができないものの、レベル制御素子を最大限出せるパワーで駆動する。Ｘ＜Ｘｔの領域では入力信号がノイズレベルとみなしてレベル制御素子の駆動を行わないようにする。Ｘ＜Ｘｔの領域ではレベル制御素子の駆動を行わないことにより電力を抑えることができる。この場合、ステップＳ３１０において、ｆ（ｘ）＝Ｙｍａｘ（Ｘｔ＜Ｘ，Ｘｔ＝Ｘ）、ｆ（ｘ）＝０（Ｘｔ＞Ｘ）とすればよい。
(10)入力パワーが弱いＡＤＣ値（Ｘ）の値が０からＸｙｍａｘの領域の領域に関し、例えば、図５９Ｂに示すように、閾値Ｘｔを設定する。Ｘｔ＜Ｘ＜Ｘｙｍａｘ又はＸｔ＝Ｘの領域では、目標パワーの出力を行うことができないものの、レベル制御素子を最大限出せるパワーで駆動する。Ｘ＜Ｘｔの領域では入力信号がノイズレベルとみなしてレベル制御素子を弱く駆動してアイドリング状態にする。レベル制御素子をアイドリングすることにより、ＡＤＣ値（Ｘ）がＸｔ以上である通常の動作へ復帰する場合に出力特性が早期に安定する。この場合、ステップＳ３１０において、ｆ（ｘ）＝Ｙｍａｘ（Ｘｔ＜Ｘ，Ｘｔ＝Ｘ）、ｆ（ｘ）＝Ｙｍ（Ｘｔ＞Ｘ）とすればよい。
〔第８の実施の形態〕
第８の実施の形態について、図６０を参照する。図６０は第８の実施の形態に係る制御回路の構成例を示す図である。なお、図６０に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図６０において、図５、図１１、図１２、図２０、図２３、図５０及び図５１と同一部分には同一符号を付してある。
この実施の形態では、光レベル制御素子１０４を一定温度に維持する。そして、光レベル制御素子１０４の出力を安定させる。そこで、この実施の形態では、サーミスタ６０４と、ＴＥＣ（サーモエレクトリッククーラ）６０６とを備える。また、ディジタル制御回路６０２は、ＦＢ制御部６０８と、ＬＵＴ作成部６１０とＬＵＴ６１２とを備える。なお、ＦＢ制御部６０８と、ＬＵＴ作成部６１０は情報更新部６（図１）の一例である。
サーミスタ６０４は、温度を測定する手段の一例である。サーミスタ６０４は、例えば温度の違いにより電気抵抗が変化する半導体素子を備え、温度の変化を電気信号に置き換える。サーミスタ６０４は、光レベル制御素子１０４の温度をモニタするとともに、温度制御情報を生成し、ＴＥＣ６０６を制御する。
ＴＥＣ６０６は、温度調節を行う手段の一例である。ＴＥＣ６０６は、例えばＤＣ電流がＴＥＣ６０６内を流れることにより、ＴＥＣ６０６の一方の表面から他方の表面に熱を伝達させる。その結果、一方の表面を冷却し、他方の表面を加熱する機能を備える。ＴＥＣ６０６は、サーミスタ６０４の制御により、光レベル制御素子１０４を加熱又は冷却して、光レベル制御素子１０４を一定の温度に維持する。光レベル制御素子１０４の温度は、例えば２５℃に維持する。
ＦＢ制御部６０８は、出力側ＰＤ値を受ける。そして、ＬＵＴ作成部６１０に対し、ＬＵＴ６１２が格納する制御情報の更新及び制御情報の切替えを要求する。
ＬＵＴ作成部６１０は、ＬＵＴ６１２に展開するデータを作成する手段の一例である。作成部６１０は、ＦＢ制御部６０８からの要求を受け、制御情報を作成し、ＬＵＴ６１２の制御情報の更新及び切替えを行う。
ＬＵＴ６１２は、制御情報を記憶する手段の一例であり、記憶部の一例である。ＬＵＴ６１２は、図２に示すように、制御情報としてレベル制御量を記憶する。
その他の構成は、第２の実施の形態と同様であるので、その説明を省略する。
〔第９の実施の形態〕
第９の実施の形態について、図６１、図６２、図６３及び図６４を参照する。図６１は第９の実施の形態に係るレベル制御システムの正面図の一例を示す図、図６２は図６１のＡ−Ａ線断面を示す図、図６３は上側基板の一例を示す図、図６４は下側基板の一例を示す図である。なお、図６１、図６２、図６３及び図６４に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
この実施の形態では、２つのレベル制御回路を筐体の内部に配置し、１つのユニットを構成する。２つの制御回路を備えることで、異なる２つの伝送路内の信号のレベル制御を行うことができる。例えば、伝送路内を双方向に流れる信号の双方を１つのユニットでレベルの制御をすることができる。そこで、このレベル制御ユニット７０２は、上側筐体７０４と、下側筐体７０６とを備える。
上側筐体７０４には、図６２に示すように、上側基板７０８を配置する。上側基板７０８は、例えば制御回路基板であり、図６３に示すように、ディジタル−アナログ変換部（ＡＤＣ／ＤＡＣ）７１０と、ＦＰＧＡ７１２と、フラッシュＲＯＭ７１６と、ＥＥＰＲＯＭ７１８と、コネクタ７２０、７２２と、バッファ７２４を搭載する。また、下側筐体７０６には、図６２に示すように、下側基板７３０を配置する。下側基板７３０は、例えば、駆動回路及び温調回路基板であり、図６４に示すように、レベル制御素子７３２、７３４と、温調回路７３６、７３８と、ドライバ７４０、７４２と、コネクタ７４４、７４６と、電源部７４８と、コネクタ７５０と、ＰＤ７６４、７６６を搭載する。また、下側筐体７０６の底部の外側には、ヒートシンク７７０を取り付け、筐体内部と外部の間で熱交換を行う。
ディジタル−アナログ変換部７１０は、ＡＤＣ及びＤＡＣを備え、アナログ信号をディジタル信号へ変換し、ディジタル信号をアナログ信号へ変換する。ＡＤＣ及びＤＡＣは、入口側ＡＤＣ、出口側ＡＤＣ、及びＤＡＣの一例である。
ＦＰＧＡ７１２は、ディジタル制御回路の一例である。ＦＰＧＡは、２つの信号のレベル制御機能を備え、２つの信号のレベルを制御する。
フラッシュＲＯＭ７１６は、記憶手段の一例であり、例えば記憶部であり、ＦＰＧＡ７１２のプログラム格納部である。フラッシュＲＯＭ７１６は、ＦＰＧＡ７１２のコンフィギュレーション及びパラメータを格納する。フラッシュＲＯＭ７１６のプログラムをＦＰＧＡに展開することで、ＦＰＧＡによりファームウェア処理が行われる。
ＥＥＰＲＯＭ７１８は、記憶手段の一例であり、更新情報記憶部の一例である。
コネクタ７２０、７２２は、接続手段の一例である。下側基板７３０に配置されるコネクタ７４４、７４６を接続することで、上側基板７０８と下側基板７３０の信号を接続する。
バッファ７２４は、ノイズによるディジタル信号の波形劣化を抑制したり、タイミングを調整する場合に利用する手段の一例である。そこで、ノイズにより波形劣化が発生しやすい環境で使用する場合に搭載する。
レベル制御素子７３２、７３４は、信号のレベルを制御する手段の一例であり、例えば光レベル制御素子である。
温調回路７３６、７３８は、温度制御手段の一例であり、例えば、温度調節部である。温調回路７３６、７３８は、ＴＥＣを備え、ＴＥＣをＰＩＤ制御（Proportional Integral Derivative Control) して、レベル制御素子７３２、７３４の温度を調節する。なお、温調回路７３６、７３８と下側筐体７０６の間に生じた熱は、ヒートシンク７７０を介して外部へ放出する。ヒートシンク７７０は、放熱手段の一例であり、例えば、放熱部である。
ドライバ７４０、７４２は、制御手段の一例であり、例えば駆動回路である。ドライバ７４０、７４２は、レベル制御素子７３２、７３４を駆動する。
電源部７４８は、電源供給手段の一例であり、制御回路と、駆動回路と、温調回路に対して電気を供給する。
コネクタ７５０は、接続手段の一例である。電源部７４８への電気の供給及び、データの送信及び受信は、コネクタ７５０を介して外部機器と接続することにより行う。
ＰＤ７６４、７６６は、入力側ＰＤ及び出力側ＰＤの一例である。
レベル制御素子７３２、７３４には、それぞれ一対のファイバー７６０、７６２を接続する。そして、ファイバー７６０、７６２を流れる光信号のレベルを制御する。
この実施の形態では、ＦＰＧＡ７１２は、２つのレベルを制御する。また、ＥＥＰＲＯＭ７１８は、２つのレベル制御回路の更新情報を格納する。２つのレベル制御をユニット化することで、制御回路及びメモリを減らすことができる。
〔第１０の実施の形態〕
第１０の実施の形態について、図６５を参照する。図６５は、第１０の実施の形態に係るレベル制御システムの一例を示す図である。尚、図６５に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図６５において、図５、図１１、図１２、図２０、図２３、図５０、図５１及び図６０と同一部分には同一符号を付してある。
第１０の実施の形態のレベル制御システム１１０２は、例えば、間欠信号のレベルを制御する。尚、このレベル制御システム１１０２は様々な間欠信号のレベル制御に対応し、例えば、光バースト信号や、光パケット信号のレベル制御を行う。
レベル制御部１１０４は、信号レベルを調整する手段の一例である。例えば、レベル制御素子と、このレベル制御素子の駆動回路を含む。レベル制御素子として、例えば増幅器又は減衰器を用いることができる。レベル制御部１１０４は、記憶部２０６から出力される駆動制御量を駆動回路で受けてレベル制御素子を駆動する。この駆動により入力側伝送路１００から入力される信号のレベルを調整して、出力側伝送路１０１へ出力する。
入力側受信部１１０６は、レベル制御前の信号を受信する手段の一例であり、入力側監視部を構成する。入力側受信部１１０６は、入力側モニタ回路１１０８を構成する。入力側受信部１１０６は、入力側の間欠信号を監視し、監視結果としてレベル制御前の信号のレベルをディジタル制御回路１１１０の記憶部２０６に向け出力する。
記憶部２０６は、入力側受信部１１０６からレベル制御前の信号のレベルを受けると、記憶部２０６を参照して駆動制御量を生成し、生成した駆動制御量をレベル制御部１１０４へ出力する。
レベル制御部１１０４と、入力側受信部１１０６と、記憶部２０６は、間欠信号の変動の周期よりも高速に動作して、間欠信号の信号レベルをＦＦ制御する。入力側伝送路１００を流れる入力信号１１１２が、レベルの異なる間欠信号を含んでいたとしても、レベル制御部１１０４の制御により出力側伝送路１０１を流れる出力信号１１１４では、それぞれのレベルが一定の間欠信号にすることができる。尚、間欠信号の変動の周期は、間欠信号のバースト信号領域４３２（図２４）の繰り返し周期である。
出力側受信部１１２２は、レベル制御後の信号を受信する手段の一例であり、出力側監視部を構成する。出力側受信部１１２２は、出力側の間欠信号を監視し、監視結果としてレベル制御後の信号のレベルを情報更新部１１２４に向け出力する。
演算部１１２６は、間欠信号の信号状態を演算により生成する手段の一例である。演算部１１２６は、ディジタル制御回路１１１０内に配置し、ディジタル制御回路１１１０のクロックをカウントする機能を有する。演算部１１２６は、例えば、入力側受信部１１０６から出力されるレベル制御前の信号のレベルを受け、間欠信号がバースト信号領域４３２であるか、ガードタイム領域４３４（図２４）であるかを判断する。そして、バースト信号領域４３２の場合にディジタル制御回路１１１０のクロックに基づいてバースト信号領域４３２の時間をカウントする。演算部１１２６のカウント結果から、間欠信号の状態を表す信号状態情報として、例えばバースト信号領域４３２が間欠信号中に占める比率を算出することができる。バースト信号領域４３２が間欠信号中に占める比率が大きくなると、間欠信号が搬送している情報量は多くなり、比率が小さくなると、間欠信号が搬送している情報量は少なくなる。即ち、信号状態情報は間欠信号が搬送する情報量を表している。
また、演算部１１２６は、レベル制御部１１０４に入力される駆動信号がＯＮ信号の場合に、ディジタル制御回路１１１０のクロックに基づいてＯＮ信号の時間をカウントする。演算部１１２６のカウント結果から、間欠信号の状態を表す信号状態情報として、例えば駆動信号においてＯＮ信号が占める比率を算出することができる。尚、駆動信号はレベル制御素子の駆動又は停止を指示する指示情報の一例である。駆動信号は例えば、レベル制御素子の駆動を表すＯＮ信号と、駆動の停止を表すＯＦＦ信号を含む。ＯＮ信号又はＯＦＦ信号は、指示内容を表す識別情報であって、レベル制御前の信号に応じて、記憶部２０６から出力される。例えば、間欠信号がガードタイム領域４３４であり、レベル制御前の信号のレベルが低い場合、駆動の停止を表すＯＦＦ信号が出力され、間欠信号がバースト信号領域４３２であり、レベル制御前の信号のレベルが高い場合、駆動を表すＯＮ信号が出力される。ＯＮ信号の駆動信号がレベル制御部１１０４に入力されると、レベル制御部１１０４は、駆動の準備を経て駆動を開始し又は駆動状態を維持する。また、ＯＦＦ信号の駆動信号がレベル制御部１１０４に入力されると、レベル制御部１１０４は、駆動を停止し、又は停止状態を維持する。
演算部１１２６は、間欠信号もしくは駆動信号のいずれか一方の信号を取得するように構成してもよく、又は両方の信号を取得するようにしてもよい。演算部１１２６により演算した信号状態情報は、情報更新部１１２４に付与される。
情報更新部１１２４は、情報を更新する手段の一例である。情報更新部１１２４は、出力側受信部１１２２からレベル制御後の信号のレベルを受けるとともに、演算部１１２６から信号状態情報を受ける。そして、信号状態情報と、レベル制御後の信号のレベルに基いて、レベル制御後の信号のピークレベル（波高値）を算出する。情報更新部１１２４は、この信号のピークレベルに応じて記憶部２０６が格納する制御情報を更新する。
出力側受信部１１２２と、情報更新部１１２４と、演算部１１２６は出力側モニタ回路１１２８を構成する。出力側モニタ回路１１２８は、入力側モニタ回路１１０８とともにレベル制御システム１１０２のモニタ回路を構成する。
次に、信号状態情報及びピークレベルについて、図６６を参照する。図６６は、間欠信号の例を示す図である。尚、図６６は一例であって、斯かる例に本発明が限定されるものではない。
レベル制御後の間欠信号１１３２は、時間経過に伴い、例えば、高信号レベル（ＳH ）と低信号レベル（ＳL ＝０）の間を変動する。この間欠信号１１３２を出力側受信部１１２２でモニタすると、出力側のレベル制御後の信号レベルの制御精度を重視するため、出力側モニタ回路１１２８は、一定時間における信号レベルの平均値（P ＿ave.）により記憶部２０６の情報を更新する。信号レベルの平均値P ＿ave.は高信号レベルＳH より値が低くなり、高信号レベルＳH と信号レベルの平均値P ＿ave.の差（ΔＳ）は、一定時間において信号レベルＳH の占める割合（比率）に応じて変動する。図６６のＡに示すように、信号レベルがＳH の期間（I12 、I14 、I16 ）の割合が全体の時間（I11 からI17 までの時間）に対して大きい場合、信号レベルの平均値P ＿ave.は大きくなり、信号レベルＳH と信号レベルの平均値P ＿ave.の差（ΔS1）は小さい。一方、図６６のＢに示すように、信号レベルがＳH の期間（I22 、I24 、I26 ）の割合が全体の時間（I21 からI27 までの時間）に対して小さい場合、信号レベルの平均値P ＿ave.は小さくなり、信号レベルＳH と信号レベルの平均値P ＿ave.の差（ΔS2）は大きくなる。そこで、信号状態情報を考慮することにより信号レベルの平均値P ＿ave.を補正して、信号のピークレベルを求める。尚、ピークレベルは、一定期間内における高い信号レベルのレベル平均値を表し、高い信号レベルのレベルが一定値ＳH の場合、ピークレベルはＳH になる。
信号レベルの平均値P ＿ave.を補正する補正値は、情報更新部１１２４により算出する。情報更新部１１２４は、演算部１１２６から送られるバースト信号領域４３２の時間のカウント結果を一定時間全体のカウント量で割ってバースト信号領域４３２の一定時間に対する比率求め、この比率を補正値に用いる。図６６のＡ及びＢに示す間欠信号１１３２の場合、時間の比率はそれぞれ式（１８）、式（１９）のように求める。尚、一定期間はそれぞれ（I11+I12+I13+I14+I15+I16+I17 ）、（I21+I22+I23+I24+I25+I26+I27 ）とする。また、比率Ｒ1 及び比率Ｒ2 はデューティ比（ duty ratio Ｄ＝τ／T で表される。τは１周期の間で値がゼロでない期間、Ｔは周期を表す。）の一例である。
比率R1=( I12+I14+I16 ) / ( I11+I12+I13+I14+I15+I16+I17 ) ・・・（18）
比率R2=( I22+I24+I26 ) / ( I21+I22+I23+I24+I25+I26+I27 ) ・・・（19）
また、駆動信号から補正値を得る場合、所定時間内におけるＯＮ信号の時間比率を計算すれば良い。駆動信号はＯＮ信号とＯＦＦ信号を繰り返す間欠信号となるので、比率を得ることができる。
比率Ｒ1 又はＲ2 の逆数を信号レベルの平均値P ＿ave.に乗算して、信号のピークレベルが得られる。情報更新部１１２４はこのピークレベルに応じて記憶部２０６が格納する制御情報を更新するので、間欠信号中のガードタイム領域４３４が変化しても間欠信号のピークレベルを安定させ、目標出力レベルに維持することができる。また、ＦＦ制御とＦＢ制御により間欠信号単位でのレベル調整が可能となる。その結果、強度の異なる間欠信号を一定強度に維持することができ、柔軟なネットワークの構築が可能となる。
上記した第１０の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 以上述べたように、この実施の形態では演算部１１２６により時間カウントを行い、情報更新部１１２４により補正値を算出するがこれに限らない。例えば、演算部１１２６により時間の比率を算出し、信号状態情報として情報更新部１１２４へ出力してもよい。このようにすると、情報更新部１１２４は演算部１１２６から補正値を受け取ることができる。
(2) 間欠信号のレベル制御に関し、光バースト信号や、光パケット信号のレベル制御の他、電気的な間欠信号のレベル制御へ適用することもできる。この場合、入力側受信部１１１０６及び出力側受信部１１２２は、電気的な間欠信号を受信するようにすれば良い。
(3) 例えば、パケット信号又はバースト信号のような間欠信号や、周期がマイクロ秒以下ひいては数十ナノ秒から数百ナノ秒のように高速なレベルの変動に対して追従することができ、出力信号のピークレベルを正確にモニタして、信号のレベルを制御することができる。また、このモニタ値を活用することで、高速でかつ高精度なレベル制御を長期に渡って実現することができる。
(4) パケット密度が低い場合や信号の密度が変化する場合であってもパケット単位又はバースト信号単位でのレベル調整が可能となる。その結果、強度の異なるパケット信号、バースト信号を一定強度に維持することができる。これにより、柔軟なネットワークの構築が可能となる。連続信号の他、入力信号がパケット信号やバースト信号のような間欠信号の場合でも、精度の高いレベル制御をすることができる。また、パケット単位でのレベル調整が可能となり、出力信号のピークレベルが一定に調整されることによって、パケットネットワーク全体の安定運用が可能となる。さらには、各ノードから到来するパケット信号のレベルが異なっていた場合でも、パケット受信機入力レベルを所定のピークレベル値に保持することが可能となる。このため、パケット受信機のダイナミックレンジが狭くても許容可能となり、その結果、パケット受信機等のコスト削減ができる。
(5) 間欠信号に対し、正確にピークレベルをモニタすることが可能なモニタ機能を実現し、正しい目標出力レベル（ピーク値）に制御をすることができる。間欠信号として、光パケット信号又は、光バースト信号等を用いて、これらの信号のピークレベルをモニタすることが可能なモニタ機能（光パケットモニタ機能、光バーストモニタ機能）を実現することも可能である。
(6) レベル制御システム１１０２は、モニタ回路１１０８、１１２８を含み、光通信ネットワークにおいて信号を間欠的に送受信する光バーストスイッチングネットワークもしくは光パケットスイッチングネットワークに適用できる。
(7) 例えば、光パケット送受信に用いると、光送信機の出力レベル許容値や受信機の入力レベル許容値を緩和することが可能となり、光パケット送受信機のコストを削減することができる。
(8) 光パケットと光バーストネットワークの厳密な光レベルダイヤ設計を必要としなくなる場合には、ネットワーク設計コストや運用コストを削減できる。
〔第１１の実施の形態〕
第１１の実施の形態について、図６７及び図６８を参照する。図６７は、第１１の実施の形態に係るレベル制御システムの一例を示す図、図６８は、光パケット信号とモニタ値の関係の一例を示す図である。尚、図６７及び図６８に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図６７において、図５、図１１、図１２、図２０、図２３、図５０、図５１、図６０及び図６５と同一部分には同一符号を付してある。また、図６７のディジタル制御回路１２０６内の信号経路において、実線で示された信号経路は、ＦＦ制御の速度で動作する経路を表し、破線で示された信号経路は、ＦＢ制御の速度で動作する経路を表す。
このレベル制御システム１２０２は、光強度を可変する光レベル制御部１２０４の入力側に遅延線１２２を配置し、光レベル制御部１２０４への入力光を制御遅延時間よりも十分長い時間に遅延させる。また、ディジタル制御回路１２０６には、遅延クロックＺ２０４を配置し、ディジタル制御回路１２０６側の電気制御信号を遅延させるとともに、その遅延量をコントロールする。
入力側ＰＤ１１０は例えば入力側の光パケット信号（入力光）を受けて光パケット信号を電気信号に変換する。リニアアンプ１２１２はこの電気信号を受けて増幅する。そして、入力側ＡＤＣ１１４は、リニアアンプ１２１２で増幅した電気信号を受け、アナログ値からディジタル値へ変換して入力側ＰＤ値として入力ＰＤ・パワーモニタ・平均化処理部４０４へ出力する。尚、入力側ＰＤ１１０と、リニアアンプ１２１２は、入力側受信部１１０６を構成する。
リニアアンプ１２１２は、入力側ＰＤ１１０から出力される信号を増幅する手段の一例であり、例えば、入力側増幅部である。リニアアンプとして、例えば、リニアオペアンプを用いることができる。リニアアンプ１２１２は、増幅した信号を入力側ＡＤＣ１１４に向けて出力する。リニアアンプ１２１２は、図６に示すように、入力パワーに対し入力ＰＤ値がリニアに変化する特性を有し、ログアンプに比べて応答が高速なアンプである。このため、入力側ＰＤ１１０から入力される電気信号を高速で増幅する。このため、電気信号を各パケット単位で増幅することが可能である。
入力ＰＤ・パワーモニタ・平均化処理部４０４と、エッジ検出処理部４０６が実行する光パケット信号の処理は、第５の実施の形態（図２３等）と同様であり、その説明を省略する。入力ＰＤ・パワーモニタ・平均化処理部４０４は、例えば、各エッジの信号レベルを記憶部２０６へ向け出力し、次のエッジ検出がされるまで、制御ポイントの信号レベルを保持して出力する。尚、光パケット信号は、間欠信号の一例である。
出力側ＰＤ１１２は、出力側の光パケット信号（出力光）を受けてこの光パケット信号を電気信号に変換する。ログアンプ１２２２はこの電気信号を受けて増幅する。そして、出力側ＡＤＣ１１６は、ログアンプ１２２２で増幅した電気信号を受け、アナログ値からディジタル値へ変換して出力側ＰＤ値として、出力ＰＤ・パワーモニタ・平均化処理部１２３２へ出力する。尚、出力側ＰＤ１１２及びログアンプ１２２２は、出力側受信部１１２２を構成する。
ログアンプ１２２２は、出力側ＰＤ１１２から出力される信号を増幅する手段の一例であり、例えば、出力側増幅部である。ログアンプ１２２２は増幅した信号を出力側ＡＤＣ１１６に向けて出力する。出力側受信部１１２２では、出力信号のレベルを高精度でモニタするため、速度よりも分解能を重視する。このため、増幅の正確性が高い利点を有するログアンプをフロントエンド回路に採用する。
出力ＰＤ・パワーモニタ・平均化処理部１２３２は、複数の信号値の平均値を生成する手段の一例である。出力ＰＤ・パワーモニタ・平均化処理部１２３２は、出力側ＡＤＣ１１６と制御誤差・新目標値算出部１２３４の間に設定し、出力側受信部１１２２によりモニタした信号値を受け付け、一定時間に受け付けた複数の信号値の平均値を生成する。平均化に用いる信号値の数及び回数は、例えば、設定値を設けることにより任意に設定できる。これにより、出力側ＡＤＣ１１６のサンプリング速度、レベル制御の処理周期、光パケット長、光ガードタイム長に依然せずに平均化の処理速度を自由に設定することが可能なる。
出力ＰＤ・パワーモニタ・平均化処理部１２３２は、一定時間の区切りを表すウエイト信号（wait signal ）を時刻調整部１２３６から受ける。出力ＰＤ・パワーモニタ・平均化処理部１２３２は、各ウエイト信号間の時間を一定時間として複数の信号値を平均化して、この結果を制御誤差・新目標値算出部１２３４へ出力する。尚、出力ＰＤ・パワーモニタ・平均化処理部１２３２と、制御誤差・新目標値算出部１２３４は、情報更新部１１２４（図６５）の一例である。
時刻調整部１２３６は、信号伝達により生じる時間差を調整する手段の一例である。駆動信号を光レベル制御部１２０４へ印加した後、レベル制御により変化した光信号が出力側ＰＤ１１２へ到達し、出力側ＡＤＣ１１６によりサンプリングされ、ディジタル変換され、変換された電気波形が応答し終わるまでには時間の遅延が発生する。時刻調整部１２３６は、この時間の遅延を調整する機能（ウエイト機能）を有し、駆動信号を印加するタイミングと、変化した光信号がディジタル変換を介して電気波形が応答し終わるタイミングを一致させる。時刻調整部１２３６のウエイト機能により、演算部１１２６では、一定区間の入力光に基づく信号状態情報を得ることになり、出力ＰＤ・パワーモニタ・平均化処理部１２３２では、この所定区間の入力光のレベル制御後の信号レベル平均値を得ることになる。即ち、信号状態情報の所定区間と、信号レベルの平均値の所定期間は、同じ所定区間の入力光を対象としたものにすることができる。
演算部１１２６は、第１０の実施の形態（図６５）と同様であり、その説明を省略する。この実施の形態では、演算部１１２６は、ディジタル制御回路１２０６のクロックに基づいてＯＮ信号の時間をカウントして、そのカウント結果を信号状態情報として制御誤差・新目標値算出部１２３４へ向け出力する。
制御誤差・新目標値算出部１２３４は、出力側の光パケット信号のピークレベルと出力目標レベルとの差を算出する手段の一例であり、算出部の一例である。制御誤差・新目標値算出部１２３４は、出力ＰＤ・パワーモニタ・平均化処理部１２３２からモニタした信号の平均値を受信するとともに、演算部１１２６から信号状態情報を受信する。そして、信号状態情報に基づき信号の平均値を補正して出力側の光信号のピークレベルを求める。また、出力側の光信号のピークレベルと出力目標レベルの差を制御誤差（図３）として算出する。
制御誤差を用いて制御情報を更新する構成及び処理には、第１の実施の形態から第８の実施の形態で説明した構成及び処理を採用することができ、その説明及び図示を省略する。例えば、第３の実施の形態又は第４の実施の形態と同様に、更新情報記憶部２２０（図１２、図２０）と、書き込み更新部２１０（図１２、図２０）を配置して、制御情報を更新することができる。第５の実施の形態又は第６の実施の形態と同様に、更新情報記憶部４３０（図２３、図５０）と、テーブル検索部４１４（図２３、図５０）と、元データ展開作成部４１６（図２３、図５０）を配置して、制御情報を更新することができる。第７の実施の形態と同様に、更新情報記憶部５６０（図５１）と、テーブル作成部５５４（図５１）と、書き込み更新部４１８（図５１）を配置して、制御情報を更新することができる。また、第８の実施の形態と同様に、ＬＵＴ作成部６１０（図６０）を介して制御情報を更新することができる。
入力側受信部１１０６と、入力側ＡＤＣ１１４と、入力ＰＤ・パワーモニタ・平均化処理部４０４と、エッジ検出処理部４０６は、入力側モニタ回路１２１４を構成する。入力側モニタ回路１２１４は入力側の光パケット信号をモニタする。入力側モニタ回路１２１４は、パケット信号のビットレート以下の帯域であって、光パケット信号の入力もしくは出力、又はこれらの双方を捉える応答速度以上の帯域を持つ。光パケット信号の入力もしくは出力、又はこれらの双方を捉える応答速度は、例えば、パケット継続時間の逆数もしくはガードタイム領域の逆数、又はこれらのどちらか短い時間として表される。入力側モニタ回路１２１４は、このような帯域を有することにより入力側の光パケット毎にそのレベルを制御することができる。
出力側受信部１１２２と、出力側ＡＤＣ１１６と、出力ＰＤ・パワーモニタ・平均化処理部１２３２と、制御誤差・新目標値算出部１２３４と、時刻調整部１２３６と、演算部１１２６は、出力側モニタ回路１２３８を構成する。出力側モニタ回路１２３８は、出力側の光パケット信号をモニタする。出力側モニタ回路１２３８は、パケット信号のピークレベルを捉える応答速度以上の帯域を持つ。パケット信号のピークレベルを捉える応答速度以上の帯域は、例えば、最も短いパケットの継続時間（最短パケット継続時間）の逆数もしくはパケットのガードタイムの逆数、又はこれらのどちらか短い時間として表される。出力側モニタ回路１２３８は、このような帯域を有することにより出力側の光パケットのピークレベルを捉えることができる。
その他の構成は、第５の実施の形態（図２３等）と同様であるので、同一符号を付してその説明を省略する。
ＦＦ制御の周期（ＦＦ周期）は、例えば、ディジタル制御回路１２０６の動作クロックと同じ周期又は同程度の周期で動作する、このため、ディジタル制御回路１２０６の動作クロックの半分の周波数を有する信号レベルの変動であってもレベル制御が可能である。入力側の光パケット信号が、例えば図６８のＡに示すように変動し、動作クロックが図６８のＢに示す周期である場合、光パケット信号をＦＦ制御できる。図６８のＢに示す矢印はディジタル制御回路１２０６の動作クロックを表し、隣り合う矢印の間隔は１クロックを表す。ディジタル制御回路１２０６の動作クロックは、図６８のＢに示すように、光パケット信号のＯＮ又はＯＦＦの継続時間よりも十分に速い速度である。
一方、光パケット信号の変動は、ＦＢ制御の周期（ＦＢ周期）より早く変動するため、マイクロ秒以下の光パケット信号の平均値をモニタする。各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 において、出力側ＰＤ１１２のモニタから得られる出力側のパワーモニタ値は、図６８のＣに示すように、１９６８、２８００、３４６７、１５２０である。ＦＢ周期毎に行われるＦＢ処理には、この出力側のパワーモニタ値が用いられる。尚、図６８のＤはＦＢ処理の実行状態を示す。
〔レベル制御部の駆動〕
次に、レベル制御部の駆動について、図６９、図７０、図７１を参照する。図６９は、光パケット信号と駆動信号とモニタ値の関係の一例を示す図、図７０は、第１１の実施の形態に係るレベル制御システムの動作タイミングの一例を示す図、図７１は、回線使用率に対するピークパワー補正係数の関係をグラフ化した一例を示す図である。尚、図６９に示す関係、図７０に示すタイミング、図７１に示すグラフは一例であって、斯かる関係に本発明が限定されるものではない。また、図７０では、時点T8から時点T9の間の駆動信号はＯＦＦであるという前提において省略する。
連続信号（図２５）を制御する場合、常に信号が存在し、信号の変動に休みがない。このため、光レベル制御部１２０４は、常に信号をレベル制御する。この場合、遅延クロックＺ２０４によるタイミング調整は、図１１に示すように、遅延線１２２による遅延時間Ｘと制御遅延時間Ｙが一致するようにする。
しかしながら光パケット信号は、連続信号とは異なり、信号レベルがゼロの領域が存在する。光レベル制御部１２０４に例えばＳＯＡを用いて光パケット信号を制御する場合、ＳＯＡがＡＳＥ（自然放出光雑音）を放出し、光パケット信号にＡＳＥが混入する可能性がある。そこでＡＳＥの混入を抑制するため、信号レベルがゼロになる状態が長時間継続する場合、ＳＯＡ駆動を停止（ＯＦＦ）させる。
更に、ＳＯＡを停止状態から駆動させるとき、ＳＯＡの増幅機能が不安定になる場合がある。この場合、遅延時間Ｘと制御遅延時間Ｙを一致させ、パケット信号の立ち上がり、もしくは立ち下がりエッジと駆動タイミングを一致させた場合、光パケット列の先頭ビットや最後尾ビットにおいて、出力レベルが不安定になる可能性がある。また、ジッタ等によりパケット信号の疎通を妨げる可能性がある。そこで、光パケット信号の先頭と後方に一定の時間のマージンを設定してＳＯＡを駆動させ、出力させる光パケット信号の先頭及び後方が削られないようにする。即ち、光段（光パケット信号）のガードタイムと、電気段（ＳＯＡ駆動信号）のガードタイムとを異ならせる。
入力側の光パケット信号は、例えば、図６９のＡに示すように変動する。この場合、記憶部２０６から出力する駆動信号は、図６９のＢに示すように光パケット信号の立ち上がり時点（t3、t7、t9、t13 、t17 、t22 、t24 ）より早い時点で駆動信号をＯＦＦ信号からＯＮ信号に切換える（t2、t6、t12 、t16 、t21 ）。これにより、光パケット信号が立ち上る前には立ち上がりマージンMu1 （t2-t3 間）、Mu2 （t6-t7 間）、Mu3 （t12-t13 間）、Mu4 （t16-t17 間）、Mu5 （t21-t22 間）を設ける。また、駆動信号は光パケット信号の立ち下がり時点（t4、t8、t10 、t14 、t19 、t23 、t25 ）より遅れて駆動信号をＯＮ信号からＯＦＦ信号に切換える（t5、t11 、t15 、t20 、t26 ）。これにより、光パケット信号の立ち下がり後に、立ち下がりマージンMd1 （t4-t5 間）、Md2 （t10-t11 間）、Md3 （t14-t15 間）、Md4 （t19-t20 間）、Md5 （t25-t26 間）を設ける。尚、光パケット信号の密度が高く、間隔が狭い場合（t8-t9 間、t23-t24 間）、立ち上がりマージンMuと、立ち下がりマージンMdが重複することになり、駆動信号のＯＮ信号を維持する。光パケット信号が立ち上る前及び立ち下がり後にマージンを設けることにより出力レベルの不安定、及びパケット信号の疎通を妨げることを抑制する。尚、マージンは光パケット信号と駆動信号の立ち上がり又は立ち下がりの時間差を表し各立ち上がりマージン間及び各立ち上がりマージン間でその値が異なる場合がある。そこで、特定の立ち上がりマージンを指さない場合は立ち上がりマージンMuと称し、特定の立ち上がりマージンを指す場合には、Muの後に番号を付して表す。また、特定の立ち下がりマージンを指さない場合は立ち下がりマージンMdと称し、特定の立ち下がりマージンを指す場合には、Mdの後に番号を付して表す。このマージンによりレベル制御における余裕時間を確保することができる。
マージンは、光パケット信号の立ち上がりを検出した場合の遅延クロックＺの設定と、光パケット信号の立ち下がりを検出した場合の遅延クロックＺの設定を別々に設定することができる。例えば、光パケット信号が立ち上る場合、例えば制御遅延時間Ｙの遅延量を、遅延時間Ｘと制御遅延時間Ｙが一致するクロックから１クロック少なくなるように設定する。また、光パケット信号が立ち下がる場合、例えば制御遅延時間Ｙの遅延量を、遅延時間Ｘと制御遅延時間Ｙが一致するクロックから１クロック多くなるように設定する。遅延クロックＺ２０４の遅延量をこのように設定することで、ディジタル制御回路１２０６の１クロック分の立ち上がりマージン及び立ち下がりマージンを設定することができる。尚、マージンがクロック単位の調整であるため、各立ち上がりマージン及び立ち下がりマージンはクロック時間程度の値の差を生じる場合がある。
〔制御誤差の取得〕
ＦＲ処理によりＬＵＴの更新を行うため、制御した信号のレベルと、目標出力レベルから制御誤差（図３）を算出する。光パケット信号の制御では、制御した信号のレベルとして、光パケット信号のピークレベルを使用する。このため、出力側受信部１１２２でモニタする信号レベルの平均値（P ＿ave.）の補正値を取得して、ピークレベルを得る。
例えばＳＯＡを光レベル制御部１２０４に用いると、駆動によりＡＳＥを放出し、光パケット信号前後の立ち上がりマージンＭｕ及び立ち下がりマージンＭｄの領域で光パケット信号にＡＳＥが混入する場合がある。光パケット信号に混入するＡＳＥが多い場合、図６７に示すように、入力光１２４２は、パケット信号Ｐの信号であるのに対して出力光１２４４は、パケット信号Ｐの前後にＡＳＥを含む信号になる。出力側受信部１１２２では、ＡＳＥの混入により所定時間の間に検出する信号レベルの平均値が上昇するとともに１周期の間で値がゼロでない期間が長くなる。出力側受信部１１２２では、光信号における光パケット信号が占める比率、即ちパケット密度が大きくなったように観測される。即ち、駆動信号のＯＮ信号の出力範囲を、入力側の光パケット信号の立ち上がり及び立ち下がり端よりも広げた結果、出力側ＰＤ１１２では、入力側の光パケット信号よりも高い密度の信号をモニタすることになる。
ＡＳＥの混入がない場合、図６８のＡに示す光パケット信号の出力側のパワーのモニタ値は、図６８のＣに示すように、例えばそれぞれ１９６８、２８００、３４６７、１５２０となる。これに対して、ＡＳＥの混入があると、図６９のＤに示すように、例えばそれぞれ２１６４、３０８０、３８１３、１６７２となり、ＡＳＥの混入分だけ値が大きくなる。パケット信号の見かけ上の密度を大きくするため、ピークレベルを求めるための補正値を駆動信号に基づいて算出する。補正値は、一定時間における信号状態情報のカウントと、信号比率の算出を経て算出する。
（１）一定時間の調整
ピークレベルは、信号レベルの平均値（P ＿ave.）と、この補正値から得られる。この場合、この平均値と補正値を、同一の入力光を対象として得るように、それぞれの取得時間の調整を行う。この調整は、例えば、ＦＢ周期の区切りを基準に行う。
駆動信号から計算したデューティ比の入力タイミングと、この駆動信号によりレベルを制御した信号の平均値の入力タイミングがずれる場合、時刻調整部１２３６が駆動信号の検出と出力側信号のモニタの間の時間差に基づいて、出力ＰＤ・パワーモニタ・平均化処理部１２３２から出力される信号の平均値の出力を待受けさせることにより、演算部１１２６がカウントした駆動信号の区間と出力側受信部１１２２がモニタする時間領域とを一致させる。一致した時間領域の信号の平均値を、演算部１１２６のカウント値に基づき補正することで、その区間のピークレベルが算出される。
ＦＢ周期の区切りが、図７０のＡに示すように時点T1と時点T11 にある場合、時点T1から時点T11 がＦＢ周期の１周期となる。この１周期の間に、複数の光パケット信号が光レベル制御部１２０４を通過することになる。
演算部１１２６で確認される駆動信号は、図７０のＢに示すように、ＯＮ信号（T2-T4 間、T5-T6 間、T7-T8 間、T9-T10間）と、ＯＦＦ信号（T1-T2 間、T4-T5 間、T6-T7 間、T8-T9 間、T10-T11 間）を繰り返す。この駆動信号に基づいて光レベル制御部１２０４が駆動され、記憶部２０６から出力する駆動制御量に基づいて光パケット信号のレベルが制御される。尚、T1、T2、・・・T12 は、各時点を表す。
出力側受信部１１２２が観測する出力側の光パケット信号は、光パケット信号の時間平均値として観測され、図７０のＣに示すように、その信号レベルは緩慢に変動する。ＳＯＡ駆動信号と出力側受信部１１２２が観測するモニタ信号の間には、信号伝達に起因する時間差（ΔTr）が発生する。時点T2で演算部１１２６により観測された駆動信号は、その後、光レベル制御部１２０４に伝達する。そして、光パケット信号のレベル制御が行われ、時点T2' に出力側受信部１１２２により観測される。即ち、時点T2と時点T2' は対応し、出力側受信部１１２２では、時点T2と時点T2' の間の時間差（ΔTr）を以てモニタ信号の変動を観測する。同様に時点T4、T5、T6、T7、T8、T9、T10 は、時点T4' 、T5' 、T6' 、T7' 、T8' 、T9' 、T10'に対応する。これらの時点の時間差は、時点T2と時点T2' の間の時間差と同じ長さである。
このように、駆動信号の変動は、出力側受信部１１２２で観測する信号より先行する。このため、図７０のＤに示すように、時点T1及びT11 に発生するＦＢ周期の区切りを表す信号から、遅れて、時点T3及びT12 にウエイト信号を発生する。ＦＢ周期の区切りを表す信号とウエイト信号の時間差（T3−T1）、（T12 −T11 ）は同じ所定区間の入力光を対象として、補正値と信号レベルの平均値を算出するための調整時間であり、その時間の長さは同一である。ウエイト信号は時刻調整部１２３６により発生される。
（２）信号レベルの平均値（P ＿ave.）の算出
図７０のＥは出力側受信部１１２２によるモニタ周期を表す。モニタ周期Ａ、Ｂ、Ｃ、・・・、Ｘ、Ｙ、Ｚは任意に設定される。各周期の期間に観測されたモニタ信号の平均値は各周期の終了時点に出力ＰＤ・パワーモニタ・平均化処理部１２３２へ出力される。即ち、モニタ周期Ｂの平均値は、時点Tbに出力ＰＤ・パワーモニタ・平均化処理部１２３２へ出力される。同様に、モニタ周期Ｃ、Ｄ、Ｅ、・・・Ｖ、Ｗ、Ｘの平均値は、時点Tc、Td、Te、・・・Tv、Tw、Txに出力ＰＤ・パワーモニタ・平均化処理部１２３２へ出力される。尚、各モニタ周期の平均値は、出力側ＰＤ値の一例である。
図７０のＦは出力側ＰＤ１１２のモニタ値の平均化処理を表す。ウエイト信号が、図７０のＤに示すように、時点T3と時点T12 に発生する場合、信号レベルの平均値（P ＿ave.）は、時点T3と時点T12 の間に出力されるモニタ周期Ｂからモニタ周期Ｘの平均値（平均パワー）として算出する。このようにして算出することで、時点T1からT11 の間のＦＢ周期に対応する、信号レベルの平均値（P ＿ave.）が得られる。
（３）信号状態情報のカウント
信号レベルの平均値（P ＿ave.）は、ＦＢ周期内を光パケットが占める割合（パケット密度）に応じて変化する。このため、補正値は遅延クロックＺ２０４から出力される駆動信号の状態に関係する。光レベル制御部１２０４の駆動信号としてＯＮ信号、ＯＦＦ信号が出力されるので、補正値はＯＮ信号の出力時間から求められる。図７０のＢの駆動信号では、ＯＮ時間は、時点T2-T4 間、T5-T6 間、T7-T8 間、T9-T10間となる。また、その他の時間はＯＦＦ時間となる。
図７０のＧは、駆動信号のＯＮ信号をカウントする際のカウントスタート及びカウント保持のタイミングを表す。カウントスタートは、駆動信号がＯＦＦ信号からＯＮ信号に変動する時点（時点T2、T5、T7、T9）に発生し、カウント保持は、駆動信号がＯＮ信号からＯＦＦ信号に変動する時点（時点T4、T6、T8、T10 ）に発生する。これらの信号に基づいて、カウントスタートからカウント保持までの間のディジタル制御回路１２０６のクロック数がカウントされる。
図７０のＨは、クロック数のカウントをクリア（リセット）するタイミング、即ち、カウントの値をゼロに戻すタイミングを表す。カウントクリアは、ＦＢ周期の区切りを表す信号が発生する時間T1、T11 に合わせて行う。
図７０のＩは、駆動信号のＯＮ信号のカウント状態を表す。時点T1にカウントクリアの信号が発生すると、ＯＮ信号のカウントはその値が０に戻される。時点T1のカウントクリアから次のカウントクリアが発生する時点T11 の間、カウントのスタート及びカウントの保持が繰り返される。クロック数のカウントは、カウントがクリアされるまでの間、その数が積算される。尚、図７０のＩのカウントでは、時点T2からT4の間に１５０クロックがカウントされ、時点T5から時点T6の間に２３０クロックがカウントされ、時点T7から時点T8の間に７０クロックがカウントされ、時点T9から時点T10 の間に４５０クロックがカウントされている。従って、時点T8から時点T9の間の駆動信号はＯＦＦ信号であるという前提において、時点T1から時点T11 に対応する１つのＦＢ周期の間に合計９００カウントされたことを表している。積算された９００カウントは、時点T11 に発生するカウントクリアにより、ゼロに戻され、時点T11 以降、新たにカウントがスタートされる。斯かるカウントは、演算部１１２６により行われる。
図７０のＫは、駆動信号のＯＮ信号のカウント値を表す。図７０のＪに示すように、ラッチパルスが発生すると、パルス発生直前のカウント数が保持される。ラッチパルスはＦＢ周期の区切りを表す信号が発生する時点T1、T11 に合わせて発生する。これにより、直前のＦＢ周期におけるカウント数が、保持されることになる。時点T1にラッチパルスの発生を受け、時点T1の直前のカウント数、即ち３００カウントがカウント値として保持される。また、時点T11 に次のラッチパルスの発生を受け、時点T11 の直前のカウント数、即ち９００カウントがカウント値として保持される。尚、図７０のＫに示すカウント値は、ＦＢ周期におけるＯＮ信号のカウント値であって、信号状態情報を表している。そして、デューティ比の算出に用いられるデューティ比カウントである。
（４）パケット密度の算出
パケット密度は、パケット信号のデューティ比として、ＯＮ時間／（ＯＮ時間＋ＯＦＦ時間）で表される。この比率は、（ＯＮ信号のカウント数）／（ＦＢ周期の間の総カウント数）に置き換えることができる。駆動信号はディジタル制御回路１２０６自身が出力しているため、ディジタル制御回路１２０６の演算部１１２６では容易にＯＮ信号とＯＦＦ信号を確認でき、これらをカウントしてデューティ比を算出することが可能である。尚、ＯＮ時間はＯＮ信号が出力される時間であり、ＯＦＦ時間はＯＦＦ信号が出力されている時間を表す。ある区間において、ＯＮとＯＦＦのカウントが同数であれば、その区間のデューティ比は１／２、即ち５０％となる。
ＦＢ処理を一定周期で行うと、パケット密度の母数となるＦＢ周期の間の総カウント数は一定になる。この場合、駆動信号がＯＮの場合にカウントすればパケット密度が得られる。例えば、ディジタル制御回路１２０６が１５０ＭＨｚクロックでＦＢ周期が１ｍｓの場合、ＦＢ周期の間の総カウント数は１５万回となる。ＯＮ信号のカウント数値が９００であれば、デューティ比は９００を１５００００で割った値となり、比率は０．６％になる。
（５）ピークレベルの算出
出力側ＰＤ１１２の信号増幅のため、出力側受信部１１２２にログアンプ１２２２を使用する場合、ログアンプ１２２２から出力される信号の平均値P ＿ave.は、リニアな変化ではなく、例えば図７に示すように、対数（logarithm ）の変化を示す。信号の平均値P ＿ave.の単位はｄＢｍである一方、ＳＯＡ駆動出力信号から算出したデューティ比はＦＢ一周期の間にどの程度ＳＯＡをＯＮしていたかを示すリニアな値となる。P ＿ave.（単位：ｄＢｍ）とデューティ比（単位：％）から、ピークレベルを算出するには、式（２０）に示すように、デューティ比を対数へ変換して、出力側のモニタ平均値P ＿ave.に加算する。尚、任意区間のピークレベル及び任意区間の出力側のモニタ平均値の単位はｄＢｍである。また、10・log[1/デューティ比］の値を表したグラフを図７１に示す。10・log[1/デューティ比］はピークパワーの補正係数を縦軸とし、回線使用率（パケット密度）を横軸とする対数関数となる。尚、信号のピークパワーはピークレベルの一例である。ピークレベルはピークパワーより広義を有し、ピークレベルにより表されるレベルがパワーレベルである場合をピークパワーと称する。尚、任意区間は例えば、各ＦＢ周期に対応する一定時間である。
任意区間のピークレベル
＝任意区間の出力側のモニタ平均値+ 10・log[1/任意区間のデューティ比］
・・・（20）
デューティ比が１０％の場合、10・log[1/デューティ比］=10 ・log[1/0.1 ］=10 ｄＢｍとなる。そこで、任意区間の出力側のモニタ平均値に１０ｄＢｍを足すことで、任意区間のピークレベルを得ることができる。
デューティ比が２０％の場合、10・log[1/デューティ比］=10 ・log[1/0.2 ］=6.98 ｄＢｍとなる。そこで、任意区間の出力側のモニタ平均値に６．９８ｄＢｍを足すことで、任意区間のピークレベルを得ることができる。
デューティ比が５０％の場合、10・log[1/デューティ比］=10 ・log[1/0.5 ］=3.01 ｄＢｍとなる。そこで、任意区間の出力側のモニタ平均値に３．０１ｄＢｍを足すことで、任意区間のピークレベルを得ることができる。
〔制御誤差の算出及び目標出力レベルの設定〕
制御誤差（図３）は、算出した任意区間のピークレベル（ｄＢｍ）と目標出力ピークレベル（目標出力レベル）（ｄＢｍ）を比較して以下の式（２１）で算出する。
任意区間の制御誤差（ｄＢ）
＝目標出力ピークレベル（ｄＢｍ）−任意区間のピークレベル（ｄＢｍ）
・・・（21）
制御誤差（ｄＢ）が正の値であれば、出力レベルを増加させ、負の値であれば、出力レベルを減少させる。新しい目標出力とするピークレベルは、以下の式（２２）で算出する。
新目標出力ピークレベル（ｄＢｍ）
＝現在の目標出力ピークレベル（ｄＢｍ）＋任意区間の制御誤差（ｄＢ）
・・・（22）
新しい目標出力ピークレベルが決定すれば、入力ＰＤ値と、これに対応する駆動制御量のテーブル（図１６）から、決定した新目標出力ピークレベルに適合するテーブルを読み取り、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４の内、待機状態のＬＵＴにデータを展開する。尚、入力ＰＤ値は例えば入力側受信部１１０６の出力値であり、駆動制御量は例えば駆動電流のＤＡＣ１１８への出力値である。
制御誤差を用いて制御情報を更新する構成及び処理には、第１の実施の形態から第８の実施の形態で説明した構成及び処理を採用することができ、その説明及び図示を省略する。例えば、第３の実施の形態又は第４の実施の形態と同様に、更新情報記憶部２２０（図１２、図２０）と、書き込み更新部２１０（図１２、図２０）を配置して、制御情報を更新することができる。第５の実施の形態又は第６の実施の形態と同様に、更新情報記憶部４３０（図２３、図５０）と、テーブル検索部４１４（図２３、図５０）と、元データ展開作成部４１６（図２３、図５０）を配置して、制御情報を更新することができる。第７の実施の形態と同様に、更新情報記憶部５６０（図５１）と、テーブル作成部５５４（図５１）と、書き込み更新部４１８（図５１）を配置して、制御情報を更新することができる。また、第８の実施の形態と同様に、ＬＵＴ作成部６１０（図６０）を介して制御情報を更新することができる。尚、目標出力ピークレベルは目標出力レベル（図２６のステップＳ１１３）の一例である。現在の目標出力ピークレベルは、ＦＦ制御を行っているＬＵＴに設定されているテーブルの出力レベル値の一例である。また、新しい目標出力ピークレベルは出力目標レベル（図２６のステップＳ１１３）の一例である。
次に、第１１の実施の形態のレベル制御の処理について、図７２を参照する。図７２は、第１１の実施の形態に係る出力目標レベル決定処理の一例を示すフローチャートである。図７２に示すフローチャートにおいて、処理Ｆ１は、図２６に示すフローチャートのステップＳ１１３からステップＳ１１５に代えて行う処理である。また、ステップＳ３５１からステップＳ３５３は、制御誤差と新目標値を算出する処理を表す。この実施の形態に係るレベル制御処理では、初期設定からＦＢループのＯＮ・ＯＦＦの判断までの処理（図２６のステップＳ１０１〜Ｓ１１１）は第５の実施の形態と同様であり、その説明及び図示を省略する。また、テーブルのデータ書き込み更新からＬＵＴフラグ更新までの処理（図２６のステップＳ１１６、Ｓ１１７）も第５の実施の形態と同様であり、その説明及び図示を省略する。図７２に示す処理は一例であって、斯かる処理に本発明が限定されるものではない。
出力側の光パケット信号を受信すると、受信した信号の平均化処理を行う（ステップＳ１１２）。この処理では、出力側ＰＤ１１２が出力側受信部１１２２のモニタ周期で受信した信号の平均値を出力する。この平均値は、ログアンプ１２２２により増幅され、出力側ＡＤＣ１１６によりディジタル値へ変換される。出力ＰＤ・パワーモニタ・平均化処理部１２３２は、出力側ＡＤＣ１１６により出力されるディジタル値を更にＦＢ周期の平均値へ平均化する。このようにして、受信した光信号の平均値を得る。
出力ＰＤ・パワーモニタ・平均化処理部１２３２が出力する平均値は、ＰＤ値であるので、制御誤差・新目標値算出部１２３４によりパワー値への変換を行う（ステップＳ３５１）。変換により出力側ＰＤ値から出力パワーの平均値（単位：ｄＢｍ）を得る。尚、出力パワーの平均値は、信号レベルの平均値（P ＿ave.）の一例であり、信号レベルが出力側のパワーを表す値を指す。
制御誤差・新目標値算出部１２３４は、信号状態情報を受け、出力パワーの平均値と信号状態情報からピークレベル値（単位：ｄｂｍ）を算出する（ステップＳ３５２）。制御誤差・新目標値算出部１２３４が受け取る信号状態情報は、例えば、ＦＢ周期におけるＯＮ信号のカウント数を表すデューティ比カウントである。制御誤差・新目標値算出部１２３４は、デューティ比カウントと、ＦＢ周期の総クロック数からデューティ比を求め、このデューティ比を対数にしてピークレベルの補正値を算出する。そして、信号レベルの平均化のタイミングと駆動信号のＯＮ信号のカウントタイミングを合わせて、この補正値と、出力パワーの平均値から、ピークパワー値を算出する。
制御誤差・新目標値算出部１２３４は、目標出力レベルとピークパワー値との差（制御誤差）を算出して、その制御誤差に相当する量を現在の目標出力レベルに加算し、新たな目標出力レベルを算出する（ステップＳ３５３）。そして、設定する駆動制御量のテーブル検索及び検索した駆動制御量の設定（ステップＳ３５４）を行う。出力側ＰＤ値の代わりにピークパワー値を用いて制御誤差を算出する以外は、第５の実施の形態と同様でありその説明を省略する。このようにして、出力信号の平均値と信号状態情報を用いてＬＵＴを更新する。
上記した第１１の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 図７０（Ｅ）に示す出力側受信部１１２２のモニタ周期は、その後の平均化処理によって値が平均化するため、光パケット信号のパケットの長さに対してほぼ同等の長さであってもよく、ＰＤフロントエンド回路の応答速度に応じて、長くても短くても良い。
(2) ＳＯＡのようにＡＳＥを出力する機能デバイスを光レベル制御素子として用いる例について説明したがこれに限らない。可変減衰器のようにＡＳＥを出力しない機能デバイスを光レベル制御素子として用いる場合、マージンＭｕ、Ｍｄを０、又は光パケット信号の先頭及び後方が削られない程度に短い時間を設定して駆動信号を基にデューティ比を算出すればよい。マージンが小さいので、光パケット信号から得られるデューティ比と、駆動信号から得られるデューティ比の差は小さくなり、実際のピークレベルの近似値を得ることができる。
(3) 例えばレベル制御素子にＳＯＡを用いた場合に、時間的にマージンを持って駆動信号を出力すると、その時間マージンだけ余分にＡＳＥを出力するため、入力側の光信号と出力側の光信号の信号レベルで見たときにデューティ比が変化する。そのため、ＦＢ処理において入力側の光信号から得られるデューティ比を用いる代わりに駆動信号から得られるデューティ比を用いることで、より誤差の少ない制御ができる。
(4) 検出の制度を高めるため、出力側ＰＤ１１２の応答速度を低速にし、検出した信号の時間平均した値を出力側ＡＤＣ１１６へ出力する形態を用いた場合であっても、光パケット信号等の間欠信号のレベルを制御できる。光パケット信号の密度が低い場合又は信号の密度が変化する場合、信号レベルの平均値が、光パケット信号間のガードタイムの影響を受けることを抑える。光パケット信号がＦＢ制御光パケット信号の強度より低い値として検出されたとしても、この値からピークレベルを求めることで、光レベル制御素子によりレベル制御した信号値が目標レベルより高い値になることを抑制する。
(5) 光パケット信号の周期が数十ナノ秒から数百ナノ秒である場合、出力側のＰＤモニタ回路にログアンプを用いても、信号のピークレベルを得ることができる。このため、出力側モニタ回路１２３８では、入力側モニタ回路１２１４と同じ高速タイプのアンプを用いてモニタする必要がない。このため、出力側の信号の監視精度を確保しつつ、出力レベルを長期に渡り、高精度で一定レベルに安定化させることができる。
(6) 光レベル制御部１２０４にＳＯＡ等を用いる場合、入力側受信部１１０６が観測するパケット信号のパケット密度と、出力側受信部１１２２が観測するパケット信号のパケット密度はその密度が異なることになる。そこで、出力側モニタ回路１２３８が観測する駆動信号のを捉えてパケット密度を計算する。出力側受信部１１２２が観測する光パケット信号の信号密度と一致させるので、入力信号との間に生じるパケット密度の相違の影響を抑制して、精度の高いＦＢ処理を行うことができる。
(7) ＦＢ処理側で、駆動信号のデューティ比を用いて後段ＰＤモニタ平均値からピークレベルを算出する処理をＦＢ周期毎に繰り返し、一定時間おきに未使用のＬＵＴへ更新し続けることにより、最新の状態でレベル制御が可能となる。このため、経年変化により損失が変化した場合、ＳＯＡの印加電圧と出力パワーの関係が変化する場合、また、パケット信号やバースト信号の回線密度が変化する場合でも、ピークレベルを算出することが可能となる。また、ＦＢ処理で得られる誤差を基にＦＦ処理で最適な電圧を印加し続けることが可能となる。その結果、高速なレベル変動に対応しつつ、長期間に渡りその特性を維持し続ける高速レベル制御が可能となる。
(8) ＦＢ処理におけるＬＵＴの更新作業は、図２７に示すように、目標出力レベルとの差（制御誤差）を判断し、制御誤差が一定値を超えた場合のみ行っても良い（図２７のステップＳ１３４のＹＥＳ）。制御誤差が大きくなったと判断した場合のみＬＵＴを更新すれば、ＬＵＴを更新する頻度は下がり、ＬＵＴを蓄積しておく媒体（この場合、レジスタやメモリ）の書き換え寿命を延ばすため、レベル制御回路の故障率を低下させることができる。
〔第１２の実施の形態〕
第１２の実施の形態について、図７３を参照する。図７３は、第１２の実施の形態に係るレベル制御システムの一例を示す図である。尚、図７３に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。図６７と同一部分には同一符号を付してある。
光レベル制御部１２０４は、入力光１２４２のレベルを制御するため、例えば、駆動を行ってもＡＳＥを出力しない機能デバイス（ノイズレスデバイス）を用いる。このため、パケット信号Ｐを含む入力光１２４２のレベルを制御した場合、ＡＳＥを抑制した出力光１３４４が得られる。この場合、信号レベルの平均値からピークレベルを得る際に、入力側の光パケット信号の信号状態情報を用いる。
エッジ検出・カウント部１３１２は、間欠信号のエッジを検出するとともに、パケットのあり又はなしを判断して信号状態を演算する手段の一例である。エッジ検出・カウント部１３１２は、間欠信号のエッジ検出機能と、信号状態演算機能を有する。
エッジ検出・カウント部１３１２は、光パケット信号のモニタ値を受けると、この光パケット信号の立ち上がりエッジ、立ち下がりエッジを検出する。これらエッジを検出すると、入力ＰＤ・パワーモニタ・平均化処理部４０４へトリガ信号を出力する。尚、トリガ信号を受けた後に入力ＰＤ・パワーモニタ・平均化処理部４０４が行う処理は第５の実施の形態と同様でありその説明を省略する。
エッジ検出・カウント部１３１２は、光パケット信号の立ち上がりエッジから立ち下がりエッジまでを光パケットがある状態（光パケットあり）として検出し、立ち上がりエッジから立ち下がりエッジまでを光パケットがない状態（光パケットなし）として検出する。そして、光パケットがある状態をディジタル制御回路１３０６のクロック毎にカウントして、そのカウント数を制御誤差・新目標値算出部１３３４へ出力する。
光パケットがある状態をＯＮ状態と表し、光パケットがない状態をＯＦＦ状態と表すと、パケット信号の信号状態は、例えば、式（２３）のように、光パケット信号においてＯＮ状態が占める比率Ｒ3 のようにして算出される。尚、比率Ｒ3 は、信号状態を表す信号状態情報の一例であり、ＯＮ状態とＯＦＦ状態の比率を表すＯＮ／ＯＦＦデューティ比である。尚、ＯＮ状態及びＯＦＦ状態は光パケット信号の状態を表す識別情報である。
比率Ｒ3 ＝（所定時間中のＯＮ状態の時間）／（所定時間） ・・（23）
ＯＮ状態の時間及び所定時間をディジタル制御回路１３０６のクロックのカウント数に置き換えて、この比率は、（ＯＮ状態のカウント数）／（ＦＢ周期の間の総カウント数）とすることができる。
エッジ検出・カウント部１３１２が演算した信号状態情報は、制御誤差・新目標値算出部１３３４へ出力され、この信号状態情報に基づきピークレベルが算出される。
入力側受信部１１０６と、入力側ＡＤＣ１１４と、入力ＰＤ・パワーモニタ・平均化処理部４０４と、エッジ検出・カウント部１３１２は、入力側モニタ回路１３１４を構成する。入力側モニタ回路１３１４は、エッジ検出処理部４０６に代えてエッジ検出・カウント部１３１２を有する他は、第１１の実施の形態の入力側モニタ回路１２１４（図６７）と同様であり、その説明を省略する。
制御誤差・新目標値算出部１３３４は、出力ＰＤ・パワーモニタ・平均化処理部１２３２からモニタした信号の平均値を受信するとともに、エッジ検出・カウント部１３１２から信号状態情報を受信する。
時刻調整部１３３６は、信号伝達により生じる時間差を調整する手段の一例である。入力側ＰＤ１１０が受信した光パケット信号のエッジを検出するまでのタイミングと、入力側ＰＤ１１０が受信するタイミングの光パケット信号が出力側ＰＤ１１２へ到達してディジタル変換を介して電気波形が応答し終わるタイミングとの間には時間差が生じる。時刻調整部１３３６は、時間の遅延を調整する機能（ウエイト機能）を有し、この時間差を調整する。時刻調整部１３３６のウエイト機能により、エッジ検出・カウント部１３１２では、所定区間の入力光に基づく信号状態情報を得ることになり、出力ＰＤ・パワーモニタ・平均化処理部１２３２では、この所定区間の入力光のレベル制御後の信号レベル平均値を得る。即ち、信号状態情報の所定区間と、信号レベルの平均値の所定期間は、同じ所定区間の入力光を対象としたものにすることができる。
出力側受信部１１２２と、出力側ＡＤＣ１１６と、出力ＰＤ・パワーモニタ・平均化処理部１２３２と、制御誤差・新目標値算出部１３３４と、時刻調整部１３３６は、出力側モニタ回路１３３８を構成する。信号状態情報を演算部１１２６に代えてエッジ検出・カウント部１３１２から受け付け、入力側の光パケット信号から時刻調整し、信号状態情報を得る他は第１１の実施の形態の出力側モニタ回路１２３８（図６７）と同様であり、その説明を省略する。
その他の構成は、第１１の実施の形態と同様であるので、同一符号を付してその説明を省略する。
次に、入力側の光パケット信号のエッジ検出について、図７４を参照する。図７４は、第１２の実施の形態に係るレベル制御システムの動作タイミングの一例を示す図である。尚、図７４に示すタイミングは一例であって、斯かるタイミングに本発明が限定されるものではない。図７０と同一部分には同一符号を付してある。また、図７４では、時点TT8 から時点TT9 の間の光パケット信号はＯＦＦであるという前提において省略する。
入力側の光パケット信号の立ち上がりのエッジ検出及び立ち下がりのエッジ検出には、入力側受信部１１０６によりモニタした信号を用いる。
入力側伝送路１００に光パケット信号が入力されると、入力側モニタ回路１３１４は高速処理が可能なため、光パケット信号のＯＮ及びＯＦＦに追従して応答する。エッジ検出・カウント部１３１２では、光パケット信号の立ち上がりエッジでパケット入力を捉え、立ち下がりエッジでパケット通過を捉える。光パケット信号のエッジを捉えることにより、パケット信号のＯＮ又はＯＦＦが識別可能となり、ＯＮレベル区間をカウントすることで、一定期間（ＦＢ一周期分）内のパケット密度（パケットデューティ比）を算出する。例えば、ＦＢ処理の１周期を一定期間に設定すると、ＦＢ周期毎のパケット密度を算出することができる。
〔制御誤差の取得〕
例えば、ＳＯＡのようにＡＳＥを出力する機能デバイスとは異なり、ＡＳＥを出力しない機能デバイス（ノイズレスデバイス）を光レベル制御素子として用いる。この場合、入力側の光パケット信号の立ち上がりに対して時間的なマージンＭｕを持たせて駆動信号をＯＮさせ、入力側の光パケット信号の立ち下がりに対して時間的なマージンＭｄを持たせて駆動信号をＯＦＦさせても、余分な光は出力されない。このため、光レベル制御素子の入力側の入力光１２４２と出力側の出力光１３４４は、光パケット信号のＯＮ／ＯＦＦデューティ比が一致し、変化することがない。そこで、入力側の光パケット信号から求められるＯＮとＯＦＦのデューティ比をピークレベルの算出に用いる。このデューティ比は、例えば、エッジ検出・カウント部１３１２のエッジ検出機能により、光パケット信号のエッジを検出し、信号状態演算機能により、光パケット信号のＯＮ状態が占める比率Ｒ3 を演算することにより得られる。
(1) 一定時間の調整
入力側の光パケット信号から計算したデューティ比の入力タイミングと、この光パケット信号によりレベルを制御した信号の平均値の入力タイミングがずれる場合がある、この場合、時刻調整部１３３６が光パケット信号の検出と出力側信号のモニタとの間の時間差に基づいて、出力ＰＤ・パワーモニタ・平均化処理部１２３２から出力される信号の平均値の出力を待受けさせる。そして、エッジ検出・カウント部１３１２がカウントした光パケット信号の区間と出力側受信部１１２２がモニタする時間領域とを一致させる。一致した時間領域の信号の平均値を、エッジ検出・カウント部１３１２のカウント値に基づき補正することで、その区間のピークレベルが算出される。
ＦＢ周期の区切りが、図７４のＡに示すように、時点TT1 （時点T1）と時点TT11（時点T11 ）にある場合、時点TT1 から時点TT11がＦＢ周期の１周期となる。この１周期の間に、複数の光パケット信号が光レベル制御部１２０４を通過することになる。
エッジ検出・カウント部１３１２で確認される入力側の光パケット信号は、図７４のＣに示すように、ＯＮ状態とＯＦＦ状態を繰り返す。立ち上がりのエッジ検出は、図７４の）に示すように、光パケット信号が上限しきい値より低い信号レベルから高い信号レベルへ移動した際にエッジ検出パルスを出力することで行われる。図７４のＢでは、時点TT2 、TT5 、TT7 、TT9 に立ち上がりのエッジ検出パルスが出力される。立ち下がりのエッジ検出は、図７４のＤに示すように、光パケット信号が下限しきい値より高い信号レベルから低い信号レベルへ移動した際にエッジ検出パルスを出力することで行われる。図７４のＤでは、時点TT4 、TT6 、TT8 、TT10に立ち下がりのエッジ検出パルスが出力される。このように、エッジの検出を行うことで、光パケット信号のＯＮ状態（TT2-TT4 間、TT5-TT6 間、TT7-TT8 間、TT9-TT10間）とＯＦＦ状態（TT1-TT2 間、TT4-TT5 間、TT6-TT7 間、TT8-TT9 間、TT10-TT11 間）を確認することができる。尚、TT1 、TT2 、・・・TT12は、各時点を表す。
図７４のＢに示す入力側パケット信号の変動と図７４のＥに示す駆動信号との間には、信号伝達に起因する時間差（ΔTf）が発生する。また、駆動信号には、パケットの前後にマージンが設定されるため、信号の立ち上がり側の時間差（ΔTfu ）は、時間差（ΔTf）より短くなり、信号の立ち下がり側の時間差（ΔTfd ）は、時間差（ΔTf）より長くなる。立ち上がりのマージンの時間をMu、立ち下がりのマージンの時間をMdとすると、時間差ΔTfu 及びΔTfd は以下の式（２４）、式（２５）となり、ΔTfu ＜ΔTfd となる。尚、TT2-T2間、TT5-T5間、TT7-T7間、TT9-T9間の時間差は、ΔTfu を表し、TT4-T4間、TT6-T6間、TT8-T8間、TT10-T10間の時間差は、ΔTfd を表す。
ΔTfu ＝ΔTf−Mu ・・・（24）
ΔTfd ＝ΔTf＋Md ・・・（25）
入力側光パケット信号の変動は、駆動信号の変動より先行する。また、駆動信号の変動は、出力側受信部１１２２で観測する信号より先行する（図７０のＢ及びＣ）。このため、図７４のＦに示すように、時点TT1 及びTT11に発生するＦＢ周期の区切りを表す信号から遅れて、時点TT3 及びTT12にウエイト信号を発生する。ＦＢ周期の区切りを表す信号とウエイト信号の時間差（T3−T1）、（T12 −T11 ）は同じ所定区間の入力光を対象として、ディーティ比と信号レベルの平均値を算出するための調整時間であり、その時間の長さは同一である。ウエイト信号は時刻調整部１３３６により発生される。
(2) 信号レベルの平均値（P ＿ave.）の算出
図７４のＧは出力側受信部１１２２によるモニタ周期を表す。モニタ周期の設定及びモニタ信号の平均値の出力は、第１１の実施の形態と同様でありその説明を省略する。
図７４のＨは出力側ＰＤ１１２のモニタ値の平均化処理を表す。時点TT3 と時点TT12との間に出力されるモニタ周期Ｂからモニタ周期Ｘの平均値（平均パワー）を算出する以外は第１１の実施の形態と同様でありその説明を省略する。
(3) 信号状態情報のカウント
図７４のＩは、光パケット信号のＯＮ状態をカウントする際のカウントスタート及びカウント保持のタイミングを表す。カウントスタートは、光パケット信号がＯＦＦ状態からＯＮ状態に変動する時点（時点TT2 、TT5 、TT7 、TT9 ）に発生し、カウント保持は、光パケット信号がＯＮ状態からＯＦＦ状態に変動する時点（時点TT4 、TT6 、TT8 、TT10）に発生する。これらの信号に基づいて、カウントスタートからカウント保持までの間のディジタル制御回路１３０６のクロック数がカウントされる。
図７４のＪは、クロック数のカウントをクリア（リセット）するタイミング、即ち、カウントの値をゼロに戻すタイミングを表す。カウントクリアは、ＦＢ周期の区切りを表す信号が発生する時間TT1 、TT11に合わせて行う。
図７４のＫは、光パケット信号のデューティ比のカウント状態を表す。時点TT1 及び時点TT11にカウントが０に戻され、時点TT1 のカウントクリアから次のカウントクリアが発生する時点TT11の間、カウントのスタート及びカウントの保持が繰り返される以外は第１１の実施の形態と同様でありその説明を省略する。尚、図７４のＫのカウントでは、時点TT2 からTT4 の間に１４０クロックがカウントされ、時点TT5 から時点TT6 の間に２２０クロックがカウントされ、時点TT7 から時点TT8 の間に６０クロックがカウントされ、時点TT9 から時点TT10の間に４４０クロックがカウントされている。従って、時点TT8 から時点TT9 の間の光パケット信号はＯＦＦ状態であるという前提において、１つのＦＢ周期の間に合計８６０がカウントされたことを表している。このカウント数は、マージンを含まないため、間欠信号のカウント数（図７０のＩ）に比べて小さくなる。積算された８６０カウントは、時点TT11に発生するカウントクリアによりゼロに戻され、時点TT11以降、新たにカウントがスタートされる。斯かるカウントは、エッジ検出・カウント部１３１２により行われる。
図７４のＭは、光パケット信号のＯＮ状態のカウント値を表す。図７４のＬに示すように、ラッチパルスが発生すると、パルス発生直前のカウント数が保持される。ラッチパルスはＦＢ周期の区切りを表す信号が発生する時点TT1 、TT11に合わせて発生する。これにより、直前のＦＢ周期におけるカウント数が、保持されることになる。時点TT1 にラッチパルスの発生を受け、時点TT1 の直前のカウント数、即ち２５０カウントがカウント値として保持される。また、時点TT11に次のラッチパルスの発生を受け、時点TT11の直前のカウント数、即ち８６０カウントがカウント値として保持される。尚、図７４のＭに示すカウント値は、ＦＢ周期におけるＯＮ状態のカウント値であって、信号状態情報を表している。そして、デューティ比の算出に用いられるデューティ比カウントである。
パケット密度の算出、ピークレベルの算出、制御誤差の算出、目標出力レベルの設定、及びＬＵＴの更新は、第１１の実施の形態と同様でありその説明を省略する。間欠信号の信号状態情報に基づいて出力側受信部１１２２で受信した信号のレベルの平均値を補正して、ピークレベルを得るので、間欠信号のレベル制御を行う場合のＬＵＴの更新がより正確になる。これにより、光パケット、光バースト信号に対しても光パケット単位又は光バースト信号単位でのレベル調整が可能となり、強度の異なるパケット信号、バースト信号を一定強度に保つことができ、柔軟な光ネットワークの構成が可能となる。更には、光送信機の出力レベルの許容値や受信機の入力レベルの許容度を緩和することが可能となり、光パケット送受信機のコストを削減することも可能になる。また、光パケットや光バーストネットワークの厳密な光レベルダイヤ（level diagram ）設計コストや運用コストの削減が想定される。
上記した第１２の実施の形態について、特徴事項、利点又は変形例等を述べる。
ＡＳＥを出力しない機能デバイスを光レベル制御素子に用いる例について説明したがこれに限らない。例えば、ＡＳＥの発生量がパケット信号の出力に比べて小さい機能デバイスを用いる場合、入力側の光パケット信号に基づきピークレベルを算出しても、誤差が少ない。また、駆動開始から動作が安定するまでの時間が短いデバイスを用いて、マージンを短く設定する場合、入力側の光パケット信号に基づきピークレベルを算出しても、誤差が少ない。
〔第１３の実施の形態〕
〔Ｉ〕 第１３の実施の形態の背景
第１３の実施の形態は、光パケット信号の疎密状態に依存することなく、かつ光パケット信号の入力レベルが変化しても、正確に出力レベル（波高値）を一定に制御し、正しい目標レベル（ピーク値）に制御可能なレベル制御回路を実現している。つまり、このレベル制御回路では、パケット状の信号密度や強度が変化する環境であっても、出力信号成分を常に一定の目標値に保ち、更には該目標値を一定に保つだけではなく、該目標値に引き込む制御を実現する。
この第１３の実施の形態に係るレベル制御回路が解決しようとする課題を以下に列挙する。
(1) 入力パワーやパケット長がまちまちな光パケット信号が入力された場合、光出力ピークレベルの一定制御が重要である。
(2) ＲＯＭテーブルによるＦＦ制御で高速性と、目標値と実際の出力レベルの差分を減らすＦＢ制御の高精度化とを両立させる。
(3) 出力パワーは主信号パワーのほかに、ＡＳＥ等のノイズが混入しているため、単純なＡＰＣ（Automatic Power Control：自動トータル出力パワー 一定制御）ではなく、ＡＳＥ等のノイズ成分を除去した主信号パワー値を一定に制御するＡＬＣ（自動出力レベル一定制御）を行うことが必要であり、重要であるが、その制御は困難である。
(4) 入力信号がパケット状でない連続光の場合、ＡＳＥパワー値は光増幅素子の制御量に比例するため、ＦＢ制御において、一定時間あたりの駆動電流値（平均値）を用いてＡＳＥパワーが算出される。これでは、入力光が高速パケット信号の場合、次の理由で正確なＡＳＥパワーを算出することができない。
(5) 入力パケット信号光にしめるＡＳＥパワー量を駆動電流値から導く際、駆動電流値とＡＳＥ値の関係が非線形であるため、一定時間内の駆動電流平均値から正しいＡＳＥパワー量を求めることができない。
(6) 入力パケット信号の疎密状態（ＯＮレベル状態又はＯＦＦレベル状態）は変化するので、１つ１つのバースト信号のＡＳＥパワー値が得られたとしても、これらを個数で平均化しても正しいＡＳＥパワー量が得られない。
(7) 以上から光パケット信号のＡＬＣ制御にはより高精度なＡＳＥパワー算出手段が必要となる。
斯かる課題に関し、信号成分のピークレベルの制御について、図７５を参照する。図７５は信号成分のピークレベルの制御を示している。
図７５に示すように、実際の出力パワー（図７５の（Ａ））とともに、入力光パワーと駆動電流から逆算したＡＳＥ量（図７５の（Ｂ））を求める。このＡＳＥ量を実際の出力パワーから減算し、純粋な信号成分のみの出力パワー（図７５の（Ｃ））を求め、信号成分のピークレベルが一定となるように制御する。
次に、出力信号成分を常に一定の目標値に維持し、一定の目標値に引き込む制御について、図７６を参照する。図７６は入力信号光パワー、出力信号光パワー及びモニタ電気信号を示している。
図７６の（Ａ）に示す入力信号光パワーは、レベル制御を行う前の信号であるので、信号のレベルがパケット信号毎にばらついている。これに対し出力信号光パワーは、図７６の（Ｂ）に示すように、光パケット信号の疎密状態に依存することなく、かつ光パケット信号の入力レベルが変化しても、正確に出力レベル（ＡＳＥ成分Ｐaseを除去した出力レベル。波高値。）Psig＿out＿pkを一定に制御し、正しい目標レベル（ピーク値）に制御可能なレベル制御回路を実現する。
信号は高速に変動を繰り返すため、出力側のＰＤモニタ回路でモニタされるモニタ電気信号は図７６のＣに示すように時間的に平均化された値がモニタされることになる。よって、この平均化された値を用いてPsig＿out＿pkを例えば１００等の一定値に制御することを実現する。
これらの信号処理により、パケット状の信号密度や強度が変化する環境であっても、出力信号成分を常に一定の目標値に保ち、更には該目標値を一定に保つだけではなく、該目標値に引き込む制御を実現する。
次に、レベル制御について、図７７を参照する。図７７はレベル制御システムの基本構成の一例を示している。図７７において図１２及び図６５と同一部分には同一符号を付してある。
入力側ＰＤ１１０では高速応答が可能なため、光パケット信号を識別可能である。一方出力側ＰＤ１１２は幅広い目標設定に対応するため、ダイナミックレンジを広く確保する必要があり、そのため、例えばログアンプを配置する。ログアンプでは周波数応答が低速なのでピークパワー（波高値）がモニタできず、時間平均された光強度しかモニタできない。そのため、ピークパワー（波高値）は光パケット信号間のガードタイムの影響を受けて変動する。つまり、回線使用率（パケット密度）によって、ＰＤモニタ値が変化する。
このため、制御誤差・新目標値算出部２０８では、フィードバック制御を担当する出力側ＰＤ１１２で得られるモニタ信号が光パケット密度によって影響を受け、このため、誤った目標値に設定されるおそれがある。
次に、デューティ比（パケットのＯＮ／ＯＦＦ比）によるモニタ値の変化について、図７８を参照する。図７８において図６８と同一部分には同一符号を付してある。
入力側の光パケット信号が、例えば図７８のＡに示すように変動し、動作クロックが図７８のＢに示す周期である場合、光パケット信号をＦＦ制御できる。一方、光パケット信号の変動は、ＦＢ制御の周期（ＦＢ周期）より早く変動するため、マイクロ秒以下の光パケット信号の平均値をモニタすることになる。各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 において、出力側ＰＤ１１２のモニタから得られる出力側のパワーモニタ値は、図７８のＣに示すように、１９６８、２８００、３４６７、１５２０である。このように光パケット信号のピークレベル（波高値）が一定であるにも関わらず、パケット密度によってモニタ値が変化し、モニタ値をそのままレベルの制御に用いると、誤った目標値に制御されることになる。
次に、ＰＤフロントエンドをログアンプで構成した場合について、図７９を参照する。図７９はＰＤフロントエンドをログアンプで構成した場合の出力波形を示している。
図７９の（Ａ）は１〔マイクロ秒〕周期の入力の入力光波形ＬＷ１と、その場合の出力電気波形ＥＷ１を表している。図７９の（Ｂ）は１０〔マイクロ秒〕周期の入力の入力光波形ＬＷ１０と、その場合の出力電気波形ＥＷ１０を表している。図７９の（Ｃ）は１００〔マイクロ秒〕周期の入力の入力光波形ＬＷ１００と、その場合の出力電気波形ＥＷ１００を表している。
このように、光パケット信号が高速になればなるほど、出力電気波形は、時間平均化され、出力側でピークパワー（波高値）のモニタが困難になる。
光通信に用いる実際の光パケット信号について、パケット長及びガードタイムは次の通りである。
(a) パケット長：数十〔ナノ秒〕〜1 〔マイクロ秒〕
(b) ガードタイム： 数ナノ〔秒〕 〜 数十〔ナノ秒〕
従って、出力側ＰＤ１１２にログアンプを用いた場合には、正確にピークパワーを観測することができない。
次に、光レベル制御素子（ＳＯＡ）とＡＳＥノイズパワーの非線形性について、図８０を参照する。図８０は光レベル制御素子（ＳＯＡ）の駆動電流値に対するＡＳＥノイズパワーを示している。
このように、光レベル制御素子（ＳＯＡ）の駆動量に対し、ＡＳＥノイズパワーは非線形性を有している。このため、全領域において、光レベル制御素子（ＳＯＡ）駆動電流値がＮ倍になれば、ＡＳＥノイズパワーもＮ・Ｋ倍にはならない。しかも、線形（比例）関係にはないので、光増幅素子駆動量（駆動電流値）の平均値からＡＳＥノイズパワーの平均値を求めると、ＡＳＥノイズパワーの平均値に誤差が生じることになる。
次に、レベル制御システムについて、図８１及び図８２を参照する。図８１はレベル制御システムの構成例、図８２はＦＢ制御部の構成例を示している。
このレベル制御システム２００２では、既述した図７７及び図８１に示すように、光レベル制御素子１０４として、半導体光増幅器（ＳＯＡ）のみならず、その他のＬＮや強誘電体など電気光学効果や磁気光学効果を用いた光レベル制御素子が用いられている。斯かる構成では、ＳＯＡ特有のＡＳＥ成分を除去する処理が重要である。
レベル制御システム２００２では、光強度を可変する光レベル制御素子１０４の入力側に遅延線１２２を配置し、光レベル制御素子１０４への入力光を制御遅延時間よりも十分長い時間に遅延させる。この遅延線１２２は、光遅延素子として、例えば光ファイバー等が用いられる。このレベル制御システム２００２は、遅延線１２２の入力側に入力側光カプラ１０６を配置し、入力側光カプラ１０６により入力光を分岐している。一方の入力光は遅延線１２２に入力される、他方の入力光は入力側ＰＤ１１０に入力される。
入力側ＰＤ１１０は例えば入力側の光パケット信号（入力光）を受けて光パケット信号を電気信号に変換する。アンプ２０１２はこの電気信号を受けて増幅する。そして、入力側ＡＤＣ１１４は、アンプ１０１２で増幅した電気信号を受け、アナログ値からディジタル値へ変換して入力側ＰＤ値としてディジタル制御回路２００６へ出力する。尚、入力側ＰＤ１１０と、アンプ２０１２は、入力側受信部１１０６を構成する。なお、入力側ＰＤ値はレベル制御前の第１の入力信号の信号レベルの一例である。
アンプ２０１２は、入力側ＰＤ１１０から出力される信号を増幅する手段の一例であり、例えば、入力側増幅部である。アンプ２０１２として、例えば、リニアオペアンプを用いることができる。アンプ２０１２は、増幅した信号を入力側ＡＤＣ１１４に向けて出力する。
入力側ＰＤ値は、ディジタル制御回路２００６の記憶部２０６に入力される。記憶部２０６では、入力側ＰＤ値に基づいてＬＵＴ＿Ａ２１２又はＬＵＴ＿Ｂ２１４を参照して駆動制御量として例えばＤＡＣ値を生成して出力する。
このレベル制御システム２００２は、光レベル制御素子１０４の出力側に出力側光カプラ１０８を配置し、出力側光カプラ１０８により出力光を分岐している。一方の出力光はレベル制御システム２００２の外部に向け出力される。例えば、レベル制御システム２００２を図６１に示すレベル制御ユニット７０２として構成すると、一方の出力光は、このレベル制御ユニット７０２から外部に出力される光となる。他方の出力光は出力側ＰＤ１１２に入力される。
出力側ＰＤ１１２は、出力側の光パケット信号（出力光）を受けてこの光パケット信号を電気信号に変換する。アンプ２０２２はこの電気信号を受けて増幅する。そして、出力側ＡＤＣ１１６は、アンプ２０２２で増幅した電気信号を受け、アナログ値からディジタル値へ変換して出力側ＰＤ値として、ディジタル制御回路２００６へ出力する。尚、出力側ＰＤ１１２及びアンプ２０２２は、出力側受信部１１２２を構成する。なお、出力側ＰＤ値は第２の入力信号の信号レベルの一例である。
アンプ２０２２は、出力側ＰＤ１１２から出力される信号を増幅する手段の一例であり、例えば、出力側増幅部である。アンプ２０２２は増幅した信号を出力側ＡＤＣ１１６に向けて出力する。出力側受信部１１２２では、出力信号のレベルを高精度でモニタするため、速度よりも分解能を重視する。このため、アンプ２０２２には、例えば、増幅の正確性が高い利点を有するログアンプをフロントエンド回路に採用する。
ディジタル制御回路２００６のＦＢ制御部２００８は、情報更新部６の一例であって、例えば、出力側ＰＤ値に応じて記憶部２０６の制御情報を更新する。ＦＢ制御部２００８は、出力ＰＤ・パワーモニタ・平均化処理部４０８と制御誤差・新目標値算出部４１２を含んで構成する。図８２に示すＦＢ制御部２００８は、処理部４０８と算出部４１２に加え、テーブル検索部４１４と元データ展開作成部４１６と書き込み更新部４１８を含んで構成される。そして、更新情報記憶部４３０へ情報を送信し、更新情報記憶部４３０に情報を受信することにより、ＦＢ制御部２００８は、第５の実施の形態と同様に構成される。出力ＰＤ・パワーモニタ・平均化処理部４０８、制御誤差・新目標値算出部４１２、テーブル検索部４１４、元データ展開作成部４１６、書き込み更新部４１８及び更新情報記憶部４３０は、第５の実施の形態と同様であるのでその説明を省略する。
光レベル制御素子１０４として、増幅の際にＡＳＥ等のノイズ成分を発生させる素子、例えば、ＳＯＡ等の素子を用いると、光レベル制御素子１０４から出力される光信号には、ＡＳＥ等のノイズが含まれることになる。そこで、ＦＢ制御部２００８の制御誤差・新目標値算出部４１２は、既述の機能の他に、光レベル素子１０４が光を増幅する際に発生させるノイズを除去する機能（ノイズ除去機能）を有して例えば制御情報算出部を構成し、ノイズを除去する処理を行う。そして、出力ピークパワーを一定にするのではなく、ノイズ成分を差し引いて、信号成分のみの出力ピークパワーを一定にするようにする。
既述のように、このレベル制御システム２００２では、光強度を可変する光レベル制御素子の手前に制御遅延よりも十分長い光遅延素子（光ファイバ）を配備する。電気遅延量をコントロールできる機能が具備され、実際の制御遅延時間と遅延線（光ファイバ）を通過する時間との遅延時間の誤差をディジタル制御回路２００６の遅延機能により補う構成である。その上で、フィードバック（ＦＢ）制御の正確性と、フィードフォワード（ＦＦ）制御の高速性を両立させるため、フィードフォワード制御で使用する「入力信号強度 対 駆動電圧（電流）値」の関係を保持するＬＵＴ（Look Up Table ）を２面以上具備し、フィードバックで得られる情報を元に、ＬＵＴ未使用面（Ｂ面）に対して新目標出力値のテーブルを展開する機能を具備する。未使用面（Ｂ面）へのテーブル展開が終了次第、使用面（Ａ面）と切り替え、再度、ＦＢ制御で得られる情報を元に、今度は未使用面となったＡ面に対してテーブル更新を繰り返し行う機能を有する。
その際、ＦＢ側では、ＳＯＡ駆動電流の時間平均値から出力したＡＳＥノイズパワー量平均値を求め、そのＡＳＥノイズパワー量平均値を用いて、制御誤差の算出、新目標値の算出を行っていた。しかし、光パケット信号のレベル制御を行う場合、ＳＯＡ駆動電流はパルス駆動となり、必ずしも時間平均されたＡＳＥノイズパワー量が正しい値を取るとは限らない。図８０に示すように、駆動電流値がＮ倍になったからとはいえ、ＡＳＥノイズパワーもそれに比例してＮ・Ｋ倍になるわけではない。つまり、駆動電流とＡＳＥノイズパワーは線形関係にはないので、駆動電流平均値からＡＳＥノイズパワー平均値を算出することはできず、誤差が生じる。従来は時間平均化された駆動電流値を元に、ＡＳＥノイズパワーを算出して、出力目標値へ引き込みフィードバック処理を行っているため、誤差が生じる。
以上のように、光パケット信号に対して、出力レベルを安定化させるレベル制御回路において、回線使用率（駆動デューティ比）やＰＤモニタ回路の応答速度などに影響を受けることなく、常に正しいピークレベル（時間平均化されたレベルではない）に安定化させることを課題としている。
次に、レベル制御の処理について、図８３を参照する。図８３は、制御誤差・新目標値算出処理の一例を示すフローチャートである。図８３に示すフローチャートにおいて、処理Ｆ３は、例えば図２６に示すフローチャートのステップＳ１１３からステップＳ１１５に代えて行う処理である。また、ステップＳ６０１からステップＳ６０５は、ノイズを除去する処理を含む。初期設定からＦＢループのＯＮ・ＯＦＦの判断までの処理（図２６のステップＳ１０１〜Ｓ１１１）は、例えば第５の実施の形態と同様に処理すれば良く、その説明及び図示を省略する。テーブルのデータ書き込み更新からＬＵＴフラグ更新までの処理（図２６のステップＳ１１６、Ｓ１１７）は、例えば第５の実施の形態と同様に処理すれば良く、その説明及び図示を省略する。図８３に示す処理は一例である。入力ＰＤ・パワーモニタ・平均化処理部４０４を省略し、図２６に示すステップＳ１０２を省略してもよい。ディジタル制御回路２００６に入力ＰＤ・パワーモニタ・平均化処理部４０４を設けて第５の実施の形態と同様にステップＳ１０２を行うように構成してもよい。
出力側の光パケット信号の出力側ＰＤ値を受信すると、受信した信号の平均化処理を行う（ステップＳ１１２）。この処理では、出力側ＰＤ１１２が出力側受信部１１２２のモニタ周期で受信した信号の平均値を出力する。この平均値は、アンプ２０２２により増幅され、出力側ＡＤＣ１１６によりディジタル値へ変換される。出力ＰＤ・パワーモニタ・平均化処理部４０８は、出力側ＡＤＣ１１６により出力されるディジタル値を更にＦＢ周期の平均値へ平均化する。このようにして、受信した光信号の平均値を得る。
出力ＰＤ・パワーモニタ・平均化処理部４０８が出力する平均値は、ＰＤ値であり、ＡＤ変換した値（ＡＤＣ値）であるので、制御誤差・新目標値算出部４１２により出力側ＰＤ値を平均出力パワー値［ｄＢｍ］へ変換する（ステップＳ６０１）。平均出力パワー値［ｄＢｍ］は、出力パワーの平均値である。なお、平均出力パワーの平均値は、信号レベルの平均値（Ｐ＿ave.）の一例であり、信号レベルが出力側のパワーを表す値を指す。
制御誤差・新目標値算出部４１２は、駆動制御量として例えば駆動電流値の平均値を受け、平均出力パワー値と駆動電流値の平均値からＡＳＥ成分を除去する（ステップＳ６０２）。制御誤差・新目標値算出部４１２は、信号状態情報として、ＳＯＡ駆動出力又はパケット信号のデューティ比カウントを受け、平均出力パワー値とデューティ比カウントからピーク出力レベル値［ｄＢｍ］を算出する（ステップＳ６０３）。デューティ比カウントは、例えば、ＦＢ周期におけるＯＮ信号のカウント数を表すデューティ比カウントである。この場合、制御誤差・新目標値算出部４１２はデューティ比カウントと、ＦＢ周期の総クロック数からデューティ比を求める。ＳＯＡ駆動出力のＯＮ信号のカウント数は、例えば、第１１の実施の形態と同様に構成して、記憶部２０６からＤＡＣ１１８へ向けて出力される信号を取得してカウントすればよい。また、パケット信号のＯＮ信号のカウント数は、例えば第１２の実施の形態と同様に構成して、入力側ＰＤ１１０が受信した光パケット信号を基にしてカウントすればよい。デューティ比はデューティ比カウントとＦＢ周期の総クロック数から求められる。
制御誤差・新目標値算出部４１２は、目標出力レベルと、ノイズの除去によりノイズを含まないピーク出力レベル（主信号ピークレベル）との差（制御誤差）を算出して、その制御誤差に相当する量を現在の目標出力レベルに加算し、新たな目標出力レベルを算出する（ステップＳ６０４）。そして、設定する駆動制御量のテーブル検索及び検索した駆動制御量の設定（ステップＳ６０５）を行う。出力側ＰＤ値の代わりにピークパワー値を用いて制御誤差を算出する以外は、例えば第５の実施の形態と同様に行うことができ、その説明を省略する。このようにして、出力信号の平均値と信号状態情報を用いてＬＵＴを更新する。
次に、ＡＳＥ成分の成分除去の制御についてより理解を助けるために図８４を参照する。図８４は、ＡＳＥ成分を除去して制御誤差を得る処理の一例を示すフローチャートである。図８４に示すフローチャートは、図８３のフローチャートのＡＳＥ成分の除去及び制御誤差の算出に対応する。図８４のステップＳ６２１は、ステップＳ６０１（図８３）に対応し、図８４のステップＳ６２２及びステップＳ６２３は、ステップＳ６０２（図８３）からステップＳ６０４の制御誤差を算出するまでの処理（図８３）に対応している。なお、図８４に示す各ブロック（Ｓ６２１、Ｓ６２２、Ｓ６２３、２０１０、２０１６）は制御誤差・新目標値算出部４１２の機能を表している。図８４に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。
出力側ＰＤ値の平均値（出力ＰＤ平均値）ＡＤＣout＿PDk［ＤＥＣ］は、一処理区間内での出力ＰＤモニタの時間平均値であって、平均化処理（図８３のステップＳ１１２）により得られる。この出力ＰＤ平均値は、例えば式（２６）を用いて得る。なお、出力ＰＤモニタ積算値は、ＦＢ処理周期の間、出力ＰＤ値を積算して得られる出力ＰＤ値のモニタ積算値である。出力ＰＤモニタ積算回数は、出力ＰＤ値を積算した区間、即ち既述のＦＢ処理周期区間内で出力ＰＤ値の積算を行った回数であり、出力ＰＤ値のモニタ積算回数である。なお、［ＤＥＣ］は、値が１０進数（Decimal）で表現した値であることを表している。
出力ＰＤモニタの時間平均値（出力ＰＤ平均値）
＝出力ＰＤモニタ積算値／出力ＰＤモニタ積算回数・・・（26）
出力側ＰＤ値を平均出力パワー値［ｄＢｍ］へ変換する（ステップＳ６２１）。この処理では、式（２６）で得た出力ＰＤ平均値から平均出力パワーＬtotal＿outk（単位：［ｄＢｍ］）へ変換する（ステップＳ６２１）。平均出力パワーＬtotal＿outk［ｄＢｍ］は更にリニアな値（リニア値）［ｍＷ］へ変換し、平均出力パワーＰtotal＿outk［ｍＷ］を得る。そして、Ｐtotal＿outk［ｍＷ］を用いてピーク出力レベルＰsig＿outk［ｍＷ］を算出する。
ステップＳ６２１において、信号回線の使用の割合を表す回線使用のデューティ比を積算して、この回線使用デューティ比を考慮してＰsig＿outk［ｍＷ］を算出する。この場合、Ｐsig＿outk［ｍＷ］は、以下の式（２７）及び式（２８）により得ることができる。なお、ＯＮレベルカウント数は、ＦＢ周期におけるＯＮ信号のカウント数であって、制御回路を通過するパケット信号のＯＮ信号、即ちパケット信号数を所定の間隔でカウントした数である。ＦＢ周期の総カウント数はＦＢ周期における信号の総カウント数であって、例えばＯＮ信号のカウント数とＯＦＦ信号のカウント数の総和である。また、ＦＢ周期は、ディジタル制御回路２００６に設定されるフィードバック処理周期の分周比率設定に基づいて設定されるフィードバック処理周期Ｐｅから取得される。
Ｐsig＿outk［ｍＷ］＝Ｐtotal＿outk［ｍＷ］×Ｄｕｔｙ比の逆数 ・・・（27）
Ｄｕｔｙ比の逆数＝ＦＢ周期の総カウント数／ＯＮレベルカウント数・・・（28）
回線使用デューティ比を考慮しない場合及び回線使用デューティ比が１の場合、Ｐsig＿outk［ｍＷ］はＰsig＿outk［ｍＷ］＝Ｐtotal＿outk［ｍＷ］として算出される。
ＡＳＥ成分を除去し、主信号成分のみのピークレベル値を算出する処理（ステップＳ６２２）には、ピーク出力レベルＰsig＿outk［ｍＷ］と、ＡＳＥの平均パワーＰase［ｍＷ］が用いられる。１フィードバック区間におけるＡＳＥの平均パワーＰase［ｍＷ］は、ノイズに関する情報、即ちノイズ情報の一例であって、例えば駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブル２０１０を用いて得られる。この駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブル２０１０は、例えば「駆動電流値平均値［ＤＥＣ］ 対 ＡＳＥパワー（装置出力換算値［ｍＷ］）対応数表」である。この駆動電流値の平均値は、ＤＡＣtotal＿avek「ＤＥＣ」で表される値であって例えば、記憶部２０６からＤＡＣ１１８へ向けて出力される駆動電流値を取得して求められる。この駆動電流値平均値ＤＡＣtotal＿avek「ＤＥＣ」は、１フィードバック区間における時間平均として算出される。駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブル２０１０を用いると、駆動電流値平均値ＤＡＣtotal＿avek「ＤＥＣ」からこの電流値平均値に対応するＡＳＥの平均パワーＰase［ｍＷ］を得ることができる。駆動電流値の平均値は、１フィードバック区間における平均値であるので、得られるＡＳＥパワー値は、１フィードバック区間におけるＡＳＥの平均パワーとなる。なお、１フィードバック区間は１ＦＢ処理周期の期間に相当する。
駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブル２０１０について図８５を参照する。図８５に示す駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブル２０１０は、駆動電流値の平均値ＤＡＣtotal＿avekの格納領域２０１２と、ＡＳＥの平均パワーＰase［ｍＷ］の格納領域２０１４を備えて形成される。ＤＡＣtotal＿avekの格納領域２０１２には、ＤＡＣtotal＿avekの値の最小値０から最大値ＤＡmaxとして例えば５１１までの数値が格納される。Ｐase［ｍＷ］の格納領域２０１４には、ＤＡＣtotal＿avekに対応してＰase［ｍＷ］の値が格納されている。そこで、ＤＡＣtotal＿avekが決定されると対応するＰase［ｍＷ］の値が決定可能になる。この駆動電流値平均値［ＤＥＣ］−ＡＳＥパワー対応テーブル２０１０には、駆動電流値のディジタル的な離散値が記録されている。一定区間の駆動電流を平均した結果、その駆動電流値の平均値がこのテーブルに存在しない場合、この存在しない駆動電流値の平均値の最寄りの駆動電流とＰase［ｍＷ］のテーブルから、比による線形補間で、Ｐaseを算出する。即ち、指定したＤＡＣtotal＿avekの値がＤＡＣtotal＿avekの格納領域２０１２にない場合には、格納されている値の中から指定したＤＡＣtotal＿avekより大きく且つ最小の値ＤＡuと指定したＤＡＣtotal＿avekより小さく且つ最大の値ＤＡdを設定する。そして、値ＤＡuと値ＤＡdに対応するＰase値２つと、指定したＤＡＣtotal＿avekの値により、補完処理を行って、指定したＤＡＣtotal＿avekに対応するＰase値を算出すればよい。補完処理には、比による線形補間を用いることができる。例えば、値ＤＡuと値ＤＡdに対応し、指定したＤＡＣtotal＿avekに対する最寄りのＰase値２つの間を仮想的に直線で結ぶ。値ＤＡuと指定したＤＡＣtotal＿avekの相違量と値ＤＡdと指定したＤＡＣtotal＿avekの相違量とを用いて、既述の仮想直線を分割して、指定したＤＡＣtotal＿avekに対応するＰase値を算出すればよい。
ＡＳＥ成分除去後のピーク出力レベルＰsig＿out＿pk［ｍＷ］は、式（２９）により求める。これにより、ピーク出力レベルＰsig＿outk［ｍＷ］からＡＳＥ成分を除去し、主信号成分のみを算出する（ステップＳ６２２）。なお、ＡＳＥ成分除去後のピーク出力レベルＰsig＿out＿pk［ｍＷ］は、ＡＳＥ成分を含まない主信号のピークレベル（主信号ピークレベル）である。
Ｐsig＿out＿pk［ｍＷ］＝Ｐsig＿outk［ｍＷ］−Ｐase［ｍＷ］ ・・・（29）
次に、目標出力レベルが主信号ピークレベルと一致するように制御するため、ＤＡＣ値のＦＢ成分を算出する（ステップＳ６２３）。即ち、目標出力レベル（目標出力ピークレベル）Ｐsig＿set［ｍＷ］と主信号ピークレベルとの差制御誤差）を式（３０）により求める。なお、目標出力レベルＰsig＿setは、例えば、図８６に示すように算出して設定する。即ち、目標出力レベルＰsig＿setは、式（３１）のように設定する。
制御誤差＝Ｐsig＿set［ｍＷ］−Ｐsig＿out＿pk［ｍＷ］ ・・・（30）
Figure 2012070353
 但し、Lsig＿setは、目標信号出力パワー（目標出力パワー）［ｄＢｍ］を表し、この目標信号出力パワーは装置出力での値として設定する。
このようにして、制御誤差を得た後、制御誤差をｄＢで表示した誤差ΔＰ［ｄＢ］を求める。この誤差ΔＰ［ｄＢ］を用いることで、この誤差ΔＰ［ｄＢ］が一定の誤差値以下に収束するように、記憶部２０６に格納されているＳＯＡの電流テーブル、即ち、ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４の更新が行われる。なお、更新を行うか否かの判断のため、例えば図８６に示す上限閾値Ｐsig＿upper及び下限閾値Ｐsig＿lowerを設定する。即ち上限閾値Ｐsig＿upper及び下限閾値Ｐsig＿lowerは、以下の式（３２）、式（３３）で算出して設定する。
Figure 2012070353
Figure 2012070353
但し、Ｌaccuは、目標信号出力パワーのＦＢ制御の精度を表し、その精度は±（プラスマイナス）Laccu［ｄＢ］となる。
そして、テーブルを更新する条件として、テーブル更新条件を設定し、テーブル更新条件に従って更新するか否かを判断する。テーブルを更新する場合は、目標レベル、例えばＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４のデータをオフセットして疑似的にテーブルをスライドさせることができる。以下の(1)、(2)及び(3)は、テーブル更新条件の一例である。
(1) Ｐsig＿lower＜Ｐsig＿out＿pk＜Ｐsig＿upperの場合、テーブルを更新しない。即ち、テーブルを保持する。
(2) Ｐsig＿out＿pk＜Ｐsig＿lowerの場合、誤差ΔＰの絶対値、即ち、｜Ｐsig＿set−Ｐsig＿out＿pk｜だけ値を増加させるようにテーブルをスライドさせる。
(3) Ｐsig＿upper＜Ｐsig＿out＿pkの場合、誤差ΔＰの絶対値、即ち、｜Ｐsig＿set−Ｐsig＿out＿pk｜だけ値を減少させるようにテーブルをスライドさせる。
図８４に示すＡＳＥ成分を除去する処理手順では、駆動電流値の平均値を用いてＡＳＥの平均パワーＰase［ｍＷ］を求める。ピーク出力レベルＰsig＿outk［ｍＷ］からＡＳＥ成分を除去し、主信号成分のみを算出する。そして目標出力レベルと主信号成分の差分を誤差ΔＰとして求め、更新によるテーブルの変更量を決定している。即ち、ＡＳＥ成分を除去した主信号成分Ｐsig＿out＿pk［ｍＷ］を用いてテーブルを更新するので、ＦＢ処理後の主信号成分レベルを目標出力レベルに制御することができる。
このレベル制御システム２００２では、光増幅器の駆動量の平均値から、ＡＳＥノイズパワーの平均値を求めている。ＡＳＥ成分を差し引いて、信号成分のみの出力ピークパワーを算出しているものの、ＡＳＥノイズパワーの平均値に誤差が生じることになる。ただし、光増幅素子駆動量の平均値から、ＡＳＥノイズパワーの平均値を求めると、ＦＢ制御の１周期に対して例えば１回ほどＡＳＥノイズパワーの平均値を求めればよく、作業負荷を削減できる利点がある。
以上述べた課題を以下に要約して列挙する。
(1) 出力ピークパワーを一定にするだけでなく、ＡＳＥ成分を差し引いて、信号成分のみの出力ピークパワーを一定にする。
(2) 図７６に示すように、入力ピークレベルが異なる信号が入力された場合、出力ピークレベルを一定にする処理であれば、Ｐase＋Ｐsig＿out＿pkのＴｏｔａｌ ｐｏｗｅｒを一定に制御すれば良い。しかし、この処理では必要なＰsig＿outpkのレベルが変動し、受信品質が不安定になる。そこで、入力レベルに応じて駆動電流を変化させ、これにより必然的にＡＳＥノイズパワーＰaseが変化するが、Ｐaseの変動分も踏まえて、信号成分Ｐsig＿out＿pkを一定に制御する。
(3) 出力ＰＤモニタで、図７６の（Ｃ）に示すように、時間平均されたＴｏｔａｌ ｐｏｗｅｒの波形しか取得できない場合にも、図７６の（Ｂ）に示すように、Ｐsig＿out＿pkを一定に保つ制御を行う。回線使用密度（デューティ比）が変化すると、時間平均化された出力パワーしかモニタできない状態となるが、この状態において、ＡＳＥ成分を削除し、信号成分のピークパワーのみを一定レベルに制御する。
〔II〕第１３の実施の形態
斯かる課題を解決した第１３の実施の形態のレベル制御回路について、図８７を参照する。図８７は第１３の実施の形態に係るレベル制御システムの一例を示す図である。なお、図８７に示す構成は一例であって、斯かる構成に本発明が限定されるものではない。既述の実施形態に係る構成図と同一部分には同一符号を付してある。
図８７に示すレベル制御システム２０３２では、高精度に出力レベルを安定化させることを目的とし、ＡＳＥ成分除去処理をより改善したものである。このレベル制御システム２０３２では、光レベル制御素子１０４として、ＡＳＥノイズパワーを出力するＳＯＡを例示しているが、これに限定されるものではない。
上記実施の形態で既述した通り、ディジタル制御回路にてカウントした駆動信号のＯＮ／ＯＦＦ時間比率（デューティ比）と出力側ＰＤ値を積算し時間平均した値をもとにＦＢ制御部にて、新目標値を算出し、ＬＵＴを更新する。ただし、ここで重要となるのが、ＡＳＥパワー算出部２０４２である。ＬＵＴは、ある一定周期（フィードバック処理周期）ごとに更新される。つまり、フィードバック処理周期単位でいかに正確にＡＳＥパワーを算出し、出力ＰＤモニタ積算値から差し引くかが課題である。ＡＳＥパワー算出部２０４２において、ある一定周期（フィードバック処理周期）の区間内の正確なＡＳＥノイズパワーが積算されていれば、出力ＰＤ値積算部２０３８で積算された出力パワーからＡＳＥ成分を減算することで正しい目標信号出力レベルが算出可能となる。
第１３の実施形態では、ＳＯＡ等の光レベル制御素子１０４から出力される光信号に含まれるノイズを除去する機能（ノイズ除去機能）を有し、ノイズを除去する処理を行う。そして、出力ピークパワーを一定にするのではなく、ノイズ成分を差し引いて、信号成分のみの出力ピークパワー（主信号ピークレベル）を一定にするようにする。
出力ＰＤ値積算部２０３８は、ディジタル制御回路２０３６に入力される出力側ＰＤ値を積算する手段の一例であり、積算部を構成する。出力ＰＤ値積算部２０３８は、出力側ＰＤ値を出力側ＡＤＣ１１６から受け、フィードバック処理周期の間に受けた出力側ＰＤ値をモニタして積算する。出力ＰＤ値積算部２０３８は、出力側ＰＤ値をモニタしたモニタ値を積算して、出力ＰＤモニタ積算値ＭＶとしてＦＢ制御部２０４０に向け出力する。また、出力ＰＤ値積算部２０３８は、モニタ値を積算した周期区間内でモニタ値を積算した回数をカウントし、その積算した回数を、出力ＰＤモニタ積算回数ＭＮとしてＦＢ制御部２０４０に向け出力する。
ＡＳＥパワー算出部２０４２は、ノイズ除去の関連情報（ノイズ情報）を算出する手段の一例であり、Duty比計測部（デューティ比計測部）２０４４と、ＡＳＥパワー積算部２０４６を備える。ＡＳＥパワー算出部２０４２は、例えばＦＦ制御側と同一周期又はＦＦ制御側とほぼ同一周期で動作して、信号処理を行う。
Duty比計測部２０４４は、間欠信号におけるＯＮレベル信号が占める時間割合を計測する手段の一例であり、比率計測部を構成する。Duty比計測部２０４４は、入力側ＡＤＣ１１４から出力される入力側ＰＤ値を受け、入力光がＯＮレベルの信号、即ちＨｉｇｈレベルの信号か、ＯＦＦレベルの信号、即ちＬＯＷレベルの信号であるかを判断する。Duty比計測部２０４４は、また、記憶部２０６から出力される駆動制御量を受けて光レベル制御素子１０４をＯＮ又はＯＦＦさせる信号から信号レベルのＯＮ又はＯＦＦを判断してもよい。Duty比計測部２０４４は、例えばＦＦ制御処理の周期、即ちＦＦ周期を用いて、ＦＦ周期区間内のＯＮレベルの信号回数を積算してＦＢ制御部へそのＯＮレベルのカウント数を出力する。ＯＮレベルのカウント数がDuty比の算出に用いられる数値であって、Duty比計測情報の一例である。
ＡＳＥパワー積算部２０４６は、光レベル制御素子１０４の駆動制御量からノイズ量を積算する手段の一例であり、ノイズ積算部の一例である。ＡＳＥパワー積算部２０４６は、記憶部２０６からＤＡＣ１１８へ向けて出力される出力信号として、例えばＤＡＣ値を取得して、例えば、ＦＦ周期ごとにＡＳＥパワーの積算値を逐次算出する。なお、ＡＳＥパワーは、ノイズ量及びノイズ情報の一例である。
ＦＢ制御部２０４０は、情報更新部６の一例であって、例えば、出力側ＰＤ値に応じて記憶部２０６のＬＵＴを更新する。また、ＦＢ制御部２０４０の制御誤差・新目標値算出部４１２は、ノイズを除去する機能（ノイズ除去機能）を有して例えば制御情報算出部を構成し、ノイズを除去する処理を行う。そして、出力ピークパワーを一定にするのではなく、ノイズ成分を差し引いて、信号成分のみの出力ピークパワーを一定にするようにする。ＦＢ制御部２０４０の構成は、既述の図８２に示すＦＢ制御部２００８と同様でありその説明を省略する。ＦＢ制御部２０４０では、出力ＰＤ値積算部２０３８から出力側ＰＤ値の情報を受け、ＡＳＥパワー算出部２０４２からＯＮレベルのカウント数ＣＮ及びＡＳＥパワー積算値ＰＶを受ける。そして、ＦＢ制御部２０４０では、出力側ＰＤ値の情報、ＯＮレベルのカウント数ＣＮ及びＡＳＥパワー積算値ＰＶを基にして、ＬＵＴの更新を行う。
ＯＮレベルのカウント数ＣＮと、ＡＳＥパワーの積算値ＰＶを算出するため、図８８に示すＡＳＥパワー算出部２０４２は、立ち上がりエッジ／立ち下がりエッジ検出部２０４８（以下、「エッジ検出部２０４８」と称する。）と、ＤＡＣ−ＡＳＥテーブル２０５０を有する。光信号入力として入力側ＰＤ値の入力を受けると、エッジ検出部２０４８は、入力側ＰＤ値の立ち上がりエッジと立ち下がりエッジを検出する。エッジ検出部２０４８は、例えば、第５の実施の形態に係るエッジ検出処理部４０６と同様の機能を有し、同様の処理を行うことにより、エッジを検出することができる。
ＡＳＥパワー算出部２０４２は、記憶部２０６からＤＡＣ１１８へ向けて出力されるＤＡＣ値を取得する。そして、ＦＦ処理周期毎にＤＡＣ値を積算して、その積算値を求める。ＤＡＣ−ＡＳＥテーブル２０５０は、例えばＳＯＡ駆動量−ＡＳＥ量テーブルであって、例えば図８９に示すＤＡＣ−ＡＳＥテーブル２０５０のように構成されている。ＤＡＣ−ＡＳＥテーブル２０５０は、ＳＯＡの駆動量としてＤＡＣ値の格納領域２０５２と、ＡＳＥの量を表すＡＳＥ量［ｍＷ］の格納領域２０５４を備えて形成される。ＤＡＣ値の格納領域２０５２には、ＤＡＣ値の最小値０から最大値ＤＡＣmaxとして例えば４０９５までの数値が格納される。ＡＳＥ量［ｍＷ］の格納領域２０５４には、各ＤＡＣ値に対応するＡＳＥの量が格納されている。そこで、ＤＡＣ値が決定されると対応するＡＳＥ量が決定可能になる。ＤＡＣ値として例えば、ＳＯＡの駆動電流値を格納する場合、ＳＯＡの駆動電流値とＡＳＥ量の関係は、図８０に示すＳＯＡの駆動電流値に対するＡＳＥノイズパワーの関係となる。なお、この場合ＡＳＥノイズパワーはＡＳＥ量に相当する。
その他の構成は既述のレベル制御システム２００２と同様であるのでその説明を省略する。
次に、ＦＢ制御の処理手順について、図９０を参照する。図９０は、ＦＢ制御の処理手順の一例を示すフローチャートである。このＦＢ制御の処理は、本開示のレベル制御方法及びレベル制御プログラムの一例であって、斯かる構成に本発明が限定されるものではない。尚、図９０に示す処理手順は、ＦＢ制御部２０４０で実行される処理手順の一部であり、図２６に示すＦＢ処理（ステップＳ１１３からステップＳ１１７）のうち、ステップＳ１１３からステップＳ１１５に代えて実行される処理である。
図８１に示すレベル制御システム２００２と同様に、ＯＮ／ＯＦＦ時間比率（デューティ比）と出力ＰＤ値を積算し時間平均した値をもとにＦＢ制御部にて、新目標値を算出し、ＬＵＴを更新する。なお、この実施の形態では、エッジ検出部２０４８で光信号入力を検出して、ＯＮレベルカウント数ＣＮを計算し、ＦＢ制御部２０４０でデューティ比を算出する。また、ある一定周期としてフィードバック処理周期ごとに更新されるＬＵＴをフィードバック処理周期単位で精度良く又は正確に更新するため、ＡＳＥパワー算出部２０４２がＡＳＥパワーを算出している。ＡＳＥパワー算出部２０４２において、ある一定周期の区間内の正確なＡＳＥノイズパワーが積算されていれば、出力ＰＤ値積算部２０３８で積算された出力パワーからＡＳＥ成分を減算することで正しい目標信号出力レベルが算出可能となる。
ＦＢ制御の処理（ＦＢ処理）が開始されると、ＦＢ制御部２０４０は、出力ＰＤ値積算部２０３８から出力ＰＤモニタ積算値ＭＶと、出力ＰＤモニタ積算回数ＭＮを受ける。出力ＰＤモニタ積算値ＭＶは、フィードバック処理周期の間、出力ＰＤモニタ値を積算した値であり、出力ＰＤモニタ積算回数ＭＮは、出力ＰＤモニタ積算値ＭＶの積算にあたり、その周期区間内で何回積算したかを表す回数である。そして、一処理区間内での出力ＰＤモニタの時間平均値は、式（３４）のようにして求める。このようにして出力ＰＤの時間平均値を算出する（ステップＳ７０１）。
出力ＰＤモニタの時間平均値（出力ＰＤ平均値）
＝出力ＰＤモニタ積算値／出力ＰＤモニタ積算回数 ・・・（34）
式（３４）で得た出力ＰＤ平均値から平均出力パワーＬtotal＿outk［ｄＢｍ］へ変換する（ステップＳ７０２）。この変換には、変換パラメータ（α、β、γ及びδ）（図９４）を用いる。平均出力パワーＬtotal＿outk［ｄＢｍ］は更にリニアな値（リニア値）［ｍＷ］へ変換し、平均出力パワーＰtotal＿outk［ｍＷ］を得る。Ｐtotal＿outk［ｍＷ］を用いてピーク出力レベルＰsig＿outk［ｍＷ］を算出する。なお、平均出力パワーＬtotal＿outk［ｄＢｍ］は、レベル制御システムから外部へ出力する信号のパワー（装置出力パワー）を表している。
ピーク出力レベルＰsig＿outkを算出するため、ＡＳＥパワー算出部２０４２からＯＮレベルカウント数ＣＮを受け、このカウント数ＣＮをＦＢ周期の総カウント数で割って信号密度（Duty比）を算出する（ステップＳ７０３）。なお、ＦＢ周期は、ディジタル制御回路２００６に設定されるフィードバック処理周期の分周比率設定に基づいて設定されるフィードバック処理周期Ｐｅ（図９４）から取得される。信号密度の算出式は、例えば式（３５）で表される。
信号密度＝ＯＮレベルカウント数／ＦＢ周期の総カウント数 ・・・（35）
ピーク出力レベルＰsig＿outkは、平均出力パワーＰtotal＿outkにＤｕｔｙ比の逆数を掛け、式（３６）のようにして算出する（ステップＳ７０４）。
Ｐsig＿outk［ｍＷ］＝Ｐtotal＿outk［ｍＷ］×Ｄｕｔｙ比の逆数 ・・・（36）
次に、ＡＳＥパワー算出部２０４２からＡＳＥパワー積算値ＰＶを取得して、１フィードバック区間におけるＡＳＥ平均パワー（ＡＳＥパワー平均値）Ｐase［ｍＷ］を算出する（ステップＳ７０５）。ＡＳＥパワー平均値は例えば式（３７）により求める。即ち、ピーク出力レベルの算出には、フィードバック周期よりも十分速い制御回路のクロック単位、例えばＦＦ周期で積算したＯＮレベルカウント数ＣＮを用いている。また、ピーク出力レベルの算出には、ＯＮしているときに駆動電流出力した値を元にＤＡＣ−ＡＳＥテーブル２０５０から算出したＡＳＥパワー［ｍＷ］を逐次積算し、フィードバック周期の期間内に積算したＡＳＥパワー積算値［ｍＷ］を用いている。ピーク出力レベルは、ＯＮレベルカウント数ＣＮと、ＡＳＥパワー積算値ＰＶ［ｍＷ］であらわされる。なお、ＡＳＥパワー平均値Ｐaseを算出した後には、ＯＮレベルカウント数ＣＮとＡＳＥパワー積算値ＰＶをクリアにして、値０をセットする。
Ｐase［ｍＷ］＝ＡＳＥパワー積算値［ｍＷ］／ＯＮレベルカウント数
・・・（37）
ＯＮレベルカウント数ＣＮと、ＡＳＥパワー積算値ＰＶ［ｍＷ］から算出したＡＳＥパワー平均値Ｐase［ｍＷ］を用いて、ピーク出力レベルからＡＳＥ成分を除去する（ステップＳ７０６）。ＡＳＥ成分を除去したピーク出力レベルＰsig＿out＿pk［ｍＷ］を式（３８）により算出する。これにより、ピーク出力レベルＰsig＿outk［ｍＷ］からＡＳＥ成分を除去し、主信号成分のみの主信号ピークレベルを算出する。
Ｐsig＿out＿pk［ｍＷ］＝Ｐsig＿outk［ｍＷ］−Ｐase［ｍＷ］ ・・・（38）
ＡＳＥ成分を除去したピーク出力レベルＰsig＿out＿pkを算出すると、得られたＡＳＥ成分除去後のピーク出力レベルＰsig＿out＿pk［ｍＷ］が目標出力ピークレベルと一致するように制御する。この場合、ＡＳＥ成分を除去したピーク出力レベルを用いて目標信号出力レベルと主信号ピークレベルとの制御誤差算出、出力目標レベルの算出（ステップＳ７０７）を行う。目標出力ピークレベルＰsig＿set［ｍＷ］との制御誤差は、以下の式（３９）により求める。
制御誤差＝Ｐsig＿set［ｍＷ］−Ｐsig＿out＿pk［ｍＷ］ ・・・（39）
この制御誤差をｄＢで表示した誤差ΔＰ［ｄＢ］が一定の誤差値以下に収束するように、記憶部２０６に格納されているＳＯＡの電流テーブル、即ち、ＦＦ制御側のＬＵＴ（ＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４）の更新を行うようにする。誤差がプラスかマイナスかによって、ルックアップテーブル（ＬＵＴ）から参照する値を増やすか減らすか、ＬＵＴ参照値が異なる。制御誤差算出、出力目標レベルの算出（ステップＳ７０７）、及び駆動制御量のテーブル検索及び駆動制御量の設定（ステップＳ７０８）は、例えば、第５の実施形態におけるＦＢ処理と同様に行うことができる。即ち、第５の実施の形態と同様に、目標出力レベルとの差を算出し、出力目標レベルを決定する処理及び更新情報記憶部から出力目標レベルに近いテーブル値を検索する処理を行えばよい。これらの処理は図２６中のステップＳ１１３とステップＳ１１５に対応するのでその説明を省略する。斯かる処理の後、出力目標レベルのテーブルを作成する処理（図２６のステップＳ１１６）以降の処理をＦＢ制御部で実行して、ＬＵＴの更新が行われる。
制御誤差ΔＰ［ｄＢ］の大小によってＬＵＴを更新する処理は、既述の実施の形態と同様に制御誤差の大小に関係なく定期的に行っても良いし、誤差がある一定値を超えた場合のみ行っても良い。制御誤差が大きくなったと判断した場合のみＬＵＴを更新すれば、ＬＵＴを更新する頻度は下がり、ＬＵＴを蓄積しておく媒体、例えばレジスタやメモリの書き換え寿命を延ばすため、制御回路の故障率低下にもつながる。
このように、Ｐsig＿out＿pk［ｍＷ］を用いて制御することにより、レベル制御後の主信号のピークレベルを目標出力ピークレベルに制御できる。
次に、ＯＮレベルカウント数ＣＮ及びＡＳＥパワー積算値ＰＶを算出する処理手順について図９１を参照する。図９１は、ＯＮレベルカウント数及びＡＳＥパワー積算値の算出処理手順の一例を示すフローチャートである。この算出処理は、本開示のレベル制御方法及びレベル制御プログラムの一例であって、斯かる構成に本発明が限定されるものではない。
ＯＮレベルカウント数ＣＮ及びＡＳＥパワー積算値ＰＶを算出する処理手順は、ＡＳＥパワー算出部２０４２において実行される。斯かる処理は、例えば制御回路（ディジタル制御回路２０３６）のクロック単位、即ちフィードフォワード周期毎に１回実行する。即ち、「ＦＦ制御 ＳＴＡＲＴ」から「ＥＮＤ」までの処理が、各フィードフォワード周期で実行され、繰り返される。なお、フィードフォワード周期での実行は一例であり、この周期に限定されるものではない。「ＦＦ制御 ＳＴＡＲＴ」から「ＥＮＤ」までの処理が、ＦＢ処理に対して十分早い速度で実行され、繰り返されればよい。このＡＳＥパワー算出処理は高速で行うため、例えばファームウェアを介さずにすべてハードウェアで実現する。即ち、ＡＳＥパワー算出部２０４２は例えばハードウェアで構成してハードウェアのクロック単位で斯かる処理を実行する。
ＦＦ制御処理を開始すると、先ず、１つ前の周期（前周期）の光のレベルがＯＮレベルであったか、ＯＦＦレベルであったかを判断する（ステップＳ７２１）。前周期の光のレベルがＯＮレベルである場合（ステップＳ７２１のＯＮ）、立ち下がりのエッジの検出を判断する（ステップＳ７２２）。立ち下がりのエッジが検出される場合（ステップＳ７２２のＹｅｓ）、この周期では、信号レベルがＯＦＦであるのでこの処理を終了する。立ち下がりのエッジが検出されない場合（ステップＳ７２２のＮｏ）、この周期では、信号レベルがＯＮであるので光増幅素子制御量（ＤＡＣ値）の取得処理（ステップＳ７２４）に進む。
前周期の光のレベルがＯＦＦレベルである場合（ステップＳ７２１のＯＦＦ）、立ち上がりのエッジの検出を判断する（ステップＳ７２３）。立ち上がりのエッジが検出されない場合（ステップＳ７２３のＮｏ）、この周期では信号レベルがＯＦＦであるのでこの処理を終了する。立ち上がりのエッジが検出される場合（ステップＳ７２３のＹｅｓ）、この周期では、信号レベルがＯＮであるので光増幅素子制御量（ＤＡＣ値）の取得処理（ステップＳ７２４）に進む。
信号レベルがＯＮである場合（ステップＳ７２２のＮｏ及びステップＳ７２３のＹｅｓ）、記憶部２０６からＤＡＣ１１８へ向けて出力される信号を検出し、この検出した信号レベルから、光増幅素子制御量（ＤＡＣ値）を取得する（ステップＳ７２４）。
ＤＡＣ値とＡＳＥの関係を記したＤＡＣ−ＡＳＥテーブル２０５０より、ＤＡＣ値に対応するＡＳＥパワー量を取得し（ステップＳ７２５）、この取得したＡＳＥパワー量をＡＳＥパワー積算値ＰＶへ積算する（ステップＳ７２６）。そしてＯＮレベルカウント数を＋１にして（ステップＳ７２７）、処理を終了する。この処理を繰り返すことで取得したＡＳＥパワー量ＰＶが積算され、ＯＮレベルカウント数ＣＮが加算される。値の積算及び加算は、ＦＢ制御部２０４０がＡＳＥパワー平均値（ＯＮレベル平均値）を算出するタイミングで、ＦＢ制御部２０４０がＯＮレベルカウント数ＣＮとＡＳＥパワー積算値ＰＶを取得するまで行われる。そして、ＦＢ制御部２０４０がＯＮレベルカウント数ＣＮとＡＳＥパワー積算値ＰＶを取得した後これらの値をクリアし、ゼロにセットする。
このようにＤＡＣ値に対応するＡＳＥパワー量が、ＦＢ処理より十分に早い例えばＦＦ制御の処理速度で取得され、このＡＳＥパワー量を積算してＡＳＥパワー積算値とするので、例えばＦＢ処理周期でＡＳＥパワー量を換算する場合に比べて、より正確なＡＳＥの平均パワー値を得ることができる。
次に、ＡＳＥパワー平均値Ｐase［ｍＷ］の算出について図９２及び図９３を参照する。図９２及び図９３はＡＳＥパワー平均値の算出に関するタイミングチャートの一例を示す図である。図９３は図９２に関連する図であって、図９２の（Ｂ）に示す光入力パケット信号を処理するタイミングを表している。図９３に図示した信号の処理は、ＳＯＡ駆動時間のタイミングに基づいて行われる。図９２及び図９３の相互の関連を明らかにするため、図９２及び図９３の双方にＳＯＡ駆動時間のタイミングを図示する。なお、図９２及び図９３に示すタイミングは一例であって、斯かるタイミングに本発明が限定されるものではない。
図９２の（Ａ）に示すＦＢ周期では、ＦＢ制御の周期の例として、フィードバック周期が例えば１０〔ミリ秒〕に設定されて動作している。そしてフィードバック周期の間に、レベル及び長さの異なる光パケット信号が入力されている。図９２の（Ａ）におけるＦＢ周期では、時刻TM10及び時刻TM40の間が１周期となっている。この１周期の間であって、時刻TM20及び時刻TM30には、パケット信号が通過している。図９２の（Ｂ）に示す光パケット信号は、時刻TM20に通過したパケット信号及び時刻TM40に通過したパケット信号をそれぞれ拡大した図である。図９２の（Ｂ）に示す光パケット信号は、遅延線１２２を通過する前の信号、即ち、遅延前の信号である。時刻TM20に通過したパケット信号は、上限しきい値を超える２つのパケット信号、（ＯＮ信号）からなる。第１のパケット信号は、時刻TM21に上限しきい値を超えて立ち上がり、時刻TM22に下限しきい値以下に立ち下がる。第２のパケット信号は、時刻TM23に上限しきい値を超えて立ち上がり、時刻TM24に下限しきい値以下に立ち下がる。時刻TM30に通過したパケット信号は、上限しきい値を超える１つのパケット信号、（ＯＮ信号）からなる。このパケット信号（第３のパケット信号）は、時刻TM31に上限しきい値を超えて立ち上がり、時刻TM32に下限しきい値以下に立ち下がる。このような光入力パケット信号が入力された場合、ＡＳＥパワー算出部２０４２では、図９２の（Ｃ）に示すエッジ検出レベル信号を検出することになる。エッジ検出レベル信号は、第１のパケット信号、第２のパケット信号及び第３のパケット信号に対応して、信号レベルが変動する。エッジ検出レベル信号は、時刻TM21に発生する立ち上がりのエッジ検出パルスにより信号が立ち上がり、高い信号レベルを維持した後、時刻TM22に発生する立ち下がりのエッジ検出パルスにより信号が立ち下がる。エッジ検出レベル信号は、時刻TM23に発生する立ち上がりのエッジ検出パルスにより信号が立ち上がり、高い信号レベルを維持した後、時刻TM24に発生する立ち下がりのエッジ検出パルスにより信号が立ち下がる。エッジ検出レベル信号は、時刻TM31に発生する立ち上がりのエッジ検出パルスにより信号が立ち上がり、高い信号レベルを維持した後、時刻TM32に発生する立ち下がりのエッジ検出パルスにより信号が立ち下がる。
入力ＰＤ側のエッジ検出部２０４８において、光パケット信号の入力をとらえると、光パケット信号が検出されている区間は光パケット信号を疎通させるため、ＳＯＡをＯＮにする。その際、入力パワーをモニタし、光パケット信号を遅延させている間に、ＬＵＴを参照して目標出力ピークレベルを得るためのＳＯＡ駆動量を算出し、ＳＯＡへ所定の駆動電圧（電流）を印加する。図９２の（Ｄ）に示すＳＯＡ駆動時間は、このようにしてＯＮにされたＳＯＡの駆動時間を表している。ＳＯＡ駆動時間は、ＳＯＡの駆動制御量の生成のため、エッジ検出レベル信号から遅れて信号が変動する。信号の立ち上がりは、例えばΔTfu遅れ、信号の立ち上がりは、例えばΔTfd遅れる。ΔTfuとΔTfdの差は、マージンを設けたことによる差である。マージンについては、第１１の実施の形態と同様であり説明を省略する。図９２の（Ｄ）に示すＳＯＡ駆動時間は、時刻TM'21に駆動を開始し、時刻TM''22に駆動を停止する。ＳＯＡ駆動時間は、時刻TM'23に駆動を開始し、時刻TM''24に駆動を停止する。ＳＯＡ駆動時間は、時刻TM'31に駆動を開始し、時刻TM''32に駆動を停止する。このＳＯＡの駆動時間の間、ＳＯＡはＡＳＥを放出することになる。ＡＳＥの放出は、駆動の準備を行うｗａｉｔ時間（ΔTfuとΔTfdの差であって、時刻TM'22−時刻TM''22間、時刻TM'24−時刻TM''24間、時刻TM'32−時刻TM''32間の時間に相当する時間）も含めて放出される。
図９２の（Ｂ）に示す光パケット信号は、遅延線１２２により遅延され、図９２の（Ｅ）に示す光パケット信号はＳＯＡ駆動時間とほぼ一致する。よって、レベル制御処理後の信号は、図９２の（Ｆ）に示すように、光出力パケット信号のように、ＡＳＥノイズを含む出力信号となる。
フィードフォワード周期はフィードバック周期に比べて十分速く、例えば数〔ナノ秒〕程度である。図９３の（Ｇ）に示す矢印は、ＦＦ制御の周期を表している。なお、ＦＦ制御の周期は所定の周期で連続的であり、図９３の（Ｇ）では、その一部を省略して図示している。ＦＦ制御の周期は例えば２０〔ナノ秒〕であり、これは、ＡＳＥの積算周期に対応している。
図９３の（Ｈ）に示すＳＯＡの駆動量は、ＳＯＡの駆動時間のそれぞれに対して積算されている。図９３の（Ｄ）に示すように、第１のパケット信号に対する駆動時間が１６０〔ナノ秒〕であり、積算周期が２０〔ナノ秒〕である場合、ＯＮレベルのカウント数ＣＮは、図９３の（Ｋ）に示すように８〔回〕になる。第２のパケット信号に対する駆動時間が８０〔ナノ秒〕であり、積算周期が２０〔ナノ秒〕である場合、ＯＮレベルのカウント数は、図９３の（Ｋ）に示すように４〔回〕になる。第３のパケット信号に対する駆動時間が２５００〔ナノ秒〕であり、積算周期が２０〔ナノ秒〕である場合、ＯＮレベルのカウント数は、図９３の（Ｋ）に示すように１２５〔回〕になる。第１のパケット信号に対する駆動量、第２のパケット信号に対する駆動量、第３のパケット信号に対する駆動量は図９３の（Ｈ）に示すように、例えば、それぞれ２５００［ＤＥＣ］、３５００［ＤＥＣ］、１０００［ＤＥＣ］である。この駆動量は、例えば、一つのＳＯＡ駆動時間の間変わらない値となっている。この場合、ＤＡＣ−ＡＳＥテーブル２０５０で駆動量をＡＳＥ量に変換すると、例えば図９３の（Ｊ）に示すＡＳＥ量［ｍＷ］のように、ＡＳＥ量はそれぞれＡ［ｍＷ］、Ｂ［ｍＷ］、Ｃ［ｍＷ］のようになる。このＡＳＥ量は、１回分の駆動制御量の変換量を表している。一つのＳＯＡ駆動時間の間で、ＳＯＡの駆動量が一定であると、ＡＳＥ量も一定になる。なお、この変換は、ハードウェア上で行うと、例えば、２ＣＬＫ（約１０〔ナノ秒〕）で処理できる。また、ＳＯＡ駆動量は、ディジタル量であって、例えば、０から４０９５までの値である。
図９３の（Ｌ）に示すＡＳＥパワー積算値［ｍＷ］は、Ｐase＿totalの値であり、ＡＳＥ量とＯＮレベルカウント数とを掛けた値に等しくなる。第１のパケット信号に対する積算値、第２のパケット信号に対する積算値は、例えば、Ａ［ｍＷ］×８［回］、Ｂ［ｍＷ］×４［回］のようになる。また、第３のパケット信号に対する積算値はＡＳＥパワー積算値が例えば、Ｃ［ｍＷ］×１２５［回］となる。図９３の（Ｈ）に示すＳＯＡ駆動量、図９３の（Ｊ）に示すＡＳＥ量及び図９３の（Ｋ）に示すＯＮレベルカウント数ＣＮ中の縦線は、ディジタル制御回路の１クロックをイメージとして図示したものであって、１クロック又は数クロック単位で駆動量を取得し、又はＡＳＥ量を積算していることを表している。また、１クロック又は数クロック単位でＯＮレベルをカウントしていることを表している。
ＦＢ周期におけるＡＳＥパワーの平均値は、ＡＳＥパワーの積算値ＰＶをＯＮレベルの回数で割った値となる。図９３の（Ｍ）に示すＡＳＥパワー平均値［ｍＷ］では、Ｐase＿ave＝｛（Ａ［ｍＷ］×８［回］）＋（Ｂ［ｍＷ］×４［回］）＋（Ｃ［ｍＷ］×１２５［回］）｝÷（８＋４＋１２５）となる。
光パケット信号が継続している区間は、入力ＰＤモニタ側のエッジ検出部２０４８で検出可能であるため、その区間は制御回路自身がＳＯＡへどの程度の時間（何クロック分）印加したかを把握できる。また、ＳＯＡ駆動量も同時に把握できる。したがって、ＳＯＡ駆動量（ＤＡＣ）−ＡＳＥテーブル２０５０を用いてＳＯＡ駆動量をＡＳＥ量に変換することが可能である。この変換を行うことで、１０〔ミリ秒〕のフィードバック期間内に、どの程度のＡＳＥが出力されたかを、フィードフォワード周期単位で積算したＡＳＥ量（ＡＳＥパワー積算値［ｍＷ］）で把握することが可能である。また同時に１０〔ミリ秒〕のフィードバック周期内で何クロックＯＮにしたか、ＯＮレベルカウント数ＣＮも把握することが可能である。それらの値を１フィードバック区間内で積算し、計算することにより、そのフィードバック区間内で出力されたＡＳＥパワー平均値Ｐaseが算出可能となる。この処理ではＯＮレベルカウント数によってデューティ比が加味されているため、計算処理上、回線使用デューティ比（ＯＮ／ＯＦＦ比）を使用せずに計算を行う。
次に、ＡＳＥ成分を除去して制御誤差を得る処理について、図９４を参照する。図９４は既述のＦＢ制御の処理手順（図９０）の理解を助けるため、各処理、各機能又は各構成要素の関連が表されている。図９４に示す制御誤差・新目標値算出部４１２では、出力ＰＤ値積算部２０３８から出力ＰＤモニタ積算値ＭＶ及び出力ＰＤモニタ積算回数ＭＮを取得し、ＡＳＥパワー算出部２０４２からＯＮレベルカウント数ＣＮ及びＡＳＥパワー積算値ＰＶを取得している。そして、制御誤差・新目標値算出部４１２は、既述のステップＳ７０１からステップＳ７０７の各処理を行う各機能（機能部）を有して、ＡＳＥ成分を除去して制御誤差を得ている。即ち、制御誤差・新目標値算出部４１２は、出力ＰＤの時間平均値を算出する（Ｓ７０１）、平均出力ＰＤ算出部、平均出力パワー値へ変換する（Ｓ７０２）、平均出力パワー変換部、信号密度を算出する（Ｓ７０３）、信号密度算出部を備える。また、ピーク出力レベルを算出する（Ｓ７０４）、ピーク出力レベル算出部、ＡＳＥパワー平均値を算出し、カウント数と積算値をリセットする（Ｓ７０５）、平均ＡＳＥパワー算出部及びリセット部を備える。また、ＡＳＥ成分を除去する（Ｓ７０６）、ＡＳＥ除去部と、制御誤差を算出する（Ｓ７０７）、誤差算出部とを備える。そして、予めディジタル制御回路２０３６設定されているＦＢ制御用のDuty比閾値とDuty比を比較して、Duty比が閾値以下である場合には（ステップＳ７４１のＹｅｓ）、ＳＯＡ電流テーブル更新を行わずに処理を終了する。Duty比が閾値以下でない場合には（ステップＳ７４１のＮｏ）、ＳＯＡ電流テーブルの更新、即ち既述のＬＵＴの更新処理を行う。
第１３の実施の形態では、既述の構成を備えて既述の処理を行うことにより、第１３の実施の形態の背景で説明した課題を解決している。
第１３の実施の形態は、既述の目的に加え、光パケット信号の疎密状態や入力レベルに影響を受けることなく目標ピークレベルに出力を安定化させることを第３の目的とする。そして、上記実施の形態の効果に加え、つぎの効果が得られる。
(1) 光パケット、光バースト信号に対しても、光パケット単位または光バースト信号単位でのレベル調整が可能となり、より高精度に出力レベルを目標値へ安定化させることが可能となり、受信特性の安定性・信頼性の向上につながる。その結果、より柔軟な光ネットワークの構築が可能となる。
(2) 光送信機の出力レベル許容値や受信機の入力レベル許容値を緩和することが可能となり、光パケット送受信機のコストを削減することも可能となる。
(3) 光パケットや光バーストネットワークの厳密な光レベルダイヤ設計を不要化することに寄与し、ネットワーク設計コストや運用コストを削減することができる。
(4) 光パケット信号の疎密状態や入力レベルに影響を受けることなく目標ピークレベルに出力を安定化させることができる。
〔第１４の実施の形態〕
次に、第１４の実施の形態について図９５及び図９６を参照する。図９５は、第１４の実施の形態に係るＦＢ制御の処理手順の一例を示すフローチャート、図９６は、ＡＳＥ成分を除去して制御誤差を得る処理の一例を示すフローチャートである。このＦＢ制御の処理及びＡＳＥ成分を除去して制御誤差を得る処理は、本開示のレベル制御方法及びレベル制御プログラムの一例であって、斯かる構成に本発明が限定されるものではない。
この実施の形態では、第１３の実施の形態と同様の構成、即ち図８７に示すレベル制御システムを構成している。第１３の実施の形態では、制御回路のクロック周期（フィードフォワード周期）でＡＳＥパワーを積算し、ＡＳＥパワー積算値ＰＶを求めている。そのため、ＡＳＥ積算処理を制御回路のクロック周期（フィードフォワード周期）と同じ速度で動作させている。この実施の形態では、ＡＳＥパワー算出部２０４２がクロック周期よりも十分に遅い周期、例えば、フィードバック処理と同じ周期でＡＳＥパワーの平均値を求めるようにする。ＡＳＥパワー算出部２０４２がクロック周期よりも十分に遅い周期であるので、ＡＳＥパワー算出部２０４２はハードウェアのみならずファームウェアであってもよい。また、処理速度を要求しないため、様々な実現形態が可能になり、実装が容易である。この実施の形態では、ＡＳＥパワー算出部２０４２は、ＳＯＡ駆動電流積算値ＳＶ及びＳＯＡ駆動電流積算回数ＳＮを生成し、Duty比計測部２０４４では、Duty比カウンタ値ＣＶを生成する。ＳＯＡ駆動電流積算値ＳＶは積算値及び駆動制御量の積算値の一例であり、ＳＯＡに対する駆動電流を積算した値である。ＳＯＡ駆動電流積算値ＳＶは、ＳＯＡ駆動ＯＮ・ＯＦＦ状態とＳＯＡ駆動電流値をフィードバック処理周期の区間だけ積算することで求める。ＳＯＡ駆動電流積算回数ＳＮは、積算回数及び駆動制御量の積算回数の一例であり、ＳＯＡ駆動電流積算値ＳＶにおけるＳＯＡ駆動電流の積算回数である。そして、ＳＯＡに対する駆動電流の積算を１パケットについて１回行う場合において、ＳＯＡ駆動電流積算回数ＳＮは、ＳＯＡ駆動電流のパケット処理数を表す。なお、１パケットにつき１回の処理頻度は一例であって、その他の頻度で積算するようにしてもよい。Duty比カウンタ値ＣＶは、カウンタ値の一例であり、記憶部２０６からＤＡＣ１１８へ向けて出力される信号（ＤＡＣ値）におけるＤＡＣ設定値がＯＮになっているカウント数である。このDuty比カウンタ値ＣＶは、例えば一ＦＢ周期の間でＯＮになっているカウント数（ＯＮレベルカウント数）である。ＦＢ制御部２０４０は、ＳＯＡ駆動電流積算値ＳＶ、ＳＯＡ駆動電流積算回数ＳＮ及びDuty比カウンタ値ＣＶを用いてＦＢ制御を行う。
図９５に示すＦＢ制御は、ＦＢ制御部２０４０が実行する。ＦＢ制御部２０４０は、出力ＰＤ時間平均値を算出する（ステップＳ８０１）。出力ＰＤモニタ値の平均化処理は式（４０）を用いて算出し、例えば１フィードバック区間を単位として１フィードバック区間ごとに行う。
出力側ＰＤ平均値［ＤＥＣ］＝出力側ＰＤ積算値［ＤＥＣ］／出力ＰＤ積算回数
・・・（40）
この出力ＰＤ平均値［ＤＥＣ］を平均出力パワー値［ｄＢｍ］に変換し（ステップＳ８０２）、回線使用デューティ比（ＯＮ／ＯＦＦ比）を積算することで、ピーク出力レベルＰsig＿outk［ｍＷ］を式（４１）及び式（４２）により得る（ステップＳ８０４）。
Ｐsig＿outk［ｍＷ］＝Ｐtotal＿outk［ｍＷ］×Ｄｕｔｙ比の逆数 ・・・（41）
Ｄｕｔｙ比の逆数＝ＦＢ周期の総カウント数／ＯＮレベルカウント数・・・（42）
なお、ＦＢ制御部２０４０では、Duty比カウンタ値ＣＶを受け、このDuty比カウンタ値ＣＶのＯＮレベルカウント数をＦＢ周期の総カウント数で割って、信号密度（Duty比）を算出する。また、ＦＢ周期の総カウント数は、ディジタル制御回路２００６に設定されるフィードバック処理周期の分周比率設定に基づいて設定されるフィードバック処理周期Ｐｅから取得される。出力ＰＤ時間平均値を算出する処理、平均出力パワー値へ変換する処理及びピーク出力レベルを算出する処理は第１３の実施形態においてＦＢ制御部２０４０が実施する処理（ステップＳ７０１、ステップＳ７０２、ステップＳ７０４）と同様である。
次に、１フィードバック区間におけるＳＯＡ駆動電流平均値を式（４３）により算出する（ステップＳ８０５）。
１フィードバック区間におけるＳＯＡ駆動電流平均値
＝ＳＯＡ駆動電流積算値／ＳＯＡ駆動電流積算回数 ・・・（43）
第１３の実施の形態では、ＡＳＥパワー平均値Ｐase［ｍＷ］を以下のようにして算出した。
(a) ＡＳＥパワー平均値Ｐase［ｍＷ］＝ＡＳＥパワー積算値［ｍＷ］／ＯＮレベルカウント数で表される式をもとにした。
(b) フィードバック周期よりも十分速い制御回路のクロック単位で積算したＯＮレベルカウント数ＣＮと、ＯＮしているときに駆動電流出力した値をもとにした。
(c) ＤＡＣ−ＡＳＥテーブル２０５０から算出したＡＳＥパワー［ｍＷ］を逐次積算した。
(d) フィードバック周期の期間内に積算したＡＳＥパワー積算値［ｍＷ］を用いた。
(e) ＡＳＥパワー平均値Ｐase［ｍＷ］を用いて、ＡＳＥ成分を除去したピーク出力レベルＰsig＿out＿pk［ｍＷ］を算出した。
この実施の形態では、駆動電流値平均値−ＡＳＥパワー対応テーブル２０１０を用いて、ＡＳＥパワーＰaseを得る。そして、Ｐsig＿outk［ｍＷ］とＰase［ｍＷ］を用いて式（４４）によりＡＳＥ成分を除去して、ＡＳＥ成分除去後のピーク出力レベルＰsig＿out＿pk［ｍＷ］を得る（ステップＳ８０６）。
Ｐsig＿out＿pk［ｍＷ］＝Ｐsig＿outk［ｍＷ］−Ｐase［ｍＷ］ ・・・（44）
次に、ＦＢ制御部２０４０は、目標出力ピークレベルと主信号ピークレベルとの制御誤差を算出し、出力目標レベルを算出し（ステップＳ８０７）、駆動制御量のテーブル検索及び駆動制御量の設定をする（ステップＳ８０８）。これらの処理は、第１３の実施の形態と同様の処理で行うことができる。
次に、ＡＳＥ成分を除去して制御誤差を得る処理について、図９６を参照する。図９６は既述のＦＢ制御の処理手順（図９５）の理解を助けるため、各処理、各機能又は各構成要素の関連が表されている。図９６に示す制御誤差・新目標値算出部４１２では、出力ＰＤ値積算部２０３８から出力ＰＤモニタ積算値ＭＶ及び出力ＰＤモニタ積算回数ＭＮを取得し、ＡＳＥパワー算出部２０４２からＳＯＡ駆動電流積算値ＳＶ及びＳＯＡ駆動電流積算回数ＳＮを取得している。制御誤差・新目標値算出部４１２では、Duty比計測部２０４４からDuty比カウンタ値ＣＶを取得している。そして、制御誤差・新目標値算出部４１２は、既述のステップＳ８０１からステップＳ８０７の各処理を行う各機能（機能部）を有して、ＡＳＥ成分を除去して制御誤差を得ている。即ち、制御誤差・新目標値算出部４１２は、出力ＰＤの時間平均値を算出する（Ｓ８０１）、平均出力ＰＤ算出部、平均出力パワー値へ変換する（Ｓ８０２）、平均出力パワー変換部、信号密度を算出する（Ｓ８０３）、信号密度算出部を備える。また、ピーク出力レベルを算出する（Ｓ８０４）、ピーク出力レベル算出部、ＳＯＡ駆動電流平均値を算出する（Ｓ８０５）、平均駆動電流算出部を備える。また、ＡＳＥ成分を除去する（Ｓ８０６）、ＡＳＥ除去部と、制御誤差を算出する（Ｓ８０７）、誤差算出部とを備える。そして、予めディジタル制御回路２０３６設定されているＦＢ制御用のパケット処理数の閾値とパケット処理数を比較して、パケット処理数が閾値以下である場合には（ステップＳ８２１のＹｅｓ）、ＳＯＡ電流テーブル更新を行わずに処理を終了する。パケット処理数が閾値以下でない場合には（ステップＳ８２１のＮｏ）、ＳＯＡ電流テーブルの更新、即ち既述のＬＵＴの更新処理を行う。
この実施の形態では、ＡＳＥ成分除去後のピーク出力レベルを求める式は第１３の実施の形態と同様であるが、Ｐaseの導出手段が異なるので、ＡＳＥパワー算出部２０４２の処理速度がクロック周波数よりも十分遅い場合であっても実装することができる。
上記した第１３の実施の形態及び第１４の実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 第１３の実施の形態に係るシステムでは、制御回路のクロック周期単位でＡＳＥ量を逐次求め、平均化するので、Ｐaseの値の制度が高い。
(2) 第１４の実施の形態に係るシステムでは、ＡＳＥパワー算出部２０４２の処理速度がクロック周波数よりも十分遅い場合であっても実装することができ、ハードウェアへの要求が高くなく、容易である。
(3) 正確性という意味において、第１３の実施の形態に係るシステムは秀でる。しかしながら、図８０に示したＳＯＡ駆動電流値（ＤＡＣ値）−ＡＳＥノイズパワーのグラフにおいて、右肩上がりの部分では、駆動電流値とＡＳＥノイズパワーが線形関係になっている。この領域では、第１４の実施の形態に係るシステムにおいてＰaseの正確な制御が可能である。換言すれば、第１４の実施の形態に係るシステムでは、駆動電流値とＡＳＥノイズパワーが線形関係になっている領域を主領域として用いて簡易にシステムを構築することができる。システムを小さく構築したいなどの場合に有利である。
〔他の実施の形態〕
(1) レベル制御素子は、ＳＯＡに限らない。例えば、電気光学効果（ＥＯ効果：electro-optical effect）、音響光学効果（ＡＯ効果：acousto-optical effect）、磁気光学効果（ＭＯ効果：magneto-optical effect）を用いて電流もしくは電圧により出力光強度を可変させることが可能な光減衰器を用いることも可能である。このような光減衰器としては、例えば、ニオブ酸リチウム（ＬＮ：ＬｉＮｂＯ3 ）やチタン酸ジルコン酸ランタン鉛（ＰＬＺＴ：(Pb,La)(Zr,Ti)O3）等の強誘電体を用いてＥＯ効果を利用した光減衰器や、音響光学変調器（ＡＯＭ：acousto-optic modulator ）のような変調器を利用した可変光減衰器、ファラデー回転子を用いたＭＯ効果を利用した光減衰器等である。
また、マイクロ秒よりも低速で動作させる場合は、光可変減衰器を熱光学効果（ＴＯ効果：thermo-optical effect ）を用いて実現してもよい。
(2) 強誘電体ＰＬＺＴを用いた可変光減衰器（ＶＯＡ：Variable Optical Attenuator ）は、図９７に示すように、駆動電圧が６５Ｖを超える領域では駆動電圧が上昇すると出力パワーが減少する特性を有している。この場合、ＬＵＴの元データは、図９８に示すように、入力パワーの行数が増加すると、テーブルに格納されている値も大きくすることができる。このようなテーブルから目標設定レベルのテーブルを算出する場合、目標レベルの上下に配置される２つの値より比例関係で補間する。
図９９示すように、レベル５ｄＢｍのテーブルの１番目のテーブル要素（ａ１）及びレベル１０ｄＢｍのテーブルの１番目のテーブル要素（ｂ１）から、レベル７ｄＢｍのテーブルの１番目の要素（Value1）を求める場合、レベルの差を用いて式（４５）を用いて算出ればよい。
Value1＝a1＋(b1 −a1) ×(7−5)/(10−5) ・・・(45)
＝(3×a1＋2 ×b1)/5
そこで、レベルｍ［ｄＢｍ］のテーブルのｋ番目の要素（ａｋ）及びレベルｎ［ｄＢｍ］のテーブルのｋ番目のテーブル要素（ｂｋ）から、レベルｘ［ｄＢｍ］のテーブルのｋ番目の要素（Value ｋ）を求める場合、式（４６）を用いて算出ればよい。なお、図９９は、レベルｍを５、レベルｘを７、レベルｎを１０、ｋを１とした場合の例である。
Value k ＝ak＋(bk −ak) ×(x−m)/(n −m) ・・・(46)
駆動電圧が上昇すると出力パワーが上昇する特性のレベル制御素子を用いる場合に比べ、データの作成処理が簡略化されることとなる。
この場合の閾値を超える値に対する判断は、図９８に示すように、例えば、駆動電流値が閾値より小さくなる入力ＰＤ値に対して０にする。また、０に代えて例えば光レベル制御素子を予熱するため、予熱レベルの駆動電流値を設定してもよい。予熱レベルの駆動電流値を設定すれば、入力ＰＤ値が上昇し、光レベル制御素子によるレベル制御を開始する際に動作を安定させることができる。なお、閾値は、入力ＰＤ値の立ち上がり又は立ち下がりの検出レベルに応じて設定する。
(3) 図１０１に示すように、待機状態のＬＵＴに新テーブルを書き込み、更新した後（ステップＳ４１６）、初期設定の前に戻る処理としてもよい。このようにすることで、例えば、ＰＤ平均化回数等を変更することができる。その他の処理は図２６に示す処理と同様であり、その説明を省略する。
(4) 出力パワー変化量と駆動電圧変化量の関係が直線となる光レベル制御素子を用いる場合は、ＦＢループ処理側でその制御誤差量を把握することができるため、制御誤差に相当する駆動電圧量の固定値分を変化させることにより制御してもよい。即ち、図１０２に示すように、ＬＵＴの駆動制御量に、制御誤差に相当する固定量αを加算又は減算して、新しい駆動制御量とすればよい。
(5) 図１０３に示すように、ディジタル制御回路１４０２は、ＦＢ制御部１４０４を備え、ＦＢ制御部１４０４がＴＥＣ６０６を制御して光レベル制御素子１０４の温度制御を行ってもよい。また、ＴＥＣ６０６による温度制御に代えて、ＬＵＴ６１２の元データを取得した時の基準温度と、制御中の光レベル制御素子１０４の温度情報とからその温度差を算出し、温度差を考慮してＬＵＴ６１２の更新を行うようにしてもよい。光レベル制御素子１０４の温度が基準よりも高い場合には、駆動制御量を増やして光レベル制御素子１０４の出力レベルを上昇させる。そして、光レベル制御素子１０４の温度が基準よりも低い場合には、駆動制御量を減らして光レベル制御素子１０４の出力レベルを下げるように制御することも可能となる。ＬＵＴ６１２のデータを更新する場合、温度情報を考慮して出力目標レベルをシフトさせて更新することも可能である。
(6) 上記実施の形態では、ＬＵＴをＦＰＧＡ内のレジスタもしくはＲＡＭへ展開して参照するようにしたが、ＬＵＴをＲＯＭから読み出すようにしてもよい。
(7) ＬＵＴ６１２に格納するデータを演算により算出する場合、演算に必要なデータをディジタル制御回路内に格納してＬＵＴ作成部６１０でＬＵＴ６１２の作成を行ってもよい。
(8) ＬＵＴ作成部６１０は、図１０４に示すように、ディジタル制御回路１４２０の外部からの信号を受けて作成してもよい。外部信号にＬＵＴ６１２に設定する出力目標レベルの情報が含まれていれば、ＬＵＴ作成部６１０によりＬＵＴ６１２のデータを作成し、ＬＵＴ６１２を更新することができる。
(9) タップ機能の付いたＰＤ（タップＰＤ）を用いて、光カプラとＰＤを一つの部品で構成してもよい。
(10) 光信号のレベル制御に限られず、電気信号のレベル制御も可能である。電気信号の制御を行う場合、電気ケーブルを流れる電気信号を分岐器（スプリッタ）により分岐して、信号レベルを受ければよい。電気ケーブルとしては、導電体を絶縁体で被覆した導電線又は導電性のケーブル用いることができる。
(11) 第１１の実施の形態（図６７、図７２）ではＡＳＥを含む信号レベルの平均値を用いて間欠信号のピークレベルを求めるが、信号レベルの平均値からＡＳＥを除去してピークレベルを求めてもよい。例えば、出力側の光パケット信号に含まれるＡＳＥの量は、光レベル制御部１２０４の駆動量により定まるので、光レベル制御素子に入力される駆動制御量からＡＳＥ量を算出することができる。そこで、制御誤差・新目標値算出部１２３４により平均化処理を行った後のＰＤ値をパワー値へ変換した後（ステップＳ５０１）、ＡＳＥの除去を行う（ステップＳ５０２）。このＡＳＥの除去は、記憶部２０６から出力される駆動制御量を制御誤差・新目標値算出部１２３４に入力し、この駆動制御量に基づいて制御誤差・新目標値算出部１２３４がＡＳＥの量を算出するようにする。ＡＳＥ量を変換したパワー値から除去した後、このパワー値と信号状態情報からピークレベル値（単位：ｄｂｍ）を算出する（ステップＳ５０３）。ピークレベル値を得ることにより、制御誤差と、新たな目標出力レベルを算出することができ（ステップＳ５０４）、駆動制御量のテーブルの検索及び駆動制御量の設定処理（ステップＳ５０５）を行うことができる。このように、ピークレベルの算出に用いる信号レベルの平均値からＡＳＥの値を除くことにより、ＡＳＥの影響を考慮せずにピークレベルの算出を行うことが可能となる。尚、駆動制御量として、駆動電流値を用いて光レベル制御部１２０４を駆動させる場合、例えば、駆動電流の時間平均値からＡＳＥの量を算出することができる。
次に、上記実施の形態について、特徴事項、利点又は変形例等を列挙する。
(1) 光通信ネットワークに関し、強誘電体を用いた可変光減衰器や化合物半導体を用いた半導体光レベル制御素子等、電流もしくは電圧を印加し、その電流量又は電圧量を制御することによって、マイクロ秒以下のオーダーで出力光強度を可変させることが可能である。
(2) ディジタル制御回路の動作周波数の１／２の入力パワー変動についても対処可能である。動作周波数が１３３ＭＨｚで制御回路が動作している場合は、６６ＭＨｚの入力パワー変動についても対処可能である。この速度は、ＡＬＣやＡＧＣの制御周期と比較して、１０００倍以上の高速化となる。また、制御情報を更新することで長期安定性を同時確保することができる。
(3) 出力時間調整部を備えることで、制御遅延に相当する光ファイバー長を厳密に調整する必要がなく、出力時間調整部の調整により、レベル制御のタイミングを調整可能である。
(4) 光ファイバー網の設置容易化、ファイバー施設に伴う環境整備負担の軽減、また、ファイバー敷設に関するコストを低減できる。
(5) 光レベル制御素子の上流側に配置して入力光レベルをモニタするための上流側タップＰＤと、下流側に配置して光レベル制御素子からの出力光レベルをモニタするための下流側タップＰＤと、上流側タップＰＤと光レベル制御素子との間に配置する遅延線と、任意に設定可能な光出力レベルに応じて上流側タップＰＤでモニタした光入力レベルに対する光レベル制御素子への駆動制御量を格納するＬＵＴとを備え、入力レベルの変動に応じてＬＵＴを参照し、光レベル制御素子への制御信号を瞬時に変化させる処理を、ファームウェアを介在させることなくハードウェアのみで構成すれば、下流側タップＰＤでモニタした光レベル制御素子からの光出力レベルと出力目標レベルとの差を算出して得られた制御誤差をＬＵＴに反映することにより、光出力レベルをメガヘルツオーダーで調整することが可能となる。
(6) ルックアップテーブル（ＬＵＴ）を２面以上備えれば、一方のＬＵＴで制御信号を瞬時に変化させている最中に、他方のＬＵＴに制御誤差を反映させ、制御誤差の反映が終了次第、制御信号の変化に用いるＬＵＴを切替え、この切替えを繰り返すことで、常にＬＵＴを最新状態に保持することができる。
(7) 電気信号の遅延時間可変素子を光レベル制御素子の駆動回路と制御回路との間に備えることで、ＬＵＴの値を光レベル制御素子への制御信号に反映させるタイミングを遅延させることができる。
(8) 電気遅延可変素子の遅延量を可変させる遅延量設定部を備えることで、遅延量設定部の設定により遅延させるタイミングを変化させることができる。
(9) ＬＵＴの参照により生成する制御信号を光レベル制御素子の駆動回路へ出力するタイミングを、動作クロック単位で遅延させる時間調整部を備えることで、設定された動作クロック数だけ遅延した後に制御信号を出力することができる。
(10) 上流側タップＰＤは、リニアオペアンプを含むモニタ回路を備え、下流側タップＰＤは、ログアンプを含むモニタ回路を備えることで、信号の増幅ができる。
(11) 離散的な出力レベル値において測定した入力パワー値とレベル制御素子の駆動制御量の関係曲線と、これらの曲線が入力パワーの最大値線とレベル制御素子の駆動制御量の最大値線との交点との値から、未測定の出力レベルでの関係曲線を算出することで、テーブルを作成することができる。
(12) レベル制御素子の駆動電流が０である時に相当するゲイン値と、駆動電流が十分大きい時の漸近ゲイン値と、これらの平均ゲインに対応する駆動電流値と、電流とゲインの関係の非線形性を表すパラメータと、飽和光出力と、出力目標レベル値とから、入力パワー値とレベル制御素子の駆動制御量の関係曲線を算出する。そして、算出されたレベル制御素子の駆動制御量がレベル制御素子の最大値を超えた場合、レベル制御素子の駆動制御量として駆動制御量の最大値以下の所望の関係曲線を与える。このようにしてテーブルを作成することも可能である。
(13) 増幅対象である光パケット信号のパケット密度が変動しない場合、又は変動量が少ない場合、第１の実施の形態乃至第９の実施の形態のレベル制御回路、レベル制御方法又はレベル制御システムを用いて光パケット信号のレベル制御ができる。例えば、第３の実施の形態のディジタル制御で光パケット信号のレベル制御をする場合、図１０６に示すように、レベルが異なる入力側の光パケット信号１４５２をＦＦ処理及びＦＢ処理により、出力側の光パケット信号１４５４ではピークレベルを一定にすることができる。制御誤差・新目標値算出部２０８では、間欠信号を処理した結果、出力側の信号レベルは目標出力レベルより低い値になる。このままＦＢ処理を行うと、誤った目標出力レベルが設定されることになるため、パケット密度の影響を考慮して正規の目標出力レベルを設定し、出力側の信号レベルとの差を求める。これにより、ＦＢ処理によるレベルの維持を行うことが可能である。
間欠信号のレベル制御への適用は、第１の実施の形態乃至第９の実施の形態に限られない。例えば、図１０７に示すように、入力側ＰＤ１１０と入力側ＡＤＣ１１４との間に入力側アンプ１２１２を配置し、出力側ＰＤ１１２と出力側ＡＤＣ１１６との間に出力側アンプ１２２２を配置して、それぞれの入力値を増幅する構成にしてもよい。
(14) 第１１及び第１２の実施の形態では出力側のＰＤ値をログアンプで増幅しているがこれに限らない。十分な出力値が得られるのであればアンプを用いなくてもよい。この場合、演算部１１２６がカウントした駆動信号の区間と出力側受信部１１２２が受信する信号の区間とを一致させ、出力側受信部１１２２の受信による信号レベルの平均値をデューティ比で割ることで、その区間のピークレベルが算出される。ピークレベルは、以下の式（４７）で算出される。尚、任意区間は例えば、各ＦＢ周期に対応する一定時間である。
任意区間のピークパワー
＝任意区間の信号レベルの平均値／任意区間のデューティ比 ・・・（47）
駆動信号からピークパワーを得る場合について、図１０８を参照する。駆動信号が例えば、図１０８のＡに示すように変動するとする。また、ディジタ制御回路が動作クロック毎に実行する信号の取得タイミングを例えば、図１０８のＢとする。この場合、取得される信号は、図１０８のＣのようになる。尚、図１０８のＣにおいて、駆動信号のＯＮ信号をＨで表し、ＯＦＦ信号をＬで表している。各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 の駆動信号の密度（信号の比率）は、例えば、図１０８のＤに示すように、各周期のＨの取得信号数を各周期の全体の取得信号数で割って求める。ＦＢ周期Pe1 の駆動信号の密度は８分の５、ＦＢ周期Pe2 の駆動信号の密度は８分の６、ＦＢ周期Pe3 の駆動信号の密度は８分の６、ＦＢ周期Pe4 の駆動信号の密度は８分の４のように得られる。そこで、各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 のピークパワーは、この駆動信号の密度と、図１０８のＥに示す信号レベルの平均値から式（４７）により得る。図１０９のＦは各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 のピークパワー値の一例である。このピークレベルに応じて記憶部２０６が格納する制御情報を更新するので、間欠信号単位でのレベル調整が可能となる。その結果、強度の異なる間欠信号を一定強度に維持することができる。これにより、柔軟なネットワークの構築が可能となる。
入力側の光パケット信号からピークパワーを得る場合について、図１０９を参照する。入力側の光パケット信号が例えば、図１０９のＡに示すように変動するとする。また、ディジタ制御回路が動作クロック毎に実行する信号の取得タイミングを例えば、図１０９のＢとする。この場合、取得される信号は、図１０９のＣのようになる。尚、図１０９のＣにおいて、入力側光パケット信号の信号あり状態をＨで表し、信号なしの状態をＬで表している。各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 の光パケット信号の密度（信号の比率）は、例えば、図１０９のＤに示すように、各周期のＨの取得信号数を各周期の全体の取得信号数で割って求める。ＦＢ周期Pe1 の光パケット信号の密度は８分の５、ＦＢ周期Pe2 の光パケット信号の密度は８分の４、ＦＢ周期Pe3 の光パケット信号の密度は８分の６、ＦＢ周期Pe4 の光パケット信号の密度は８分の１のように得られる。駆動信号は入力側の光パケット信号に対してマージンを含むため、光パケット信号の密度は、駆動信号の密度に比べて、同じ密度又は小さな密度になる。そこで、各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 のピークパワーは、この光パケット密度と、図１０９のＥに示す信号レベルの平均値から式（４７）により得る。図１０９のＦは各ＦＢ周期Pe1 、Pe2 、Pe3 、Pe4 のピークパワー値の一例である。このピークレベルに応じて記憶部２０６が格納する制御情報を更新するので、間欠信号単位でのレベル調整が可能となる。その結果、強度の異なる間欠信号を一定強度に維持することができる。これにより、柔軟なネットワークの構築が可能となる。
(15) 第１１の実施の形態及び第１２の実施の形態では、ＯＮ信号又はＯＮ状態の場合のクロックのカウント数とＦＢ周期の間のクロックのカウント数とからデューティ比を得ているがこれに限らない。例えば、ディジタル制御回路の動作クロック単位毎に駆動信号のＯＮ信号とＯＦＦ信号の双方を確認することにより、ＯＮ時間及びＯＦＦ時間を確認する。ＯＮ時間及びＯＦＦ時間は、ＯＮ信号及びＯＦＦ信号のカウント数として把握される。そして、デューティ比は（ＯＮ時間）／（ＯＮ時間＋ＯＦＦ時間）として算出される。このようにしてディーティ比は算出されてもよい。
(16) 第１３の実施の形態及び第１４の実施の形態のレベル制御システムに遅延クロックＺ２０４を設けて電気信号の遅延量を制御するようにしてもよい。また、第１３の実施の形態及び第１４の実施の形態のレベル制御システムに信号遅延素子３０４、遅延量設定部３０６及びイネーブル信号３５０を備えて構成してもよい。遅延クロックＺ２０４又は信号遅延素子３０４等を備えることにより、時間調整の自由度が高くなり、調整のための労力と時間が軽減される。遅延クロックＺ２０４の設置は第３の実施の形態と同様にすることができる。また、信号遅延素子３０４、遅延量設定部３０６及びイネーブル信号３５０の設置は第４の実施の形態と同様にすることができる。この他、既述の実施の形態のレベル制御システム又は制御回路に他の実施の形態のレベル制御システム又は制御回路の要素を追加して、より機能が充実したレベル制御システム又は制御回路にすることも可能である。
(17) 第１３の実施の形態から第１４の実施の形態では、記憶部２０６がＬＵＴ＿Ａ２１２及びＬＵＴ＿Ｂ２１４を備えてＦＢ制御部２００８又はＦＢ制御部２０４０により切り替えられる構成としたが、これに限定されない。例えば、第８の実施の形態と同様に、ディジタル制御回路がＦＢ制御部６０８、ＬＵＴ作成部６１０及びＬＵＴ６１２を含んで構成して、ＬＵＴ作成部６１０がＦＢ制御部６０８からの要求を受け、制御情報を作成し、ＬＵＴ６１２の制御情報の更新するようにしてもよい。また、ＦＢ制御部２００８又はＦＢ制御部２０４０を例えば、図１１０に示すＦＢ制御部２００８（ＦＢ制御部２０４０）のように構成してもよい。図１１０に示すＦＢ制御部２００８では、出力ＰＤ・パワーモニタ・平均化処理部４０８と制御誤差・新目標算出部４１２に加え、テーブル作成部５５４と書き込み更新部４１８を含んで構成する。そして、更新情報記憶部５６０からテーブル作成部５５４に情報を取り込む構成にして、第７の実施の形態と同様に構成している。なお、ＦＢ制御部２００８は更新情報記憶部５６０を含んで構成するようにしてもよい。このように構成すると第７の実施の形態と同様にテーブルを作成する構成にすることができる。
(18) 既述の実施の形態で示した処理手順は一例であって可能な限り処理の順序を入れ替えて各種の処理を行うことが可能である。たとえば、図１１１に示すＦＢ制御の処理手順では、信号密度の算出処理（ステップＳ７０３）とピーク出力レベルの算出処理（ステップＳ７０４）を入れ替えて処理手順が構成されている。たとえば、出力ＰＤモニタ積算回数ＭＮと１ＦＢ周期あたりの総回数を用いてピーク出力レベルの算出を行えば、斯かる入れ替えも可能である。
(19) 既述の実施の形態は各種の変形が可能である。第１３の実施の形態及び第１４の実施の形態のレベル制御システム２０３２では、Duty比計測部２０４４がＡＳＥパワー算出部２０４２の一部を構成している。たとえば、このような形態を図１１２に示すレベル制御システムのようにDuty比計測部２０４４をＡＳＥパワー算出部２０４２とは異なる要素として形成してもよい。また、入力側ＡＤＣ１１４から出力される信号を利用してＡＳＥパワー算出部２０４２でＡＳＥのパワーを算出するようにしてもよい。このような各種の変形が可能である。
(20) 第１３の実施の形態では、第１３の実施の形態の背景について説明した。第１３の実施の形態の背景に記載した内容は、第１３の実施の形態の理解を助けることを目的とするものであり、第１３の実施の形態に記載した発明に何らかの制限を与えるものではない。また、第１３の実施の形態の背景に記載したレベル制御システム２００２は、既述の発明が解決しようとする課題を解決するものであり、発明の実施の形態を構成するものである。
次に、制御手段の比較例について、図１１３を参照する。図１１３は比較例１、比較例２及び比較例３に係るレベル制御の一例を示す図である。
（比較例１）
自動電流制御（ＡＣＣ：Automatic Current Control ）に関し、図１１３に示すように、制御回路１５０２は、入出力レベルに関わらず、常に一定な光レベル制御素子１０４の駆動電流を設定するように制御する。そして、光レベル制御素子１０４の駆動電流を一定にする動作がなされる。
（比較例２）
自動利得制御（ＡＧＣ）に関し、図１１３に示すように、制御回路１５０２は、実測した出力レベルと算出した入力レベルに応じた出力目標レベルとの差が０となるように光レベル制御素子１０４の駆動電流を制御する。そして、光レベル制御素子１０４の入出力間のパワーの差を一定にする。これにより、光レベル制御素子１０４の入出力間のゲインを一定にする。自動利得制御では、光レベル制御素子１０４の入力光と出力光をそれぞれモニタし、その比率が一定になるように励起ＬＤの駆動電流をフィードバック制御する。
（比較例３）
自動レベル制御（ＡＬＣ）に関し、図１１３に示すように、制御回路１５０２は、実測した出力レベルと算出した出力目標レベルとの差が０となるように光レベル制御素子１０４の駆動電流を制御する。そして、光レベル制御素子１０４の出力パワーを一定にする動作がされる。自動レベル制御を行う場合、光レベル制御素子１０４の出力光を数％だけ光カプラで分岐し、出力光強度をＰＤでモニタし、そのＰＤのモニタ値が一定になるように励起ＬＤの駆動電流にフィードバックされ、励起光強度を制御することで一定の出力光強度を実現させる。
自動レベル制御は、例えば、図１１４に示すように、ディジタル制御回路１５１２が新制御量計算部１５１４を備え、新制御量計算部１５１４が出力側のレベルを受け、出力目標レベルとの差を確認して制御する。そこで、この比較例では、自動レベル制御は、フィードバック制御である。自動レベル制御は、図１１５に示すように、目標値として主信号のみの光強度（図１１５のＡ）、特定駆動電流値でのＡＳＥ強度（図１１５のＢ）を事前に測定し、主信号の光強度とＡＳＥ強度を加算した計算値を目標出力レベル（図１１５のＣ）としてＲＯＭに保存する。制御後のＰＤモニタでは主信号とＡＳＥを含むレベル（図１１６のＢ）を検出し、計算値（図１１６のＡ）から検出したレベル（図１１６のＢ）を引いた値が０となるように制御する。
フィードバック型の制御は、実際の出力レベルをモニタしながら、目標値に近づけていくため、高精度な制御が可能であり、また、経年劣化等に強い。しかしながら、光レベル制御素子１０４の出力後にフィードバックをかけるため、応答が遅れ、更に、新制御量をファームウェアで演算するため、数ｋＨｚ数百ｋＨｚ程度でフィードバック周期が限界となる。そのため、高速な入力パワー変動には追従ができない。また、フィードバック制御は、ディジタル制御回路を使用せずに、全てアナログ回路で構成することで数百ｋＨｚ程度のフィードバック速度が可能となるが、制御パラメータである目標レベルの変更が難しくなる。
フィードバック制御を用いる自動利得制御及び自動レベル制御では、出力光強度の調整精度が高い半面、フィードバックするまでの時間、即ち、ＰＤまでのファイバー伝搬時間、ＰＤのモニタ時間の後に電圧に変換され、それに比例した分の励起ＬＤ駆動電流が新しく反映され、ＥＤＦＡ出力レベルが変化するまでの時間を考慮した場合、最低でも数マイクロ秒〜数十マイクロ秒を必要とする。そのため、光信号のレベル変動が早い周波数成分に対しては、フィードバック制御を行う自動利得制御や自動レベル制御は間に合わず、機能できない。
（比較例４）
光バースト信号や光パケット信号をスイッチングするような高速性が求められる光ネットワークに対応するため、図１１７に示すように、フィードフォワードモニタリングによる自動レベル制御を行う。フィードフォワード制御では、速度を重視し、制御周期を重視するため、出力パワーをモニタしながらの制御ではなく、図１１８に示すように、事前に測定したＬＵＴ１５２４を用いて制御を行う。
フィードフォワード制御としては、光パケット信号や光バースト信号を通過させる場合は、光バースト対応のＥＤＦＡを用いることができる。光バースト対応のＥＤＦＡは、ＥＤＦＡの入力光をモニタし、信号光がＥＤＦ部に到達する前に、励起ＬＤ光強度を制御するか、もしくはＥＤＦ手前に高速応答が可能な光可変減衰器を設置し、ＥＤＦへの入力パワーを常に一定に保つように光可変減衰器を制御するため、高速に出力レベルの制御が可能である。しかしながら、高速に出力レベルの制御を行うため、出力光強度をモニタして制御していない。そのため、所望の目標光レベルとずれが生じ、長期安定性に劣る。また、経年変化した場合等の対処ができず、制御誤差は、時間とともに大きくなる。
比較例１〜４の構成では、ＭＨｚ〜十数ＭＨｚの高速な光レベルの変動に対する対処手段とは言えない。即ち、現在の光ネットワークもそのような高速なレベル変動が生じないように環境を整えて光ファイバー網を施設することが前提条件となる。
（比較例５）
比較例３のフィードバック制御と、比較例４のフィードフォワード制御を組み合わせ、図１１９に示すように、フィードフォワードによる高速制御と、フィードバックによる制御を行う。この場合、フィードフォワード制御と、フィードバック制御がそれぞればらばらな動作を行うこととなり、制御後の信号の安定性に欠ける。
次に、比較例１、比較例３、比較例４と本開示の実施の形態とを比較した結果について、図１２０、図１２１、図１２２、図１２３を参照する。図１２０は比較例１の出力信号の一例を示す図、図１２１は比較例３の出力信号の一例を示す図、図１２２は比較例４の出力信号の一例を示す図、図１２３は実施の形態の出力信号の一例を示す図である。
図１２０、図１２１、図１２２、図１２３に示す結果は、１００ｋＨｚ周期で振幅が２〜３ｄＢ変動する信号を光レベル制御素子へ入力し、比較例１、比較例３、比較例４と、本発明の実施の形態の制御手段により出力レベルを制御した場合の光レベル制御素子の出力波形をオシロスコープで測定した結果を示している。なお、光レベル制御素子は、ＳＯＡである。
比較例１の場合は光レベル制御素子への駆動電流は変化させないため、入力変動がそのまま出力信号にも表れている。比較例３のフィードバック制御の場合も制御周期が数ｋＨｚと遅く、入力変動１００ｋＨｚには追従できないため、比較例１とほぼ同じような出力波形となった。
比較例４のフィードフォワード制御では、ディジタル制御回路１５２２（図１１７）で実現し、ディジタル制御回路１５２２の動作クロックと同じ１３３ＭＨｚ周期で駆動電流をＤＡＣ１１８に設定するため、１００ｋＨｚの入力変動は出力信号において、小さくなっている。しかし、目標出力レベルに制御されておらず、入力変動を完全に打ち消すことはできていない。これは、制御後の出力レベルと目標とする出力レベルとの間にずれが生じることに起因する。制御に使用するＬＵＴと目標レベルのＬＵＴとの間にずれが発生すると、出力信号に入力変動と同じ周波数成分の変動が発生する。制御後の出力レベルと目標とする出力レベルとの間のずれが大きくなれば、目標出力レベルと出力レベルとの差が大きくなり、出力信号の変動の振幅も大きくなることが想定される。
一方、本発明の実施の形態では、ＬＵＴを２面備え、ＦＦ制御により１３３ＭＨｚ周期でＤＡＣ設定を行い、ＦＢ制御により出力パワーをモニタしながら、１秒おきにＬＵＴを更新しているので、図１２３に示すように、目標出力レベルに一致するレベルで制御でき、かつ入力変動成分も±０．１ｄＢ以下に抑圧できる。
このように、ＦＦ制御で使用するＬＵＴを複数面備え、ＦＢ制御で目標レベルとの誤差を認識し、ＬＵＴを更新し切り替えて使用することで、入力信号の高速な変動に対して長期に渡り、安定した出力レベル制御が可能となる。実際にＦＰＧＡとファームウェアで制御回路を実現し、確認したこの結果からも、本発明の有効性が確認される。
次に、以上述べた実施の形態に関し、更に以下の付記を開示する。以下の付記に本発明が限定されるものではない。
（付記１） レベル制御出力を生成するレベル制御回路であって、
信号レベルに対応する制御情報が格納され、第１の入力信号の信号レベルに対応した制御情報を出力する制御情報記憶部と、
第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新する情報更新部と、
を備えることを特徴とするレベル制御回路。
（付記２） 前記情報更新部は、前記第２の入力信号の信号レベルに応じた更新制御情報を生成し、該更新制御情報に前記制御情報を更新することを特徴とする付記１記載のレベル制御回路。
（付記３） 前記制御情報記憶部は、２つ以上のテーブルを備え、一方のテーブルから前記制御情報を出力するとともに他方のテーブルに前記更新制御情報を格納することを特徴とする付記２記載のレベル制御回路。
（付記４） 更に、前記制御情報の更新情報を格納する更新情報記憶部と、
を備え、
前記情報更新部は、前記更新情報記憶部の前記更新情報に基づき前記制御情報を更新することを特徴とする付記１記載のレベル制御回路。
（付記５） 更に、前記制御情報を出力する時間を調整する出力時間調整部と、
を備えることを特徴とする付記１記載のレベル制御回路。
（付記６） 前記出力時間調整部は、該出力時間調整部の１クロック時間又はこの整数倍の時間を調整することを特徴とする付記５記載のレベル制御回路。
（付記７） 前記情報更新部は、前記第２の入力信号の信号レベルと、レベル制御の目標信号レベルとの差に基づき、前記制御情報の更新を判断することを特徴とする付記１記載のレベル制御回路。
（付記８） 前記情報更新部は、前記信号レベルと、該信号レベルに対応する更新情報により形成する曲線と、該曲線が前記更新情報の最大値となる信号レベルを用いて出力レベルの異なる更新情報を生成することを特徴とする付記１記載のレベル制御回路。
（付記９） コンピュータにレベル制御出力を生成させるレベル制御プログラムであって、
信号レベルに対応する制御情報を制御情報記憶部に格納し、第１の入力信号を受け該信号のレベルに対応した制御情報を出力する機能と、
第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新する機能と、
をコンピュータに実現させるためのレベル制御プログラム。
（付記１０） 前記制御情報を更新する更新制御情報を、前記第２の入力信号の信号レベルに応じて前記制御情報記憶部に格納し、該更新制御情報と前記制御情報を切替え、前記制御情報を更新することを特徴とする付記９記載のレベル制御プログラム。
（付記１１） 前記制御情報記憶部は、２つ以上のテーブルを備え、一方のテーブルから前記制御情報を出力するとともに他方のテーブルに前記更新制御情報を格納することを特徴とする付記１０記載のレベル制御プログラム。
（付記１２） 更に、前記制御情報の更新情報を更新情報記憶部に格納する機能と、
を含み、
前記更新情報記憶部の前記更新情報に基づき前記制御情報を更新することを特徴とする付記９記載のレベル制御プログラム。
（付記１３） 更に、前記制御情報を出力する時間を調整する機能と、
を含むことを特徴とする付記９記載のレベル制御プログラム。
（付記１４） 前記制御情報を出力する時間は、前記コンピュータの１クロック時間又はこの整数倍の時間を調整することを特徴とする付記１３記載のレベル制御プログラム。
（付記１５） 更に、前記第２の入力信号の信号レベルと、レベル制御の目標信号レベルの差に基づき、前記制御情報の更新を判断する機能を含みことを特徴とする付記９記載のレベル制御プログラム。
（付記１６） 前記信号レベルと、該信号レベルに対応する更新情報により形成する曲線と、該曲線が前記更新情報の最大値となる信号レベルを用いて出力レベルの異なる更新情報を生成することを特徴とする付記９記載のレベル制御プログラム。
（付記１７） レベル制御出力を生成するレベル制御方法であって、
信号レベルに対応する制御情報を制御情報記憶部に格納し、第１の入力信号を受け該信号のレベルに対応した制御情報を出力するステップと、
第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新するステップと、
を含むことを特徴とするレベル制御方法。
（付記１８） 前記第２の入力信号の信号レベルに応じた更新制御情報を生成し、該更新制御情報に前記制御情報を更新することを特徴とする付記１７記載のレベル制御方法。
（付記１９） 前記制御情報記憶部は、２つ以上のテーブルを備え、一方のテーブルから前記制御情報を出力するとともに他方のテーブルに前記更新制御情報を格納することを特徴とする付記１８記載のレベル制御方法。
（付記２０） 更に、前記制御情報の更新情報を更新情報記憶部に格納するステップと、
を含み、
前記更新情報記憶部の前記更新情報に基づき前記制御情報を更新することを特徴とする付記１７記載のレベル制御方法。
（付記２１） 更に、前記制御情報を出力する時間を調整するステップと、
を含むことを特徴とする付記１７のレベル制御方法。
（付記２２） 更に、前記第２の入力信号の信号レベルと、レベル制御の目標信号レベルとの差に基づき、前記制御情報の更新を判断するステップと、
を含むことを特徴とする付記１７記載のレベル制御方法。
（付記２３） 前記信号レベルと、該信号レベルに対応する更新情報により形成する曲線と、該曲線が前記更新情報の最大値となる信号レベルを用いて出力レベルの異なる更新情報を生成することを特徴とする付記１７記載のレベル制御方法。
（付記２４） 入力信号から制御情報でレベル制御された出力信号を得るレベル制御素子と、前記制御情報を出力するレベル制御回路と、
を備え、
前記レベル制御回路は、前記入力信号の信号レベルに対応する前記制御情報が格納され、入力信号のレベルに対応した前記制御情報を出力する制御情報記憶部と、
前記出力信号のレベルに応じて前記制御情報記憶部の前記制御情報を更新する情報更新部と、
を備えることを特徴とするレベル制御システム。
（付記２５） 前記情報更新部は、前記出力信号の信号レベルに応じた更新制御情報を生成し、該更新制御情報に前記制御情報を更新することを特徴とする付記２４記載のレベル制御システム。
（付記２６） 前記制御情報記憶部は、２つ以上のテーブルを備え、一方のテーブルから前記制御情報を出力するとともに他方のテーブルに前記更新制御情報を格納することを特徴とする付記２５記載のレベル制御システム。
（付記２７） 更に、前記制御情報の更新情報を格納する更新情報記憶部と、
を備え、
前記情報更新部は、前記更新情報記憶部の前記更新情報に基づき前記制御情報を更新することを特徴とする付記２４記載のレベル制御システム。
（付記２８） 更に、前記制御情報を出力する時間を調整する出力時間調整部と、
を備えることを特徴とする付記２４記載のレベル制御システム。
（付記２９） 前記出力時間調整部は、該出力時間調整部の１クロック時間又はこの整数倍の時間を調整することを特徴とする付記２８記載のレベル制御システム。
（付記３０） 前記情報更新部は、前記出力信号の信号レベルと、レベル制御の目標信号レベルとの差に基づき、前記制御情報の更新を判断することを特徴とする付記２４記載のレベル制御システム。
（付記３１） 前記情報更新部は、前記信号レベルと、該信号レベルに対応する更新情報により形成する曲線と、該曲線が前記更新情報の最大値となる信号レベルを用いて出力レベルの異なる更新情報を生成することを特徴とする付記２４記載のレベル制御システム。
（付記３２） 更に、前記入力信号の伝達を遅延する伝達時間調整部と、
を備えることを特徴とする付記２４記載のレベル制御システム。
（付記３３） 更に、前記入力信号を増幅するリニアオペアンプと、
前記出力信号を増幅するログアンプと、
を備えることを特徴とする付記２４記載のレベル制御システム。
（付記３４） 前記情報更新部は、前記レベル制御素子のゲイン情報と、前記ゲイン情報に対応する駆動量情報と、前記レベル制御素子の前記ゲイン情報及び前記駆動量情報の関係を表す非直線情報と、前記レベル制御素子の出力情報を用いて前記制御情報を生成する生成部を備えることを特徴とする付記２４記載のレベル制御システム。
（付記３５） 前記情報更新部は、少なくとも前記第２の入力信号の信号レベル、又は前記第２の入力信号の情報量を表す信号状態情報の何れかを用いて前記制御情報記憶部の記憶情報を更新することを特徴とする付記１記載のレベル制御回路。
（付記３６） 前記信号状態情報は、前記制御情報記憶部から出力される、レベル制御の駆動信号に基づき生成される情報、又は前記第１の入力信号に基づき生成される情報であることを特徴とする付記３５記載のレベル制御回路。
（付記３７） 前記第２の入力信号は、ログアンプにより対数に変換して増幅され、
前記情報更新部は、前記信号状態情報を対数値に変換した後、前記第２の入力信号の対数値と前記信号状態情報の対数値とを加算することを特徴とする付記３５記載のレベル制御回路。
（付記３８） 前記信号状態情報の読み取り時期と、前記第２の入力信号の信号レベルの受信時期との差を調整する時刻調整部を備えることを特徴とする付記３５記載のレベル制御回路。
（付記３９） 前記第２の入力信号から得られる監視値を複数回採取して、前記監視値の平均値を算出する算出部と、
を備えることを特徴とする付記１記載のレベル制御回路。
（付記４０） 第１の入力信号又は第２の入力信号を受信する受信部と、
前記第１の入力信号の信号レベルに対応する制御情報が格納された記憶部の前記制御情報を、前記受信部で受信した前記第２の入力信号により更新する情報更新部と、
を備え、前記受信部で受信した前記第１の入力信号の信号レベルに応じて前記記憶部から制御情報を出力することを特徴とするモニタ回路。
（付記４１） 前記情報更新部は、少なくとも前記第２の入力信号の信号レベル、又は前記第２の入力信号の情報量を表す信号状態情報の何れかを用いて前記記憶部の記憶情報を更新することを特徴とする付記４０記載のモニタ回路。
（付記４２） 前記信号状態情報は、前記記憶部から出力される、レベル制御の駆動信号に基づき生成される情報であることを特徴とする付記４１記載のモニタ回路。
（付記４３） 前記信号状態情報は、前記第１の入力信号に基づき生成される情報であることを特徴とする付記４１記載のモニタ回路。
（付記４４） 前記受信部は、前記第２の入力信号を増幅するログアンプを備え、
前記ログアンプは前記第２の入力信号を増幅するとともに対数値に変換し、
前記情報更新部は、前記信号状態情報を対数値に変換した後、前記第２の入力信号の対数値と前記信号状態情報の対数値とを加算することを特徴とする付記４１記載のモニタ回路。
（付記４５） 前記信号状態情報の読み取り時期と、第２の入力信号の信号レベルの受信時期の差を調整する時刻調整部を備えることを特徴とする付記４１記載のモニタ回路。
（付記４６） 前記第２の入力信号から得られる監視値を複数回採取して、前記監視値の平均値を算出する算出部と、
を備えることを特徴とする付記４０記載のモニタ回路。
（付記４７） 前記信号レベルに制御することによって生成されるノイズ情報を逐次算出するノイズ積算部と、前記第２の入力信号の信号レベルに応じて前記制御情報記憶部で得られた制御情報と前記ノイズ積算部で得られたノイズ情報をもとに、ノイズを除いた制御情報を算出する制御情報算出部とを備えることを特徴とする付記１又は２に記載のレベル制御回路
（付記４８） 前記制御情報算出部は、一定時間内に光レベル制御素子に入力された信号をＯＮ／ＯＦＦした比率から、該一定時間の信号密度を算出する信号密度算出部を有することを特徴とする付記４７に記載のレベル制御回路。
（付記４９） 前記制御情報算出部は、一定時間の平均出力パワー値と一定時間の信号密度から、信号のピーク出力レベルを算出するピークレベル算出部を有することを特徴とする付記４７又は付記４８に記載のレベル制御回路。
（付記５０） 一定時間のパケット信号数を識別する検出部を備え、
前記制御情報算出部は、一定時間経過後、通過したパケット信号数をリセットするリセット部を有することを特徴とする付記４７に記載のレベル制御回路。
（付記５１） 通過した前記パケット信号数と出力ノイズ情報の積算値から、一定時間におけるノイズ平均値を算出することを特徴とする付記５０に記載のレベル制御回路。
（付記５２） 前記制御情報算出部は、一定時間の信号のピーク出力レベルからノイズ平均値を減算することにより、一定時間の主信号のピークレベルを算出する主信号ピークレベル算出部を備えることを特徴とする付記４９又は付記５１のレベル制御回路。
（付記５３） 入力レベルをモニタする周期と、前記制御情報記憶部を参照する周期と、ノイズ情報を積算する周期と、レベル制御素子の制御周期がＦＦ処理の周期であって同一であることを特徴とする付記４７に記載のレベル制御回路。
（付記５４） 出力レベルを時間平均する周期と、前記信号密度を時間平均する周期と、前記信号密度からピークレベルを算出する周期と、ピークレベルと積算されたノイズ情報から制御ピークレベルを算出する周期がＦＢ処理の周期であって同一であることを特徴とする付記４９に記載のレベル制御回路。
（付記５５） 付記５３に記載の特徴と付記５４に記載の特徴を同時に併せ持つことを特徴とするレベル制御回路。
（付記５６） 前記制御情報記憶部に蓄積された制御情報を更新する機能を備えることを特徴とする付記５２に記載のレベル制御回路。
（付記５７） 真の制御情報と現在の制御情報を比較し、誤差が小さい場合には、前記制御情報を更新しない機能を備えることを特徴とする付記５６に記載のレベル制御回路。
（付記５８） 付記４７から付記５７のいずれかに記載したレベル制御回路を含むことを特徴とするレベル制御システム。
（付記５９） 前記レベル制御素子が半導体光増幅器で構成され、前記半導体光増幅器の駆動電流と半導体光増幅器から出力されるノイズの関係を表すテーブルを備え、前記テーブルに基づき一定時間に出力されたノイズ量を得ることを特徴とする付記２４又は付記２５に記載のレベル制御システム。
（付記６０） 一定時間の前記半導体光増幅器の駆動電流の平均値と前記半導体光増幅器から出力されるＡＳＥノイズパワーの関係を表すテーブルを備え、前記テーブルに基づき一定時間に出力されたＡＳＥノイズパワー量を得ることを特徴とする付記５９に記載のレベル制御システム。
（付記６１） 前記信号レベルに制御することによって生成されるノイズ情報を逐次算出し、前記第２の入力信号の信号レベルに応じて前記制御情報記憶部で得られた制御情報と、得られたノイズ情報をもとに、ノイズを除いた制御情報を算出することを特徴とする付記９又は付記１０に記載のレベル制御プログラム。
（付記６２） 前記信号レベルに制御することによって生成されるノイズ情報を逐次算出するステップと、前記第２の入力信号の信号レベルに応じて前記制御情報記憶部で得られた制御情報と、得られたノイズ情報をもとに、ノイズを除いた制御情報を算出するステップと、を含むことを特徴とする付記１７又は付記１８に記載のレベル制御方法。
以上説明したように、レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム又はモニタ回路の最も好ましい実施の形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
２ レベル制御回路
４ 制御情報記憶部
６、１１２４ 情報更新部
１００ 入力側伝送路
１０１ 出力側伝送路
１０２、２０２、３０２、４０２、５０２、５５２、６０２、１１１０、１２０６、２００６、２０３６ ディジタル制御回路
１０４ 光レベル制御素子
１０６ 入力側光カプラ
１０８ 出力側光カプラ
１１０ 入力側ＰＤ
１１２ 出力側ＰＤ
１１４ 入力側ＡＤＣ
１１６ 出力側ＡＤＣ
１１８ ＤＡＣ
１２０ 駆動回路
１２２ 遅延線
２０４ 遅延クロックＺ
２０６ 記憶部
２０８、４１２、１２３４ 制御誤差・新目標値算出部
２１０、４１８ 書き込み更新部
２１２ ＬＵＴ＿Ａ
２１４ ＬＵＴ＿Ｂ
２２０、４３０、５６０ 更新情報記憶部
２３０ 運用面フラグ
３０４、５０４ 信号遅延素子
３０６ 遅延量設定部
３５０ イネーブル信号
４０４ 入力ＰＤ・パワーモニタ・平均化処理部
４０６ エッジ検出処理部
４０８、１２３２ 出力ＰＤ・パワーモニタ・平均化処理部
４１０ ＤＡＣ設定処理部
４１４ テーブル検索部
４１６ 元データ展開作成部
５５４ テーブル作成部
６０４ サーミスタ
６０６ ＴＥＣ（サーモエレクトリッククーラ）
６０８、２００８、２０４０ ＦＢ制御部
６１０ ＬＵＴ作成部
７０２ レベル制御ユニット
７０４ 上側筐体
７０６ 下側筐体
７０８ 上側基板
７１０ ディジタル−アナログ変換部
７１２ ディジタル制御回路
７１４ ディジタルシグナルプロセッサ
７１６、７１８ 記憶部
７２０、７２２、７４４、７４６、７５０ コネクタ
７２４ バッファ
７３０ 下側基板
７３２、７３４ レベル制御素子
７３６、７３８ 温調回路
７４０、７４２ ドライバ
７４８ 電源部
７６４、７６６ ＰＤ
７７０ ヒートシンク
１１０２、１２０２、１３０２、２００２、２０３２ レベル制御システム
１１０４ レベル制御部
１１０６ 入力側受信部
１１０８、１２１４ 入力側モニタ回路
１１２２ 出力側受信部
１１２６ 演算部
１１２８、１２３８ 出力側モニタ回路
１２０４ 光レベル制御部
１２１２ リニアアンプ
１２２２ ログアンプ
１２３６、１３３６ 時刻調整部
１３１２ エッジ検出・カウント部
２０１０ 駆動電流値−ＡＳＥパワー対応テーブル
２０３８ 出力ＰＤ値積算部
２０４２ ＡＳＥパワー算出部
２０４４ Duty比計測部
２０４６ ＡＳＥパワー積算部
２０４８ エッジ検出部
２０５０ ＤＡＣ−ＡＳＥテーブル

Claims (16)

  1. レベル制御出力を生成するレベル制御回路であって、
    信号レベルに対応する制御情報が格納され、第１の入力信号の信号レベルに対応した制御情報を出力する制御情報記憶部と、
    第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新する情報更新部と、
    を備えることを特徴とするレベル制御回路。
  2. 前記情報更新部は、前記第２の入力信号の信号レベルに応じた更新制御情報を生成し、該更新制御情報に前記制御情報を更新することを特徴とする請求項１に記載のレベル制御回路。
  3. コンピュータにレベル制御出力を生成させるレベル制御プログラムであって、
    信号レベルに対応する制御情報を制御情報記憶部に格納し、第１の入力信号を受け該信号のレベルに対応した制御情報を出力する機能と、
    第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新する機能と、
    をコンピュータに実現させるためのレベル制御プログラム。
  4. 前記制御情報を更新する更新制御情報を、前記第２の入力信号の信号レベルに応じて前記制御情報記憶部に格納し、該更新制御情報と前記制御情報を切替え、前記制御情報を更新することを特徴とする請求項３に記載のレベル制御プログラム。
  5. レベル制御出力を生成するレベル制御方法であって、
    信号レベルに対応する制御情報を制御情報記憶部に格納し、第１の入力信号を受け該信号のレベルに対応した制御情報を出力するステップと、
    第２の入力信号の信号レベルに応じて前記制御情報記憶部の前記制御情報を更新するステップと、
    を含むことを特徴とするレベル制御方法。
  6. 前記第２の入力信号の信号レベルに応じた更新制御情報を生成し、該更新制御情報に前記制御情報を更新することを特徴とする請求項５に記載のレベル制御方法。
  7. 入力信号から制御情報でレベル制御された出力信号を得るレベル制御素子と、
    前記制御情報を出力するレベル制御回路と、
    を備え、
    前記レベル制御回路は、前記入力信号の信号レベルに対応する前記制御情報が格納され、入力信号のレベルに対応した前記制御情報を出力する制御情報記憶部と、
    前記出力信号のレベルに応じて前記制御情報記憶部の前記制御情報を更新する情報更新部と、
    を備えることを特徴とするレベル制御システム。
  8. 前記情報更新部は、前記出力信号の信号レベルに応じた更新制御情報を生成し、該更新制御情報に前記制御情報を更新することを特徴とする請求項７に記載のレベル制御システム。
  9. 第１の入力信号又は第２の入力信号を受信する受信部と、
    前記第１の入力信号の信号レベルに対応する制御情報が格納された記憶部の前記制御情報を、前記受信部で受信した前記第２の入力信号により更新する情報更新部と、
    を備え、前記受信部で受信した前記第１の入力信号の信号レベルに応じて前記記憶部から制御情報を出力することを特徴とするモニタ回路。
  10. 前記情報更新部は、少なくとも前記第２の入力信号の信号レベル、又は前記第２の入力信号の情報量を表す信号状態情報の何れかを用いて前記記憶部の記憶情報を更新することを特徴とする請求項９に記載のモニタ回路。
  11. 前記信号レベルに制御することによって生成されるノイズ情報を逐次算出するノイズ積算部と、
    前記第２の入力信号の信号レベルに応じて前記制御情報記憶部で得られた制御情報と前記ノイズ積算部で得られたノイズ情報をもとに、ノイズを除いた制御情報を算出する制御情報算出部と、
    を備えることを特徴とする請求項１又は請求項２に記載のレベル制御回路。
  12. 前記制御情報算出部は、一定期間の平均出力パワー値と該一定時間の信号密度から、信号のピーク出力レベルを算出するピークレベル算出部を備えることを特徴とする請求項１１に記載のレベル制御回路。
  13. 前記制御情報算出部は、前記一定時間の前記信号のピーク出力レベルから前記ノイズを減算することにより、前記一定時間の主信号のピークレベルを算出する主信号ピークレベル算出部を備えることを特徴とする請求項１２記載に記載のレベル制御回路。
  14. 前記信号レベルに制御することによって生成されるノイズ情報を逐次算出し、前記第２の入力信号の信号レベルに応じて前記制御情報記憶部で得られた制御情報と、得られたノイズ情報をもとに、ノイズを除いた制御情報を算出することを特徴とする請求項３又は請求項４に記載のレベル制御プログラム。
  15. 前記信号レベルに制御することによって生成されるノイズ情報を逐次算出するステップと、
    前記第２の入力信号の信号レベルに応じて前記制御情報記憶部で得られた制御情報と、得られたノイズ情報をもとに、ノイズを除いた制御情報を算出するステップと、
    を含むことを特徴とする請求項５又は請求項６に記載のレベル制御方法。
  16. 前記レベル制御素子が半導体光増幅器で構成され、
    前記半導体光増幅器の駆動電流と前記半導体光増幅器から出力されるノイズの関係を表すテーブルを備え、
    前記テーブルに基づき一定時間に出力されたノイズ量を得ることを特徴とする請求項７に記載のレベル制御システム。
JP2011094503A 2010-04-20 2011-04-20 レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路 Pending JP2012070353A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011094503A JP2012070353A (ja) 2010-04-20 2011-04-20 レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路
US13/450,577 US8937762B2 (en) 2010-04-20 2012-04-19 Level control circuit, level control method, and level control system

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010097448 2010-04-20
JP2010097448 2010-04-20
JP2010191169 2010-08-27
JP2010191169 2010-08-27
JP2011094503A JP2012070353A (ja) 2010-04-20 2011-04-20 レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路

Publications (1)

Publication Number Publication Date
JP2012070353A true JP2012070353A (ja) 2012-04-05

Family

ID=44787788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011094503A Pending JP2012070353A (ja) 2010-04-20 2011-04-20 レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路

Country Status (2)

Country Link
US (1) US20110254608A1 (ja)
JP (1) JP2012070353A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057289A (ja) * 2012-09-14 2014-03-27 Fujitsu Ltd 光出力レベル制御装置
JP2014107360A (ja) * 2012-11-26 2014-06-09 Fujitsu Ltd 光増幅器
JP2015088772A (ja) * 2013-10-28 2015-05-07 富士通株式会社 光レベル制御装置及び光受信装置
JP2016021722A (ja) * 2014-07-16 2016-02-04 富士通株式会社 光伝送装置及び光伝送方法
JP2016039623A (ja) * 2014-08-12 2016-03-22 日本電信電話株式会社 光信号増幅装置
RU2716846C2 (ru) * 2015-09-10 2020-03-17 Яюма Аудио Сп. З.О.О. Способ коррекции аудиосигнала

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5688346B2 (ja) * 2011-09-02 2015-03-25 富士通テレコムネットワークス株式会社 光パケット交換システムおよびピークパワー制御方法
US9252873B2 (en) * 2011-12-09 2016-02-02 Source Photonics, Inc. Methods, apparatuses, and systems for monitoring signal strength in an optical network
US9929829B1 (en) 2012-02-15 2018-03-27 Cisco Technology, Inc. System and method for provisioning resources for lossless operation in a network environment
JP5978950B2 (ja) * 2012-11-22 2016-08-24 富士通株式会社 光増幅装置および光増幅方法
US9537580B2 (en) * 2013-12-18 2017-01-03 Northrop Grumman Systems Corporation Optical receiver sensitivity system
CN106888000B (zh) * 2015-12-15 2021-06-25 普源精电科技股份有限公司 一种具有alc电路的测量装置
JP7381875B2 (ja) * 2020-01-30 2023-11-16 富士通株式会社 光分岐挿入装置および光通信システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229237A (ja) * 1996-12-10 1998-08-25 Nec Corp 光増幅装置並びに光増幅器利得制御方法及び装置
US6351529B1 (en) * 1998-04-27 2002-02-26 3Com Corporation Method and system for automatic gain control with adaptive table lookup
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置
JP2002290175A (ja) * 2001-03-28 2002-10-04 Hitachi Kokusai Electric Inc 自動利得制御回路
JP2004254191A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 自動利得制御回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229237A (ja) * 1996-12-10 1998-08-25 Nec Corp 光増幅装置並びに光増幅器利得制御方法及び装置
US6351529B1 (en) * 1998-04-27 2002-02-26 3Com Corporation Method and system for automatic gain control with adaptive table lookup
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置
JP2002290175A (ja) * 2001-03-28 2002-10-04 Hitachi Kokusai Electric Inc 自動利得制御回路
JP2004254191A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 自動利得制御回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057289A (ja) * 2012-09-14 2014-03-27 Fujitsu Ltd 光出力レベル制御装置
US8824043B2 (en) 2012-09-14 2014-09-02 Fujitsu Limited Optical output level control apparatus
JP2014107360A (ja) * 2012-11-26 2014-06-09 Fujitsu Ltd 光増幅器
JP2015088772A (ja) * 2013-10-28 2015-05-07 富士通株式会社 光レベル制御装置及び光受信装置
JP2016021722A (ja) * 2014-07-16 2016-02-04 富士通株式会社 光伝送装置及び光伝送方法
JP2016039623A (ja) * 2014-08-12 2016-03-22 日本電信電話株式会社 光信号増幅装置
RU2716846C2 (ru) * 2015-09-10 2020-03-17 Яюма Аудио Сп. З.О.О. Способ коррекции аудиосигнала

Also Published As

Publication number Publication date
US20110254608A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
JP2012070353A (ja) レベル制御回路、レベル制御プログラム、レベル制御方法、レベル制御システム及びモニタ回路
US8089690B2 (en) Multistage fiber amplifier and method for adapting a pump power of a multistage fiber amplifier
CA2842192A1 (en) System and method for emitting optical pulses in view of a variable external trigger signal
US6501774B2 (en) Optical transmission apparatus for multiple wavelengths and optical transmission wavelength control method
IL108379A (en) Active energy control for laser system and pump with the help of a diode that uses width-pulse modulation
US20100073762A1 (en) Raman amplifier and control method thereof
EP3185374A1 (en) Fiber laser device
JP6467885B2 (ja) 光増幅装置
CN1180283C (zh) 包括双控制回路的光衰减器
JP6101775B1 (ja) ファイバレーザシステム及びレーザ光出力方法
JPH08114528A (ja) 光増幅器雑音指数測定方法および装置
JP4415746B2 (ja) ラマン増幅器
US8937762B2 (en) Level control circuit, level control method, and level control system
JPH11275025A (ja) 光増幅装置および光増幅装置による光出力制御方法ならびに光伝送装置
JP2012146787A (ja) 光源装置、光信号発生装置、および電気信号発生装置
US6178032B1 (en) Intensity modulator with optimum extinction ratio of an output optic pulse
JP4360638B2 (ja) パルス光源装置
US10177522B2 (en) Pump power modulation in a feed-forward control for suppressing power transients
US7110167B2 (en) System and method for dynamic range extension and stable low power operation of optical amplifiers using pump laser pulse modulation
US20040012842A1 (en) Optical amplifier
US8427739B2 (en) Optical amplifier
US20110157687A1 (en) System and method of raman amplifier pump control
JP4976040B2 (ja) パルス光源およびパルス光源の制御方法
JP2005278105A (ja) 光伝送装置
JP4061281B2 (ja) 光パルス試験器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160202