JP2012033978A - 半導体製造装置、クラスタツール及び半導体製造装置の制御方法 - Google Patents

半導体製造装置、クラスタツール及び半導体製造装置の制御方法 Download PDF

Info

Publication number
JP2012033978A
JP2012033978A JP2011249032A JP2011249032A JP2012033978A JP 2012033978 A JP2012033978 A JP 2012033978A JP 2011249032 A JP2011249032 A JP 2011249032A JP 2011249032 A JP2011249032 A JP 2011249032A JP 2012033978 A JP2012033978 A JP 2012033978A
Authority
JP
Japan
Prior art keywords
unit
loader
semiconductor manufacturing
control unit
manufacturing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011249032A
Other languages
English (en)
Other versions
JP5415513B2 (ja
Inventor
Tomoyuki Ishii
智之 石井
Masahiro Numakura
雅博 沼倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011249032A priority Critical patent/JP5415513B2/ja
Publication of JP2012033978A publication Critical patent/JP2012033978A/ja
Application granted granted Critical
Publication of JP5415513B2 publication Critical patent/JP5415513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】プロセスシップをローダモジュールに連結することなく、プロセスシップおよびローダモジュールの動作確認を行う。
【解決手段】複数のユニットからなる半導体製造装置において、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能であることを特徴とする。
【選択図】図1

Description

本発明は、半導体製造装置、クラスタツール、半導体製造装置の制御方法およびクラスタツールのメンテナンス方法に関する。
従来の半導体製造装置では、ウェハのプロセス処理や待機を行うための複数のプロセスシップを、ウェハの収容や搬送などを行うためのローダモジュールに連結した状態で、半導体装置の製造を行うものがあり、このようなタイプの半導体製造装置では、プロセスシップの増設が可能となっている。
ここで、プロセスシップが増設する場合、プロセスシップの動作確認を行うために、増設対象となるプロセスシップをローダモジュールに連結し、装置全体を動かすことが行われていた。また、プロセスシップのメンテナンスを行う場合、装置全体の電断を行い、装置全体を停止させることが行われていた。
しかしながら、プロセスシップの動作確認を行うために、装置全体を動かす方法では、全モジュールおよびパーツを揃え、これらを正常に接続する必要があるため、装置の立ち上げまでに時間がかかるという問題があった。
一方、装置全体を動かすために、治具モジュール(ダミーモジュール)を接続する方法もあるが、この方法では、リードタイムを短縮するために、装置の生産台数に合わせて治具モジュールも増産する必要があり、コスト増になるという問題があった。
また、プロセスシップのメンテナンスを行う場合に、装置全体を停止させる方法では、他のプロセスシップも稼働できなくなり、生産効率が悪化するという問題があった。
そこで、本発明の第1の目的は、装置の一部を独立に制御することが可能な半導体製造装置およびその制御方法を提供することである。
また、本発明の第2の目的は、装置全体を停止させることなく、装置の一部をメンテナンスすることが可能なクラスタツールおよびそのメンテナンス方法を提供することである。
上述した課題を解決するために、請求項1記載の発明によれば、互いに連結されたプロセス室とロードロック室とを有するプロセスシップと、前記プロセスシップをローダモジュールと連結することなく、前記プロセスシップの動作を行わせる独立制御手段とを備えることを特徴とする。
これにより、プロセスシップを単独で動作させることが可能となり、プロセスシップの動作確認を行うために、クラスタツール全体を動作させる必要がなくなることから、プロセスシップの立ち上げを効率よく行うことが可能となる。
また、請求項2記載の発明によれば、処理対象の収容、位置合わせおよび搬送を行うローダモジュールと、前記ローダモジュールをプロセスシップと連結することなく、前記ローダモジュールの動作を行わせる独立制御手段とを備えることを特徴とする。
これにより、ローダモジュールを単独で動作させることが可能となり、ローダモジュールの動作確認を行うために、クラスタツール全体を動作させる必要がなくなることから、ローダモジュールの立ち上げを効率よく行うことが可能となる。
また、請求項3記載の発明によれば、処理対象のプロセス処理を行う複数のプロセス室と、前記プロセス室にそれぞれ連結され、前記プロセス室に前記処理対象を搬送するロードロック室と、前記ロードロック室に連結され、前記ロードロック室に前記処理対象を搬送するローダモジュールと、メンテナンス対象となるユニットをそれぞれ独立して制御する独立制御手段とを備えることを特徴とする。
これにより、メンテナンス対象以外のユニットを動作させたまま、メンテナンス対象となるユニットを停止させることが可能となり、メンテナンス対象以外のユニットを用いて生産を続けながら、メンテナンスを行うことが可能となるため、生産効率を向上させることができる。
また、請求項4記載の発明によれば、クラスタツールの増設対象となるユニットを連結することなく、各ユニットを独立させて搬送制御することを特徴とする。
これにより、プロセスシップおよびローダモジュールの動作確認をそれぞれ別個に行うことが可能となり、プロセスシップの増設を行うために、装置全体を動作させる必要がなくなることから、装置の立ち上げを効率よく行うことができる。
また、請求項5記載の発明によれば、ローダモジュールに複数のプロセスシップが連結されるクラスタツールのメンテナンス方法において、メンテナンス対象となるユニットのみを停止させてメンテナンスを行うことを特徴とする。
これにより、クラスタツールの一部のユニットを用いて生産を続けながら、それ以外のユニットのメンテナンスを行うことができ、生産効率を向上させることができる。
第1の発明によれば、プロセスシップをローダモジュールに連結することなく、プロセスシップおよびローダモジュールの動作確認を行うことが可能となる。また、第2の発明によれば、装置全体を停止させることなく、任意のプロセスシップのメンテナンスを行うことが可能となる。
本発明の一実施形態に係わるクラスタツールの電源系の概略構成を示すブロック図である。 本発明の一実施形態に係わるクラスタツールの動作モードの遷移方法を示すブロック図である。 本発明の一実施形態に係わるクラスタツールおよび制御系の概略構成を示すブロック図である。 本発明の一実施形態に係わるプロセスシップの独立制御の構成を示すブロック図である。 本発明の一実施形態に係わるローダモジュールの独立制御の構成を示すブロック図である。 本発明の第1実施形態に係わる独立メンテナンス方法を示すフローチャートである。 本発明の第2実施形態に係わる独立メンテナンス方法を示すフローチャートである。
以下、本発明の実施形態に係わるクラスタツールについて図面を参照しながら説明する。
図1は、本発明の一実施形態に係わるクラスタツールおよび制御系の概略構成を示すブロック図である。図1において、ローダモジュールLMには、ロードポートLP1〜LP3、搬送室TRおよびオリエンタORが設けられ、このローダモジュールLMには、ロードロックドアLD1、LD2を介してプロセスシップPS1、PS2が連結されている。搬送室TRには、オリエンタORが連結されるとともに、ロードポートドアCD1〜CD3を介してロードポートLP1〜LP3が連結され、ロードポートLP1〜LP3には、未処理のウェハWおよび処理済みのウェハWを収容するカセットCS1〜CS3が設置される。
搬送室TRには、2段構成のローダアームLA1、LA2が設けられ、このローダアームLA1、LA2は、ロードポートLP1〜LP3とロードロック室LL1、LL2との間でのウェハWの搬送を行う。ここで、ローダアームLA1、LA2を2段構成とすることにより、一方のローダアームLA1、LA2でウェハWの搬入を行いつつ、他方のローダアームLA1、LA2でウェハWの搬出を行うことが可能となり、ウェハWの入れ替えを効率よく行うことが可能となる。
プロセスシップPS1、PS2には、ロードロック室LL1、LL2およびプロセス室PM1、PM2が設けられ、ロードロック室LL1、LL2とプロセス室PM1、PM2は、プロセスゲートPG1、PG2を介して互いに連結されている。ロードロック室LL1、LL2には、ウェハ載置台B11、B12、B21、B22およびロードロックアームLR1、LR2がそれぞれ設けられ、ウェハ載置台B12、B22には、ローダモジュールLMから搬入されたウェハWが載置されるとともに、ロードロック室LL1、LL2から搬出されるウェハWが載置される。また、ウェハ載置台B11、B21には、プロセス室PM1、PM2に搬入されるウェハWが載置される。また、ロードロックアームLR1、LR2は、ロードロック室LL1、LL2とプロセス室PM1、PM2との間でのウェハWの搬送を行う。ここで、ロードロック室LL1、LL2は大気開放されるとともに、コンタミネーションを防止するため、プロセス室PM1、PM2は所定の真空度に維持される。このため、ロードロック室LL1、LL2では、搬送室TRとの間での搬送、またはプロセス室PM1、PM2との間での搬送の際に、それぞれの真空度に対応するように給排気が行われる。
各プロセスシップPS1、PS2には、各プロセスシップPS1、PS2のハードウェアを独自に制御するためのPS制御部(プロセスシップマシンコントローラ)MC1、MC2が設けられるとともに、ローダモジュールLMには、ローダモジュールLMのハードウェアを独自に制御するためのLM制御部(ローダモジュールマシンコントローラ)MC3が設けられている。そして、これらのPS制御部MC1、MC2およびLM制御部MC3は、データやアドレスの入出力を行うI/OボードIO1〜IO3を介して、各プロセスシップPS1、PS2およびローダモジュールLMに接続されている。
また、PS制御部MC1、MC2およびLM制御部MC3は、ハブHB1を介して統括制御部(イクイップメントコントローラ)ECに接続されるとともに、統括制御部ECは表示部D1に接続されている。ここで、統括制御部ECは、プロセスシップPS1、PS2およびローダモジュールLMが協調して動作するように、プロセスシップPS1、PS2およびローダモジュールLMを制御する。そして、表示部D1から統括制御部ECに指示を与えることにより、装置全体を協調させて動作させることができる。
また、ローダモジュールLMには、装置全体のインターロックを管理するシステムインターロックボードSLが設けられ、インターロック信号を受信すると、装置全体の動作を停止させる。
なお、PS制御部MC1、MC2およびLM制御部MC3は、例えば、CPU、調整値やパラメータを格納するSRAM、CPUを動作させるためのプログラムを格納するメモリなどからなるコントローラで構成することができる。そして、プロセスシップPS1、PS2およびローダモジュールLMを制御するプログラムを、各PS制御部MC1、MC2およびLM制御部MC3に設けられたメモリにそれぞれインストールすることにより、プロセスシップPS1、PS2およびローダモジュールLMの各ハードウェアをそれぞれ独自に動作させることができる。
また、統括制御部ECは、例えば、装置コントローラ、またはパソコンで構成することができ、装置全体の制御を行うプログラムをパソコンにインストールすることにより、装置全体の制御を行うことができる。
図2は、本発明の一実施形態に係わるクラスタツールの電源系の概略構成を示すブロック図である。図2において、電力ラインL4からの電力を各プロセスシップPS1、PS2およびローダモジュールLMに供給する共通電源CBが設けられている。ここで、プロセスシップPS1、PS2およびローダモジュールLMに電力を供給する電力ラインL1〜L3には、電力を遮断するブレーカB1〜B3がそれぞれ別個に設けられ、プロセスシップPS1、PS2およびローダモジュールLMの給電をそれぞれ独立して行うことができる。また、プロセスシップPS1、PS2およびローダモジュールLMには、ハードワイヤインターロック機構が設けられ、プロセスシップPS1、PS2およびローダモジュールLMの非連結状態では、端子T1〜T3を開として、ハードワイヤインターロックをかけることができる。すなわち、電力ラインL4には、ブレーカB4が設けられ、マグネットコンダクタMCが、ハードワイヤインターロック信号を受信すると、ブレーカB4をオフにし、プロセスシップPS1、PS2およびローダモジュールLMへの給電を遮断する。このため、装置稼働中に、プロセスシップPS1、PS2の取り外しまたは結合が行われた場合、装置全体の電断を発生させることができる。
図3は、本発明の一実施形態に係わるクラスタツールの動作モードの遷移方法を示すブロック図である。図3において、プロセスシップPS1、PS2およびローダモジュールLMが結合した状態で装置全体を動作させる通常モードM1と、プロセスシップPS1、PS2およびローダモジュールLMが結合されていない状態でプロセスシップPS1、PS2およびローダモジュールLMそれぞれ独立して動作させる独立モードM4が設けられ、通常モードM1および独立モードM4には、通常搬送モードM2、M5およびメンテナンスモードM3、M6がそれぞれ設けられている。
このため、通常モードM1および独立モードM4のいずれの場合においても、通常搬送およびメンテナンスを同等の操作で行うことができ、プロセスシップPS1、PS2およびローダモジュールLMの独立制御を行う場合においても、独立制御を意識することなく操作を行うことが可能となる。
メンテナンスモードM3、M6には、装置全体を停止させることなく、装置の一部のみを独立してメンテナンスすることができる独立メンテナンスモードM7が設けられ、この独立メンテナンスモードM7には、グループパワーオフモードGPおよびモジュールパワーオフモードMPが設けられている。ここで、グループパワーオフモードGPでは、指定されたグループ(プロセスシップPS1、PS2またはローダモジュールLM)に関する全ての電源をオフ可能な状態にすることができる。これにより、装置全体の稼働中に、プロセスシップPS1、PS2の一方のみを停止させることができ、残りのプロセスシップPS1、PS2およびローダモジュールLMを稼働させたまま、プロセスシップPS1、PS2のメンテナンスを行うことが可能となる。
モジュールパワーオフモードMPでは、指定されたモジュールに関する電源のみをオフ可能な状態にすることができる。これにより、例えば、I/OボードIO1〜IO3に接続される通信回線を物理的/電気的に遮断して、I/OボードIO1〜IO3の部品を交換でき、取り付けの後の動的な再接続を行うことができる。
図4は、本発明の一実施形態に係わるプロセスシップの独立制御の構成を示すブロック図である。図4において、例えば、プロセスシップPS1を単体で動作させる場合、図1のクラスタツールの全パワーオフ時に、図1のクラスタツールからプロセスシップPS1を物理的に取り外す。そして、GUI(グラフカルユーザインターフェース)機能を提供し、搬送手順の指示などを行うパソコンPC1または装置コントローラを、ハブHB2を介してPS制御部MC1に接続する。また、プロセスシップPS1に電力を供給するためのPS1用電源を接続するとともに、プロセスシップPS1を独立して動作させるために解除が必要となるインターロックをエミュレートする治具I/LボードJLを取り付ける。さらに、危険防止用の治具カバーCV1を取り付けるとともに、「空気」および「N」用の擬似的なプレッシャースイッチSWを介して、「空気」および「N」を供給する。そして、プロセスシップPS1から出力される緊急停止信号およびハードワイヤインターロック信号を、治具I/LボードJLに供給するとともに、治具カバーCV1から出力されるドア開閉禁止信号を供給し、さらに、プレッシャースイッチSWから出力されるガスバルブ閉信号およびソレノイドバルブ電源オフ信号を供給する。
ここで、PS制御部MC1には、ロードロックアームLR1を動かしたり、バルブを開閉したりするなどのプロセスシップPS1をハード的に動作させるための全ての機能が備わっている。このため、パソコンPC1が、PS制御部MC1に搬送手順を指示することにより、プロセスシップPS1があたかもローダモジュールLMに連結されているかのような状態で、プロセスシップPS1を単独で動作させることが可能となり、オペレータは独立制御を意識することなく、プロセスシップPS1を操作することが可能となる。
このため、オペレータは、表示部D2からパソコンPC1に指示を与えることにより、プロセスシップPS1単体での動作確認および調整(ロードロックアームLR1のティーチングなど)が可能となるとともに、プロセス評価を行うことが可能となり、リードタイム(装置発注から納入までの時間)を短縮することができる。
図5は、本発明の一実施形態に係わるローダモジュールの独立制御の構成を示すブロック図である。図5において、ローダモジュールLMを単体で動作させる場合、図1のクラスタツールの全パワーオフ時に、図1のクラスタツールからローダモジュールLMを物理的に取り外す。そして、GUI(グラフカルユーザインターフェース)機能を提供し、搬送手順の指示などを行うパソコンPC2または装置コントローラを、ハブHB3を介してLM制御部MC3に接続する。また、ローダモジュールLMに電力を供給するためのLM用電源をブレーカB5を介して接続するとともに、ローダアームLA1、LA2がウェハを一時的に置くことのできる機能を持った治具カバーCV2、CV3を取り付け、プロセスシップPS1、PS2から来るインターロック要因を全てチェックすることができるファシリティチェック治具FCを取り付ける。そして、ファシリティチェック治具FCから出力されるインターロック信号を、システムインターロックボードSLに供給するとともに、治具カバーCV2、CV3から出力されるロードロック室ドア非開信号、およびローダアームLA1、LA2がロードロック室LL1、LL2伸びることを禁止するインターロックを解除する信号を供給する。
ここで、LM制御部MC3には、ローダアームLA1、LA2を動かしたり、バルブを開閉したりするなどのローダモジュールLMをハード的に動作させるための全ての機能が備わっている。このため、パソコンPC2が、LM制御部MC3に搬送手順を指示することにより、ローダモジュールLMにプロセスシップPS1があたかも連結されているかのような状態で、ローダモジュールLMを単独で動作させることが可能となり、オペレータは独立制御を意識することなく、ローダモジュールLMを操作することが可能となる。
図6は、本発明の第1実施形態に係わる独立メンテナンス方法を示すフローチャートである。なお、この第1実施形態は、図3のグループパワーオフモードGPで独立メンテナンスを行うようにしたものである。このグループパワーオフモードGPでは、指定されたグループに関する全ての電源をオフ可能な状態とすることができる。また、そのグループに供給されている全ての用力(水・空気など)も遮断可能となるとともに、そのグループのCPUも電断可能となる。
図6において、オペレータは、図1の表示部D1の画面上で、メンテナンスするグループのメンテナンス画面に移行し(S1)、グループパワーオフモードGPの実行要求を行う(S2)。ここで、メンテナンスするグループとしては、例えば、プロセスシップPS1、PS2またはローダモジュールLMを指定することができる。
グループパワーオフモードGPの実行要求が行われると、i)該当グループのI/OボードIO1〜IO3の初期化が行われ、ii)該当グループのPS制御部MC1、MC2またはLM制御部MC3と、統括制御部ECとのイーサネット(登録商標)回線の遮断が行われる(S3)。これにより、例えば、該当グループとしてプロセスシップPS1が選択された場合には、そのプロセスシップPS1のみのCPUを含む全ハードウェアに対するアクセスを停止した状態とすることができ、プロセスシップPS2およびローダモジュールLMを動作させたまま、プロセスシップPS1に関する全ての用力電断とCPU電断が可能となる。
グループパワーオフモードGPへの移行が完了すると、この移行完了メッセージが表示部D1に表示される(S4)。そして、オペレータは、グループパワーオフモードGPへの移行を確認すると、該当グループのブレーカB1〜B3を落とすことにより、PS制御部MC1、MC2またはLM制御部MC3の電源をオフし(S5)、該当グループのメンテナンス作業を行うことができる(S6)。このメンテナンス作業により、正常なプロセスシップPS1、PS2を用いて生産を続行しながら、異常なプロセスシップPS1、PS2のパーツ交換や改造などを行うことができ、装置全体のダウン時間を短縮することができる。
メンテナンス作業が終了すると、オペレータは、該当グループのI/OボードIO1〜IO3や電源などのハードウェアを正常に接続し(S7)、該当グループのPS制御部MC1、MC2またはLM制御部MC3の電源をオンする(S8)。
該当グループの電源がオンされると、i)リンクが確立され、ii)PS制御部MC1、MC2またはLM制御部MC3を制御するためのプログラムが該当グループにダウンロードされ、iii)該当グループのPS制御部MC1、MC2またはLM制御部MC3に格納されているデータと、統括制御部ECのデータとの整合が図られ、iv)I/Oの自己診断が行われ、v)該当グループのPS制御部MC1、MC2またはLM制御部MC3から各I/Oに対し、使用/不使用の設定が行われ、vi)I/Oの初期化が行われ、vii)該当グループがメンテナンス状態で起動されることにより、該当グループの復帰が行われる(S9)。そして、該当グループの復帰が完了すると、この復帰完了メッセージを表示部D1に表示される(S10)。
図7は、本発明の第2実施形態に係わる独立メンテナンス方法を示すフローチャートである。なお、この第2実施形態は、図3のモジュールパワーオフモードMPで独立メンテナンスを行うようにしたものである。このモジュールパワーオフモードMPでは、指定されたモジュールに関する電源だけをオフ可能な状態とすることができ、PS制御部MC1、MC2またはLM制御部MC3のCPUは電断の対象とはならない。このため、メンテナンス作業後にプログラムのダウンロードなどのソフトウェアの再起動が不要となり、メンテナンス作業後の装置の復帰時間をより短縮することができる。
図7において、オペレータは、図1の表示部D1の画面上で、メンテナンスするモジュールのメンテナンス画面に移行し(S21)、モジュールパワーオフモードMPの実行要求を行う(S22)。ここで、メンテナンスするモジュールとしては、例えば、I/OボードIO1〜IO3などを指定することができる。
モジュールパワーオフモードMPの実行要求が行われると、i)該当グループのI/OボードIO1〜IO3が初期化され、ii)全ての入出力データDIOおよび入出力アドレスAIOのアクセスが停止され、iii)該当グループのPS制御部MC1、MC2またはLM制御部MC3と、外部機器との通信が停止され、iv)該当グループのPS制御部MC1、MC2またはLM制御部MC3と、I/OボードIO1〜IO3との通信回線が遮断される(S23)。これにより、PS制御部MC1、MC2またはLM制御部MC3のCPUを除いたハードウェアに対するアクセスを停止した状態とすることができ、必要最小限の部分的な電断を行うだけで、I/OボードIO1〜IO3の交換など行うことが可能となる。
モジュールパワーオフモードMPへの移行が完了すると、この移行完了メッセージが表示部D1に表示される(S24)。そして、オペレータは、モジュールパワーオフモードMPへの移行を確認すると、メンテナンス対象となるI/OボードIO1〜IO3の電断が可能となり(S25)、該当モジュールのメンテナンス作業を行うことができる(S26)。このメンテナンス作業により、PS制御部MC1、MC2またはLM制御部MC3のCPUを動作させたまま、I/OボードIO1〜IO3の交換などを行うことができ、メンテナンス作業後の装置の復帰時間を短縮することができる。
メンテナンス作業が終了すると、オペレータは、該当グループのI/OボードIO1〜IO3や電源などのハードウェアを正常に接続し(S27)、表示部D1の画面上で該当モジュールの復帰要求を行う(S28)。
該当モジュールの復帰要求が行われると、i)統括制御部ECとI/OボードIO1〜IO3間のイーサネット(登録商標)回線が接続され、ii)該当グループのPS制御部MC1、MC2またはLM制御部MC3と、外部機器との通信が開始され、iii)I/Oの自己診断が行われ、iv)I/OボードIO1〜IO3の初期化が行われ、v)全ての入出力データDIOおよび入出力アドレスAIOのアクセスが開始され、vi)該当グループがメンテナンス状態で起動されることにより、該当グループの復帰が行われる(S29)。そして、該当モジュールの復帰が完了すると、この復帰完了メッセージを表示部D1に表示される(S30)。
なお、上述した実施形態では、プロセスシップPS1、PS2が2台、ロードポートLP1〜LP3が3台、オリエンタが1台だけ設けられている場合について説明したが、プロセスシップPS1、PS2は2台以上ならば何台でもよく、ロードポートLP1〜LP3は1台以上あれば何台でもよく、オリエンタは搬送室TRの両側に2台設けるようにしてもよい。また、各ロードロック室LL1、LL2には、ウェハ載置台B11、B12、B21、B22が2台ずつ設けられている場合について説明したが、ウェハ載置台は1台ずつ設けてもよい。また、ローダアームLA1、LA2は2段構成の場合について説明したが、1段でもよい。
以上説明したように、第1の発明によれば、プロセスシップをローダモジュールに連結することなく、プロセスシップおよびローダモジュールの動作確認を行うことが可能となる。
また、第2の発明によれば、装置全体を停止させることなく、任意のプロセスシップのメンテナンスを行うことが可能となる。
LM……ローダモジュール
LP1〜LP3……ロードポート
CS1〜CS3……カセット
TR……搬送室
OR……オリエンタ
CD1〜CD3……ロードポートドア
LA1、LA2……ローダアーム
PS1、PS2……プロセスシップ
LD1、LD2……ロードロックドア
LL1、LL2……ロードロック室
B11、B12、B21、B22……ウェハ載置台
LR1、LR2……ロードロックアーム
PG1、PG2……プロセスゲート
PM1、PM2……プロセス室
EC……統括制御部
MC1、MC2……PS制御部
MC3……LM制御部
HB1〜HB3……ハブ
IO1〜IO3……I/Oボード
D1〜D3……表示部
SL……システムインターロックボード
PC1、PC2……パソコン。
上述した課題を解決するために、請求項1記載の発明によれば、互いに連結されたプロセス室とロードロック室とを有するプロセスユニットと、前記プロセスユニットを制御するプロセスユニット制御部と、前記ロードロック室と連結するローダユニットと、前記ローダユニットを制御するローダユニット制御部と、前記プロセスユニット制御部と前記ローダユニット制御部を接続し、装置全体の制御をする統括制御部と、前記装置全体を停止するシステムインターロック部と、を備え、前記システムインターロック部から前記プロセスユニット及び前記ローダモユニットをそれぞれ独立してエミュレートして、前記プロセスユニット及び前記ローダユニットの動作をそれぞれ独立して制御することを特徴とする。
また、請求項2記載の発明によれば、処理対象のプロセス処理を行う複数のプロセス室と、前記プロセス室にそれぞれ連結され、前記プロセス室に前記処理対象を搬送するロードロック室と、前記プロセス室及び前記ロードロック室を制御するプロセスユニット制御部と、前記ロードロック室に連結され、前記ロードロック室に前記処理対象を搬送するローダユニットと、前記ローダユニットを制御するローダユニット制御部と、前記プロセスユニット制御部と前記ローダユニット制御部を接続し、装置全体の制御をする統括制御部と、前記装置全体を停止するシステムインターロック部と、を備え、前記プロセス室、前記ロードロック室及び前記ローダユニットの少なくとも1つを独立に制御してメンテナンスを実行可能とされたことを特徴とする。
また、請求項3記載の発明によれば、互いに連結されたプロセス室とロードロック室とを有するプロセスユニットと、前記プロセスユニットを制御するプロセスユニット制御部と、前記ロードロック室と連結するローダユニットと、前記ローダユニットを制御するローダユニット制御部と、前記プロセスユニット制御部と前記ローダユニット制御部を接続し、装置全体の制御をする統括制御部と、を備えるクラスタツールにおいて、前記クラスタツールの増設対象となるユニットを連結することなく、各ユニットを独立させて搬送制御することを特徴とする。

Claims (3)

  1. 複数のユニットからなる半導体製造装置において、
    前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、
    前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、
    前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能であることを特徴とする半導体製造装置。
  2. 請求項1記載の半導体製造装置において、
    複数の前記ユニットが、処理対象に処理を施すための1以上のプロセスユニットと、前記処理対象を搬送するためのローダユニットとからなることを特徴とする半導体製造装置。
  3. 請求項2記載の半導体製造装置において、
    前記プロセスユニットが、プロセス室とロードロック室とを具備したことを特徴とする半導体製造装置。
JP2011249032A 2011-11-14 2011-11-14 半導体製造装置、クラスタツール及び半導体製造装置の制御方法 Expired - Fee Related JP5415513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011249032A JP5415513B2 (ja) 2011-11-14 2011-11-14 半導体製造装置、クラスタツール及び半導体製造装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011249032A JP5415513B2 (ja) 2011-11-14 2011-11-14 半導体製造装置、クラスタツール及び半導体製造装置の制御方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001083148A Division JP4884594B2 (ja) 2001-03-22 2001-03-22 半導体製造装置及び制御方法

Publications (2)

Publication Number Publication Date
JP2012033978A true JP2012033978A (ja) 2012-02-16
JP5415513B2 JP5415513B2 (ja) 2014-02-12

Family

ID=45846915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011249032A Expired - Fee Related JP5415513B2 (ja) 2011-11-14 2011-11-14 半導体製造装置、クラスタツール及び半導体製造装置の制御方法

Country Status (1)

Country Link
JP (1) JP5415513B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232703A (ja) * 1989-03-07 1990-09-14 Nippon Telegr & Teleph Corp <Ntt> 装置制御方法
JPH08111449A (ja) * 1994-08-19 1996-04-30 Tokyo Electron Ltd 処理装置
JPH1167869A (ja) * 1997-08-20 1999-03-09 Hitachi Ltd 真空処理装置の運転方法及び真空処理装置
JPH11274263A (ja) * 1998-03-18 1999-10-08 Tokyo Electron Ltd 基板搬送装置および基板処理装置
JPH11288990A (ja) * 1998-04-01 1999-10-19 Hitachi Ltd プロセス処理方法およびその装置並びに半導体製造ラインおよびそれにおける被処理基板の搬送方法
JP2001053131A (ja) * 1998-12-25 2001-02-23 Tokyo Electron Ltd 真空処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232703A (ja) * 1989-03-07 1990-09-14 Nippon Telegr & Teleph Corp <Ntt> 装置制御方法
JPH08111449A (ja) * 1994-08-19 1996-04-30 Tokyo Electron Ltd 処理装置
JPH1167869A (ja) * 1997-08-20 1999-03-09 Hitachi Ltd 真空処理装置の運転方法及び真空処理装置
JPH11274263A (ja) * 1998-03-18 1999-10-08 Tokyo Electron Ltd 基板搬送装置および基板処理装置
JPH11288990A (ja) * 1998-04-01 1999-10-19 Hitachi Ltd プロセス処理方法およびその装置並びに半導体製造ラインおよびそれにおける被処理基板の搬送方法
JP2001053131A (ja) * 1998-12-25 2001-02-23 Tokyo Electron Ltd 真空処理装置

Also Published As

Publication number Publication date
JP5415513B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
JP4884594B2 (ja) 半導体製造装置及び制御方法
US8295968B2 (en) Setup method of substrate processing apparatus
US20110318143A1 (en) Vacuum processing apparatus
JP2001509646A (ja) 半導体ウエハ製造装置のモジュール式アーキテクチャ
US7974726B2 (en) Method and system for removing empty carriers from process tools by controlling an association between control jobs and carrier
JPH0567669A (ja) 複合処理装置
US10133264B2 (en) Method of performing aging for a process chamber
JPH0950948A (ja) 半導体製造装置の障害対処システム
TWI270956B (en) Substrate processing apparatus and substrate processing method
JP5415513B2 (ja) 半導体製造装置、クラスタツール及び半導体製造装置の制御方法
JP2005322762A (ja) 基板処理装置
JP4664868B2 (ja) 半導体製造装置の障害対処システム
KR20140100894A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2019087614A (ja) 基板処理装置及び通知方法
US9865488B2 (en) Processing method and processing apparatus
JP6083769B2 (ja) 小型製造装置及びこれを用いた製造システム
JP3314038B2 (ja) 複合処理装置
TWI231526B (en) Chamber based dispatch method
JP3443576B2 (ja) 複合処理装置
KR20080009827A (ko) 반도체 제조 설비의 전원 공급 장치를 위한 원격 제어시스템
KR100587680B1 (ko) 반도체 공정제어 시스템
US20190171198A1 (en) Semiconductor manufacturing system
JP2010245346A (ja) 基板処理装置
JP2006013678A (ja) 機器制御システム
JP2010140982A (ja) 基板処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131113

R150 Certificate of patent or registration of utility model

Ref document number: 5415513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees