JP2010245346A - 基板処理装置 - Google Patents
基板処理装置 Download PDFInfo
- Publication number
- JP2010245346A JP2010245346A JP2009093291A JP2009093291A JP2010245346A JP 2010245346 A JP2010245346 A JP 2010245346A JP 2009093291 A JP2009093291 A JP 2009093291A JP 2009093291 A JP2009093291 A JP 2009093291A JP 2010245346 A JP2010245346 A JP 2010245346A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- substrate
- unit
- processing unit
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 各処理ユニットの配置に基づいた搬送順に制限されることなく、所望の処理順で基板を処理することができる基板処理装置を提供する。
【解決手段】 基板処理部20は、複数の処理ユニットU1〜U3を有している。各処理ユニットU1〜U3間の基板搬送としては、平流し方式が採用されており、基板は、各処理ユニットU1〜U3の配置に基づいた搬送順で、各処理ユニットU1〜U3に受け渡される。メインコントローラは、各処理ユニットU1〜U3に対し、少なくとも処理ユニットU2による処理を含む一連の第1基板処理を実行させる。続いて、メインコントローラは、各処理ユニットU1〜U3に対し、少なくとも処理ユニットU1による処理を含む一連の第2基板処理を実行させる。
【選択図】 図1
【解決手段】 基板処理部20は、複数の処理ユニットU1〜U3を有している。各処理ユニットU1〜U3間の基板搬送としては、平流し方式が採用されており、基板は、各処理ユニットU1〜U3の配置に基づいた搬送順で、各処理ユニットU1〜U3に受け渡される。メインコントローラは、各処理ユニットU1〜U3に対し、少なくとも処理ユニットU2による処理を含む一連の第1基板処理を実行させる。続いて、メインコントローラは、各処理ユニットU1〜U3に対し、少なくとも処理ユニットU1による処理を含む一連の第2基板処理を実行させる。
【選択図】 図1
Description
本発明は、半導体基板、液晶表示装置用ガラス基板、フォトマスク用ガラス基板、光ディスク用基板等(以下、単に「基板」と称する)に対して処理を施す基板処理装置に関するもので、特に、基板処理装置の各処理ユニットで実行される処理の順番に関する。
従来、液晶表示装置用ガラス基板等を製造する基板処理装置において、複数のエッチング部のいずれか1つを選択的に用い、基板にエッチング処理を実行する技術が知られている(例えば、特許文献1)。また、レシピにしたがって基板に処理を施す技術も、従来より知られている(例えば、特許文献2)。
特許文献1および2の基板処理装置は、ローラコンベアによって、基板搬送方向に沿って上流側の処理ユニットから下流側の処理ユニットに、基板を順次搬送する。したがって、各処理ユニットで実行される処理の順番(処理順)は、各処理ユニットの配置に基づいて定まる。すなわち、基板処理装置全体として実行可能な処理プロセスの自由度は、各処理ユニットの配置に基づいた搬送順に制限される。
ここで、各処理ユニットの配置に基づいて定まる搬送順以外の順番で処理を実行するための手法として、例えば、所望の処理順が実現できるように各処理ユニットが配置された別の基板処理装置を導入する手法が考えられる。しかしながら、この手法の場合、別の基板処理装置を導入するためのコストが、さらに必要になるとともに、別の基板処理装置を設置するためのスペースが、さらに必要となるという問題が生ずる。
また、別の手法として、所望の処理順が実現できるように各処理ユニットの配置を変更する手法も考えられる。しかしながら、この手法の場合、配置変更作業がさらに必要となり、基板処理装置の作業者の作業工数がさらに増大するという問題が生ずる。
そこで、本発明では、各処理ユニットの配置に基づいた搬送順に制限されることなく、所望の処理順で基板を処理することができる基板処理装置を提供することを目的とする。
上記の課題を解決するため、請求項1の発明は、基板処理装置において、各々の配置に基づいた搬送順で、基板が受け渡される複数の処理ユニットと、前記複数の処理ユニットのそれぞれで実行される処理を制御する制御部とを備え、前記制御部は、前記複数の処理ユニットから任意に選択され、前記基板に対して第1処理を施す処理ユニットが、第1処理ユニットと定義され、前記複数の処理ユニットのうち、配置に基づいた搬送順が前記第1処理ユニットより遅く、かつ、前記基板に対して第2処理を施す処理ユニットが、第2処理ユニットと定義されている場合において、i)少なくとも前記第2処理ユニットを処理可能状態とし、少なくとも前記第1処理ユニットを非処理状態とするとともに、前記複数の処理ユニットのそれぞれに前記基板を投入させることによって、前記複数の処理ユニットに対し、少なくとも前記第2処理を含む一連の第1基板処理を実行させ、続いて、ii)少なくとも前記第1処理ユニットを処理可能状態とし、少なくとも前記第2処理ユニットを非処理状態とするとともに、前記複数の処理ユニットのそれぞれに前記第2処理が施された基板を投入させることによって、前記複数の処理ユニットに対し、少なくとも前記第1処理を含む一連の第2基板処理を実行させることを特徴とする。
また、請求項2の発明は、請求項1に記載の基板処理装置において、前記制御部は、前記一連の第1基板処理が実行されている場合であって、前記基板が前記第1処理ユニットを通過した後に、前記第1処理ユニットを非処理状態から処理可能状態に切り換えることを特徴とする。
また、請求項3の発明は、請求項1または請求項2に記載の基板処理装置において、前記複数の処理ユニットのうち配置に基づいた搬送順が最初の処理ユニットに、未処理の基板を受け渡すとともに、前記複数の処理ユニットのうち配置に基づいた搬送順が最後の処理ユニットから、処理済み基板を受け取るインデクサ、をさらに備え、前記制御部は、前記一連の第1基板処理が実行されて前記インデクサに受け渡された基板を、再度、前記インデクサから前記複数の処理ユニットに投入させることによって、再投入された基板に前記一連の第2基板処理を実行させることを特徴とする。
また、請求項4の発明は、請求項1または請求項2に記載の基板処理装置において、前記複数の処理ユニットのうち配置に基づいた搬送順が最初の処理ユニットに、未処理の基板を受け渡すローダと、前記複数の処理ユニットのうち配置に基づいた搬送順が最後の処理ユニットから、処理済み基板を受け取るアンローダとをさらに備え、前記制御部は、前記一連の第1基板処理が実行されて前記アンローダに受け渡された基板を、再度、前記ローダから前記複数の処理ユニットに投入させることによって、再投入された基板に前記一連の第2基板処理を実行させることを特徴とする。
また、請求項5の発明は、請求項1ないし請求項4のいずれかに記載の基板処理装置において、前記制御部は、記憶部に記憶された第1および第2レシピデータに基づいて、それぞれ前記前記一連の第1および第2基板処理を実行させ、前記第1レシピデータは、複数のレシピデータから前記第2レシピデータを特定するための識別データを有していることを特徴とする。
また、請求項6の発明は、請求項1ないし請求項5のいずれかに記載の基板処理装置において、前記複数の処理ユニットのうちの少なくとも1つは、基板をコンベア搬送することを特徴とする。
請求項1ないし請求項6に記載の発明によれば、第1および第2処理が、各処理ユニットの配置に基づいた配送順に従い、この順番で実行(第1処理が実行された後に、第2処理が実行)される場合において、制御部は、(1)複数の処理ユニットのそれぞれに基板を投入させることによって、少なくとも第2処理を含む一連の第1基板処理を実行させ、続いて、(2)複数の処理ユニットのそれぞれに基板を再投入させることによって、少なくとも第1処理を含む一連の第2基板処理を実行させる。
これにより、各処理(例えば、第1および第2処理)の順番は、複数の処理ユニットの配置を変更することなく、入れ替えられる。すなわち、基板処理装置は、配置に基づいた搬送順以外の順番で、基板に対して各処理を施すことができる。そのため、各処理の実行順序は、各処理ユニットの配置に制限されず、基板処理装置全体として実行可能な処理プロセスの自由度を高めることができる。
また、請求項1ないし請求項6に記載の発明において、基板処理装置は、各処理ユニットの配置に制限されず、種々の処理プロセスを実現できる。これにより、処理プロセス毎に別の基板処理装置を導入する必要がなくなる。また、処理プロセス毎に処理ユニットの配置を変更する必要もなくなる。そのため、請求項1ないし請求項6に記載の発明は、装置導入コスト、および作業者の工数を低減させることができ、半導体製品の製造コストを低減させることができる。
特に、請求項2に記載の発明において、一連の第1基板処理が実行されている際に、基板が第1処理ユニットを通過すると、制御部は、第1処理ユニットの処理状態を「非処理状態」から「処理可能状態」に切り換える。すなわち、第1処理ユニットについての処理状態の切り換え動作は、一連の第1基板処理が終了する前に開始される。そのため、一連の第1基板処理が終了した後、一連の第2基板処理が開始されるまでの時間が短縮され、基板処理装置全体のスループットが向上する。
特に、請求項5に記載の発明によれば、一連の第1基板処理に対応する第1レシピデータが選択されると、制御部は、第1レシピデータに格納されている識別データに従い、第2レシピデータを選択することができる。このように、請求項5に記載の発明は、1回のレシピ選択がなされるだけで、一連の第1および第2基板処理を実行することができる。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
<1.基板処理装置のハードウェア構成>
図1は、本発明の実施の形態における基板処理装置1のハードウェア構成を示す図である。ここで、基板処理装置1は、基板に対して処理(例えば、基板上に形成された金属膜をエッチングする処理)を施す装置である。図1に示すように、基板処理装置1は、主として、インデクサ10と、基板処理部20と、を有している。なお、図1および以降の各図には、それらの方向関係を明確にすべく必要に応じて適宜、Z軸方向を鉛直方向とし、XY平面を水平面とするXYZ直交座標系が付されている。
図1は、本発明の実施の形態における基板処理装置1のハードウェア構成を示す図である。ここで、基板処理装置1は、基板に対して処理(例えば、基板上に形成された金属膜をエッチングする処理)を施す装置である。図1に示すように、基板処理装置1は、主として、インデクサ10と、基板処理部20と、を有している。なお、図1および以降の各図には、それらの方向関係を明確にすべく必要に応じて適宜、Z軸方向を鉛直方向とし、XY平面を水平面とするXYZ直交座標系が付されている。
インデクサ10は、図1に示すように、基板処理部20と並設されている。インデクサ10は、処理が施されていない未処理の基板を基板処理部20側に受け渡すとともに、処理済みの基板を基板処理部20側から受け取る。図1に示すように、インデクサ10は、主として、載置台11と、移載ロボット15と、を有している。
載置台11は、複数(本実施の形態では3個)のカセット12(12a〜12c)を載置する。各カセット12a〜12cは、複数の基板Wを収納可能とされている。なお、カセット12a〜12cの形態としては、複数の基板Wを密閉空間に収納するFOUP(front opening unified pod)の他に、SMIF(Standard Mechanical Inter Face)ポッドや収納された基板Wを外気に曝すOC(open cassette)が採用されても良い。
移載ロボット15は、各カセット12a〜12cと、基板処理部20との間で、基板Wの搬送を行う搬送ロボットである。移載ロボット15は、搬送アーム15aを、(1)上下方向(略Z軸方向)に延びる旋回軸周りに回動させ、(2)上下方向に昇降させ、(3)水平面内(XY平面と略平行な面内)で伸縮させることができる。また、移載ロボット15は、載置台11と基板処理部20との間に設けられた搬送路16にて、矢印AR0方向(Y軸と略平行な方向)に移動可能とされている。なお、以下の記載において、特に区別する必要がない場合には、カセット12a〜12cを総称してカセット12とも呼ぶ。
バッファ18は、カセット12から取り出された基板Wを一時的に収納保管する収納部である。図1に示すように、バッファ18は、搬送路16の延伸方向(略Y軸方向)における処理ユニットU1側端部付近に設けられている。なお、バッファ18の設置位置は、処理ユニットU3側端部付近であってもよい。また、両端部付近にそれぞれバッファ18が設けられてもよい。
基板処理部20は、インデクサ10から受け渡された基板Wに対して、種々の処理を施す。図1に示すように、基板処理部20は、主として、複数の処理ユニットU1〜U3を有している。
複数の処理ユニットU1〜U3は、酸化膜(例えば、ITO(Indium Tin Oxide)膜)などの金属膜をエッチングするエッチングユニットである。複数の処理ユニットU1〜U3は、それぞれ異なったエッチング処理を実行する。
ここで、本実施の形態において、各処理ユニットU1〜U3間の基板搬送としては、平流し方式が採用されている。すなわち、基板は、搬送方向(矢印AR1〜AR3方向)に沿って略水平に搬送される。したがって、基板は、上流側の処理ユニットU1から、処理ユニットU2を経由し、下流側の処理ユニットU3に、搬送される。
また、平流し方式の基板搬送では、各処理ユニットU1〜U3で処理が実行されるか否かに関わらず、各処理ユニットU1〜U3に基板Wが搬送される。そして、処理が実行される処理ユニットU1〜U3では、純水や薬液(以下、「処理液」とも呼ぶ)の供給が開始され、この処理ユニットは、処理可能状態とされる。一方、処理が実行されない処理ユニットU1〜U3では、通過する基板に影響を及ぼさせないため、処理液の供給が停止され、配管内に窒素ガスや空気が供給され、配管内に残留する処理液が取り除かれる。
このように、平流し方式の基板搬送において、基板は、各処理ユニットU1〜U3の配置に基づいた搬送順で、各処理ユニットU1〜U3に受け渡される。なお、基板を略水平に搬送する(基板WをXY平面に対し、若干傾けて搬送する斜め搬送を含む)手法としては、コンベア搬送が採用されても良いし、シャトル搬送が採用されてもよい。すなわち、複数の処理ユニットU1〜U3のうちの少なくとも1つは、基板Wをコンベア搬送する。
したがって、移載ロボット15は、各カセット12a〜12cから取り出され、搬送アーム15aに保持された未処理の基板Wを、複数の処理ユニットU1〜U3のうち配置に基づいた搬送順が最初の処理ユニットU1に受け渡すことになる。また、移載ロボット15は、複数の処理ユニットU1〜U3のうち配置に基づいた搬送順が最後の処理ユニットU3から処理済みの基板Wを受け取り、この処理済みの基板Wを各カセット12a〜12cの所望のスロットに収納する。
<2.制御系の構成>
図2は、基板処理装置1を含む制御系の概略構成の一例を示すブロック図である。図2に示すように、本実施の形態の制御系は、例えば、基板処理装置1とホストコンピュータ100と、から構成されている。そして、基板処理装置1およびホストコンピュータ100は、ネットワーク109を介して電気的に接続されている。
図2は、基板処理装置1を含む制御系の概略構成の一例を示すブロック図である。図2に示すように、本実施の形態の制御系は、例えば、基板処理装置1とホストコンピュータ100と、から構成されている。そして、基板処理装置1およびホストコンピュータ100は、ネットワーク109を介して電気的に接続されている。
なお、基板処理装置1およびホストコンピュータ100の台数(1台ずつ)はこれに限定されるものでなく、複数の基板処理装置1と、複数のホストコンピュータ100と、から構成されてもよい。
基板処理装置1の制御系は、各処理ユニットU1〜U3に応じて設けられたユニットコントローラ31〜33と、メインコントローラ40と、を有している。ユニットコントローラ31〜33は、対応する処理ユニットU1〜U3内に設けられている各機器の動作を制御する。
メインコントローラ40(制御部)は、ユニットコントローラ31〜33を介して、各処理ユニットU1〜U3の稼働状況を制御することによって、基板処理装置1による半導体製品の製造工程を管理する。図2に示すように、メインコントローラ40は、信号線49を介して、各ユニットコントローラ31〜33と電気的に接続されており、メモリ41とCPU42とを有している。
メモリ41は、揮発性または不揮発性の記憶部であり、プログラムやデータ等(例えば、レシピテーブル41a:図2参照)を記憶する。CPU(Central Processing Unit)42は、メモリ41に記憶されているレシピテーブル41aおよびプログラムに従って、各処理ユニットU1〜U3に、所望の処理を所望のタイミングで実行させる。
例えば、処理ユニットU1に対してエッチング処理を実行させる場合、メインコントローラ40のCPU42は、処理ユニットU1のユニットコントローラ31に対して、エッチング処理を開始させるために必要な動作(処理液の供給や処理液の温度管理等)を指示する。そして、処理ユニットU1のユニットコントローラ31は、この指示に従って、各機器の動作を制御する。このように、メインコントローラ40は、各処理ユニットU1〜U3のそれぞれで実行される処理を制御する制御部として機能する。なお、メインコントローラ40から伝達される指示は、メインコントローラ40からユニットコントローラ31〜33に送信される制御信号によって、実現される。
ここで、メモリ41に記憶されているレシピテーブル41aについて説明する。図3は、レシピテーブル41aのデータ構造の一例を示す図である。レシピテーブル41aは、複数のレシピデータを格納するデータベースである。レシピテーブル41aの各レコード(行)がレシピデータに対応する。また、レシピデータとは、各処理ユニットU1〜U3で実行される処理の条件が格納されたデータである。メインコントローラ40が、レシピテーブル41aから抽出されたレシピデータ(レコード)を解析し、各ユニットコントローラ31〜33に適切な制御信号を送信することによって、各処理ユニットU1〜U3は、基板に対して一連の基板処理を実行する。
図3に示すように、レシピテーブル41aは、主として、「レシピNO」、「エッチングE1」、「エッチングE2」、「エッチングE3」、および「連続実行レシピNO」の各フィールド(列)を有している。
「レシピNO」フィールドには、レシピテーブル41aに含まれる各レコードを一意に識別するための値(数値や文字列等)が格納されている。また、「エッチングE1」、「エッチングE2」、および「エッチングE3」フィールドには、それぞれ処理ユニットU1〜U3で実行されるエッチングの処理条件を特定するためのプロセスID(数値)が、格納されている。
ここで、プロセスIDとは、基板に対して実行される処理条件が格納されたデータ(プロセスデータ:図示省略)を一意に識別するための値である。また、各プロセスIDおよび各プロセスデータは、一対一に対応付けられている。メインコントローラ40は、プロセスIDを用いた検索処理を実行することによって、対応するプロセスデータを抽出し、対応する処理ユニットU1〜U3に対して所望の処理を実行させる。
また、「エッチングE1」、「エッチングE2」、および「エッチングE3」に値が格納されていない、または、所定の値が格納されている場合、対応する処理ユニットU1〜U3は、基板に対して処理を実行せず、配管内に残留する処理液を取り除く配管パージを実行する。この場合、対応する処理ユニットU1〜U3の処理はスキップされる。
さらに、「連続実行レシピNO」フィールドには、「レシピNO」フィールドに格納されている値のいずれかが格納される。例えば、「レシピNO」=「725」で指定されるレシピデータが、メインコントローラ40のCPU42により解析されると、メインコントローラ40は、処理ユニットU1〜U3に対して、このレシピデータ(第1レシピデータ)に従った一連の基板処理(第1基板処理)を実行させる。続いて、メインコントローラ40は、「レシピNO」=「825」で指定されるレシピデータ(第2レシピデータ)に従った一連の基板処理(第2基板処理)を実行させる。
このように、「レシピNO」=「725」で指定されるレシピデータは、後続する一連の基板処理(第2基板処理)に対応するレシピデータ(第2レシピデータ)を特定するための識別データ(「連続実行レシピNO」に格納される値)を有している。
そのため、「レシピNO」=「725」に対応するレコード(第1レシピデータ)が、基板処理装置1の使用者(以下、単に、「使用者」とも呼ぶ)により選択されると、メインコントローラ40は、このレコードに格納されている「連続実行レシピNO」に従い、引き続き実行されるレシピデータ(第2レシピデータ)を選択することができる。そして、「連続実行レシピNO」にしたがった操作を繰り返すことにより、メインコントローラ40は、複数のレシピデータを選択することができる。
すなわち、使用者が複数回実行用の1つのレシピデータを選択すると、メインコントローラ40は、この選択されたレシピデータに基づいて、複数のレシピデータを選択でき、一連の基板処理を複数回実行させることができる。
ホストコンピュータ100は、いわゆるパーソナルコンピュータやワークステーションにより構成されており、主として、メモリ101と、CPU102と、を有している。メモリ101は、揮発性または不揮発性の記憶部であり、プログラムやデータ等を記憶する。CPU102は、プログラムに従って、所望の処理を所望のタイミング実行させる。
例えば、ホストコンピュータ100のCPU102は、基板処理装置1で製造される各半導体製品の製造状況に関するデータを、ネットワーク109を介して、メインコントローラ40からホストコンピュータ100に送信させる。これにより、ホストコンピュータ100において、各半導体製品の製造状況が容易に把握される。
<3.基板処理の手順>
ここでは、レシピテーブル41aの「レシピNO」=「725」で指定されるレコードにより実行される基板処理の手順について説明する。なお、処理対象となる基板Wが収納されたカセット12は、説明に先立って、基板処理装置1外の搬送機構(例えば、AGV(Automatic Guided Vehicle):図示省略)によって、インデクサ10に搬入され、載置台11に載置されているものとする。
ここでは、レシピテーブル41aの「レシピNO」=「725」で指定されるレコードにより実行される基板処理の手順について説明する。なお、処理対象となる基板Wが収納されたカセット12は、説明に先立って、基板処理装置1外の搬送機構(例えば、AGV(Automatic Guided Vehicle):図示省略)によって、インデクサ10に搬入され、載置台11に載置されているものとする。
「レシピNO」=「725」で指定されるレコード(複数回実行用のレシピデータ)が、使用者の操作等により選択されると、メインコントローラ40のCPU42は、このレコードを解析する。ここで、図3に示すように、「レシピNO」=「725」で指定されるレコードについて、「エッチングE2」にのみプロセスIDが格納されており、「エッチングE1」および「エッチングE3」にはプロセスIDが格納されていない。
したがって、メインコントローラ40は、処理ユニットU1、U3のユニットコントローラ31、33に制御信号を送信し、処理ユニットU1、U3の各機器に配管パージ動作を開始させる。そして、制御信号が送信された後、一定期間が経過すると、処理ユニットU1、U3は、非処理状態となる。
一方、メインコントローラ40は、処理ユニットU2のユニットコントローラ32に制御信号を送信し、処理ユニットU2の各機器に処理液供給動作等を開始させる。そして、制御信号が送信された後、一定期間が経過すると、処理ユニットU2は、処理可能状態となる。
このように、メインコントローラ40は、レシピテーブル41aに基づいて、少なくとも処理ユニットU2(第2処理ユニット)を処理可能状態とし、少なくとも処理ユニットU1(第1処理ユニット)を非処理状態とする。
一定期間が経過して、処理ユニットU2が処理可能状態となり、処理ユニットU1、U3が非処理状態となると、カセット12から1枚ずつ取り出された基板Wは、処理ユニットU1に順次投入される。そして、基板は、搬送方向(矢印AR1〜AR3方向)に沿って、処理ユニットU1、U2を経由し、処理ユニットU3に搬送される。すなわち、基板Wは、複数の処理ユニットU1〜U3のそれぞれに投入される。
これにより、メインコントローラ40は、複数の処理ユニットU1〜U3に対し、少なくとも処理ユニットU2による処理(第2処理)を含む一連の基板処理(第1基板処理)を実行させることができる。
「レシピNO」=「725」で指定される一連の基板処理が終了した基板は、元のカセット12に順次収納される。そして、すべての基板Wがカセット12に収納されると、メインコントローラ40は、「連続実行レシピNO」で指定されるレコード(すなわち、「レシピNO」=「825」となるレコード)を選択し、このレコードを解析する。ここで、図3に示すように、「レシピNO」=「825」で指定されるレコードについて、「エッチングE1」および「エッチングE3」にのみプロセスIDが格納されており、「エッチングE2」にはプロセスIDが格納されていない。
したがって、メインコントローラ40は、処理ユニットU2のユニットコントローラ32に制御信号を送信し、処理ユニットU2の各機器に配管パージ動作を開始させる。そして、制御信号が送信された後、一定期間が経過すると、処理ユニットU2は、非処理状態となる。
一方、メインコントローラ40は、処理ユニットU1、U3のユニットコントローラ31、33に制御信号を送信し、処理ユニットU1、U3の各機器に処理液供給動作等を開始させる。そして、制御信号が送信された後、一定期間が経過すると、処理ユニットU1、U3は、処理可能状態となる。
このように、メインコントローラ40は、レシピテーブル41aに基づいて、少なくとも処理ユニットU1(第1処理ユニット)を処理可能状態とし、少なくとも処理ユニットU2(第2処理ユニット)を非処理状態とする。
一定期間が経過して、処理ユニットU1、U3が処理可能状態となり、処理ユニットU2が非処理状態となると、カセット12から1枚ずつ取り出された基板Wは、処理ユニットU1に順次投入される。すなわち、先行する一連の基板処理(第1基板処理)が施された基板Wは、複数の処理ユニットU1〜U3のそれぞれに再投入される。
これにより、メインコントローラ40は、複数の処理ユニットU1〜U3に対し、少なくとも処理ユニットU1による処理(第1処理)を含む一連の基板処理(第2基板処理)を実行させることができる。
「レシピNO」=「825」で指定される一連の基板処理が終了した基板は、元のカセット12に収納される。そして、すべての基板Wがカセット12に収納されると、このカセット12は、基板処理装置1外の搬送機構(図示省略)によって、インデクサ10から搬出される。
<4.本実施の形態における基板処理装置の利点>
以上のように、本実施の形態の基板処理装置1は、各処理ユニットU1〜U3の配置に基づいた搬送順(処理ユニットU1、U2、U3の順番)以外の順番で、基板Wに対して各エッチング処理を施すことができる。そのため、各処理の実行順序は、各処理ユニットU1〜U3の配置に制限されず、基板処理装置1全体として実行可能な処理プロセスの自由度が高められる。
以上のように、本実施の形態の基板処理装置1は、各処理ユニットU1〜U3の配置に基づいた搬送順(処理ユニットU1、U2、U3の順番)以外の順番で、基板Wに対して各エッチング処理を施すことができる。そのため、各処理の実行順序は、各処理ユニットU1〜U3の配置に制限されず、基板処理装置1全体として実行可能な処理プロセスの自由度が高められる。
また、上述のように基板処理装置1は、各処理ユニットU1〜U3の配置に制限されず、種々の処理プロセスを実現できる。これにより、処理プロセス毎に別の基板処理装置1を導入する必要がなくなる。また、処理プロセス毎に処理ユニットU1〜U3の配置を変更する必要もなくなる。そのため、装置導入コストおよび作業者の工数が低減され、半導体製品の製造コストが低減される。
<5.変形例>
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく様々な変形が可能である。
(1)本実施の形態において、後続する一連の基板処理(第2基板処理)は、先行する一連の基板処理(第1基板処理)がすべての基板Wに対して実行され、すべての基板Wがカセット12に収納された後に、メインコントローラ40は、各処理ユニットU1〜U3を処理可能状態、または、非処理状態にするための制御信号を送信するものとして説明したが、処理可能状態または非処理状態に切り換えるタイミングはこれに限定されるものでない。例えば、「レシピNO」=「725」で指定されるレシピデータについては、先行する一連の基板処理(第1基板処理)が実行されている場合であって、すべての基板Wが処理ユニットU1(第1処理ユニット)を通過した後に、メインコントローラ40は、処理ユニットU1に制御信号を送信し、処理ユニットU1を非処理状態から処理可能状態に切り換えてもよい。
これにより、処理ユニットU1についての処理状態の切り換え動作は、先行する一連の基板処理が終了する前に開始される。そのため、先行する一連の基板処理が終了した後、後続する一連の基板処理が開始されるまでの時間が、短縮され、基板処理装置1全体のスループットが向上する。
(2)また、本実施の形態において、先行する一連の基板処理が終了した基板Wは、カセット12に収納されるものとして説明したが、一時的に基板Wを収納する場所は、これに限定されるものでない。先行する一連の基板処理が施された基板Wは、バッファ18に収納されてもよい。
(3)また、本実施の形態において、メインコントローラ40は、一連の基板処理を複数回実行させるために、レシピテーブル41aの「連続実行レシピNO」を使用するとして説明したが、これに限定されるものでない。例えば、メインコントローラ40は、レシピテーブル41a の「レシピNO」が所定範囲(例えば、700≦「レシピNO」≦799)となる場合、「レシピNO」で指定される一連の基板処理に引き続き、「レシピNO」に100を加算した値により指定される一連の基板処理を実行してもよい。この場合も、メインコントローラ40は、一連の基板処理を複数回実行させることができる。
(4)さらに、本実施の形態において、基板処理部20は、インデクサ10との間で、1枚ずつ基板Wの受け渡しを行うものとして説明したが、基板処理部20との間で基板Wの受け渡しを行うものは、インデクサ10に限定されるものでない。
図4は、本発明の実施の形態における基板処理装置200のハードウェア構成を示す平面図である。基板処理装置200は、主として、ローダ210と、基板処理部220と、アンローダ290と、を有している。
基板処理部220は、ローダ210から受け渡された基板Wに対して、種々の処理を施す。図4に示すように、基板処理部220 は、処理ユニットU1〜U3を一方向(矢印AR4方向:搬送方向)に沿って配置したものである。
ローダ210は、複数の処理ユニットU1〜U3のうち配置に基づいた搬送順が最初の処理ユニットU1に、未処理の基板Wを1枚ずつ受け渡す。アンローダ290は、複数の処理ユニットU1〜U3のうち配置に基づいた搬送順が最後の処理ユニットU3から、処理済みの基板Wを受け取る。
この場合において、ローダ210から投入されたすべての基板Wに、先行する一連の基板処理が実行され、すべての基板Wがアンローダ290のカセット(図示省略)に収納されると、基板処理装置200外の搬送機構(図示省略)は、処理済みの基板Wが収納されたカセットをアンローダ290から搬出し、ローダ210に搬入する。そして、先行する一連の基板処理が実行された基板Wは、ローダ210から基板処理部220に、再投入され、後続する一連の基板処理(第2基板処理)が施される。
このように、基板処理部20、220の配置形態(略C字状、または、略I字状)によらず、基板処理装置1、200全体として実行可能な処理プロセスの自由度が高められる。
1、200 基板処理装置
10 インデクサ
12(12a〜12c) カセット
18 バッファ
20、220 基板処理部
31〜33 ユニットコントローラ
40 メインコントローラ
41a レシピテーブル
100 ホストコンピュータ
109 ネットワーク
210 ローダ
290 アンローダ
U1〜U3 処理ユニット
W 基板
10 インデクサ
12(12a〜12c) カセット
18 バッファ
20、220 基板処理部
31〜33 ユニットコントローラ
40 メインコントローラ
41a レシピテーブル
100 ホストコンピュータ
109 ネットワーク
210 ローダ
290 アンローダ
U1〜U3 処理ユニット
W 基板
Claims (6)
- 基板処理装置において、
(a) 各々の配置に基づいた搬送順で、基板が受け渡される複数の処理ユニットと、
(b) 前記複数の処理ユニットのそれぞれで実行される処理を制御する制御部と、
を備え、
前記制御部は、
前記複数の処理ユニットから任意に選択され、前記基板に対して第1処理を施す処理ユニットが、第1処理ユニットと定義され、
前記複数の処理ユニットのうち、配置に基づいた搬送順が前記第1処理ユニットより遅く、かつ、前記基板に対して第2処理を施す処理ユニットが、第2処理ユニットと定義されている場合において、
i) 少なくとも前記第2処理ユニットを処理可能状態とし、少なくとも前記第1処理ユニットを非処理状態とするとともに、前記複数の処理ユニットのそれぞれに前記基板を投入させることによって、前記複数の処理ユニットに対し、少なくとも前記第2処理を含む一連の第1基板処理を実行させ、続いて、
ii) 少なくとも前記第1処理ユニットを処理可能状態とし、少なくとも前記第2処理ユニットを非処理状態とするとともに、前記複数の処理ユニットのそれぞれに前記第2処理が施された基板を投入させることによって、前記複数の処理ユニットに対し、少なくとも前記第1処理を含む一連の第2基板処理を実行させることを特徴とする基板処理装置。 - 請求項1に記載の基板処理装置において、
前記制御部は、前記一連の第1基板処理が実行されている場合であって、前記基板が前記第1処理ユニットを通過した後に、前記第1処理ユニットを非処理状態から処理可能状態に切り換えることを特徴とする基板処理装置。 - 請求項1または請求項2に記載の基板処理装置において、
(c) 前記複数の処理ユニットのうち配置に基づいた搬送順が最初の処理ユニットに、未処理の基板を受け渡すとともに、前記複数の処理ユニットのうち配置に基づいた搬送順が最後の処理ユニットから、処理済み基板を受け取るインデクサ、
をさらに備え、
前記制御部は、前記一連の第1基板処理が実行されて前記インデクサに受け渡された基板を、再度、前記インデクサから前記複数の処理ユニットに投入させることによって、再投入された基板に前記一連の第2基板処理を実行させることを特徴とする基板処理装置。 - 請求項1または請求項2に記載の基板処理装置において、
(d) 前記複数の処理ユニットのうち配置に基づいた搬送順が最初の処理ユニットに、未処理の基板を受け渡すローダと、
(e) 前記複数の処理ユニットのうち配置に基づいた搬送順が最後の処理ユニットから、処理済み基板を受け取るアンローダと、
をさらに備え、
前記制御部は、前記一連の第1基板処理が実行されて前記アンローダに受け渡された基板を、再度、前記ローダから前記複数の処理ユニットに投入させることによって、再投入された基板に前記一連の第2基板処理を実行させることを特徴とする基板処理装置。 - 請求項1ないし請求項4のいずれかに記載の基板処理装置において、
前記制御部は、記憶部に記憶された第1および第2レシピデータに基づいて、それぞれ前記前記一連の第1および第2基板処理を実行させ、
前記第1レシピデータは、複数のレシピデータから前記第2レシピデータを特定するための識別データを有していることを特徴とする基板処理装置。 - 請求項1ないし請求項5のいずれかに記載の基板処理装置において、
前記複数の処理ユニットのうちの少なくとも1つは、基板をコンベア搬送することを特徴とする基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009093291A JP2010245346A (ja) | 2009-04-07 | 2009-04-07 | 基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009093291A JP2010245346A (ja) | 2009-04-07 | 2009-04-07 | 基板処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010245346A true JP2010245346A (ja) | 2010-10-28 |
Family
ID=43098022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009093291A Abandoned JP2010245346A (ja) | 2009-04-07 | 2009-04-07 | 基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010245346A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101754996B1 (ko) * | 2016-11-11 | 2017-07-07 | (주) 위솔루션 | 로드 포트의 질소 퍼지 제어시스템 및 로드 포트의 질소 퍼지 제어방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11302875A (ja) * | 1998-04-20 | 1999-11-02 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2001332601A (ja) * | 2000-05-24 | 2001-11-30 | Tokyo Electron Ltd | 基板処理装置 |
JP2005123249A (ja) * | 2003-10-14 | 2005-05-12 | Dainippon Screen Mfg Co Ltd | 基板処理装置およびその方法 |
-
2009
- 2009-04-07 JP JP2009093291A patent/JP2010245346A/ja not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11302875A (ja) * | 1998-04-20 | 1999-11-02 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2001332601A (ja) * | 2000-05-24 | 2001-11-30 | Tokyo Electron Ltd | 基板処理装置 |
JP2005123249A (ja) * | 2003-10-14 | 2005-05-12 | Dainippon Screen Mfg Co Ltd | 基板処理装置およびその方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101754996B1 (ko) * | 2016-11-11 | 2017-07-07 | (주) 위솔루션 | 로드 포트의 질소 퍼지 제어시스템 및 로드 포트의 질소 퍼지 제어방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8909364B2 (en) | Substrate processing system and substrate processing method | |
TWI528487B (zh) | A vacuum processing apparatus and a method of transporting the object to be processed | |
KR101902160B1 (ko) | 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치 | |
US20160128203A1 (en) | Substrate-processing system and method of aging a substrate-processing apparatus | |
JP2011124496A (ja) | 半導体処理システム及びプログラム | |
US20050005808A1 (en) | Transfer system and semiconductor manufacturing system | |
JPWO2008075404A1 (ja) | 半導体製造システム | |
KR20150100532A (ko) | 기판 처리 방법 및 기판 처리 장치 | |
US20100057239A1 (en) | Semiconductor manufacturing apparatus | |
JP4957426B2 (ja) | 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体 | |
KR102309759B1 (ko) | 진공 처리 장치의 운전 방법 | |
JP2016207767A (ja) | 基板処理システム | |
KR101789375B1 (ko) | 반도체 장치의 제조 라인 및 반도체 장치의 제조 방법 | |
US6996448B2 (en) | Transport system with multiple-load-port stockers | |
US9818629B2 (en) | Substrate processing apparatus and non-transitory computer-readable recording medium | |
US20210280445A1 (en) | Substrate processing apparatus and substrate processing method | |
JP2010245346A (ja) | 基板処理装置 | |
KR20060048322A (ko) | 작은 랏 크기 리소그래피 베이 | |
JP2015026650A (ja) | 基板処理装置、基板処理方法及び記憶媒体 | |
KR102166968B1 (ko) | 처리 방법 및 처리 장치 | |
KR102243966B1 (ko) | 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체 | |
JPWO2008062515A1 (ja) | 半導体製造システム | |
JP6573693B2 (ja) | 基板処理装置のためのスケジュール作成方法および基板処理装置 | |
US20230411194A1 (en) | Conveyance method and processing system | |
JP4447483B2 (ja) | 搬送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A977 | Report on retrieval |
Effective date: 20130130 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130305 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130329 |