JP2012033178A - 集積回路製品 - Google Patents

集積回路製品 Download PDF

Info

Publication number
JP2012033178A
JP2012033178A JP2011198871A JP2011198871A JP2012033178A JP 2012033178 A JP2012033178 A JP 2012033178A JP 2011198871 A JP2011198871 A JP 2011198871A JP 2011198871 A JP2011198871 A JP 2011198871A JP 2012033178 A JP2012033178 A JP 2012033178A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit product
instance
substrate
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011198871A
Other languages
English (en)
Other versions
JP5384588B2 (ja
Inventor
P Takiah Hem
ピー． タキアー、ヘム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2012033178A publication Critical patent/JP2012033178A/ja
Application granted granted Critical
Publication of JP5384588B2 publication Critical patent/JP5384588B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】 集積回路製品の製造のための改良技術を開示する。本改良技術により、より小さく、かつより安価な集積回路製品の製造を可能にする。
【解決手段】本発明の一態様は、集積回路製品が一度に１バッチを製造し、さらにこのバッチを個別の集積回路製品に単体化する工程に、非直線（例えば非長方形つまり曲線）上にソーイングまたは切断する操作を用いる。それにより得られる個別集積回路パッケージは、もはや完全に長方形である必要はない。本発明の他の態様は、集積回路製品は半導体アセンブリ工程により製造され得ることであり、それにより外部パッケージまたは容器を付与する必要が任意となる。
【選択図】 図１Ａ

Description

本発明は、集積回路製品に関し、より具体的には１つ以上の集積回路を含む着脱可能なペリフェラルカードに関する。
メモリ集積回路（ＩＣ）パッケージがより小さくなり、そのメモリ密度が増大するトレンドが続くにつれ、ＩＣをパッケージングする方法の進歩が求められる。最近の進歩には、単一のＩＣパッケージ内で複数の集積回路ダイを積層する方法がある。そのような内部パッケージ積層（ｉｎｔｅｒｎａｌ ｐａｃｋａｇｅ ｓｔａｃｋｉｎｇ）は、より小さいダイをより大きなダイ上に積層する方法を含む。ダイのそれぞれは基板にワイヤボンディングされる。このタイプの積層は、例えば、同一機能を有するダイ（例えば２つのフラッシュメモリダイ）または異なる機能を有するダイ（例えば１つのフラッシュメモリダイおよび１つのＳＲＡＭダイ）を備える。さらに２つまたは３つのダイを積層する方法は、積層チップスケールパッケージ（積層ＣＳＰ）および積層シンスモールアウトラインパッケージ（ＴＳＯＰ）についてなされてきた。
メモリカードは、一般にさまざまな製品（例えば電子製品）に使用されるデジタルデータをストレージするために用いられる。これらのメモリカードは、ますます多量のデータをストレージすることを要求される。メモリカードは、通常、不揮発性データストレージを提供し、そのようなメモリカードは非常に人気があり有用であるが、これはそれらがデータを電源が切った後も保持するからである。メモリカードの例は、フラッシュタイプまたはＥＥＰＲＯＭタイプのメモリセルを用いてデータをストレージするフラッシュカードである。フラッシュカードは、比較的小さなフォームファクタを有し、カメラ、コンピュータ（ハンドヘルド、ノートブック、およびデスクトップコンピュータ）、セットトップボックス、ハンドヘルドまたは他の小型オーディオプレイヤー／レコーダー（例えばＭＰ３デバイス）、および医用モニタのような製品のデジタルデータをストレージするために用いられてきている。フラッシュカードの大手供給元は、カリフォルニア州サニーベールのサンディスク コーポレイションである。
残念ながら、比較的小さなフォームファクタを有する高密度メモリカードの製造は、複雑である。一つの複雑な因子は、メモリカードの最終的なフォームファクタが不規則であること、すなわち長方形ではないことである。不規則なフォームファクタは、特定の方向にコネクタまたはポートへの接続を制限したり、位置基準またはロック位置を提供したりすることなどのようなさまざまな目的を果たし得る。しかし、集積回路の組み立て部品は、従来から規則正しい形状、つまり長方形の形状を有し、かつ使用者から保護されなければならない。よって従来技術においては、メモリカードは規則的な形状の集積回路アセンブリを包囲する蓋、フレームまたは外側パッケージにより形成される不規則なフォームファクタを有する。蓋、フレームまたは外側パッケージはしばしばプラスチックにより作成される。不規則なフォームファクタの他の問題は、集積回路アセンブリの周りの蓋、フレームまたは外側パッケージの組み立ては半導体製造工程ではないことであり、よって別個の製造ライン、おそらくは異なる製造施設で実施されなければならないことである。
したがって、小さなフォームファクタを有するメモリカードを製造するためのアプローチを改良する必要がある。
広義には、本発明は集積回路製品を製造する改良された技術に関する。本改良技術は、より小さく、より安価な集積回路製品の製造を可能にする。本発明の一態様は、集積回路製品が一度にバッチを製造し、このバッチを個別の集積回路製品に単体化する工程は、非直線（例えば非長方形つまり曲線状）にするソーイング操作または切断操作が用いられ、それにより得られる個別にされた集積回路パッケージは、もはや完全に長方形である必要はない。本発明の他の態様は、集積回路製品が半導体アセンブリ工程で製造され得ることであり、それにより外部パッケージまたは容器を付与する必要が任意となることである。
集積回路製品は、着脱可能なペリフェラルカードまたは半導体アセンブリ技術を用いて形成される他の着脱可能な媒体に関する。着脱可能なペリフェラルカードの一つのタイプはメモリカードと呼ばれる。メモリカードは、典型的には、データストレージを行う小さな集積回路系の製品である。これらメモリカードは、コンピュータ、カメラ、携帯電話および携帯情報端末などの電子デバイス上のポートまたはコネクタに挿入されたり、受承されたりする。
本発明は、システム、装置、デバイスまたは方法などの多様な方法にて実施され得る。本発明のいくつかの実施態様を以下に説明する。
同時に複数の集積回路製品を形成する方法として、本発明の一実施態様は、複数のインスタンス（ｉｎｓｔａｎｃｅ、チップ、ダイ、または集積回路製品を意味する）を有するマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する工程と、１つ以上のダイを前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上のそれぞれのインスタンスに取着する工程と、前記１つ以上のダイのそれぞれを前記リードフレームまたは基板の前記それぞれのインスタンスに電気的に接続する工程と、その後、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上の前記複数のインスタンスを一括してモールド材料で封止する工程と、前記複数のインスタンスのそれぞれの少なくとも１つの領域の少なくとも非直線状に成形する工程を用いて単体化する工程を備え、これにより前記集積回路製品を形成する工程とを少なくとも備える方法である。
一実施態様によれば、バッチにて製造される集積回路製品は、複数のインスタンスを有するマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する工程と、１つ以上のダイを前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上のそれぞれのインスタンスに取着する工程と、前記１つ以上のダイのそれぞれを前記リードフレームまたは基板の前記それぞれのインスタンスに電気的に接続する工程と、その後、前記マルチインスタンスリードフレームまたはマルチインスタンス基板の少なくとも片側面上の前記複数のインスタンスを一括してモールド材料により封止する工程と、前記複数のインスタンスのそれぞれを、少なくとも非直線状に成形する工程を用いて単体化する工程とを備え、それにより前記操作により製造される前記複数のインスタンスの一つは、前記集積回路製品である。
複数のメモリカードを同時に形成する方法として、それぞれの前記メモリカードは、少なくとも１つのメモリダイおよびコントローラダイを含み、本発明の一実施態様は、複数のインスタンスを有するマルチインスタンスリードフレームを準備する工程と、前記マルチインスタンスリードフレームを着脱可能なテープ上に取着する工程と、ダイアタッチ材料を前記マルチインスタンスリードフレームの前記インスタンスのそれぞれの一部上に載置する工程と、前記メモリダイを前記インスタンスのそれぞれに前記インスタンスのそれぞれに対応する前記ダイアタッチ材料を介して取着する工程と、前記コントローラダイを前記インスタンスのそれぞれに固定する工程と、前記メモリダイおよびコントローラダイのそれぞれを前記マルチインスタンスリードフレームのそれぞれのインスタンスに電気的
に接続する工程と、その後、前記インスタンスを一括してモールド材料にて封止する工程と、さらにその後、少なくとも非直線状に成形する工程を用いて前記インスタンスのそれぞれを単体化する工程とを少なくとも含む。
複数のメモリカードを同時に形成する方法として、それぞれの前記メモリカードは、少なくとも１つのメモリダイおよびコントローラダイを含み、本発明の一実施態様は、複数のインスタンスを有するマルチインスタンスプリント回路基板を準備する工程と、前記メモリダイを前記インスタンスのそれぞれに取着する工程と、前記コントローラダイを前記インスタンスのそれぞれに固定する工程と、前記メモリダイおよびコントローラダイのそれぞれを前記マルチインスタンスプリント回路基板のそれぞれのインスタンスに電気的に接続する工程と、その後、前記インスタンスを一括してモールド材料にて封止する工程と、引き続き少なくとも非長方形に成形する工程を用いて前記インスタンスのそれぞれを単体化する工程とを少なくとも含む。
本発明の他の態様および利点は、本発明の原理を例示的に示す添付の図面と共に、以下の詳細な説明により明らかになろう。
製造された半導体製品の平面図。 図１Ａに示す参照線Ａ−Ａ’に沿う、製造された半導体製品の断面図。 本発明により製造される集積回路製品の代表的な形状を示す概略図。 本発明により製造される集積回路製品の代表的な形状を示す概略図。 本発明の他の実施態様による集積回路製品の上面図。 本発明の一実施態様によるバッチ式の集積回路製品工程のフロー図。 本発明の一実施態様によるバッチ式のメモリカード工程のフロー図。 本発明の他の実施態様によるバッチ式のメモリカード工程のフロー図。 本発明の他の実施態様によるバッチ式のメモリカード工程のフロー図。
本発明は、添付の図面と併せて以下の詳細な説明により容易に理解されよう。ここで同様の参照番号は同様の構成要素を表す。
本発明は、集積回路製品を製造するための改良された技術に関する。改良された技術は、より小さく、より安価な集積回路製品の製造を可能にする。本発明の一態様は、集積回路製品が一度に１バッチ（ｂａｔｃｈ）が製造され、このバッチを個別の集積回路製品に単体化（ｓｉｎｇｕｌａｔｉｏｎ）する工程は、非直線（例えば非長方形つまり曲線状）状にするソーイング操作または切断操作を用い、それにより得られる個別にされた集積回路パッケージは、もはや完全な長方形である必要はない。本発明の他の態様は、集積回路製品が半導体アセンブリ工程にて製造され得ることであり、それにより外部パッケージまたは容器を付与する必要が任意となる。
これら集積回路製品は、半導体アセンブリ技術を用いて形成され得る。集積回路製品はまた、小さなフォームファクタを有する。小さなフォームファクタは、チップスケールパッケージングのオーダーである。さらに、このフォームファクタは、半導体製造の半導体アセンブリ程度の半導体製造工程にて形成され得る。
集積回路製品は、着脱可能なペリフェラルカードである。着脱可能なペリフェラルカードは多くの用途に役立つとともに、多様な機能を果たす。着脱可能なペリフェラルカードの一つのタイプはメモリカードと呼ばれる。メモリカードは、典型的には、データストレージを提供する小さな集積回路系の製品である。これらメモリカードは、コンピュータ、カメラ、携帯電話および携帯情報端末などの電子デバイス上のポートまたはコネクタに差
し込まれたり、受承されたりする。メモリカードは不揮発性メモリカードである。メモリカードは、基板またはリードフレームの片側面または両側面上に積層された複数の集積回路チップを備える。
本発明の態様の実施例は、以下に図１Ａ乃至５Ｂを参照しつつ説明される。しかし、本願におけるこれらの図に対する詳細な説明は説明をする目的のみであって、これら限定された実施態様を超えて本発明は延在することは当業者には容易に判るだろう。
図１Ａは、製造された半導体製品の平面図である。製造された半導体製品の基板は、マルチインスタンス基板（ｍｕｌｔｉ−ｉｎｓｔａｎｃｅ ｓｕｂｓｔｒａｔｅ）１００である。マルチインスタンス基板１００は、集積回路製品の複数のインスタンス（ｉｎｓｔａｎｃｅｓ）１０４のそれぞれにおいて付与された回路（つまり半導体ダイ）を封止するモールド材料１０２を有する。集積回路製品のインスタンス１０４は、１０４−１，１０４−２，１０４−３，１０４−４、…、１０４−ｎと表記される。インスタンス１０４のそれぞれは集積回路製品を表す。換言すれば、製造された半導体製品は集積回路製品のアレイを有する。したがって、マルチインスタンス基板１００を処理し、インスタンス１０４をその上に形成すると、集積回路製品はバッチ方式にて製造される。
図１Ｂは、図１Ａに示す参照線Ａ−Ａ’に沿って見たときの製造された半導体製品の断面図である。図１Ｂにおいて、インスタンス１０４−１，１０４−２および１０４−３のそれぞれは、第１半導体ダイ１０６−１，１０６−２，１０６−３をそれぞれ備える。集積回路ダイ１０６は、マルチインスタンス基板１００上にマウントされる。一実施態様において、マルチインスタンス基板１００はプリント回路基板（ＰＣＢ）またはプリント回路基板（ＰＣＢ）に相当するものである。さらに、インスタンス１０４−１，１０４−２，１０４−３のそれぞれは、第２半導体ダイ１０８−１，１０８−２，１０８−３をそれぞれ備える。図１Ｂに示すように、第２半導体ダイ１０８は、第１半導体ダイ１０６上に積層される。第１半導体ダイ１０６は、それぞれマルチインスタンス基板１００のインスタンス１０４上に直接にマウントしたり、マルチインスタンス基板１００のインスタンス１０４にダイアタッチまたは接着材料を介して接着したりできる。第２半導体ダイ１０８は、それぞれ第１半導体ダイ１０６上に直接マウント（すなわち積層）したり、第１半導体ダイ１０６にダイアタッチまたは接着材料を介して接着したりすることができる。さらに、一実施態様において、半導体ダイ１０６，１０８は、マルチインスタンス基板１００のインスタンス１０４にワイヤボンディング１１０によりそれぞれ電気的に接続される。例えば、半導体ダイ１０６−１，１０８−１は、マルチインスタンス基板１００のインスタンス１０４−１にワイヤボンディング１１０−１により電気的に接続される。
したがって、製造中におけるマルチインスタンス基板１００の適用、および集積回路製品の複数のインスタンスを形成することにより、集積回路製品は、バッチ方式にて生産される、すなわち並行生産される。しかし、モールド材料１０２は、さまざまなインスタンス１０４上に配置されてインスタンスを封止すると、モールド材料１０２は、マルチインスタンス基板１００に対する全てのインスタンス１０４を被覆する一体をなす構造を形成する。その後、集積回路製品のさまざまなインスタンス１０４は、該一体をなす構造から個別化すなわち単体化されなければならない。このため、製造された半導体製品は、ソーイングまたは切断されて複数のインスタンスになる。本発明の一態様によれば、集積回路製品はそれらの形状は完全な長方形ではなく、よって製造された半導体製品を個別のインスタンスに単体化することは、例えば非長方形または曲線のような非直線状にソーイングを実施行する。そのようなソーイングは、ソーイング操作は非常に微細であり、非常に薄いソー幅と、高度な精密さおよび硬度な細緻さとを備えて効率的に実行される。
図２Ａおよび２Ｂは、本発明により製造される集積回路製品の代表的形状を表す。図２
Ａにおいて、集積回路製品２００は、曲線領域２０２を有する外部形状の一部を備えて図示されている。したがって、複数のインスタンスが、複数のインスタンス基板および一体をなすモールド材料を有して製造された半導体製品から単体化されるとき、ソーイング操作は、集積回路製品２００を生産できるように、製造された半導体製品を効率的にソーイングできることが必要となる。この実施例では、ソーイング操作は、直線状の切断および非直線状の切断の組み合わせを利用する。直線状の切断（長方形状の切断）は容易に達成されるが、曲線領域２０２のための非直線状の切断（曲線状の切断）は、以下に詳述するように、精巧なソーイング操作を必要とする。
図２Ｂは、曲線領域２２２を有する集積回路製品２２０の上面図である。集積回路製品２２０は、一般に図２Ａに示される集積回路製品２００と類似である。しかし、集積回路製品２２０の曲線領域２２２は、斜面部分により分離された２つの小さな曲線部分を有し、一方、図２Ａにおいては曲線領域２０２は、斜面部なしにて２つの丸みのついた領域を有する（例えばＳ字カーブ）。図２Ｂに示される２つの小さな曲線部分が、交差する直線的な切断により作られる鋭角をなす場合においてさえ、曲線領域２０２は、非長方形領域として分類される。
図２Ｃは、本発明の他の実施態様による集積回路製品２５０の上面図である。集積回路製品２５０は、図２Ｂに示した集積回路製品２２０の曲線領域２２２と類似した曲線領域２５２を含む。さらに、集積回路製品２５０は、ノッチ２５４を有する。ノッチ２５４は、ソーイング操作により得られる比較的小さい部分である。ノッチ２５４は、集積回路製品２５０のための基準点またはキャッチ（例えばラッチキャッチ）領域として働き、集積回路製品２５０がそれを受承するためのコネクタまたはレセプタクルに挿入されるときに用いられる。ノッチ２５４の小さなサイズには、そのような小さな形状を得るために正確なソーイン操作を必要とする。
したがって、このソーイング操作は、その外部ボディまたはフォームファクタにおいて曲線部分または小さな形状を有する集積回路製品を製造することが可能である。得られる集積回路製品は、少なくとも１部分が曲線であるか、多面形であるか、または他の非長方形であるために、一般には非長方形である。そのような集積回路製品の製造するための操作を以下に詳述する。
図３は、本発明の一実施態様によるバッチ式の集積回路製品工程３００のフロー図である。バッチ式の集積回路製品工程３００は、複数の集積回路製品を製造するべく稼動する。例えば、製造される集積回路製品は、図２Ａ，２Ｂ，２Ｃに示す集積回路製品である。
バッチ式の集積回路製品工程３００は、最初にマルチインスタンスリードフレームまたはマルチインスタンス基板を準備する（３０２）。リードフレームまたは基板は、リードフレームまたは基板上に同時に形成され得る複数のマルチインスタンス（ｍｕｌｔｉｐｌｅ ｉｎｓｔａｎｃｅｓ）のそれぞれについての集積回路製品のデバイスまたは部品をサポートするように作用する。リードフレームの場合、そのリードフレームは典型的には銅のような導電性金属である。基板の場合、その基板はしばしばプリント回路基板（ＰＣＢ）である。例えば、基板の場合、マルチインスタンス基板は、図１Ａに示すマルチインスタンス基板１００である。
次に、所望により、１つ以上の受動部品がマルチインスタンスリードフレームまたはマルチインスタンス基板のそれぞれのインスタンスに取着される（３０４）。ここで、製造されるべき集積回路製品が１つ以上の受動部品を含むなら、そのような受動部品は、それぞれのインスタンスに取着される（３０４）。受動部品の例にはキャパシタおよび抵抗がある。さらに、１つ以上のダイ（集積回路ダイ）または集積回路チップがマルチインスタ
ンスリードフレームまたはマルチインスタンス基板のインスタンスのそれぞれに取り付けられる（３０６）。それぞれのインスタンスに対して、１つ以上のダイは、そのインスタンスに対応するリードフレームまたは基板上の領域内に取着される。１つ以上のダイは、リードフレームまたは基板に直接取着されたり、ダイアタッチ材料または他の介在物によりリードフレームまたは基板に取着されたりする。さらに、一実施態様において、一つのインスタンスに対する複数のダイが、そのインスタンスに対応するリードフレームまたは基板の領域内に取着されるなら、そのダイは、一つのダイの上に他の一つが積層されるように積層した常態で取着される。下側ダイ上に積層されたダイは、直接に下側ダイに取り付けられたり、ダイアタッチ材料または他の介在物によって下側ダイに対して取着されたりする。
１つ以上のダイがそれぞれのインスタンスに取着された（３０６）後、それぞれのインスタンスの１つ以上のダイのそれぞれは、リードフレームまたは基板の対応する部分に電気的に接続される（３０８）。一実施態様において、これら電気的接続は、ダイのワイヤボンディングパッドと、リードまたは端子と、リードフレームまたは基板との間に付与される。ワイヤボンディングにより、それぞれの電気的接続は、小さくかつ薄いワイヤがダイからリードフレームまたは基板に延び、さらにはハンダにより固定される。
その後、マルチインスタンスは、モールド材料で一体に封止される（３１０）。モールド材料は、リードフレームまたは基板のインスタンスのそれぞれを包囲する一体化された封止物として形成される。得られる封止はまた、モールドパネルとも呼ばれる。モールド材料は、トレンスファモールド技術またはフラッドモールド技術を含むさまざまな方法にて適用される。
さらに、もし所望なら、マーキングがモールド材料に付与される（３１２）。例えば、マーキングは、インスタンスのそれぞれに対するモールド材料の表面上に印刷されたロゴまたは他の情報を含める。マーキングは例えば製造者、商標、および／またはデバイスタイプを示す。
最後に、それぞれのインスタンスは、その後、少なくとも非長方形状に形成する工程を用いて単体化される（３１４）。ここで、単体化３１４は、長方形に成形する工程を含み得るが、それぞれのインスタンスの成形工程は、少なくともインスタンスのそれぞれの一部に対して非長方形状に成形する工程（ｎｏｎ−ｒｅｃｔａｎｇｕｌａｒ ｓｈａｐｉｎｇ）を使用する。この精巧な成形工程は、ソーイングデバイスを用いて達成される。このソーイングデバイスは、小さな切断幅を有し、かつ小さな部分を成形できる。
ソーイングデバイスの例には、例えば、ウォータージェット切断、レーザ切断、ウォーターガイデッドレーザ切断、ドライメディア切断、およびダイヤモンドコトワイヤがある。ウォータージェット切断は、その小さい切断幅（例えば５０ミクロン）、その小さな形状を成形できる能力、およびその高速な切断速度を考えると、好ましい切断装置である。水は、その効果を補完または集中させるために、レーザ切断と共にも用いられる。単体化３１４に続き、バッチ式の集積回路製品工程３００は完了し終了する。
図３には示していないが、バッチ式の集積回路製品工程３００は、一実施例において所望されるような他の操作をさらに含むことができる。例えば、封止３１０の後であるが、単体化３１４の前に、（ｉ）アレイ構成にある状態で集積回路製品をテストする、および／または（ｉｉ）テストピンおよび／または導電性リードまたはトレースを保護および／または摩耗性のために被覆するための追加の操作を実施できる。典型的には、可能であるなら、リードフレームまたは基板のそれぞれのインスタンスにおいてテストピンが形成される。一実施態様において、集積回路製品のそれぞれを試験するためにテストピンが用い
られた後で、テストピンは保護膜または保護層にて塗工または被覆され得る（例えばそれによりテストピンを電気的に絶縁するように）。さらに、単体化３１４に続き、それぞれのインスタンスは、鋭いエッジを除去されたり、平滑にしたりするためにさらに成形される。さらに、保護面としてインスタンスのそれぞれにポリマー被覆物を適用することができる。さらに、それぞれのインスタンスについて、外部パッケージまたは蓋（蓋のペア）を集積回路製品の周囲に加える蓋付け（ｌｉｄｄｉｎｇ）操作をさらに使用され得る。そのようなパッケージまたは蓋は、集積回路製品のために外部カバーを付与し、その外部製品のフィーチャを確立することができる。例えば、得られた集積回路製品が、製品の所望のフォームファクタより小さいときには、集積回路製品を外部パッケージまたは蓋により包囲することにより集積回路製品を所望のフォームファクタに合わせることができる。
集積回路製品は、半導体アセンブリ技術を用いて形成される着脱可能なペリフェラルカードまたは他の着脱可能な媒体である。着脱可能なペリフェラルカードの一タイプはメモリカードと呼ばれる。メモリカードは通常は、データストレージを行う小さな集積回路系の製品である。これらのメモリカードは、コンピュータ、カメラ、携帯電話および携帯情報端末などの電子機器のポートまたはコネクタに挿入されたり、受承されたりする。図４，５Ａ，５Ｂは、他の集積回路製品はこのような工程により形成されるが、メモリカードを参照しつつ以下に検討する。
図４は、本発明の一実施態様によるバッチ式のメモリカード工程４００のフロー図である。バッチ式のメモリカード工程４００は、集積回路アセンブリ工程を用いて複数のメモリカードを一度に１バッチ形成する。バッチ式のメモリカード工程４００は、最初にマルチインスタンスプリント回路基板（ＰＣＢ）を入手する（４０２）。マルチインスタンスＰＣＢは、ＰＣＢに取着された種々のデバイスまたは部品を電気的に接続するために用いられる導電性トレースを含むラミネートされた構造である。メモリダイは、それぞれのインスタンスにおいてＰＣＢ上にマウントされる。その後、コントローラダイがそれぞれのインスタンスについてメモリダイ上にマウントされる。この時点で、それぞれのインスタンスについて、メモリダイである下側ダイおよびコントローラダイである上側ダイを持つダイスタックが存在する。その後、メモリダイおよびコントローラダイは、それぞれのインスタンスにおいてＰＣＢにワイヤボンディングされる（４０８）。ワイヤボンディングは、メモリダイおよびコントローラダイをＰＣＢに電気的に接続する働きをする。
その後、モールド材料がＰＣＢおよび同ＰＣＢ上に形成された部品に付与される。ここで、モールド材料は、それらの部品およびそのＰＣＢへの電気的接続を保護するとともに、メモリカードのための外部ボディを付与する働きをする。モールド材料が固定されたり、硬化されたりした後に、マルチインスタンスＰＣＢのそれぞれのインスタンスが少なくとも非直線状に成形する方法（ｎｏｎ−ｌｉｎｅａｒ ｓｈａｐｉｎｇ）を用いて単体化される（４１２）。すなわち、メモリカードのそれぞれの単体化４１２において、４辺それぞれがソーイングされ、さらにその際に、少なくとも１辺は、その辺をソーイングするために非直線状に成形を要する曲線部分を含む。その結果、同一バッチ中にて製造されるメモリカードの個別インスタンスは、非直線状の形状を備える筐体または外部構造の少なくとも一部を有する。換言すれば、メモリカードの外部構造または筐体は、単なる長方形ではなく、非直線（すなわち非長方形）状の形状を有する少なくとも１つの領域を含む。例えば、図２Ａにおいて、集積回路製品２００は、非直線（または非長方形）状の領域に相当する曲線領域２０２を含む。有利なことに、単体化４１２は、バッチ式のメモリカード工程４００の他の操作と同様に、同一製造部署において実実行され得る。さらに、非直線状に成形／切断を行うことにより、メモリカードがそのような単体化４１２により最終的な形状に成形されることを可能にする。したがって、単なる長方形ではなく、少なくとも１つの曲線領域を備えるメモリカードの外形は、よって単体化４１２のソーイング／切断により決定される。単体化４１２に続き、バッチ式のメモリカード工程４００は、完了
し終了する。
したがって、さらなる外部パッケージまたはボディ（例えばプラスチックの蓋）は必要なく、よってそのようなパッケージまたはボディを形成し、よってそのインスタンスをそのようなパッケージまたはボディの中に挿入するための追加のステップはもはや必要とされない。さらに、メモリカードを製造する工程は、より効率的でより安価となる。外部パッケージまたは外部ボディは必要ではないが、インスタンスには、所望であれば、外部パッケージまたはボディを提供し得る。そのようなパッケージまたはボディは、集積回路製品のための外部カバーを付与し、それにより集積回路の外部製品フィーチャを確立し得る。例えば、得られるメモリカードが、そのメモリカードについての所望のフォームファクタより小さい場合、メモリカードを外部パッケージまたは蓋に包囲することによりメモリカードを所望のフォームファクタに合致させることができる。
図５Ａ，５Ｂは、本発明の他の実施態様によるバッチ式のメモリカード工程５００のフロー図である。バッチ式のメモリカード工程５００は、リードフレームに製造される集積回路製品、具体的にはメモリカードの製造工程と関連する工程である。
バッチ式のメモリカード処理５００は、最初にマルチインスタンスリードフレームを入手する（５０２）。マルチインスタンスリードフレームは、銅のような導電性金属である。リードフレームは、集積回路製品が互いにバッチ工程により互いに保持されている個別インスタンスのアレイを含むように構成される。暫定的な基板を提供するとともに、マルチインスタンスリードフレームの一表面を保護しかつ支持するために、着脱可能なポリマーテープがマルチインスタンスリードフレームの片側面にマウントされる（５０４）。その後、ダイアタッチ材料がマルチインスタンスリードフレームのそれぞれのインスタンスの領域に載置される（５０６）。ダイアタッチ材料は典型的には非導電性接着剤である。
次に、メモリダイは、マルチインスタンスリードフレームのそれぞれのインスタンスの領域においてダイアタッチ材料上にマウントされる（５０８）。コントローラダイは、それぞれのインスタンスのメモリダイ上にマウントされる（５１０）。ここで、それぞれのインスタンスにおいて、コントローラダイは、メモリダイ上に積層される。必須ではないが、ダイアタッチ材料は、コントローラダイを定位置に保持したり、コントローラダイをメモリダイから電気的に絶縁したりするためにコントローラダイとメモリダイとの間に配置される。さらに、コントローラダイは、それぞれのインスタンスのメモリダイ上に積層されるよう説明されているが、コントローラダイは、非積層構成を提供するべくメモリダイに沿ってそれぞれのインスタンスに配置され得ることは理解されよう。しかし積層する方法の利点は、メモリカードの全体のフォームファクタをより小さくすることができることである。
次に、メモリダイおよびコントローラダイがマルチインスタンスリードフレームのそれぞれのインスタンスにワイヤボンディングされる（５１２）。ここで、メモリダイおよびコントローラダイのパッドまたはリードは、ワイヤボンディング工程により配置されるワイヤを使用することによりマルチインスタンスリードフレームのそれぞれのインスタンスに電気的に接続される。その後、モールド材料がマルチインスタンスリードフレームおよびその上の部品に付与される（５１４）。モールド材料は、部品（例えばダイ）およびマルチインスタンスリードフレームに対する電気的な接続を保護するとともに、メモリカードのための外部ボディを付与する。モールド材料の付与（５１４）は、さまざまな方法にて実施され得る。その一つはトランスファモールディングと称され、他はフラッドモールディングと称される。
その後、マルチインスタンスリードフレームの片側面からポリマーテープが除去される
（５１６）。ポリマーテープにより保護されていたマルチインスタンスリードフレームの側面は、その後、露出されたリードを金のような導電性材料によりメッキする（５１８）ことができる。さらに、付加的なエッチング工程により、リードフレームの角またはエッジを平滑にするべく、わずかなエッチングをリードフレームに付与し得る。そのようなわずかなエッチングは半エッチング（ｏｎｅ−ｈａｌｆ ｅｔｃｈ）と称される。
最後に、マルチインスタンスリードフレームのそれぞれのインスタンスは単体化され、個別のメモリカードを形成する（５２０）。インスタンスの単体化５２０によりメモリカードの形状を形成する。インスタンスが単体化された（５２０）後で、製造された１バッチのメモリカードに関するバッチ式のメモリカード工程５００は完了し、かつ終了する。
一実施態様において、単体化５２０は、非直線状に成形する工程を用いる。すなわち、それぞれのメモリカードの単体化５２０において、４つの辺のそれぞれがソーイングされ、それにより、少なくとも１つの辺は、その辺をソーイングするために非直線状に成形する工程を要する曲線部分を備える。その結果、１バッチで製造されるメモリカードの個別インスタンスは、非直線形状を有する筐体または外部構造の少なくとも一部を有する。換言すれば、この実施態様において、メモリカードの外部構造または筐体は、単なる長方形ではなく、非直線（または非長方形）状の形状を有する少なくとも１つの領域を含む。例えば、図２Ａにおいて、集積回路製品２００は、非直線（または非長方形）状の領域に対応する曲線領域２０２を含む。有利なことに、単体化５２０は、他のバッチ式のメモリカード工程５００と同一の製造工程において実行され得る。さらに、非直線状に成形／切断が可能であることにより、メモリカードがそのような単体化５２０により最終的な形状に成形することができる。したがって、この実施態様において、単なる長方形ではない（すなわち少なくとも１つの曲線領域を含む）メモリカードの外部形状は、単体化５２０のソーイング／切断の工程により決定され得る。単体化５２０に引き続き、バッチ式のメモリカード工程５００は、完了し終了する。
図４に示される実施態様と同様に、さらなる外部パッケージまたはボディ（例えばプラスチックの蓋）は必要ない。よってそのようなパッケージまたはボディを形成し、よってそのインスタンスをそのようなパッケージまたはボディの中に挿入するための追加のステップはもはや必要とされない。その結果、メモリカードを製造するための工程は、より効率的良くかつ安価である。外部パッケージまたは外部ボディを使用する必要はないが、上述のように、インスタンスは、外部パッケージまたは外部ボディは、外部製品フィーチャを確立するために任意で使用することができる。例えば、得られる集積回路製品が、所望のフォームファクタより小さい場合には、集積回路製品を外部パッケージまたは蓋により包囲することにより、所望のフォームファクタを設定することを含め、外部製品フィーチャを設定するべく、集積回路製品を所望のフォームファクタに合わせることができる。
本発明による集積回路製品は、メモリシステムに使用され得る。本発明はさらに、上述のようにメモリシステムを備える電子システムである。メモリシステムは通常、様々な電子製品に使用されるデジタルデータをストレージするために使用される。しばしばメモリシステムは電子システムから着脱可能であり、よってストレージされたデジタルデータは携帯可能である。これらのメモリシステムは、メモリカードと称される。本発明によるメモリシステムは、比較的小さいフォームファクタを有し、カメラ、ハンドヘルドまたはノートブックコンピュータ、ネットワークカード、ネットワーク機器、セットトップボックス、ハンドヘルドまたは他の小型オーディオプレイヤー／レコーダー（例えばＭＰ３機器）、および医療用モニタのような電子製品のためにデジタルデータをストレージするために使用される。メモリカードの例には、ＰＣカード（以前のＰＣＭＣＩＡデバイス）、フラッシュカード、フラッシュディスク、マルチメディアカード、およびＡＴＡカードがある。一例として、メモリカードは、データをストレージするためにフラッシュタイプまた
はＥＥＰＲＯＭタイプのメモリセルを使用することができる。より一般には、メモリシステムは、メモリカードのみではなく、メモリスティックまたは他の半導体メモリ製品である。
本発明の利点は無数にある。多様な実施態様または実実例には、以下の利点がある。本発明の一つの利点は、メモリカードのような集積回路製品をより小さくできることである。例えば、メモリカードは、チップスケールパッケージ程度までサイズを小さくすることができる。本発明の他の利点は、集積回路製品のアセンブリが半導体アセンブリ製造ラインを使用して完全に実施され得ることである。本発明のさらに他の利点は、集積回路製品の形成工程において使用されるモールド材料、および基板またはリードフレームは、外側面または外部表面として役に立つことである。外側面または外部表面の精巧な成形により、本集積回路製品は、曲線領域および／または小さなフィーチャを有するように形成され得る。小さなフィーチャ（ｆｅａｔｕｒｅ、形状特徴）は、機能上の目的または装飾上の目的のために役立つ。本発明のさらに他の利点は、集積回路製品が迅速かつ安価に製造され得ることである。本発明の他の利点は、集積回路製品（例えば着脱可能なペリフェラルカード）のフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）が半導体アセンブリ程度に設定され得ることである。本発明のさらに他の利点は、包囲するプラスチックのシェル、ボディ、またはフレームが任意となり、これにより、使用されない製造時間および製造原価を低減できるとともに、使用される製品の外部製品フィーチャ（例えばフォームファクタ）を柔軟に設定できることである。
本発明の多くの特徴および利点は本記載から明らかであり、よって、添付の特許請求の範囲は、本発明のそのような全ての特徴および利点をカバーすることを意図する。さらに、当業者には多くの改変および変更が容易に生じ得るので、本発明を図示および説明された構成および操作に限定することを希求するものではない。したがって、全ての適切な改変および等価物は、本発明の範囲に含まれるものと考えられる。

Claims (15)

  1. 集積回路製品であって、
    基板と、
    前記基板にマウントされ、かつ電気的に接続される集積回路と、
    前記集積回路を封止するモールド材料と、を備え、
    前記モールド材料は第一の部分と第二の部分と第三の部分とを有する一辺を備え、第一の部分は第三の部分と平行であり、第二の部分は第一の部分と第三の部分との間に傾斜角度をなして延び、第三の部分はノッチを有し、同ノッチは、前記集積回路製品がレセプタクルに挿入にされるときに前記集積回路製品が受承されるためのキャッチ領域として機能する、集積回路製品。
  2. 前記基板はプリント回路基板である請求項１に記載の集積回路製品。
  3. 前記基板にマウントされ、かつ電気的に接続された少なくとも１つの抵抗およびキャパシタを有する、請求項１または２に記載の集積回路製品。
  4. 前記集積回路は少なくとも１つのフラッシュメモリダイを有する、請求項１乃至３のうちのいずれか一項に記載の集積回路製品。
  5. 前記集積回路製品はメモリカードである請求項１乃至４のうちのいずれか一項に記載の集積回路製品。
  6. 前記集積回路製品は着脱可能なペリフェラルカードである、請求項１乃至５のうちのいずれか一項に記載の集積回路製品。
  7. 前記集積回路製品をテストするためのテストピンをさらに有する、請求項１乃至６のうちのいずれか一項に記載の集積回路製品。
  8. 前記テストピンに付与された被覆をさらに有する請求項７に記載の集積回路製品。
  9. 集積回路製品であって、
    基板と、
    前記基板にマウントされ、かつ電気的に接続される少なくとも１つの半導体ダイと、
    前記少なくとも１つの半導体ダイを封止するモールド材料と、を備え、
    前記モールド材料は第一の辺と第二の辺とを有し、第二の辺は第一の部分と第二の部分と第三の部分とを有し、第一の部分は第三の部分と平行であり、第二の部分は第一の部分と第三の部分との間に傾斜角度をなして延び、第一の部分の第一の辺からの離間間隔は、第三の部分の第一の辺からの離間間隔よりも小さい、集積回路製品。
  10. 前記モールド材料上に外部蓋をさらに有する請求項９に記載の集積回路製品。
  11. 前記集積回路製品はメモリカードである請求項９または１０に記載の集積回路製品。
  12. 前記集積回路製品は着脱可能なペリフェラルカードである、請求項９乃至１１のうちのいずれか一項に記載の集積回路製品。
  13. 前記少なくとも１つの半導体ダイは少なくとも１つのフラッシュメモリダイである、請求項９乃至１２のうちのいずれか一項に記載の集積回路製品。
  14. 前記集積回路製品をテストするためのテストピンをさらに有する、請求項９乃至１３のうちのいずれか一項に記載の集積回路製品。
  15. 前記テストピンに付与された被覆をさらに有する請求項１４に記載の集積回路製品。
JP2011198871A 2003-06-23 2011-09-12 集積回路製品 Expired - Fee Related JP5384588B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/602,373 2003-06-23
US10/602,373 US7094633B2 (en) 2003-06-23 2003-06-23 Method for efficiently producing removable peripheral cards

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006517356A Division JP5117048B2 (ja) 2003-06-23 2004-06-16 着脱可能なペリフェラルカードを効率的に製造する方法

Publications (2)

Publication Number Publication Date
JP2012033178A true JP2012033178A (ja) 2012-02-16
JP5384588B2 JP5384588B2 (ja) 2014-01-08

Family

ID=33518081

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006517356A Expired - Fee Related JP5117048B2 (ja) 2003-06-23 2004-06-16 着脱可能なペリフェラルカードを効率的に製造する方法
JP2011198871A Expired - Fee Related JP5384588B2 (ja) 2003-06-23 2011-09-12 集積回路製品

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006517356A Expired - Fee Related JP5117048B2 (ja) 2003-06-23 2004-06-16 着脱可能なペリフェラルカードを効率的に製造する方法

Country Status (7)

Country Link
US (2) US7094633B2 (ja)
EP (1) EP1642326A2 (ja)
JP (2) JP5117048B2 (ja)
KR (1) KR100996320B1 (ja)
CN (2) CN1809921A (ja)
TW (1) TWI345178B (ja)
WO (1) WO2005001909A2 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586078B2 (en) * 2001-07-05 2003-07-01 Soundcraft, Inc. High pressure lamination of electronic cards
KR20040086869A (ko) * 2003-03-22 2004-10-13 삼성전자주식회사 다양한 형태의 반도체 칩을 제조하기 위한 웨이퍼 절단 방법
US20050013106A1 (en) * 2003-07-17 2005-01-20 Takiar Hem P. Peripheral card with hidden test pins
US7416132B2 (en) * 2003-07-17 2008-08-26 Sandisk Corporation Memory card with and without enclosure
JP2007531083A (ja) * 2003-07-17 2007-11-01 サンディスク　コーポレイション 隆起部を備えたメモリカード
US7730368B2 (en) * 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
US7098077B2 (en) * 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method
US7384817B2 (en) * 2005-05-13 2008-06-10 Sandisk Corporation Method of assembling semiconductor devices with LEDs
TWI249772B (en) * 2005-06-07 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device for accommodating large chip, fabrication method thereof, and carrier used in the semiconductor device
CN100446241C (zh) * 2005-06-30 2008-12-24 矽品精密工业股份有限公司 可容置大尺寸芯片的半导体装置及其制法
JP2007059693A (ja) * 2005-08-25 2007-03-08 Toshiba Corp 半導体メモリカードおよび半導体メモリカードの製造方法
WO2007046789A1 (en) * 2005-10-17 2007-04-26 Duel Systems Electronic packages for peripheral devices
US7485501B2 (en) * 2005-11-02 2009-02-03 Sandisk Corporation Method of manufacturing flash memory cards
US20070120240A1 (en) * 2005-11-29 2007-05-31 3M Innovative Properties Company Circuit substrate and method of manufacture
JP4843311B2 (ja) * 2005-12-27 2011-12-21 富士通コンポーネント株式会社 メモリカード及びその製造方法
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US20070158799A1 (en) * 2005-12-29 2007-07-12 Chin-Tien Chiu Interconnected IC packages with vertical SMT pads
US20070207568A1 (en) * 2006-03-01 2007-09-06 Hem Takiar SiP module with a single sided lid
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
TWI294168B (en) * 2006-04-18 2008-03-01 Siliconware Precision Industries Co Ltd Semiconductor package and substrate with array arrangement thereof and method for fabricating the same
US7769942B2 (en) * 2006-07-27 2010-08-03 Rambus, Inc. Cross-threaded memory system
US7772107B2 (en) * 2006-10-03 2010-08-10 Sandisk Corporation Methods of forming a single layer substrate for high capacity memory cards
US8013332B2 (en) * 2006-10-20 2011-09-06 Sandisk Technologies Inc. Portable memory devices
US7928010B2 (en) * 2006-10-20 2011-04-19 Sandisk Corporation Method for producing portable memory devices
WO2008051838A2 (en) * 2006-10-20 2008-05-02 Sandisk Corporation Portable memory devices and method therefor
TW200845236A (en) * 2007-05-04 2008-11-16 Utac Taiwan Memory card and method for fabricating the same
KR101366806B1 (ko) 2007-07-18 2014-02-24 전북대학교산학협력단 전기 흡착 탈이온 장치용 전극, 그 제조방법 및 이를구비한 전기 흡착 탈이온 장치
KR20090093323A (ko) 2008-02-29 2009-09-02 삼성전자주식회사 탈이온화 장치 및 그 제조방법
KR101290728B1 (ko) 2008-03-07 2013-07-26 삼성전자주식회사 전극 모듈 및 이를 이용한 탈이온화 장치
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
KR101514393B1 (ko) 2009-01-06 2015-04-23 삼성전자주식회사 일체화된 전기 흡착 탈이온화용 전극-집전체 시트, 및 이를구비하는 전기 흡착 탈이온 장치와 전기이중층 커패시터
US8636855B2 (en) 2009-03-05 2014-01-28 GM Global Technology Operations LLC Methods of enhancing mechanical properties of aluminum alloy high pressure die castings
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8690283B2 (en) 2009-10-20 2014-04-08 Sandisk Il Ltd. Method and system for printing graphical content onto a plurality of memory devices and for providing a visually distinguishable memory device
USD638431S1 (en) 2009-10-20 2011-05-24 Sandisk Corporation MicroSD memory card with a semi-transparent color surface
USD628202S1 (en) 2009-10-20 2010-11-30 Sandisk Corporation MicroSD memory card with different color surfaces
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die
KR101700904B1 (ko) * 2010-10-04 2017-01-31 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스
US8368192B1 (en) 2011-09-16 2013-02-05 Powertech Technology, Inc. Multi-chip memory package with a small substrate
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
USD728864S1 (en) * 2014-02-25 2015-05-05 Central Garden & Pet Company Hummingbird feeder component
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
KR102284654B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP6185492B2 (ja) * 2015-01-08 2017-08-23 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッドＳａｎｄｉｓｋ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｓｈａｎｇｈａｉ） Ｃｏ．， Ｌｔｄ． 個別部品後方追跡可能性および半導体装置前方追跡可能性
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
JP6415411B2 (ja) * 2015-09-18 2018-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
JP1564043S (ja) * 2016-04-27 2017-11-13
JP1564455S (ja) * 2016-05-11 2017-11-13
USD798251S1 (en) * 2016-11-07 2017-09-26 Transcend Information, Inc. Printed circuit board of solid-state memory

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156806A (ja) * 1984-12-28 1986-07-16 日立エーアイシー株式会社 樹脂デイツプ型コンデンサの製造方法
JPS62104899U (ja) * 1985-12-18 1987-07-04
JPS6370392A (ja) * 1986-09-12 1988-03-30 Toppan Printing Co Ltd Ｉｃカ−ド用コネクタ
JPS6472546A (en) * 1987-09-11 1989-03-17 Kansai Nippon Electric Semiconductor device
JPH01258452A (ja) * 1988-04-08 1989-10-16 Nec Corp 樹脂封止半導体装置
JPH1011550A (ja) * 1996-06-25 1998-01-16 Fujitsu Takamizawa Component Kk カード及びカードホルダ
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2001357359A (ja) * 2000-06-13 2001-12-26 Sony Corp Ｉｃカードの記録及び／又は再生装置
WO2002059831A1 (fr) * 2001-01-26 2002-08-01 Sony Corporation Carte a circuit integre et adaptateur de carte a circuit integre
WO2002069251A1 (en) * 2001-02-28 2002-09-06 Hitachi, Ltd Memory card and its manufacturing method
JP2003124432A (ja) * 2001-10-18 2003-04-25 Hitachi Ltd 半導体装置及びその半導体装置を組み込んだ電子装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US549089A (en) * 1895-10-29 Dumping-car
JPS62104899A (ja) 1985-10-31 1987-05-15 日産化学工業株式会社 殺菌洗浄剤
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5397857A (en) 1993-07-15 1995-03-14 Dual Systems PCMCIA standard memory card frame
FR2721732B1 (fr) * 1994-06-22 1996-08-30 Solaic Sa Carte à mémoire sans contact dont le circuit électronique comporte un module.
WO1996013855A1 (en) 1994-10-27 1996-05-09 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
FR2738077B1 (fr) 1995-08-23 1997-09-19 Schlumberger Ind Sa Micro-boitier electronique pour carte a memoire electronique et procede de realisation
JPH09327990A (ja) 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US6786417B1 (en) * 1997-06-04 2004-09-07 Sony Corporation Memory card with write protection switch
KR100272737B1 (ko) * 1998-01-09 2001-01-15 윤종용 릴인쇄회로기판및그를이용한칩온보드패키지
US6040622A (en) 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US5972735A (en) * 1998-07-14 1999-10-26 National Starch And Chemical Investment Holding Corporation Method of preparing an electronic package by co-curing adhesive and encapsulant
US5933328A (en) 1998-07-28 1999-08-03 Sandisk Corporation Compact mechanism for removable insertion of multiple integrated circuit cards into portable and other electronic devices
JP3309822B2 (ja) 1999-01-12 2002-07-29 日本電気株式会社 半導体記憶装置及びその試験方法
US6151248A (en) 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
CN1275196C (zh) * 1999-08-24 2006-09-13 松下电器产业株式会社 存储卡
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
KR100309161B1 (ko) 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6399415B1 (en) * 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6611053B2 (en) 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
US6624005B1 (en) 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
US6705925B1 (en) * 2000-10-20 2004-03-16 Lightwave Microsystems Apparatus and method to dice integrated circuits from a wafer using a pressurized jet
WO2002035585A1 (en) * 2000-10-20 2002-05-02 Lightwave Microsystems, Inc. Apparatus and method to dice integrated circuits from a wafer using a pressurized jet
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US20040018667A1 (en) * 2002-07-26 2004-01-29 Haren Joshi Method and apparatus for producing a silicon wafer chip package
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
JP2004199400A (ja) * 2002-12-18 2004-07-15 Yamaichi Electronics Co Ltd Ｉｃカード用アダプタ
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US20050013106A1 (en) * 2003-07-17 2005-01-20 Takiar Hem P. Peripheral card with hidden test pins

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156806A (ja) * 1984-12-28 1986-07-16 日立エーアイシー株式会社 樹脂デイツプ型コンデンサの製造方法
JPS62104899U (ja) * 1985-12-18 1987-07-04
JPS6370392A (ja) * 1986-09-12 1988-03-30 Toppan Printing Co Ltd Ｉｃカ−ド用コネクタ
JPS6472546A (en) * 1987-09-11 1989-03-17 Kansai Nippon Electric Semiconductor device
JPH01258452A (ja) * 1988-04-08 1989-10-16 Nec Corp 樹脂封止半導体装置
JPH1011550A (ja) * 1996-06-25 1998-01-16 Fujitsu Takamizawa Component Kk カード及びカードホルダ
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2001357359A (ja) * 2000-06-13 2001-12-26 Sony Corp Ｉｃカードの記録及び／又は再生装置
WO2002059831A1 (fr) * 2001-01-26 2002-08-01 Sony Corporation Carte a circuit integre et adaptateur de carte a circuit integre
WO2002069251A1 (en) * 2001-02-28 2002-09-06 Hitachi, Ltd Memory card and its manufacturing method
JP2003124432A (ja) * 2001-10-18 2003-04-25 Hitachi Ltd 半導体装置及びその半導体装置を組み込んだ電子装置

Also Published As

Publication number Publication date
EP1642326A2 (en) 2006-04-05
TW200508980A (en) 2005-03-01
CN103280410A (zh) 2013-09-04
WO2005001909A3 (en) 2005-02-24
WO2005001909A2 (en) 2005-01-06
US20040259291A1 (en) 2004-12-23
US7094633B2 (en) 2006-08-22
JP2007526624A (ja) 2007-09-13
KR100996320B1 (ko) 2010-11-23
CN1809921A (zh) 2006-07-26
US20060267165A1 (en) 2006-11-30
JP5384588B2 (ja) 2014-01-08
JP5117048B2 (ja) 2013-01-09
TWI345178B (en) 2011-07-11
US8354749B2 (en) 2013-01-15
KR20060024436A (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
JP5384588B2 (ja) 集積回路製品
US6624005B1 (en) Semiconductor memory cards and method of making same
US7864540B2 (en) Peripheral card with sloped edges
US7307848B2 (en) Memory card with raised portion
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
US7306161B2 (en) Memory card with chamfer
US7485501B2 (en) Method of manufacturing flash memory cards
US20080195817A1 (en) SD Flash Memory Card Manufacturing Using Rigid-Flex PCB
US20080286990A1 (en) Direct Package Mold Process For Single Chip SD Flash Cards
JP6998963B2 (ja) ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ
US7633763B1 (en) Double mold memory card and its manufacturing method
JP2006527924A (ja) 積層可能な集積回路パッケージおよびその方法
JPH11214596A (ja) 半導体装置及びその製造方法並びに電子機器
TWI727262B (zh) 一體式模製ｕｓｂ裝置及其製造方法
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
JPH0262294A (ja) 集積回路装置およびそれを用いたｉｃカード
JPH0716093B2 (ja) フィルムキャリア技術を利用した混成集積回路実装方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees