JP2012020112A - 遊技機制御用マイコンチップ - Google Patents

Abstract

【課題】不正対策プログラムによって遊技制御用ユーザープログラムの記憶容量が制約されることなく、興趣の豊かな遊技が可能な遊技機制御用マイコンチップを提供する。
【解決手段】遊技機制御用マイコンチップにおいて、不正対策プログラムを書込む第１の内蔵ＲＯＭと、ユーザープログラムを書込む第２の内蔵ＲＯＭとを設ける。そしてモード移行手段により、第１の内蔵ＲＯＭに不正対策プログラムを書込む第１のプログラムモードと、第２の内蔵ＲＯＭにユーザープログラムを書込む第２のプログラムモードとに移行可能とし、不正対策およびユーザープログラムをそれぞれ、異なる記憶領域へ個別に書込むようにした。これにより不正対策プログラムを改変できない遊技機制御用マイコンチップの機能の一部とし、定められた規定の記憶容量から不正対策プログラムを除外できるようにして、その分ユーザープログラムの記憶容量を増やすようになした。
【選択図】 図４

Description

本発明は遊技機の制御に用いられる遊技機制御用マイコンチップに関する。

従来、パチンコ遊技機や回胴式遊技機などの遊技機には遊技機制御用マイコンチップが搭載され、前記遊技機は遊技機制御用マイコンチップのプログラムの実行により制御される。遊技機は、国家公安委員会の規則（遊技機に関する規則）に従って第三者機関の認定を受けなければならず、遊技機制御用マイコンチップにおいても前記規則に基づく規定が定められている。例えば、遊技の制御等に関するプログラムやこれに関するデータ等は前記マイコンチップに内蔵された内蔵ＲＯＭに格納されているが、前記規則により内蔵ＲＯＭ内に前記プログラムや前記データ等を格納する記憶容量が規定されている。

近年、遊技機に対する不正行為が日常的に行われており、遊技機のメーカーでは日々繰り返される不正行為に対して、不正行為を検出するための様々なスイッチが遊技盤や遊技枠に設けられ、これらのスイッチからの検出状況を監視するなどの独自の不正対策を施すことが行われている（例えば下記特許文献１参照）。
特許文献１では、遊技機制御用マイコンチップに外部装置から入力される正規の外部入力信号に関するインピーダンス値の許容範囲を設定して該許容範囲を前記マイコンチップの内蔵ＲＯＭに格納しておき、不正対策として、外部入力信号の入力ごとにそのインピーダンス値を確認して、インピーダンス値が前記許容範囲外であれば不正行為とみなすことが行われている。

特開２０００−２８８２２２号公報

しかしながら、不正対策を逃れる新たな不正行為が行われるため日進月歩で新たな不正対策を施す必要があり、不正対策プログラムおよびこれに関するデータの容量が増加する。不正対策プログラムは前記遊技の制御等に関するプログラムとして遊技制御用のユーザープログラムとともに前記内蔵ＲＯＭに格納され、前記規則のプログラムやデータ等を格納する規定の記憶容量に含まれている。よって前記不正対策プログラムおよびこれに関するデータの容量が増加すると、限られた記憶容量の前記内蔵ＲＯＭ内では、ユーザープログラムに使用可能な容量が制約される。ユーザープログラムが制約されると、遊技の内容も制約されることとなるので遊技の興趣が低下してしまうことが危惧されている。
そこで本発明は、不正対策プログラムによって遊技制御用のユーザープログラムが制約されることなく、興趣の豊かな遊技を実現することができる遊技機制御用マイコンチップを提供することを課題としてなされたものである。

請求項１に記載の発明は、遊技機制御用マイコンチップにおいて、
不正対策プログラムおよび該プログラムに関連する情報を記憶する第１の内蔵ＲＯＭと、
遊技制御用のユーザープログラムおよび該プログラムに関連する情報を記憶する第２の内蔵ＲＯＭと、
前記不正対策プログラムに基づく制御又は前記ユーザープログラムに基づく制御を実行する中央制御装置（ＣＰＵ）と、
ワークエリアとして使用される内蔵ＲＡＭと、
リセット信号が入力されるシステムリセット端子と、
モード設定信号が入力されるモード設定入力端子と、
前記システムリセット端子へのリセット信号の入力に応じてシステムリセットを実行するシステムリセット手段と、
前記システムリセットの実行後、前記第１の内蔵ＲＯＭへの前記不正対策プログラムの書込みを実行する第１のプログラムモード、前記第２の内蔵ＲＯＭへの前記ユーザープログラムの書込みを実行する第２のプログラムモード、前記第２の内蔵ＲＯＭに書込まれた前記ユーザープログラムの異常の有無をチェックするセキュリティモード、および前記不正対策プログラムと前記ユーザープログラムに基づく制御を実行するユーザーモードのいずれかに移行せしめるモード移行手段と、
前記不正対策プログラムが前記第１の内蔵ＲＯＭに書込まれていることを示す第１の書込制限手段と、
前記ユーザープログラムが前記第２の内蔵ＲＯＭに書込まれていることを示す第２の書込制限手段と、を具備し、
前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、かつ、前記第１の書込制限手段により前記不正対策プログラムが前記第１の内蔵ＲＯＭに書込まれていない状態であることが示されていることを条件に前記第１のプログラムモードへと移行せしめ、
また、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第１の書込制限手段により前記不正対策プログラムが書込まれている状態が示される一方、前記第２の書込制限手段により前記ユーザープログラムが前記第２の内蔵ＲＯＭへ書込まれていない状態が示されていることを条件に前記第２のプログラムモードへと移行せしめるように構成され、
更に前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなければ、前記セキュリティモードへ移行し、該セキュリティモードで異常がなければ、前記ユーザーモードに移行せしめるように構成する。

請求項１の発明によれば、遊技機制御用マイコンチップにおいて、不正対策プログラムを格納する第１の内蔵ＲＯＭとユーザープログラムを格納する第２の内臓ＲＯＭとを設け、モード移行手段により不正対策プログラムを書込む第１のプログラムモードとユーザープログラムを書込む第２のプログラムモードとに切り換えるようにし、不正対策プログラムおよびユーザープログラムをそれぞれ、異なる格納領域へ個別に書込むようにした。よって、マイコンチップメーカーにて不正対策プログラムを書込むようにし、遊技機メーカーにてユーザープログラムを書込むようにできる。
このようにマイコンチップメーカーにて不正対策プログラムを書込むようにすれば、遊技機メーカーにおいては不正対策プログラムを改変することができず、不正対策プログラムを遊技機制御用マイコンチップの機能の一部とすることが可能となる。よってチップの機能の一部となった不正対策プログラムはプログラム記憶用の前記規定の記憶容量から除外することができ、その分、ユーザープログラムの記憶容量を増加することができる。したがって、ユーザープログラムのプログラム内容を増やすことができ、遊技内容が豊富で興趣の豊かな遊技を実現することができる。
尚、遊技機制御用マイコンチップは、専用のＲＯＭライタにより不正対策およびユーザープログラムが第１又は第２の内蔵ＲＯＭに書込まれる。前記ＲＯＭライタにマイコンチップをセットすることで、モード設定入力端子にＲＯＭライタよりモード設定信号が入力され、第１又は第２のプログラムモードへ移行させるようにしてある。マイコンチップを遊技機に実装した場合は、モード設定入力端子をプルダウンしてモード設定信号が入力しないようにすることが望ましい。
また、第１および第２のプログラムモードにおいては、不正対策又はユーザープログラムの第１、第２の各内蔵ＲＯＭへの書込み後に、正常に書込むことができたか確認するために、各内蔵ＲＯＭからプログラムを読出せることは勿論である。

請求項２に記載の発明は、請求項1に記載の遊技機制御用マイコンチップにおいて、
前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第１の書込制限手段により前記不正対策プログラムが書込まれている状態が示され、かつ前記第２の書込制限手段により前記ユーザープログラムが書込まれている状態が示されているときには、前記中央制御装置の処理を停止するように構成する。

請求項２の発明によれば、前記ＲＯＭライタで不正対策およびユーザープログラムの書込みが終了した状態であり、遊技機に実装されるまでは役目がないので中央制御装置の処理を停止することが望ましい。

請求項３に記載の発明は、請求項1又は２に記載の遊技機制御用マイコンチップにおいて、
前記モード移行手段は、前記セキュリティモード移行後に、該セキュリティモードで異常があれば前記中央制御装置の処理を停止するように構成する。

請求項３の発明によれば、ユーザープログラムが異常のため中央制御装置の処理を停止することが望ましい。

請求項４に記載の発明は、請求項1ないし３のいずれか１項に記載の遊技機制御用マイコンチップにおいて、
前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、前記第２の書込制限手段により前記ユーザープログラムが書込まれている状態が示されているときは、前記セキュリティモードへ移行し、該セキュリティモードで異常がなければ、前記ユーザーモードに移行せしめる一方、
前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、前記第２の書込制限手段により前記ユーザープログラムが書込まれている状態が示されていないときは前記中央制御装置の処理を停止するように構成する。

請求項４の発明によれば、モード設定信号の入力がなく、ユーザープログラムが書込まれている状態が示されていないときは、ユーザープログラムに異常があるため中央制御装置の処理を停止することが望ましい。

本発明の実施形態に係る遊技機制御用マイコンチップを示す概略ブロック図である。 前記遊技機制御用マイコンチップが有する記憶デバイスのメモリマップを示す図である。 前記遊技機制御用マイコンチップが有する内蔵ＲＯＭのメモリマップを示す図である。 前記遊技機制御用マイコンチップで実行されるモード設定処理の制御内容を示すフローチャートである。 前記遊技機制御用マイコンチップの前記モード設定処理に基づく作動モードの遷移を示す図である。 前記遊技機制御用マイコンチップで実行される他のモード設定処理の制御内容を示すフローチャートである。 前記遊技機制御用マイコンチップの前記他のモード設定処理に基づく他の作動モードの遷移を示す図である。

本発明を適用した実施形態に係る遊技機制御用マイコンチップについて説明する。本実施形態の遊技機制御用マイコンチップは、パチンコ遊技機や回胴式遊技機などの遊技機の主制御装置に実装され、遊技の制御を司るものである。
図１は遊技機制御用マイコンチップの概略ブロック図を示す。図１に示すように、遊技機制御用マイコンチップ（以下、マイコンチップという）１は、中央制御装置（ＣＰＵ）２、第１の内蔵ＲＯＭ（図には内蔵ＲＯＭ１と示す）３Ａ、第２の内蔵ＲＯＭ（図には内蔵ＲＯＭ２と示す）３Ｂ、内蔵ＲＡＭ４、およびリセットコントローラ５等のデバイスを備え、これらのデバイスは相互に各種バス１０にて接続され、プログラムやこれに関係する情報を含むデータの入出力がなされる。

ＣＰＵ２は、前記各デバイスの制御や指令を行う８ビットマイコンが用いられる。

第１の内蔵ＲＯＭ３Ａは、遊技機への不正行為に対する対向策として実行される不正対策プログラムおよび該プログラムに関連する情報が格納された読出し専用の記憶デバイスであり、本ＲＯＭに格納するプログラムやこれに関する情報の書込みが一度だけ可能な構成である。
第２の内蔵ＲＯＭ３Ｂは、遊技機の制御を行なうユーザープログラムおよび該プログラムに関連する情報が格納された読出し専用の記憶デバイスであり、本ＲＯＭに格納するプログラムやこれに関する情報の書込みが一度だけ可能な構成である。
本実施形態では、第１および第２の内蔵ＲＯＭの記憶容量はいずれも８Ｋバイトに設定されている。

内蔵ＲＡＭ４は、例えば５１２バイトのスタティックＲＡＭで構成され、不正対策プログラムの実行時、ユーザープログラムの実行時に、これらのプログラムのワークエリア（データエリア、スタックエリア等）として使用される。尚、内蔵ＲＡＭ４は電源切断後のバックアップ機能を有し、電源切断後もＲＡＭ内のデータの保存が可能である。

リセットコントローラ５は、各種のリセットと、外部からの割込み要求や内部デバイスからの割込み要求の制御を行う。
リセットコントローラ５には、マイコンチップ外部からのリセット信号が入力されるシステムリセット端子（図にはＸＳＲＳＴと示す）６Ａと、マイコンチップ外部からのモード設定信号が入力されるモード設定入力端子（図にはＰＲＧと示す）６Ｂが接続されている。
またリセットコントローラ５には、ＣＰＵ２が第１および第２の内蔵ＲＯＭ３Ａ，３Ｂ以外からのプログラムを実行することを禁止する指定エリア外走行禁止回路（ＩＡＴ）５ａや、ＣＰＵ２の異常動作を監視するウォッチドグタイマ（ＷＤＴ）５ｂ等が設けられている。尚、リセットコントローラ５は特許請求の範囲に記載の「システムリセット手段」に相当する。

尚、図１には本発明に関連のあるデバイスのみを示し、その他のデバイスの図を省略したが、マイコンチップ１にはその他のデバイスとして、ＣＰＵ２の動作に必要なクロックを発生するクロック回路、時間計測等に使用可能なタイマ回路やカウンタ回路、マイコンチップ外部との通信用のシリアル通信回路やパラレル入力ポートや外部バスインタフェース、アドレスデコード回路、乱数を発生させる乱数回路や演算を行う演算回路などのデバイスを有する。

図２はマイコンチップ１全体のメモリマップの具体例を示し、全体のメモリマップは００００ｈ番地から１ＦＦＦｈ番地を第１の内蔵ＲＯＭの不正対策プログラム領域とし、２０００ｈ番地から３ＦＦＦｈ番地を第２の内蔵ＲＯＭのユーザープログラム領域としている。
また７Ｅ００ｈ番地から７ＦＦＦｈ番地は内蔵ＲＡＭに割当てられ、内蔵ＲＡＭは、不正対策プログラムにおけるワークエリアとして、更にユーザープログラムにおけるにワークエリアとして共通して使用される。
４０００ｈ番地から４０ＦＦｈ番地は内蔵レジスタエリアに、ＦＤＤ０ｈ番地からＦＤＦＢｈ番地はＸＣＳデコードエリアに割当てられている。尚、４１００ｈ番地から７ＤＦＦｈ番地、ＦＤＦＣｈ番地からＦＦＦＦｈ番地は未使用である。

図３は第１および第２の内蔵ＲＯＭのメモリマップを示すもので、第２の内蔵ＲＯＭは下位の６４バイトがプログラム管理エリアとされ、各種コード、マイコンチップ1内の内部機能設定のためのデータ、不正改造を防止するための情報等を格納するエリアとされる。

次に図４、図５に基づいてマイコンチップ１の作動について説明する。
マイコンチップ１は、電源が投入されると、「モード設定処理１」（図４）が実行され、専用のＲＯＭライタにより第１の内蔵ＲＯＭへ不正対策プログラムの書込みを行う第１のプログラムモード（図にはプログラムモード１と示す）、前記ＲＯＭライタにより第２の内蔵ＲＯＭへユーザープログラムの書込みを行う第２のプログラムモード（図にはプログラムモード２と示す）、ユーザープログラムに異常がないかチェックするセキュリティモード、不正対策プログラムおよびユーザープログラムを実行するユーザーモードのいずれかのモードへの設定がなされる。尚、モード設定処理１は特許請求の範囲に記載の「モード移行手段」に相当する。

「モード設定処理１」では、先ず、システムリセット端子にローレベル（Ｌレベル）のリセット信号の入力があるか確認し（Ｓ１０）、システムリセット端子にＬレベルの入力信号が一定時間入力されれば（Ｓ１０：ｙｅｓ）、システムリセットの処理を行う（Ｓ１５）。この処理ではリセットコントローラによりＣＰＵを含むマイコンチップ内の全ての回路を初期化する。

システムリセットの終了後、モード設定端子にハイレベル（Ｈレベル）のモード設定信号の入力があるか確認する（Ｓ２０）。モード設定端子には、マイコンチップが前記ＲＯＭライタにセットされた状態の時のみ、Ｈレベルのモード設定信号が入力される。
モード設定端子にＨレベルのモード設定信号の入力があれば（Ｓ２０：ｙｅｓ）、第１の書込制限フラグ（図には書込制限フラグ１又は書込制限Ｆ１と示す）を確認する（Ｓ２５）。第１の書込制限フラグは第１の内蔵ＲＯＭに不正対策プログラムが書込まれていると「１」がセットされるもので、この処理では第１の内蔵ＲＯＭに不正対策プログラムが書込まれていないことを確認し、第１の内蔵ＲＯＭへの不正対策プログラムの書込みを許可する。ここで、第１の書込制限フラグは第１の内蔵ＲＯＭに不正対策プログラムが書込まれていると「１」がセットされるものに限定されるものではなく、不正対策プログラムが書込まれていることを判断可能な何らかの情報であれば問題ない。また、第１のプログラムモードへ移行した直後にセットされても、第１のプログラムモードでの書込処理後にセットされる構成としても差し支えない。尚、第１の書込制限フラグは特許請求の範囲に記載の「第１の書込制限手段」に相当する。
第１の書込規制フラグが「０」であれば（Ｓ２５：ｙｅｓ）、書込みが許可されたことを示す不正対策プログラム書込みフラグに「１」をセットし（Ｓ３０）、Ｓ３５の処理で第１のプログラムモード（図にはプログラムモード１と示す）へ移行する。該第１のプログラムモードにおいて第１の内蔵ＲＯＭに不正対策プログラムが書込まれる。

Ｓ２５の処理で第１の書込規制フラグが「０」でなければ（Ｓ２５：ｎｏ）、Ｓ４０の処理で第２の書込制限フラグ（図には書込制限フラグ２又は書込制限Ｆ２と示す）の確認を行う。第２の書込制限フラグは第２の内蔵ＲＯＭにユーザープログラムが書込まれていると「１」がセットされるもので、この処理では第２の内蔵ＲＯＭにユーザープログラムが書込まれていないことを確認し、第２の内蔵ＲＯＭへの不正対策プログラムの書込みを許可する。ここで、第２の書込制限フラグは第２の内蔵ＲＯＭにユーザープログラムが書込まれていると「１」がセットされるものに限定されるものではなく、ユーザープログラムが書込まれていることを判断可能な何らかの情報であれば問題ない。また、第２のプログラムモードへ移行した直後にセットされても、第２のプログラムモードでの書込処理後にセットされる構成としても差し支えない。尚、第２の書込制限フラグは特許請求の範囲に記載の「第２の書込制限手段」に相当する。
第２の書込規制フラグが「０」であれば（Ｓ４０：ｙｅｓ）、書込みが許可されたことを示すユーザープログラム書込みフラグに「１」をセットし（Ｓ４５）、Ｓ５０の処理で第２のプログラムモード（図にはプログラムモード２と示す）へ移行する。該第２のプログラムモードにおいて第２の内蔵ＲＯＭにユーザープログラムが書込まれる。

尚、Ｓ４０の処理で第２の書込規制フラグが「０」でなければ（Ｓ４０：ｎｏ）、不正対策およびユーザープログラムのいずれもＲＯＭへの書込みが完了していることとなるので、この場合はモード設定処理が停止（ＣＰＵの処理停止）され、次にマイコンチップをＲＯＭライタから遊技機の主制御装置に実装することとなる。

マイコンチップが遊技機の主制御装置に実装され、電源が投入されてシステムリセットが完了すると、Ｓ２０の処理でモード設定信号の入力を確認するが、モード設定信号はＬレベルとなる（Ｓ２０：ｎｏ）。モード設定端子はマイコンチップが遊技機の主制御装置に搭載されたときにプルダウンされて、常時、Ｌレベルとされる。

これによりＳ５５の処理へ移行して、セキュリティモードに設定される。該セキュリティモードでは、第１の内蔵ＲＯＭの不正対策プログラムおよび第２の内蔵ＲＯＭのユーザープログラムに対して、プログラムの破損や書換え等の異常がないか確認される。
セキュリティモードで異常がなければ（Ｓ６０：ｙｅｓ）、Ｓ６５の処理でユーザーモードが設定され、不正対策プログラムおよびユーザープログラムが所定のＩＮＴ割込みに応じて実行される。
尚、セキュリティモードにおいて、不正対策プログラムおよびユーザープログラムに異常があれば（Ｓ６０：ｎｏ）、マイコンチップは不正対策プログラムおよびユーザープログラムの実行を行わず、ＣＰＵの処理を停止する。

本実施形態のマイコンチップ１によれば、不正対策プログラムを格納する第１の内蔵ＲＯＭ３Ａとユーザープログラムを格納する第２の内臓ＲＯＭ３Ｂとを設けたこと、不正対策プログラムの書込みを実行する第１のプログラムモードとユーザープログラムの書込みを行う第２のプログラムモードとに切換えるようにし、不正対策プログラムおよびユーザープログラムをそれぞれ、異なる格納領域へ個別に書込むようにした。よって、マイコンチップメーカーにて第１の内臓ＲＯＭ３Ａに不正対策プログラムが書込まれ、この状態でマイコンチップ１を遊技機メーカーに納品することができる。遊技機メーカーではユーザープログラムを第２の内蔵ＲＯＭ３Ｂに書込むことができる。
このようにマイコンチップメーカーにて不正対策プログラムを第１の内臓ＲＯＭ３Ａに書込むようにすれば、遊技機メーカーにおいては不正対策プログラムを改変することができず、不正対策プログラムをマイコンチップ１の機能の一部とすることが可能となる。よってマイコンチップ１の機能の一部となった不正対策プログラムが格納された第１の内蔵ＲＯＭ３Ａはプログラム記憶用の前記規定の記憶容量から除外することができ、その分、ユーザープログラムの記憶容量の制約が緩和され記憶容量を増加することができる。したがって、ユーザープログラムのプログラム内容を増やせる分、遊技内容が豊富で興趣の豊かな遊技を実現することができる。

マイコンチップ１は、ＲＯＭライタにより不正対策プログラムおよびユーザープログラムをそれぞれ第１および第２の内蔵ＲＯＭ３Ａ，３Ｂに書込むようになし、かつ不正対策プログラムが書込まれた状態でなければユーザープログラムが書込めない構成とされている。よってＲＯＭライタにてユーザープログラムの書込みが終了した状態、即ち、モード設定端子６ＡにＨレベルのモード設定信号の入力があり、第２の書込規制フラグが「１」の状態では、マイコンチップ１はＲＯＭライタから遊技機に実装されるまでは役目がなく、ＣＰＵ２の処理を停止するようにしたので合理的である。
またマイコンチップ１は、セキュリティモードでユーザープログラムの異常があれば、ＣＰＵ２を停止して確実に不正行為を防ぐことができる。

マイコンチップ1は、内蔵ＲＡＭ４を、不正対策プログラムにおけるワークエリアおよびユーザープログラムにおけるワークエリアとして共用する構成としたので、メモリ構成を簡素化でき、かつ不正対策プログラムによる判定結果等の書込みアドレス（内蔵ＲＡＭ領域のアドレス）をユーザープログラムによって確認することができるので、不正行為の有無に関する情報出力や不正報知の指示をユーザープログラムによって管理することができる。同様に、ユーザープログラムによる判定結果等の書込みアドレス（内蔵ＲＡＭ領域のアドレス）を不正対策プログラムによって確認することもできるので、不正対策プログラムとユーザープログラムとで重複した処理を行うことも抑えることができる。

前記マイコンチップ１の構成では、モード設定端子６ＡにＨレベルのモード設定信号の入力があり、第２の書込規制フラグが「１」の状態でＣＰＵ２の処理を停止するようにしたが、これに限らず図４に示す前記「モード設定処理１」において、Ｓ４０の処理で第２の書込規制フラグが「０」でなければ（Ｓ４０：ｎｏ）、Ｓ５５のセキュリティモードへ移行させるように構成してもよい。

また前記「モード設定処理１」ではＳ２０の処理でモード設定端子の入力がＬレベルであれば（Ｓ２０：ｎｏ）、直ちにセキュリティモードを実行する構成であるが、これに限らず、図６、図７に示す他の構成の「モード設定処理２」のように、セキュリティモードの前に第２の内蔵ＲＯＭにユーザープログラムが書込まれているか確認する構成としてもよい。即ち、システムリセットの処理（Ｓ１５）の後、モード設定端子にＬレベルのモード設定信号の入力がなければ（Ｓ２０：ｎｏ）、Ｓ７０の処理で第２の書込フラグが「１」であり、第２の内蔵ＲＯＭにユーザープログラムが書込まれているか確認する。
第２の書込フラグが「１」であれば（Ｓ７０：ｙｅｓ）、セキュリティモードを実行し（Ｓ５５）、かつ不正対策およびユーザープログラムが正常であれば（Ｓ６０：ｙｅｓ）ユーザーモードを実行する（Ｓ６５）。
Ｓ７０の処理で第２の書込フラグが「１」でなければ（Ｓ７０：ｎｏ）、マイコンチップはＣＰＵの処理を停止する。
これによれば、マイコンチップが遊技機に実装された状態であって、モード設定信号がLレベルのときでもユーザープログラムが書込まれているか確認するので、ユーザープログラムに異常があれば直ちにＣＰＵの処理を停止して遊技を不能とする。よって、遊技者が遊技機を開始してから遊技機に不具合が生じ、遊技者が被る損害を未然に防ぐことができる。

本発明は前記各実施形態の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でさまざまに実行できることは勿論である。例えば、第１の内蔵ＲＯＭおよび第２の内蔵ＲＯＭそれぞれに、プログラム管理エリアを設ける構成としてもよい。また、内蔵ＲＡＭとして、不正対策プログラムおけるワークエリアとして使用する第１の内蔵ＲＡＭと、ユーザープログラムのワークエリアとして使用する第２の内蔵ＲＡＭとを設ける構成としてもよい。また、セキュリティモードにおけるセキュリティチェックの対象を第２の内蔵ＲＯＭ３Ｂのみとする構成としてもよい。

１ 遊技機制御用マイコンチップ
２ ＣＰＵ（中央制御装置）
３Ａ 第１の内蔵ＲＯＭ
３Ｂ 第２の内蔵ＲＯＭ
４ 内蔵ＲＡＭ
６Ａ システムリセット端子
６Ｂ モード設定入力端子

Claims (4)

1. 遊技機制御用マイコンチップにおいて、
   不正対策プログラムおよび該プログラムに関連する情報を記憶する第１の内蔵ＲＯＭと、
   遊技制御用のユーザープログラムおよび該プログラムに関連する情報を記憶する第２の内蔵ＲＯＭと、
   前記不正対策プログラムに基づく制御又は前記ユーザープログラムに基づく制御を実行する中央制御装置（ＣＰＵ）と、
   ワークエリアとして使用される内蔵ＲＡＭと、
   リセット信号が入力されるシステムリセット端子と、
   モード設定信号が入力されるモード設定入力端子と、
   前記システムリセット端子へのリセット信号の入力に応じてシステムリセットを実行するシステムリセット手段と、
   前記システムリセットの実行後、前記第１の内蔵ＲＯＭへの前記不正対策プログラムの書込みを実行する第１のプログラムモード、前記第２の内蔵ＲＯＭへの前記ユーザープログラムの書込みを実行する第２のプログラムモード、前記第２の内蔵ＲＯＭに書込まれた前記ユーザープログラムの異常の有無をチェックするセキュリティモード、および前記不正対策プログラムと前記ユーザープログラムに基づく制御を実行するユーザーモードのいずれかに移行せしめるモード移行手段と、
   前記不正対策プログラムが前記第１の内蔵ＲＯＭに書込まれていることを示す第１の書込制限手段と、
   前記ユーザープログラムが前記第２の内蔵ＲＯＭに書込まれていることを示す第２の書込制限手段と、を具備し、
   前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、かつ、前記第１の書込制限手段により前記不正対策プログラムが前記第１の内蔵ＲＯＭに書込まれていない状態であることが示されていることを条件に前記第１のプログラムモードへと移行せしめ、
   また、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第１の書込制限手段により前記不正対策プログラムが書込まれている状態が示される一方、前記第２の書込制限手段により前記ユーザープログラムが前記第２の内蔵ＲＯＭへ書込まれていない状態が示されていることを条件に前記第２のプログラムモードへと移行せしめるように構成され、
   更に前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなければ、前記セキュリティモードへ移行し、該セキュリティモードで異常がなければ、前記ユーザーモードに移行せしめるように構成されたことを特徴とする遊技機制御用マイコンチップ。
2. 請求項1に記載の遊技機制御用マイコンチップにおいて、
   前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力があり、前記第１の書込制限手段により前記不正対策プログラムが書込まれている状態が示され、かつ前記第２の書込制限手段により前記ユーザープログラムが書込まれている状態が示されているときには、前記中央制御装置の処理を停止するように構成されたことを特徴とする遊技機制御用マイコンチップ。
3. 請求項1又は２に記載の遊技機制御用マイコンチップにおいて、
   前記モード移行手段は、前記セキュリティモード移行後に、該セキュリティモードで異常があれば前記中央制御装置の処理を停止するように構成されたことを特徴とする遊技機制御用マイコンチップ。
4. 請求項1ないし３のいずれか１項に記載の遊技機制御用マイコンチップにおいて、
   前記モード移行手段は、前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、前記第２の書込制限手段により前記ユーザープログラムが書込まれている状態が示されているときは、前記セキュリティモードへ移行し、該セキュリティモードで異常がなければ、前記ユーザーモードに移行せしめる一方、
   前記システムリセットの実行後に、前記モード設定入力端子へのモード設定信号の入力がなく、前記第２の書込制限手段により前記ユーザープログラムが書込まれている状態が示されていないときは前記中央制御装置の処理を停止するように構成されたことを特徴とする遊技機制御用マイコンチップ。
   
   
   

Images