JP2013250980A - プロセッサ資源および実行保護の方法および装置 - Google Patents
プロセッサ資源および実行保護の方法および装置 Download PDFInfo
- Publication number
- JP2013250980A JP2013250980A JP2013115491A JP2013115491A JP2013250980A JP 2013250980 A JP2013250980 A JP 2013250980A JP 2013115491 A JP2013115491 A JP 2013115491A JP 2013115491 A JP2013115491 A JP 2013115491A JP 2013250980 A JP2013250980 A JP 2013250980A
- Authority
- JP
- Japan
- Prior art keywords
- state
- address
- memory
- authority
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 41
- 230000007704 transition Effects 0.000 claims abstract description 55
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000003672 processing method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 description 60
- 230000007246 mechanism Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000005192 partition Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000013475 authorization Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 206010016531 fetishism Diseases 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】次の命令フェッチアドレスが第1のメモリ領域内にない場合、異なる権限状態への遷移が適正である場合にのみ、次の命令がフェッチされることを許可される。さらなる実施形態では、命令に対するデータ・アクセス・アドレスが生成される場合、第2のレジスタ内に記憶されるデータアドレス範囲指示子に基づいて、データ・アクセス・アドレスに対応するメモリロケーションに対するアクセスが許可されるかが判定される。現在の権限状態が、メモリロケーションに対するアクセスが許可される権限状態である場合、アクセスが許可される。
【選択図】図3
Description
第1の実施形態において、コードメモリをさらに備え、前記命令アドレス範囲指示子は、前記第1の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる前記コードメモリ内の1つまたは複数の第1のメモリ領域を規定し、前記命令アドレス範囲指示子は、前記第2の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる前記コードメモリ内の1つまたは複数の第2のメモリ領域を規定することもできる。
Claims (22)
- 処理システムであって、
メモリからフェッチされた命令のアドレスに基づいて、現在の権限状態が第1の権限状態であるか、または第2の権限状態であるかの知識を維持するための第1のモジュールと、
次の命令フェッチアドレスを少なくとも1つの命令アドレス範囲指示子と比較することによって、前記次の命令フェッチアドレスが、前記現在の権限状態に関連付けられる第1のメモリ領域内のロケーションに対応するか、または、異なる権限状態に関連付けられる第2のメモリ領域内のロケーションに対応するかを判定するとともに、前記次の命令フェッチアドレスが前記現在の権限状態に関連付けられる前記第1のメモリ領域内にない場合は、前記現在の権限状態から前記異なる権限状態への遷移が適正である場合にのみ、前記次のコンピュータ命令がフェッチされることを許可するための第2のモジュールとを備える、処理システム。 - 前記第1の権限状態は相対的に高い権限レベルを有する管理者状態であり、前記第2の権限状態は相対的に低い権限レベルを有するユーザ状態である、請求項1に記載の処理システム。
- 前記少なくとも1つの命令アドレス範囲指示子は、管理者状態に関連付けられる管理者コードを記憶するために割り当てられる第1のメモリ領域を規定するとともに、ユーザ状態に関連付けられるユーザコードを記憶するために割り当てられる第2のメモリ領域を規定し、
前記第2のモジュールはさらに、前記次の命令フェッチアドレスが前記第1のメモリ領域内に入る場合には該次の命令フェッチアドレスが前記管理者状態に関連付けられるメモリ領域内にあることを判定し、および、前記次の命令フェッチアドレスが前記第2のメモリ領域内に入る場合には、該次の命令フェッチアドレスは前記ユーザ状態に関連付けられることを判定する、請求項1に記載の処理システム。 - 前記少なくとも1つの命令アドレス範囲指示子は、前記第1の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる1つまたは複数の第1のメモリ領域を規定するとともに、前記第2の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる1つまたは複数の第2のメモリ領域を規定し、
前記第2のモジュールは、前記次の命令フェッチアドレスが前記第1のメモリ領域のうちの1つに入る場合には前記次の命令フェッチアドレスが前記第1の権限状態に関連付けられるメモリ領域内にあることを判定し、および、前記次の命令フェッチアドレスが前記第2のメモリ領域のうちの1つに入る場合には、前記次の命令フェッチアドレスは前記第2の権限状態に関連付けられることを判定する、請求項1に記載の処理システム。 - 前記第2のモジュールはさらに、前記現在の権限状態から前記異なる権限状態への前記遷移が適正でない場合には、フォールトを生成するとともに、前記次のコンピュータ命令がフェッチされることを不許可とする、請求項1に記載の処理システム。
- 前記少なくとも1つの命令アドレス範囲指示子を記憶するためのレジスタをさらに備える、請求項1に記載の処理システム。
- コードメモリをさらに備え、前記命令アドレス範囲指示子は、前記第1の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる前記コードメモリ内の1つまたは複数の第1のメモリ領域を規定し、前記命令アドレス範囲指示子は、前記第2の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる前記コードメモリ内の1つまたは複数の第2のメモリ領域を規定する、請求項1に記載の処理システム。
- データ・アクセス・アドレスを少なくとも1つのデータアドレス範囲指示子と比較することによって、該データ・アクセス・アドレスが前記第1の権限状態に関連付けられるか、または前記第2の権限状態に関連付けられるかを判定するとともに、前記現在の権限状態が前記データ・アクセス・アドレスに対応するメモリロケーションへのアクセスが許可される権限状態である場合に前記メモリロケーションへのアクセスを許可するために、コンピュータ命令に対する前記データ・アクセス・アドレスが生成されると判定するための第3のモジュールをさらに備える、請求項1に記載の処理システム。
- 前記少なくとも1つのデータアドレス範囲指示子は、前記第1の権限状態に関連付けられるデータを記憶するために割り当てられる1つまたは複数の第1のメモリ領域を規定するとともに、前記第2の権限状態に関連付けられるデータを記憶するために割り当てられる1つまたは複数の第2のメモリ領域を規定し、
前記第3のモジュールは、前記データ・アクセス・アドレスが前記第1のメモリ領域のうちの1つに入る場合、該データ・アクセス・アドレスが前記第1の権限状態に関連付けられることと、前記データ・アクセス・アドレスが前記第2のメモリ領域のうちの1つに入る場合には、該データ・アクセス・アドレスは前記第2の権限状態に関連付けられることを判定する、請求項8に記載の処理システム。 - 前記少なくとも1つのデータアドレス範囲指示子を記憶するためのレジスタをさらに備える、請求項8に記載の処理システム。
- データメモリをさらに備え、前記データアドレス範囲指示子は、前記第1の権限状態に関連付けられるデータを記憶するために割り当てられる前記データメモリ内の1つまたは複数の第1のメモリ領域を規定し、前記データアドレス範囲指示子は、前記第2の権限状態に関連付けられるデータを記憶するために割り当てられる前記データメモリ内の1つまたは複数の第2のメモリ領域を規定する、請求項8に記載の処理システム。
- 前記第3のモジュールは、前記現在の権限状態が、前記データ・アクセス・アドレスに対応する前記メモリロケーションに対するアクセスが許可されない権限状態である場合、フォールトを生成するとともに、前記メモリロケーションに対するアクセスを禁止する、請求項8に記載の処理システム。
- 処理方法において、
第1の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる1つまたは複数の第1のメモリ領域を規定し、および第2の権限状態に関連付けられるコンピュータ命令を記憶するために割り当てられる1つまたは複数の第2のメモリ領域を規定する少なくとも1つの命令アドレス範囲指示子を記憶するステップと、
メモリからフェッチされた命令のアドレスに基づいて、現在の権限状態を前記第1の権限状態または前記第2の権限状態として定義するステップと、
次の命令フェッチアドレスを前記少なくとも1つの命令アドレス範囲指示子と比較することによって、前記次の命令フェッチアドレスが、前記現在の権限状態に関連付けられるメモリ領域内のロケーションに対応するか、または異なる権限状態に関連付けられるメモリ領域内のロケーションに対応するかを判定するステップと、
前記次の命令フェッチアドレスが前記現在の権限状態に関連付けられる前記メモリ領域内のロケーションに対応しない場合、前記次のコンピュータ命令に、前記現在の権限状態から前記異なる権限状態への遷移が適正である場合にのみ、フェッチされることを許可するステップとを備える、処理方法。 - 前記第1の権限状態は相対的に高い権限レベルを有する管理者状態であり、前記第2の権限状態は相対的に低い権限レベルを有するユーザ状態である、請求項13に記載の方法。
- 前記現在の権限状態から前記異なる権限状態への前記遷移が適正でない場合には、フォールトを生成するとともに、前記次のコンピュータ命令がフェッチされることを不許可とするステップをさらに備える、請求項13に記載の方法。
- 前記第1の権限状態に関連付けられるデータを記憶するために割り当てられる1つまたは複数の第3のメモリ領域を規定し、前記第2の権限状態に関連付けられるデータを記憶するために割り当てられる1つまたは複数の第4のメモリ領域を規定する少なくとも1つのデータアドレス範囲指示子を記憶するステップをさらに備える、請求項13に記載の方法。
- データ・アクセス・アドレスがコンピュータ命令によって生成されると判定するステップと、
前記データアクセスが発生すると、該データ・アクセス・アドレスを前記少なくとも1つのデータアドレス範囲指示子と比較することによって、該データ・アクセス・アドレスが前記第1の権限状態に関連付けられるメモリロケーションに対するものであるか、または、前記第2の権限状態に関連付けられるメモリロケーションに対するものであるかを判定するステップと、
前記現在の権限状態が、前記データ・アクセス・アドレスに対応するメモリロケーションに対するアクセスが許可される権限状態である場合、前記メモリロケーションに対するアクセスを許可するステップとをさらに備える、請求項16に記載の方法。 - 前記現在の権限状態が、前記データ・アクセス・アドレスに対応する前記メモリロケーションに対するアクセスが許可されない権限状態である場合、フォールトを生成するとともに、前記メモリロケーションに対するアクセスを禁止するステップをさらに備える、請求項17に記載の方法。
- 処理方法において、
現在の権限状態を管理者状態またはユーザ状態として定義するステップと、
次の命令フェッチアドレスを命令アドレス範囲指示子と比較することによって、該次の命令フェッチアドレスが、前記現在の権限状態に関連付けられるメモリ領域内のロケーションに対応するか、または、異なる権限状態に関連付けられるメモリ領域内のロケーションに対応するかを判定することであって、前記命令アドレス範囲指示子は、管理者コードを記憶するために割り当てられる管理者コードメモリ領域、およびユーザコードを記憶するために割り当てられるユーザコードメモリ領域を規定する、判定するステップと、
前記次の命令フェッチアドレスが前記現在の権限状態に関連付けられる前記メモリ領域内のロケーションに対応しない場合、前記次のコンピュータ命令に、前記現在の権限状態から前記異なる権限状態への遷移が適正である場合にのみ、フェッチされることを許可するステップとを備える、処理方法。 - 前記現在の権限状態が前記管理者状態であり、かつ前記異なる権限状態が前記ユーザ状態である場合は、前記管理者状態から前記ユーザ状態への前記遷移は、命令セット内の命令が実行される場合に適正であり、前記命令セットは割り込み命令からの復帰を含む、請求項19に記載の方法。
- 前記現在の権限状態が前記ユーザ状態であり、かつ前記異なる権限状態が前記管理者状態である場合は、前記ユーザ状態から前記管理者状態への前記遷移は、命令セット内の命令が実行される場合であって、該命令セットはソフトウェア割り込み命令およびトラップ命令を含む、場合、または、例外条件が検出される場合に適正である、請求項19に記載の方法。
- データ・アクセス・アドレスがコンピュータ命令によって生成されると判定するステップと、
前記データアクセスが発生する場合、該データ・アクセス・アドレスをデータアドレス範囲指示子と比較することによって、該データ・アクセス・アドレスが前記管理者状態に関連付けられるメモリロケーションに対するものであるか、または前記ユーザ状態に関連付けられるメモリロケーションに対するものであるかを判定するステップであって、前記データアドレス範囲指示子は、前記管理者状態に関連付けられるデータを記憶するために割り当てられる第3のメモリ領域を規定し、前記ユーザ状態に関連付けられるデータを記憶するために割り当てられる第4のメモリ領域を規定する、判定するステップと、
前記現在の権限状態が前記管理者状態である場合、前記メモリロケーションに対するアクセスを許可するステップと、
前記現在の権限状態が前記ユーザ状態である場合、前記データ・アクセス・アドレスが前記第4のメモリ領域内のメモリロケーションに対するものであるときにのみ前記メモリロケーションに対するアクセスを許可するステップとをさらに備える、請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/485,078 US9672164B2 (en) | 2012-05-31 | 2012-05-31 | Methods and systems for transitioning between a user state and a supervisor state based on a next instruction fetch address |
US13/485,078 | 2012-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013250980A true JP2013250980A (ja) | 2013-12-12 |
Family
ID=48576742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013115491A Pending JP2013250980A (ja) | 2012-05-31 | 2013-05-31 | プロセッサ資源および実行保護の方法および装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9672164B2 (ja) |
EP (1) | EP2669807B1 (ja) |
JP (1) | JP2013250980A (ja) |
CN (1) | CN103455733B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200010308A (ko) * | 2017-05-25 | 2020-01-30 | 에이알엠 리미티드 | 자격 도메인을 관리하는 장치 및 방법 |
US11080058B2 (en) * | 2017-06-15 | 2021-08-03 | Arm Limited | Apparatus and method for controlling a change in instruction set |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9129071B2 (en) | 2012-10-24 | 2015-09-08 | Texas Instruments Incorporated | Coherence controller slot architecture allowing zero latency write commit |
US10908909B2 (en) * | 2015-06-09 | 2021-02-02 | Optimum Semiconductor Technologies Inc. | Processor with mode support |
CN107122309A (zh) * | 2016-02-25 | 2017-09-01 | 瑞昱半导体股份有限公司 | 电子装置及其控制方法 |
GB2547912B (en) | 2016-03-02 | 2019-01-30 | Advanced Risc Mach Ltd | Register access control |
GB2554940B (en) * | 2016-10-14 | 2020-03-04 | Imagination Tech Ltd | Out-of-bounds recovery circuit |
GB2554941B (en) | 2016-10-14 | 2020-03-18 | Imagination Tech Ltd | Detecting out-of-bounds violations in a hardware design using formal verification |
GB2564130B (en) * | 2017-07-04 | 2020-10-07 | Advanced Risc Mach Ltd | An apparatus and method for controlling execution of instructions |
KR102469958B1 (ko) * | 2017-10-27 | 2022-11-25 | 삼성전자주식회사 | 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법 |
US10831679B2 (en) * | 2018-03-23 | 2020-11-10 | Intel Corporation | Systems, methods, and apparatuses for defending against cross-privilege linear probes |
US10761855B2 (en) * | 2018-05-02 | 2020-09-01 | Micron Technology, Inc. | Securing conditional speculative instruction execution |
US10909046B2 (en) * | 2018-06-15 | 2021-02-02 | Micron Technology, Inc. | Memory access determination |
US11914726B2 (en) * | 2018-08-30 | 2024-02-27 | Micron Technology, Inc. | Access control for processor registers based on execution domains |
CN112395594B (zh) * | 2019-08-15 | 2023-12-12 | 奇安信安全技术(珠海)有限公司 | 指令执行序列的处理方法、装置及设备 |
JP7391802B2 (ja) * | 2020-09-11 | 2023-12-05 | 株式会社東芝 | 情報処理装置、情報処理方法及びコンピュータプログラム |
JP7068595B1 (ja) * | 2020-11-09 | 2022-05-17 | ダイキン工業株式会社 | 管理装置 |
US11734017B1 (en) * | 2020-12-07 | 2023-08-22 | Waymo Llc | Methods and systems for processing vehicle sensor data across multiple digital signal processing cores virtually arranged in segments based on a type of sensor |
US20220283807A1 (en) * | 2021-03-08 | 2022-09-08 | Unisys Corporation | System and method for the generation and storage of execution tracing information |
US20220283808A1 (en) * | 2021-03-08 | 2022-09-08 | Unisys Corporation | System and method for the detection of processing hot-spots |
CN115083463B (zh) * | 2022-08-23 | 2022-11-08 | 旋智电子科技(上海)有限公司 | 用于控制存储器访问权限的方法、电子系统和存储介质 |
CN117075969A (zh) * | 2023-08-28 | 2023-11-17 | 中国科学院软件研究所 | 面向risc-v处理器特权指令集一致性的形式验证方法及装置 |
CN117453495B (zh) * | 2023-12-26 | 2024-03-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040122834A1 (en) * | 2002-12-13 | 2004-06-24 | Paul Durrant | Apparatus and method for switching mode in a computer system |
US20050257016A1 (en) * | 2004-05-17 | 2005-11-17 | Brian Boles | Digital signal controller secure memory partitioning |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
US6282657B1 (en) * | 1997-09-16 | 2001-08-28 | Safenet, Inc. | Kernel mode protection |
US6516395B1 (en) * | 1997-11-20 | 2003-02-04 | Advanced Micro Devices, Inc. | System and method for controlling access to a privilege-partitioned address space with a fixed set of attributes |
US6598050B1 (en) * | 2000-02-11 | 2003-07-22 | Integrated Device Technology, Inc. | Apparatus and method for limited data sharing in a multi-tasking system |
US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
GB2369464B (en) * | 2000-11-27 | 2005-01-05 | Advanced Risc Mach Ltd | A data processing apparatus and method for saving return state |
US7380106B1 (en) * | 2003-02-28 | 2008-05-27 | Xilinx, Inc. | Method and system for transferring data between a register in a processor and a point-to-point communication link |
US7380276B2 (en) | 2004-05-20 | 2008-05-27 | Intel Corporation | Processor extensions and software verification to support type-safe language environments running with untrusted code |
US7590830B2 (en) * | 2004-05-28 | 2009-09-15 | Sun Microsystems, Inc. | Method and structure for concurrent branch prediction in a processor |
US7406711B2 (en) * | 2005-09-02 | 2008-07-29 | Motorola, Inc. | Method and apparatus for enforcing independence of processors on a single IC |
US7734359B2 (en) * | 2005-11-14 | 2010-06-08 | General Electric Company | Systems and methods for capturing data within an intelligent electronic device |
US7681000B2 (en) * | 2006-07-10 | 2010-03-16 | Silverbrook Research Pty Ltd | System for protecting sensitive data from user code in register window architecture |
US7950002B2 (en) * | 2006-10-02 | 2011-05-24 | International Business Machines Corporation | Testing a software product by initiating a breakpoint and executing a probe routine |
GB2448149B (en) | 2007-04-03 | 2011-05-18 | Advanced Risc Mach Ltd | Protected function calling |
JP4514066B2 (ja) * | 2008-04-28 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | データ処理装置及びデータ処理装置におけるアクセス制御方法 |
US9325352B2 (en) * | 2009-12-30 | 2016-04-26 | Intel Deutschland Gmbh | Control architectures for RF transceivers |
US8301856B2 (en) * | 2010-02-16 | 2012-10-30 | Arm Limited | Restricting memory areas for an instruction read in dependence upon a hardware mode and a security flag |
GB2478733B (en) * | 2010-03-15 | 2013-08-14 | Advanced Risc Mach Ltd | Apparatus and method for handling exception events |
-
2012
- 2012-05-31 US US13/485,078 patent/US9672164B2/en not_active Expired - Fee Related
-
2013
- 2013-05-28 EP EP13169521.5A patent/EP2669807B1/en not_active Not-in-force
- 2013-05-29 CN CN201310206388.6A patent/CN103455733B/zh not_active Expired - Fee Related
- 2013-05-31 JP JP2013115491A patent/JP2013250980A/ja active Pending
-
2017
- 2017-05-03 US US15/585,910 patent/US10360162B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040122834A1 (en) * | 2002-12-13 | 2004-06-24 | Paul Durrant | Apparatus and method for switching mode in a computer system |
US20050257016A1 (en) * | 2004-05-17 | 2005-11-17 | Brian Boles | Digital signal controller secure memory partitioning |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200010308A (ko) * | 2017-05-25 | 2020-01-30 | 에이알엠 리미티드 | 자격 도메인을 관리하는 장치 및 방법 |
KR102528701B1 (ko) * | 2017-05-25 | 2023-05-04 | 에이알엠 리미티드 | 자격 도메인을 관리하는 장치 및 방법 |
US11080058B2 (en) * | 2017-06-15 | 2021-08-03 | Arm Limited | Apparatus and method for controlling a change in instruction set |
Also Published As
Publication number | Publication date |
---|---|
CN103455733A (zh) | 2013-12-18 |
US9672164B2 (en) | 2017-06-06 |
US20130326193A1 (en) | 2013-12-05 |
US10360162B2 (en) | 2019-07-23 |
CN103455733B (zh) | 2018-03-27 |
EP2669807B1 (en) | 2015-07-08 |
EP2669807A2 (en) | 2013-12-04 |
EP2669807A3 (en) | 2014-03-19 |
US20170242803A1 (en) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10360162B2 (en) | Processing systems and methods for transitioning between privilege states based on an address of a next instruction to be fetched | |
JP5668143B2 (ja) | データ処理装置のデバッグ | |
US8132254B2 (en) | Protecting system control registers in a data processing apparatus | |
EP3105681B1 (en) | Region identifying operation for identifying region of a memory attribute unit corresponding to a target memory address | |
JP5571201B2 (ja) | ハードウェアモードおよびセキュリティフラグに基づく、読み出される命令用のメモリエリアの制限 | |
KR20210070974A (ko) | 레인지 체킹 명령 | |
US20180004943A1 (en) | Systems and Methods of Asynchronous Analysis of Event Notifications for Computer Security Applications | |
TW201721438A (zh) | 用於管理有界指標的裝置和方法 | |
CN110574009B (zh) | 用于管理对能力的使用的设备和方法 | |
EP2885738A1 (en) | A secure mechanism to switch between different domains of operation in a data processor | |
KR20160019454A (ko) | 데이터 처리장치에서의 소프트웨어 라이브러리들의 보안 보호 | |
US20220366037A1 (en) | Domain transition disable configuration parameter | |
US8789169B2 (en) | Microcomputer having a protection function in a register | |
KR20210060443A (ko) | 스택 포인터의 검증 | |
US20190089709A1 (en) | Protecting supervisor mode information | |
EP4073635B1 (en) | Intermodal calling branch instruction | |
WO2024027975A1 (en) | Execution of instructions from trusted and untrusted memories | |
TW202343257A (zh) | 記憶體管理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180227 |