JPH11300016A - 遊技機制御用マイクロコンピュータチップ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】ユーザプログラム内蔵型の遊技機用マイクロコ
ンピュータチップにおいて、内蔵ＲＯＭの状態でユーザ
テストモード実行後にユーザの正規プログラムを書き込
むことが可能で、プログラム実行モードでセキュリティ
チェックを行こなえるものを提供する。 【解決手段】内蔵ユーザＲＯＭ２に外部通信回路８を介
してユーザテストプログラムを書き込む。モード切り替
え回路のモード変更後、ユーザテストタイマー９を稼働
させながらユーザテストプログラムを実行する。このプ
ログラムを用いて出荷試験結果が正しければ、モード切
り替え回路をモード変更し、外部の通信手段から内蔵Ｒ
ＯＭ２にセキュリティチェックコードを含むプログラム
及びデータを書き込み、書き込み禁止処理を施こす。モ
ード変更をし、内蔵ＲＯＭの書き込み禁止状態と正規の
プログラムが書き込みされているかのチェックをする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遊技機械のパチンコ遊
技機、回胴式遊技機、アレンジボール、ジャン球遊技機
等に搭載されその遊技機制御に使用されるアプリケーシ
ョンプログラム（機器制御プログラムやデータ）を起動
するための半導体チップに関するもので、かかる半導体
チップが認定後に法定基準外で作動するようなプログラ
ムに改変されるのを防ぐことが可能なチップに関するも
のである。

【０００２】パチンコ機械等の遊技機は、風俗営業法の
規則に基づく国家公安委員会の規則に従い遊技機の認定
及び型式の検定を受け合格しなければ販売することがで
きない製品であり、マイクロプロセッサーを使用したも
のも第三者検査機関が行う型式試験に合格しなければな
らず、この型式合格を受けたものについて第三者監督機
関に対して検定申請をし、検定合格した遊技機を市場に
流通させることができ、またパチンコホール等で営業に
供することができる仕組みとなっている。

【０００３】そのため型式合格を受けた後に第三者が遊
技機の基板を取り替えたり、チップを取り替えたり、マ
イクロプロセッサーを改造したり、マイクロプロセッサ
ーのＲＯＭを書き換えたりする等の改造を行い、不正遊
技機として使用されるケースが考えられ、型式合格後の
改造を防止することが今日の課題となっている。

【０００４】

【従来技術】従来のこの種の遊技機は、マイクロプロセ
ッサーと一体となった回路を組み、電動役物を連続して
作動させる装置や、電動役物等を電気的にコントロール
するものや、回胴式遊技機において回転する回胴の回転
制御するものなどが知られており、これらの回路では第
三者検査機関の型式試験に合格したものは所定の確率
で、利用者に勝利球を放出するように構成されている。
また遊技機の場合アプリケーションプログラム及びデー
タは所定のアドレス領域内に格納することが義務付けら
れている。

【０００５】しかしながら、かかる従来のマイクロプロ
セッサーの場合は、型式試験に合格した後に第三者が回
路内の制御プログラムやデータを改変しても型式試験合
格製品と外見だけでは区別がつきにくく型式試験合格製
品として取り扱われる可能性が高い。そのためかかる第
三者による遊技機への不正行為を充分に阻止出来ないと
いった不都合がある。かかる不正を野放しにすれば、遊
技者が不利益を被ると共に、型式合格製品を検査してい
る公的第三者検査機関の信用も毀損されることになり、
ひいては型式試験を行う意義が薄れてくるおそれがあ
る。

【０００６】従来のプログラムのチェックは、型式試験
申請された時点で第三者検査機関が様々な角度からその
内容の検討が慎重に行われるが、試験合格後は検査機関
による管理を離れ、型式試験合格を受けたプログラムを
搭載された遊技機は遊技機メーカーが第三者監督機関に
対して検定申請し、この検定に合格した製品が遊技場へ
出荷されている。従って、遊技機制御プログラムチェッ
クは定期的に行われていないために、いつどの段階にて
誰がチップの取り替え、プログラム改変等の不正が行っ
ているかわからなかった。

【０００７】すなわち、遊技機開発メーカーにしてみれ
ば正規のプログラムが書き込まれたチップを組み込んで
出荷しても、途中第三者が介在してプログラムを書き換
えたり、ＲＯＭを改変されたりするため責任を負いかね
る等の問題もある。これは一重に、ＲＯＭの改変が簡単
に行われるからであり、第一に合格プログラムのＲＯＭ
の改変を防止することが不正を防止する上で重要と考え
た。

【０００８】第二に合格後のチップへのプログラムの書
込みに際してその作業を各開発メーカー側が別々に行う
よりまとめて一つの公正な機関において行わせると共に
その後のチップへの書込みを禁止するような処理を施せ
ばコスト面において安くなると共にチップの信頼性も高
くなる。尚、公正な機関で書き込ませるのではなく、開
発メーカーサイドで書き込むように構成しても良い。

【０００９】そのために所定の領域にアプリケーション
プログラム、識別コード等並びにアプリケーションプロ
グラム、識別コード等に基づき演算されたチェックコー
ドが記憶された内蔵ＲＯＭと、ユーザープログラム用の
データが書き込まれた外部からのデータ書き換えを禁止
させた内蔵ＲＯＭと、外部から送信された認識コードに
基づきそれが正しいか否をチェックし、それが正しい場
合に内蔵ＲＯＭに書かれたアプリケーションプログラ
ム、識別コード及び暗号化識別コードに基づきチェック
コードを算出し、内蔵ＲＯＭにかかれたチェックコード
との照合を行い、一致した場合に識別コード及び暗号化
識別コードを外部へ出力する識別手段と、内蔵ＲＯＭに
書かれたアプリケーションプログラム及びユーザーデー
タに基づき遊技プログラムを実行するための中央処理装
置（ＣＰＵ）とからなる遊技機制御用マイクロコンピュ
ータチップが発明され知られている（特開平７−３１７
３７号）。

【００１０】

【発明が解決しようとする課題】かかる従来のマイクロ
コンピュータチップでは、ワンタイムのユーザＲＯＭを
内蔵することにより、外付ＲＯＭ方式の遊技機制御用マ
イクロコンピュータチップにおける不正を排除してきた
が、反面、ＲＯＭが内蔵されている関係上、出荷検査時
に、従来の外付けＲＯＭ方式のように製造メーカー独自
のテストプログラムによる大当たり発生時の動作等の検
査が行えないという問題が生じる。

【００１１】しかし、従来の遊技機の大当たり抽選方式
は、一定の周期で更新される内部カウンタの値をスター
ト入賞口に入賞するタイミングで取り出し（いわゆる
「プラス１方式」）、それが予め決められた大当たりの
数値と一致した場合に大当たりするものであるため、そ
のタイミングで外部から入賞信号を与えることにより任
意に大当たりを発生させて検査を行っている。

【００１２】ところが、この抽選方式は、不正を行う第
三者が遊技プログラムの解析等を行うことにより容易に
大当たりの数値を知り、その数値の発生タイミングで入
賞信号を外部より入力することにより強制的な大当たり
を狙うという新手の不正（いわゆる「ぶら下げ基板」）
を生むにいたった。かかる不正を防止するため、大当た
りのタイミングが予測できないような乱数発生方式、た
とえば混合合同法やＭ系列等を使用することが考えられ
ているが、これだと逆に、任意に大当たりを発生させて
出荷検査等を行うことができなくなるという不都合が生
ずることになる。そこで本発明は、かかる不都合に鑑み
なされたもので、従来の「プラス１方式」に替わる予測
困難な乱数発生方式を使用した場合においても、メーカ
ー独自のテストプログラムによる出荷検査を可能とする
遊技機用マイクロコンピュータを提供し、併せて「ぶら
下げ基板」等の不正を防止することを目的とするもので
ある。

【００１３】

【課題を解決するための手段】すなわち本発明は、フラ
ッシュメモリ等の再書込み可能な内蔵ユーザＲＯＭと、
該内蔵ＲＯＭへのプログラムの書込みの禁止又は許容の
データを格納する書込み禁止フラグと、前記内蔵ユーザ
ＲＯＭへの書込みを書込み禁止フラグの状況に基づき制
御する書込み制御回路と、外部通信手段からの信号に基
づき内蔵ユーザＲＯＭにユーザテストプログラム又はア
プリケーションプログラムを書き込んだり、書込み禁止
フラグへのデータ等の通信を行う外部通信回路と、内蔵
ユーザＲＯＭに書かれたプログラムが認定を受けたもの
か否かについて内蔵ユーザＲＯＭを走査してチェックコ
ードの演算と内蔵ユーザＲＯＭに記憶されたチェックコ
ードとの比較を行ない、一致しない時にプログラムの実
行を禁止し、一致した時に内蔵ユーザＲＯＭのプログラ
ムを実行させるセキュリティチェック回路と、一定時間
内蔵ユーザＲＯＭのユーザテストプログラムを実行させ
るユーザテストタイマと、前記書込み禁止フラグのチェ
ックを行い内蔵ユーザＲＯＭへの書込みが可の時は、前
記セキュリティチェック回路を停止しユーザテストタイ
マを稼働させ、書込み不可の時にセキュリティチェック
回路を稼働させるような制御プログラムが格納されたブ
ートＲＯＭと、内蔵ユーザＲＯＭに書かれたアプリケー
ションプログラム及びユーザーデータに基づき遊技プロ
グラムまたはユーザテストプログラムを実行するための
中央処理装置（ＣＰＵ）と、前記ＣＰＵのモードを内蔵
ユーザＲＯＭの内容を実行するチップモードと、内蔵ユ
ーザＲＯＭへのプログラムの書込み、消去及び書込み禁
止処理行うプログラムモードとの切り替えを行うモード
切り替え回路とからなる遊技機制御用マイクロコンピュ
ータチップにより本目的を達成する。

【００１４】請求項２の発明は、所定の領域にアプリケ
ーションプログラム並びにアプリケーションプログラム
に基づき演算されたチェックコードが書込み可能なフラ
ッシュメモリ等の再書込み可能な内蔵ユーザＲＯＭと、
ユーザテストプログラムが格納されたフラッシュメモリ
等の再書込み可能なユーザテストＲＯＭと、該内蔵ＲＯ
Ｍへのプログラムの書込みの禁止又は許容のデータを格
納する書込み禁止フラグと、前記内蔵ユーザＲＯＭへの
書込みを書込み禁止フラグの状況に基づき制御する書込
み制御回路と、外部通信手段からの信号に基づき内蔵ユ
ーザＲＯＭにプログラムを書き込んだり、書込み禁止フ
ラグへのデータ等の通信を行う外部通信回路と、内蔵ユ
ーザＲＯＭに書かれたプログラムが認定を受けたものか
否かについて内蔵ユーザＲＯＭを走査してチェックコー
ドの演算と内蔵ユーザＲＯＭに記憶されたチェックコー
ドとの比較を行ない、一致しない時にプログラムの実行
を禁止し、一致した時に内蔵ユーザＲＯＭのプログラム
を実行させるセキュリティチェック回路と、一定時間ユ
ーザテストＲＯＭのユーザテストプログラムを実行させ
るユーザテストタイマと、書込み禁止フラグのチェック
を行い内蔵ユーザＲＯＭへの書込みが可の時は、前記セ
キュリティチェック回路を停止しユーザテストタイマを
稼働させ、書込み不可の時にセキュリティチェック回路
を稼働させるような制御プログラムが格納されたブート
ＲＯＭと、内蔵ユーザＲＯＭ又はユーザテストＲＯＭに
書かれたプログラムに基づき遊技プログラムを実行する
ための中央処理装置（ＣＰＵ）と、前記内蔵ユーザＲＯ
Ｍ及びユーザテストＲＯＭとＣＰＵとの接続を切り替え
接続するバンク切り替え回路とからなり、前記バンク切
り替え回路が、内蔵ユーザＲＯＭが書込み可の時にユー
ザテストＲＯＭとＣＰＵとを接続し、書込み不可の時に
内蔵ユーザＲＯＭとＣＰＵとを接続するように構成され
た遊技機制御用マイクロコンピュータチップである。

【００１５】

【作用】以上述べた構成において本発明にかかるマイク
ロコンピュータチップでは、内蔵ユーザＲＯＭ（請求項
１）に外部通信回路を介してプログラムモードの状態で
ユーザテストプログラムが書き込まれる。ユーザテスト
ＲＯＭ（請求項２）の場合は、外部のＲＯＭ書込み装置
等を利用して予めユーザテストプログラムが書き込まれ
ている。リセット後モード切り替え回路により、チップ
モードに変更される。かかる場合に書込み禁止フラグに
書込み禁止信号が入力されていないことをブートＲＯＭ
がチェックを行い、セキュリティチェック回路の動作が
停止された状態でＣＰＵ（中央処理装置）はユーザテス
トタイマーを稼働させながらユーザテストプログラムを
実行する。この時ユーザテストタイマーにより一定時間
（例えば６０秒）だけ実行が行われ、製造メーカ等はこ
のユーザテストプログラムを用いて出荷試験を行う。

【００１６】試験の結果正しく稼働していることが確認
された時には、請求項１の発明では、リセット後にモー
ド切り替え回路を動作させてプログラムモードに変更さ
れる。そして外部通信回路を介して外部の通信手段から
内蔵ユーザＲＯＭのユーザテストプログラムを消去した
後に正規のエンコードしたセキュリティチェックコード
が書き込まれたプログラム及びデータが書き込まれ、し
かる後に書込み禁止フラグに対して書込み禁止の処理が
施される。そしてリセット後モード切り替え回路を動作
させてチップモードに変更する。従って、内蔵ユーザＲ
ＯＭは書込み禁止の状態となっていることを書込み禁止
フラグの内容をブートＲＯＭのプログラムが確認するこ
とにより、ユーザテストタイマーを停止した状態で、最
初にセキュリティチェック回路が内蔵ユーザＲＯＭに書
き込まれたプログラムが正規のものであるか否について
セキュリティチェックを行い、正規の場合にはプログラ
ムをそのまま実行させ、正規でないと判断した時にはプ
ログラムの実行を禁止し、ＣＰＵをリセットする。

【００１７】請求項２の発明の場合は、ユーザテストプ
ログラムを用いた出荷試験の終了後にモード切り替え回
路を動作させてプログラムモードに変更し、内蔵ユーザ
ＲＯＭに対して正規のプログラムの書込みを行い、その
後内蔵ユーザＲＯＭに対する書込み禁止処理が書込み禁
止フラグに対して施される。そしてリセット後モード切
り替え回路を動作させてチップモードに変更すると、バ
ンク切り替え回路が書込み禁止フラグに書込み禁止処理
が施されていることをチェックするために、ＣＰＵとＲ
ＯＭとの接続をバンク切り替えにより内蔵ユーザＲＯＭ
へ変更される。従って、内蔵ユーザＲＯＭは書込み禁止
の状態となっていることを書込み禁止フラグの内容をブ
ートＲＯＭのプログラムが確認することにより、ユーザ
テストタイマーを停止した状態で、最初にセキュリティ
チェック回路が内蔵ユーザＲＯＭに書き込まれたプログ
ラムが正規のものであるか否についてセキュリティチェ
ックを行い、正規の場合にはプログラムをそのまま実行
させ、正規でないと判断した時にはプログラムの実行を
禁止し、ＣＰＵをリセットする。内蔵ユーザＲＯＭに予
めプログラムが書込まれている場合には前述したプログ
ラムの書込み操作は省略される。

【発明の実施の形態】以下に本発明を図示された実施例
に従って詳細に説明する。図１は、チップ１内の内蔵ユ
ーザＲＯＭ２に対しては外部通信装置４を介してシリア
ル又はパラレル通信で書き込むを行うように構成された
ものである。 ５は、クロック信号を発振するクロック
発生回路３からの信号を受けて作動する中央処理装置
（以下ＣＰＵという）であり、該ＣＰＵ５はそれぞれデ
ータバス及びアドレスバスを介してユーザテストプログ
ラム又は正規のアプリケーションプログラム並びにアプ
リケーションプログラムに基づき演算されたチェックコ
ードが書き込まれる内蔵ユーザＲＯＭ２、該内蔵ユーザ
ＲＯＭ２に対する書込み禁止の信号（データ）が入力さ
れる書込み禁止フラグ６、前記内蔵ユーザＲＯＭ２に書
き込まれたプログラムが正規のものか否かをチェック
し、一致しない場合にＣＰＵ５に対して停止信号を出力
し一致する場合には正規プログラムを実行させるように
制御するセキュリティチェック回路７、前記外部通信装
置４との通信を行うための外部通信回路８、前記内蔵ユ
ーザＲＯＭ２が書込み”可”の場合に一定時間（例えば
６０秒間）内蔵ユーザＲＯＭ２に書き込まれたユーザテ
ストプログラムを実行させ、所定時間経過後に装置を停
止させるユーザテストタイマー９、前記ＣＰＵ５のモー
ドをユーザ内蔵ＲＯＭ２にプログラムを書き込んだり、
消去したり又は書込み禁止フラグ６に対して書込み禁止
の処理を施すプログラムモード又は内蔵ユーザＲＯＭ２
を実行するチップモードとに切り替えるモード切り替え
回路１１、及び書込み禁止フラグ６からＲＯＭ２への書
込み”可”又は”不可”のチェックを行い、”可”の場
合はセキュリティチェック回路７の作動を停止してユー
ザテストタイマー９を作動させ、”不可”の場合はユー
ザテストタイマー９の作動を停止してセキュリティチェ
ック回路７の作動させる制御プログラムが格納されたブ
ートＲＯＭ１３と接続されている。１０は、前記ユーザ
テストタイマー９及びセキュリティチェック回路７から
の停止信号に基づきＣＰＵ５をリセットするためのリセ
ット回路であり、１２は内蔵ユーザＲＯＭ２に対して書
込み禁止の制御を行うための書込み制御回路である。

【００１８】この実施例では、図２の概念図及び図３の
フローチャートに示すように使用する。すなわち、予め
ユーザテストプログラムを書き込んでおくか、若しくは
外部通信装置４からユーザテストプログラムを外部通信
回路８を介してシリアル通信にて内蔵ユーザＲＯＭ２に
書込み作業を行う。この場合モード切り替え回路１１を
操作してプログラムモードへ変更して行う。ユーザテス
トプログラムを書き込んだ場合は、外部通信装置４から
内蔵ユーザＲＯＭ２に対する書込み禁止のための信号を
書込み禁止フラグ６へは送信せず書込み”可”の状態と
する。そしてリセット後にモード切り替え回路１１を操
作してチップモードに変更して内蔵ユーザＲＯＭ２に書
き込まれたユーザテストプログラムを実行する。ブート
ＲＯＭ１３内の制御プログラムが、書込み禁止フラグ６
に禁止信号が入力されているか否かのチェックを行い、
内蔵ユーザＲＯＭ２が書込み”可”の状態であることを
確認するために、セキュリティチェック回路７の作動が
停止された状態でユーザテストタイマー９を稼働させて
内蔵ユーザＲＯＭ２に書き込まれたユーザテストプログ
ラムを実行し、出荷試験等を行う。この時ユーザテスト
タイマー９が時間を計測している関係から一定時間（例
えば６０秒）経過した時点でＣＰＵ５の実行を停止する
ためにリセット回路１０に対してリセット信号を出力さ
れ、ＣＰＵ５は停止する。

【００１９】次に出荷試験の結果各部品及び装置が正常
に作動することが確認できた場合には、メーカは正規の
プログラムを書き込むためにリセット後にモード切り替
え回路１１を操作してプログラムモードに変更する。そ
して、外部通信装置４から外部通信回路８を介して内蔵
ユーザＲＯＭ２にアクセスを行い、最初にユーザテスト
プログラムを消去し、その後正規のアプリケーションプ
ログラム並びにアプリケーションプログラムに基づき演
算されたチェックコード等が書き込まれる。書き込まれ
たプログラム等が正しい形で格納されたか否かをチェッ
クするためのフラッシュベリファイ（照合）が行われ、
書込みが終了する。書込み終了後には、ＲＯＭ２に対し
てプログラム等が書き込まれないように書込み禁止フラ
グ６に書込み禁止信号が送信され、該書込み禁止フラグ
６は、書込み制御回路１２をして内蔵ユーザＲＯＭ２を
書込み禁止状態にして装置をリセットする。

【００２０】リセット後にモード切り替え回路１１を操
作してチップモードへ変更しＣＰＵ５を実行する。この
場合に書込み禁止フラグ６に禁止信号が入力されている
ので、この状態をブートＲＯＭ１３内の制御プログラム
がチェックを行いユーザテストタイマー９の作動を停止
した状態でセキュリティチェック回路７を実行させる。
セキュリティチェック回路７は最初に内蔵ユーザＲＯＭ
２にアクセスを行い、プログラムを走査してセキュリテ
ィチェックを行い、演算されたチェックコードと予めＲ
ＯＭ２に書き込まれたチェックコードとが一致するか否
かを照合する。照合の結果、一致した場合には、内蔵ユ
ーザＲＯＭ２に書き込まれたユーザモードのプログラム
の実行を行い、一致しない場合にはリセット回路１０を
介してＣＰＵ５を停止させる。

【００２１】次に図４に示すものは、本発明にかかる他
の実施例を示すもので、前述第１実施例とは異なり、セ
キュリティチップ１内に予めユーザテストＲＯＭ１４と
内蔵ユーザＲＯＭ２とをＣＰＵ５に対して並列に接続さ
せたタイプのものである。すなわち前記ユーザテストＲ
ＯＭ１４と内蔵ユーザＲＯＭ２はアドレスバス及びデー
タバスとバンク切り換え回路１６を介在させて切り替え
可能に接続されている。尚、１８は、予め各ＲＯＭ２，
１４にプログラムを書き込む場合のＲＯＭ書込み装置で
ある。また図４に示す実施例では、前記内蔵ユーザＲＯ
Ｍ２に予めプログラムが書込まれていない場合は、外部
通信装置４・外部通信回路８を介してシリアル通信又は
パラレル通信にてＲＯＭ２にプログラムを書込む必要が
ある。

【００２２】以上述べた構成において予めユーザテスト
ＲＯＭ１４にはユーザテストプログラムを格納してお
き、内蔵ユーザＲＯＭ２にはプログラムは書き込まない
状態として製作した場合について説明する。その結果、
モード切り替え回路１１を操作してチップモードとした
時には、ユーザテストモードの状態にあり、電源投入時
に書込み禁止フラグ６にＲＯＭ２に対する書込み禁止処
理が施されていないので、バンク切り換え回路１６は、
書込み制御回路１２の指示によりＣＰＵ５とユーザテス
トＲＯＭ１４と接続する。またブートＲＯＭ１３の制御
プログラムが、書込み禁止フラグ６をチェックすること
によりＲＯＭ２が書込み禁止状態にないことを確認し、
セキュリティチェック回路７を停止した状態でユーザテ
ストタイマー９を作動して一定時間（例えば６０秒間）
ＣＰＵ５にユーザテストＲＯＭ１４とアクセスさせるこ
とによりユーザテストプログラムを実行し、遊技機の装
置や部品が正常に作動するか否について出荷試験を行
う。一定時間経過後はユーザテストタイマー９は、リセ
ット回路１０を介してＣＰＵ５を停止させる。

【００２３】出荷試験の結果正常に作動したことが判明
した時には、リセット後にモード切り替え回路１１を操
作してプログラムモードに変更し、外部通信装置４と外
部通信回路８とを接続し、前述第１実施例（図３）のよ
うに正規のプログラムを内蔵ユーザＲＯＭ２に書き込む
と共に照合を行い、最終的に内蔵ユーザＲＯＭ２に対す
る書込み禁止処理を施すために書込み禁止フラグ６に対
して禁止信号を送信して、リセットする。リセット後再
びモード切り替え回路１１を操作してチップモードへ変
更すると書込み禁止フラグ６が禁止信号が入力された状
態にあり、その結果書込み制御回路１２の指示によりバ
ンク切り替え回路１６は内蔵ユーザＲＯＭ２とＣＰＵ５
とを連結させる。またブートＲＯＭ１３の制御プログラ
ムが書込み禁止フラグ６内の状態（書込み”不可”）を
チェックするために、ユーザテストタイマー９が作動せ
ず、セキュリティチェック回路７が作動してユーザＲＯ
Ｍ２にアクセスする。そして前述同様セキュリティチェ
ックを行い、セキュリティコード（チェックコード）が
一致した場合には、ユーザモードで内蔵ユーザＲＯＭ２
内のプログラムを実行させ、セキュリティコードが不一
致の場合にはリセット回路１０を介してＣＰＵ５を停止
させる。

【００２４】尚前述第２実施例では、ユーザテストＲＯ
Ｍ１４のプログラム実行後においてＲＯＭ内のユーザテ
ストプログラムの内容をそのまま保存するように構成し
たが、セキュリティの意味からこれらを消去した後にＲ
ＯＭ２に対するプログラムの書込みを施すように構成し
ても良い。

【００２５】また、大量生産の観点から、ＲＯＭ２に対
しても予め外部ＲＯＭ書込み装置１８を利用してまとめ
てプログラム書き込んだ後に基板に直付けするように構
成した場合も同様である。

【００２６】

【発明の効果】以上述べたように本発明にかかる遊技機
制御用マイクロコンピュータチップを利用すれば、混同
合同法やＭ系列を利用した乱数発生方式を採用しても制
御基板が装着された遊技機の各装置や部品が正常に作動
するか否についての出荷試験を簡単に行うことができ、
試験終了後は内蔵ユーザＲＯＭに正規プログラムを書き
込んだ後に書込み禁止処理を施せば、ユーザテストプロ
グラムの実行は永久に禁止され、ユーザＲＯＭのみを実
行させると共に電源投入直後においてセキュリティチェ
ック回路にて常時ユーザＲＯＭのプログラムが正規のも
のか否についてチェックするように構成されているため
に、従来のものに比較して、出荷試験が容易であると共
にチップのセキュリティも維持することができ、業界に
おける利用価値は著しく高いものとなる。特に、ＲＯＭ
内蔵のマイクロコンピュータチップは、ＲＯＭが直付け
で着脱ができないというだけでもセキュリティの高いも
のとなる。さらにはフラッシュメモリ等の再書込み可能
なメモリ（ＲＯＭ）を書込み禁止状態にするもので構成
したので、一度書き込まれたプログラムは取り替えない
限りユーザＲＯＭに新たなプログラムを書き込むことが
できないためにセキュリティは高いものとなる。

【図面の簡単な説明】

【図１】 本発明の第１実施例のチップのブロック図で
ある。

【図２】 本発明の第１実施例のチップにかかる機能を
示す概念図である。

【図３】 本発明の第１実施例のチップにかかる動作を
説明するためのフローチャートである。

【図４】 本発明の第２実施例のチップのブロック図で
ある。

【図５】 本発明の第２実施例のチップにかかる機能を
示す概念図である。

【図６】 本発明の第２実施例のチップにかかる機能を
示す概念図である。

【符号の説明】

１ マイクロコンピュータチップ ２ 内蔵ユーザＲＯＭ ３ クロック回路 ４ 外部通信装置 ５ 中央処理装置（ＣＰＵ） ６ 書込み禁止フラグ ７ セキュリティチェック回路 ８ 外部通信回路 ９ ユーザテストタイマー １０ リセット回路 １１ モード切り替え回路 １２ 書込み制御回路 １３ ブートＲＯＭ １４ ユーザテストＲＯＭ １６ バンク切り換え回路 １８ ＲＯＭ書込み装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フラッシュメモリ等の再書込み可能な内
   蔵ユーザＲＯＭと、 該内蔵ＲＯＭへのプログラムの書込みの禁止又は許容の
   データを格納する書込み禁止フラグと、 前記内蔵ユーザＲＯＭへの書込みを書込み禁止フラグの
   状況に基づき制御する書込み制御回路と、 外部通信手段からの信号に基づき内蔵ユーザＲＯＭにユ
   ーザテストプログラム又はアプリケーションプログラム
   を書き込んだり、書込み禁止フラグへのデータ等の通信
   を行う外部通信回路と、 内蔵ユーザＲＯＭに書かれたプログラムが認定を受けた
   ものか否かについて内蔵ユーザＲＯＭを走査してチェッ
   クコードの演算と内蔵ユーザＲＯＭに記憶されたチェッ
   クコードとの比較を行ない、一致しない時にプログラム
   の実行を禁止し、一致した時に内蔵ユーザＲＯＭのプロ
   グラムを実行させるセキュリティチェック回路と、 一定時間内蔵ユーザＲＯＭのユーザテストプログラムを
   実行させるユーザテストタイマと、 前記書込み禁止フラグのチェックを行い内蔵ユーザＲＯ
   Ｍへの書込みが可の時は、前記セキュリティチェック回
   路を停止しユーザテストタイマを稼働させ、書込み不可
   の時にセキュリティチェック回路を稼働させるような制
   御プログラムが格納されたブートＲＯＭと、 内蔵ユーザＲＯＭに書かれたアプリケーションプログラ
   ム及びユーザーデータに基づき遊技プログラムまたはユ
   ーザテストプログラムを実行するための中央処理装置
   （ＣＰＵ）と、 前記ＣＰＵのモードを内蔵ユーザＲＯＭの内容を実行す
   るチップモードと、内蔵ユーザＲＯＭへのプログラムの
   書込み、消去及び書込み禁止処理行うプログラムモード
   との切り替えを行うモード切り替え回路とからなる遊技
   機制御用マイクロコンピュータチップ。
2. 【請求項２】 所定の領域にアプリケーションプログラ
   ム並びにアプリケーションプログラムに基づき演算され
   たチェックコードが書込み可能なフラッシュメモリ等の
   再書込み可能な内蔵ユーザＲＯＭと、 ユーザテストプログラムが格納されたフラッシュメモリ
   等の再書込み可能なユーザテストＲＯＭと、 該内蔵ＲＯＭへのプログラムの書込みの禁止又は許容の
   データを格納する書込み禁止フラグと、 前記内蔵ユーザＲＯＭへの書込みを書込み禁止フラグの
   状況に基づき制御する書込み制御回路と、 外部通信手段からの信号に基づき内蔵ユーザＲＯＭにプ
   ログラムを書き込んだり、書込み禁止フラグへのデータ
   等の通信を行う外部通信回路と、 内蔵ユーザＲＯＭに書かれたプログラムが認定を受けた
   ものか否かについて内蔵ユーザＲＯＭを走査してチェッ
   クコードの演算と内蔵ユーザＲＯＭに記憶されたチェッ
   クコードとの比較を行ない、一致しない時にプログラム
   の実行を禁止し、一致した時に内蔵ユーザＲＯＭのプロ
   グラムを実行させるセキュリティチェック回路と、 一定時間ユーザテストＲＯＭのユーザテストプログラム
   を実行させるユーザテストタイマと、 書込み禁止フラグのチェックを行い内蔵ユーザＲＯＭへ
   の書込みが可の時は、前記セキュリティチェック回路を
   停止しユーザテストタイマを稼働させ、書込み不可の時
   にセキュリティチェック回路を稼働させるような制御プ
   ログラムが格納されたブートＲＯＭと、 内蔵ユーザＲＯＭ又はユーザテストＲＯＭに書かれたプ
   ログラムに基づき遊技プログラムを実行するための中央
   処理装置（ＣＰＵ）と、 前記内蔵ユーザＲＯＭ及びユーザテストＲＯＭとＣＰＵ
   との接続を切り替え接続するバンク切り替え回路とから
   なり、 前記バンク切り替え回路が、内蔵ユーザＲＯＭが書込み
   可の時にユーザテストＲＯＭとＣＰＵとを接続し、書込
   み不可の時に内蔵ユーザＲＯＭとＣＰＵとを接続するよ
   うに構成されていることを特徴とする遊技機制御用マイ
   クロコンピュータチップ。