JP4455080B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP4455080B2
JP4455080B2 JP2004024210A JP2004024210A JP4455080B2 JP 4455080 B2 JP4455080 B2 JP 4455080B2 JP 2004024210 A JP2004024210 A JP 2004024210A JP 2004024210 A JP2004024210 A JP 2004024210A JP 4455080 B2 JP4455080 B2 JP 4455080B2
Authority
JP
Japan
Prior art keywords
ram
rom
cpu
control unit
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004024210A
Other languages
English (en)
Other versions
JP2005211473A (ja
Inventor
雄一郎 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2004024210A priority Critical patent/JP4455080B2/ja
Publication of JP2005211473A publication Critical patent/JP2005211473A/ja
Application granted granted Critical
Publication of JP4455080B2 publication Critical patent/JP4455080B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、遊技機に関し、特に、遊技用固定情報を収めたROMが不正に改ざんされた蓋然性の高いことを検出することができる遊技機に関するものである。
近年の遊技機、例えば、パチンコ、スロットマシン等の遊技機、はマイクロコンピュータによって遊技動作が制御されており、このマイクロコンピュータの機能は、演算処理を行う中央演算手段(CPU)、データの読取りおよび書込みが可能な記憶手段(RAM)、あらかじめ遊技機の動作に必要なプログラムやデータ等を蓄えて、読取りのみが可能な記憶手段(ROM)等を備えており、このマイクロコンピュータにより遊技機の遊技の規則や手順の内容が決められるとともに、マイクロコンピュータにより遊技者の操作に応じた遊技機の制御全般を行っている。
ここで、ROMには、遊技機の機種に応じて、CPUで実行される遊技のルールに基づき所定の手順に従い、遊技機の可動部分を制御する制御プログラムの他に、遊技者が特別の利益を得ることができる、役物の発生確率を定めるデータ等の遊技用固定情報が記憶されており、遊技者と遊技提供者との利益の調和を図る大切な部分であるために特定の者以外は絶対にROMの着脱等が行えないようになされなければならない。
一方、変化に乏しく意外性が少ない遊技の内容しか提供できない遊技機は、遊技者の興味を引くことができず、遊技者を引き付けておくためには遊技内容を頻度高く進化させる必要がある。そのために、遊技機の遊技内容を時代に応じて速やかに変更できるように、ROMは電子回路基板上に、交換可能になるように設けられており、ROM交換によって、遊技機の動作を変更できるようになされていた。あるいは、近年のROM機能を内蔵する1チップマイコンを用いた遊技機においてはマイコン全体あるいはマイコンを設けた回路基板全体をすばやく取り替えることができる構造を採用していた。
ここにおいて、ROMあるいは1チップマイコンがすばやく取り替えられるということと、弟三者による電子回路基板または電子部品の不正改ざんの機会をなくすということとの両立を図るために、従来は、ROMあるいは1チップマイコンが設けられる基板に施錠をする(特開平11−4947号公報、特開2001−62114号公報参照)、ROM、1チップマイコンまたはこれらを装着する基板部に、1回しか封印できない封印シールを施して改ざんされたことを発見可能とする(特開2001−137428号公報、特開2001−137428号公報参照)、CPUに組み込まれている外部通信回路の通信機能を用いてROMまたは1チップマイコンの記憶内容をチェックして改ざんの有無を検査する等の手法が用いられていた。
特開平11−4947号 特開2001−62114号 特開2001−137428号 特開2001−137428号
しかしながら、施錠をする方式では、破ることが困難な施錠は、ROMまたは1チップマイコンを交換して遊技内容を変更したり、バージョンアップに対応が容易ではないが、遊技内容の変更やバージョンアップへの対応を容易となす構造にすると、施錠が容易に破られるという問題があった。また、封印シールを施す方式では、遊技内容を変更したり、バージョンアップに対応が容易ではあるものの、改ざんが目視により事後的にしか発見できず、このため早期の改ざんの発見が困難であった。更に、通信機能を用いる方式では、外部通信のための端子に信号を加え遊技機のROMまたは1チップマイコンの記憶内容を書き換えられる虞があった。
そこで、本発明は、遊技機が自ら、ROMと分離困難に結合されるバックアップ機能を有するRAMの記憶内容をチェックして、早期に確実に、ROMが不正に改ざんされた蓋然性の高いことを検出する機能を有する遊技機を提供することを目的としている。
すなわち、請求項1に係る本発明の遊技機は、遊技プログラムを含む遊技用固定情報を収めたROMと、少なくとも前記ROMと分離困難に結合される第1のRAMと、遊技プログラムに基づいて遊技の手順を順次処理する第1の中央演算手段とを備える主制御部と、第1の中央演算手段からの制御指令に基づいて、各種表示手段の出力制御などを行う第2の中央演算手段と、第2のRAMとを備える常時通電状態の副制御部とからなり、第2の中央演算手段は、照合用データを抽出して、照合用データを第1のRAMおよび第2のRAMに記憶させるとともに、第1のRAM及び第2のRAMにそれぞれ記憶された照合用データが一致するか否かを検出し、両者が一致しない場合には主制御部のROMが正規のROMではないと判定して、不一致信号を出力するようにした遊技機において、照合データは、時間の経過に応じて変化するものであることを特徴とするものである。
また、請求項2に係る本発明の遊技機は、請求項1に記載の発明において、照合データは、ROM毎に個別に付与されるROM識別番号であるものとした。
本発明の遊技機では、ROM交換をすると、ROMと、ROMと分離困難に結合されるバックアップ機能を有する第1のRAMとを同時に交換することになるために、第1のRAMの内容を調べることによりROMが改ざんされたことを即座に知ることができ、不正の早期発見及び対応が可能となる。特に、副制御部は常時通電状態であり、照合用データが第2のRAMから消失する場合はあり得ないが、第1のRAMの電源がROMの改ざんのために断たれると、第1のRAMの内容はすぐさま消失してしまい、改ざんをする者が第1のRAMの内容を知ることはできず、第1のRAMに第2のRAMと同じ値を事後的に書き込むことは困難であるので、改ざんを効果的に防止できる。
以下に本発明の実施の形態を遊技機1がパチスロ機であるとして説明するが、本発明は遊技機1がパチスロ機には限られるものではない。 図1は、パチスロ機1の外観を示す斜視図である。パチスロ機は、パネル表示部100に表示窓101ないし表示窓103が設けられ、各々の表示窓からその最外周部に、複数の図柄を配列した回転リール104ないし回転リール106が視認可能に設けられている。各々の図柄は、各々の表示窓の所定の領域と略同一の面積の範囲に描かれ、リールの回転停止時には一の図柄のみが各々の表示窓の所定の領域の範囲に収まるようにされている。回転リール104ないし回転リール106は同軸状に配列され、その同軸の線上を回転中心として回転駆動されるようになされており、この回転リール104ないし回転リール106の回転の停止は、各々の回転リールに対応するリール停止ボタン107ないし停止ボタン109を遊技者が操作することにより行える。更に、遊技機1は、遊技媒体(メダルまたはコイン等)を投入する投入口114、ゲームをスタートさせるために遊技者によって操作されるスタートレバー115を備えている。
このようなパチスロ機の遊技は以下のようにして行われる。まず、遊技は、投入口114への遊技媒体の投入によって開始され、遊技者によるスタートレバー115の操作に応じて、図示しない制御手段が回転リール104ないし回転リール106を回転させることにより表示窓101ないし表示窓103から視認できる図柄を順次変化させる。
回転リール104ないし回転リール106の回転は、一定時間後、自動的に、あるいは遊技者がリール停止ボタン107ないし停止ボタン109を押す事により、順次停止させられる。このとき、表示窓101ないし表示窓103の所定の範囲内の直下の位置で停止した回転リール104ないし回転リール106の図柄が特定の組合せ(入賞図柄)になった場合には、遊技媒体を払い出すことによって遊技者に興奮と何らかの利益を付与するのである。
このようなパチスロ機の制御は遊技機1の内部に設けられる図2のブロック図で示す回路部により行われ、回路部は、主制御部81と、主制御部81の通信ポートに接続される副制御部82と、主制御部81のI/Оポートまたは副制御部82のI/Оポートに接続される周辺装置回路部とからなる。
主制御部81は、回路基板上に配置されたマイクロコンピュータ40を主たる構成要素とし、これに加えて、乱数を発生する乱数発生回路46と、所定の時間にその時点における乱数の値をサンプリングするサンプリング回路47、および、マイクロコンピュータ40の処理を1ステップずつ進める基準信号となるクロックを発生するクロック発生回路44とからなっている。
マイクロコンピュータ40は、予め設定されたプログラムに従って制御動作を行う中央演算手段であるCPU41と、記憶手段であるROM42、RAM43およびRAM45を含む。なお、ROM42は読み出し専用のメモリーであり、RAM43およびRAM45は書き込み読み出しが可能なメモリーであるが、電源を切断すると記憶内容が消失してしまうDRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)である。
また、ROM42とRAM45とは分離困難に結合されている。分離困難に結合されているとは、遊技機1の製造者以外が、容易に分離できない程度に結合されていることを言い、例えば、主制御部81が製造者以外には近づくことができないように遊技機1本体に設けられていたり、主制御部81全体が強固に封印されていたり、ROM42とRAM45とが1チップICで構成されていたり、マイコン40全体が1チップマイコンである場合、図示はしないが、RAM45を別個に設けることなく、記憶容量が小さいCPUの内部のレジスターの一つを用いる場合等の種々の態様を含むものである。
ROM42には、CPUを動作させる手順であるプログラム、スタートレバー115が操作される毎に参照される確率抽選テーブル、停止ボタンの操作に応じてリールの停止態様を決定するための停止制御テーブル、副制御部82と通信するための通信プロトコル等が格納されている。上述のプログラムは、遊技のルールを支配し、確率抽選テーブルは、遊技者に特別の利益を与える役物の発生頻度を定めるので、これらの遊技機1を製造販売する業者は、遊技者の嗜好に合わせた遊技内容とすべく、また、バージョンアップのためにROM42の取り替えが容易にできることが望ましいものであるが、このことは反面、悪意で自己に有利となるようにROM42を差し替えてROMの内容を改ざんする第三者が活動する余地を生じさせるものである。
RAM43にはプログラム実行中に必要とされる一時的に保存すべきデータが記憶され、RAM45にはROM42の内容が改ざんされていないことを特定するためのデータが記憶され、改ざんの発見を容易かつ確実なものにしているが、これについては、後に詳述する。
CPU41は複数のI/Оポートを有しており、そのI/Оポートには、技能によらない遊技の意外性な展開を生じさせ、遊技者に飽きが来ないように偶然性をゲームに取り入れるための乱数を発生する乱数発生器46およびサンプリング回路47が接続され、CPU41により乱数発生器の動作開始およびサンプリングのタイミングが制御される。なお、CPU41の処理手順の中で、乱数を発生してサンプリングを実行するように構成しても良く、その場合、乱数発生器46およびサンプリング回路47は省略可能である。
CPU41の他のI/Оポートには複数のアクチュエータが駆動回路を介して接続されており、モータ駆動回路49を介して回転リール104ないし回転リール106を回転駆動するステッピングモータ50ないしステッピングモータ52が接続されている。
また、CPU41の更に他のI/Оポートには、スタートスイッチ21、投入遊技媒体センサ22、リール停止信号検出回路56、リール位置検出回路60、が接続されており、CPU41は、スタートスイッチ21からの信号によりスタートレバー115が操作されたことを検知し、投入遊技媒体センサ22からの信号により遊技媒体投入口114に遊技媒体が投入されたことを検知し、リール停止信号回路56からの信号により停止ボタン107ないし停止ボタン109が操作されたことを検知し、リール位置検出回路60からの信号により回転リール104ないし回転リール106の位置を検知する。
なお、これらの駆動回路や検出回路を含む周辺装置回路部は、個別の基板にマウントされてアクチュエータに近接して設けられても、個別の基板にマウントされて、それらの信号を発生するセンサーに近接して設けられても、主制御部81の一部として設けられても、副制御部82の一部として設けられていても良いものである。
また、CPU41は通信ポートを備えており、副制御部82に設けられたCPU11との間で所定の通信プロトコルに基づき通信を行う。
副制御部82は、主制御部81とは別の回路基板上に配置されたマイクロコンピュータ10を主たる構成要素とし、これに加えて、クロック発生回路14、副制御部82に電力を供給する電池53とからなっており、電池53により常時通電状態に副制御部82はなされている。マイクロコンピュータ10は、予め設定されたプログラムに従って制御動作を行う中央演算手段であるCPU11と、記憶手段であるROM12とRAM13とRAM15とを含む。ROM12、RAM13およびRAM15の機能は、主制御部81におけるROM42、RAM43およびRAM45の機能と同様であり、RAM13およびRAM15はDRAMやSRAMである。また、CPU11、ROM12、RAM13およびRAM15の機能を一体化した1チップマイコンを用いて、副制御部82の占有する面積の低減、部品コストおよび製造コストの低減を図ることもでき、クロック発生回路14を省略してクロック発生回路44からの信号をCPU11のクロックとして用いることもできる。
CPU11のI/Оポートには、ランプ駆動回路55を介してパネル表示部100に設けられた各種ランプが接続され、スピーカ駆動回路58を介してスピーカ23およびスピーカ24が接続されおり、ROM12に格納されているプログラムの手順に沿って複雑な効果音を出したり、各種ランプの明暗を制御しており、ランプ駆動回路55およびスピーカ駆動回路58の周辺回路部は、個別の基板にマウントされてアクチュエータに近接して設けられても、個別の基板にマウントされて、それらの信号を発生するセンサーに近接して設けられても、主制御部81の一部として設けられても、副制御部82の一部として設けられていても良いものである。
また、CPU11の他のI/Оポートには、所定枚数の遊技媒体を払い出すホッパー48を駆動するホッパー駆動回路54および遊技媒体払い出し完了を検知する払い出し検知回路61が接続されている。
更に、CPU11とCPU41の通信ポートは相互に通信が可能となるように接続されており、通信ポートを介してCPU11とCPU41は御互いにデータのやり取りを行う。例えば、CPU41が音響をスピーカから出すように、通信ポートを通じてCPU11に指示すると、CPU11はそれから先の処理は副制御部82の内部だけで行い、プログラム手順に沿って所定の信号をCPU11の内部で合成してスピーカ駆動回路58が接続されるI/Оポートにその信号を送出する。このように主制御部81と副制御部82の各々がCPUを有することにより主制御部81の処理負担は減り、その分、より高度で複雑な遊技規則に基づく遊技を処理することが可能となり、遊技者の飽きがこないようにすることができ、一方、副制御部82は一旦、主制御部からの制御指令を受けた後は、主制御部81とは独立に各種表示手段などの出力制御を専念して行うので、高度でかつ複雑な出力表示が可能となり、聴覚、視覚の面から、遊技者の興奮と好奇心とを呼び起こす効果を生じさせることができる。
副制御部82は、遊技のルールや役物の発生頻度のようなソフトウエアではなく、遊技機1の有する音響的、視覚的効果のハードウエアを制御する部分であるので、バージョンアップの必要性は乏しく、製造業者を含め万人にとって、手を触れるのが困難な態様で遊技機1に取り付けることができる。
また、副制御部82を動作させるためのソフトウエアーのバージョンアップ等をしたいのであれば以下のようになし得る。すなわち、CPU11で行う処理はROM12に格納されているプログラムの内容で支配される構成とするのが一般的であるが、必ずしも、ROM12にプログラムを入れておく必要はなく、ROM12には、変更の必要がない最低限の機能に関するプログラムである通信プログラム、セキュリティに関係するポッパー50を制御するプログラム、後述する照合用データが一致するか不一致であるかの判別プログラム等、のみを記憶させておき、遊技機1の電源が入れられCPU41およびCPU11がリセットされた直後に、プログラムの大部分をROM42からCPU41からCPU11を介してRAM13にダウンロードして、RAM13に格納されるプログラムでCPU11を制御することができる。
このような構成を採用すれば、役物に当選したときにどのような効果音をスピーカ23およびスピーカ24から出すか、パネル表示部100に設けられた各種ランプの点滅をどのようにするか等を、ROM42の交換により自由に選択できるので、故障のとき以外は製造業者は、副制御部82には、手を触れる必要がなく、従って、副制御部82を設けた回路基板は着脱困難な場所や着脱困難となる態様で遊技機1に装着することができるものである。
このような、遊技機1において、どの様に遊技機1が動作するかを簡単に説明する。
まず、乱数発生器46は、一定の数値範囲に属する乱数を発生し、サンプリング回路47は、スタートレバー115が操作された後の適宜のタイミングで1個の乱数をサンプリングする。こうしてサンプリングされた乱数およびROM42内に格納されている確率抽選テーブルに基づいて、内部当選役が決定される。内部当選した場合には、CPU41は、遊技者が停止ボタン107ないし停止ボタン109を操作した時点において、リール停止信号回路56から送られる操作信号および選択された停止制御テーブルに基づいて、遊技者に有利となるように、回転リール104ないし回転リール106を停止制御する信号をモータ駆動回路49に送る。
内部当選した役の入賞成立に基づく停止態様となれば、CPU41は、払い出し指令信号を通信ポートを介してCPU11に送り、CPU11はホッパー制御信号をI/Оポートを介してホッパー駆動回路54に供給してホッパー48から所定個数の遊技媒体の払い出しを行う。その際、払い出し検知回路61は、ホッパー48から払い出される遊技媒体の枚数を計数し、その計数値が指定された数に達したときに、遊技媒体払い出し完了信号をCPU11に知らせる。これにより、CPU11は、ホッパー駆動回路54を介してホッパー48の駆動を停止し、遊技媒体の払い出し処理を終了し、払い出し処理を終了したことをCPU11の通信ポートを介してCPU42に通知する。この間、副制御部82は主制御部81からの指令に基づき、遊技の進行場面に応じたスピーカ23およびスピーカ24による音響効果と各種ランプの点滅による視覚効果を提供しつづける。
このように、CPU41はROM42に記憶された手順に基づき遊技処理を進め、ROM42に記憶された確率抽選テーブルに基づき遊技者が特別の利益を得る役物の発生を制御するので、ROM42を改ざんして、容易に役物に当選するようにしたり、役物に当選する確率を改ざんして通常よりも高い頻度で多量の遊技媒体を得ることを可能とされてしまうと、遊技提供者は大きな損失を受け、また、このような犯罪行為が簡単に行えるとなると、遊技機1を利用する者も健全な娯楽としての興味を失ってしまい、社会的に大きな損失となる。よって、このようなROMの改ざんをどのようにして早期かつ確実に発見するかについて以下に具体的に説明する。
図3、図4に示すフローチャートを参照して具体的に説明する。
図3に示すフローチャートを参照して、マイコン40のCPU41の制御動作について説明する。
最初に、電源が投入される(ステップ[以下、STと表示する]1)。
次に、電源が所定の電圧に達すると、CPU41は、所謂ハードウエアリセットされる(ST2)。
次に、CPU11からの要求により、RAM45に記憶された照合用データをCPU11に送る(ST3)。具体的な処理は、RAM45の内容をCPU41の通信レジスタにロードして、通信ポートを介してCPU11の通信レジスタに送る。
次に、CPU11に要求して、CPU11から一致・不一致の判断結果を受ける(ST4)。具体的な処理は、CPU11が判断した結果を、CPU11の通信レジスタにロードし、通信ポートを介してCPU41の通信レジスタにロードする。
次に、処理は、一致・不一致の判断結果に従って分岐する(ST5)。
不一致の場合には、処理は、NOP(何もしない命令)を無限にループし、それ以上進まない(ST6)。従って、遊技者が、遊技機をどの様に操作しても、遊技処理が行われることはない。
一致の場合には、CPU11からの新たな照合用データをRAM45に書く(ST7)。具体的な処理は、CPU41からの要求により、新たな照合用データををCPU11の通信レジスタにロードして、通信ポートを介してCPU41の通信レジスタに送る。
最後に、通常の遊技プログラムの処理が開始される(ST8)。通常の遊技プログラムの処理の内容は、上述した、投入口114への遊技媒体の投入によって開始され、入賞図柄になった場合には、遊技媒体を払い出すことによって遊技者に興奮と何らかの利益を付与までのCPU41における処理手順を、遊技者のリール停止ボタン107ないし停止ボタン109の操作との関係で記述するものである。
図4に示すフローチャートを参照して、マイコン10のCPU11の制御動作について説明する。
初めに、電源が投入される(ST21)。
次に、電源が所定の電圧に達すると、CPU11は、所謂ハードウエアリセットされる(ST22)。
次に、CPU41に要求して、RAM45に記憶された照合用データをCPU41から受ける。(ST23)。
次に、RAM45に記憶された照合用データとRAM15に記憶された照合用データとの一致・不一致の判断を行い、その結果に従って分岐する(ST24)。具体的な処理は、CPU11の通信レジスタの内容とRAM15の内容とをCPU11の比較レジスタにロードして一致フラグが1か0かでYesかNoかが決まる。
不一致の場合には、CPU41からの要求により、一致・不一致の判断結果をCPU41に送り(ST25)、警告処理を行う(ST26)。警告処理の具体的な内容は、不一致を知らせるための警告音や警告ランプの点滅の警告動作を行い、周囲に異常事態の発生を知らせるものである。
一致の場合にも、CPU41からの要求により、一致・不一致の判断結果をCPU41に送る(ST27)。
次に、CPU41からの要求により、新たな照合用データをCPU41に送る(ST28)。
次に、新たな照合用データをRAM15に書く(ST29)。
最後に、通常の遊技プログラムの処理が開始される(ST30)。通常の遊技プログラムの処理の内容は、上述した、投入口114への遊技媒体の投入によって開始され、入賞図柄になった場合には、遊技媒体を払い出すことによって遊技者に興奮と何らかの利益を付与までのCPU11の処理手順を、遊技者のリール停止ボタン107ないし停止ボタン109の操作との関係で記述するものである。
なお、上述の具体例で用いる、照合用データは、ROM毎に個別に付与されるROM42固有のROMID(識別番号)であって、これをCPU41が読み取り、通信ポートを介してCPU11が認識するものであっても、これまでに遊技機1の挙動を管理のために記録した遊技機1の動作ヒストリー(例えば、遊技者のコイン投入枚数と払い出し枚数の時間的な記録等)であっても、CPU11の内部で発生される乱数値であっても、CPU11の内部で発生される刻々変化する時系列信号であっても、前の遊技でCPU11が発行した指令のソースコードの累積和であっても、あるいは、CPU11の内部で発生される刻々変化する時系列信号をRAM45およびRAM15の複数のアドレスに複数個記録したものでも、それらの任意の組み合わせを照合用データとすることもできるものである。
特に、ROMの識別番号はROM45毎に異なるので、ROM45の改ざんの発見に効果的であり、また、時間の経過に応じて変化する複数個の照合用データの一致・不一致を判別すれば、ROM45の改ざんが行われた以前のRAM45のデータはすべて消失しているので、どの時点で改ざんされたかが解かる効果的なものである。
例えば、遊技機1の動作ヒストリーは遊技者が遊技機1を操作している限り刻々とその内容が変化するものであるので、予測が困難であり、乱数値あるいは刻々変化する所定の数値を、所定の時間毎に照合用データとして累積的に記録すれば、常時通電状態にある副制御部82側に設けられたRAM15には、すべての照合用データが時系列あるいは総和として記録されている、一方、主制御部81側のRAM45については、改ざんのために、一旦、ROM42を取り外すと、ROM42と分離困難に結合されるRAM45の電源供給も断たれることとなり、RAM45に記憶されたすべての照合用データが消滅してしまうこととなるので、RAM15の内容とRAM45の内容とを比較することにより容易に改ざんの発見ができる。
また、電源を投入時の主制御部81を制御するプログラムの初期設定、副制御部82を制御するプログラムの初期設定として、RAM45とRAM15の内容が一致するか不一致であるかを判断したが、図5に示すように、主制御部を制御するプログラムにおける割り込み処理、図6に示すように副制御部を制御するプログラムにおける割り込み処理として、電源の投入後において、所定条件が満たされる度に、一致・不一致判断の処理を行うようにしても良い。この所定条件としては、例えばホッパーからの払い出し命令出力時やコインの投入検出時等とすることができ、前記割り込み処理を主制御部と副制御部とで同時に行うものである。
図5に示す主制御部の一致・不一致判断割り込みルーチンのステップ番号が、上述したものと同番号のものは同じ処理内容である。一致・不一致判断の結果が、一致の場合には、割り込みが生じた先の番地に戻り処理を進めるが、不一致の場合には、無限ループとなり、電源を切る等して、リセットしない限り、CPU41の処理は、割り込みが生じた番地に戻ることなく、主制御部における処理は実質的に停止する。
また、同様に、図6に示す主制御部の一致・不一致判断割り込みルーチンのステップ番号が、上述したものと同番号のものは同じ処理内容であり、一致の場合には、割り込みが生じた先の番地に戻り処理を進めるが、不一致の場合には、警告動作処理を行う。
このような、割り込み処理を行えば、CPU41およびCPU11のハードウエア割り込みポートに、遊技機のスタートレバー115が操作された場合に出力されるスタートスイッチ21からの信号、投入遊技媒体センサ22からの信号、図示しない料金支払機からの信号、図示しないハードウエアタイマーからの一定時間毎に出される信号等、を入力すれば、遊技機のスタートレバー115が操作される毎、遊技媒体が投入される毎、遊技機で遊ぶための料金を支払うための特別カードが図示しない料金支払い機に挿入される毎、あるいは所定の時間毎に、割り込み処理が行われ、CPU41およびCPU11によってRAM45とRAM15の内容が一致するか不一致であるかを判断することができる。
このように、照合用データは主制御部81のRAM45と副制御部82のRAM15の両方に書き込まれているが、副制御基盤82のRAM15は改ざんを困難とするために、第三者が手を触れる事ができない態様で取り付けられている。一方、主制御部81のRAM45はROM42と分離困難に設けられているので、ROM42を改ざんするとRAM45も改ざんすることになる。しかしながら、悪意でROMを改ざんする者は、前もって、このような改ざんROM42およびRAM45を用意するのが常道であるところ、RAM45の内容は刻々と不規則に変わるものであり、ROM15と内容が一致するROM45を予め用意することはほとんど不可能であり、両者の不一致を判別することにより、容易に改ざんを発見できる。
また、副制御部82に設けられるCPU11が一致か不一致かの判断をするが、判断をするプログラムを最初から副制御部82に設けられるROM12に記憶しておけば、不一致の判断機能を働かせないようにROM42を改ざんすることは、第三者が容易に副制御部82に手を触れることが出来ない構造を採用しているので不可能である。
更に、主制御部81がどのように改ざんされても、副制御部82の機能により主制御部81の改ざんを早期に確実に発見できるので、主制御部81のセキュリティに考慮を払う必要が無く、遊技規則の変更や、役物の当選確率の変更や、いわゆるソフトウエアバグ対策が迅速かつ容易にでき、遊技者を飽きさせることがない遊技機1を迅速に提供することが可能となる。
更にまた、セキュリティに関する、ホッパー制御プログラムを副制御部82のROM12に記憶しておけば、遊技者に最終的な利益を与える遊技媒体を払い出すホッパーを副制御部82が制御しているので、主制御部81のROM42をどのように改造してもRAM15からの照合用データとRAM45からの照合用データとが一致しない限り遊技媒体を払い出すことが無いセキュリティの高い遊技機を提供できる。
実施の形態に係る遊技機1の斜視図である。 実施の形態に係る遊技機1の回路部のブロック図である。 主制御部の一致不一致判断のフローチャートである。 副制御部の一致不一致判断のフローチャートである。 主制御部の一致不一致判断の割り込み制御のフローチャートである。 副制御部の一致不一致判断の割り込み制御のフローチャートである。
符号の説明
1 パチスロ機
10 マイコン
11 CPU
12 ROM
13 RAM
15 不揮発性RAM
40 マイコン
41 CPU
42 ROM
43 RAM
45 不揮発性RAM

Claims (2)

  1. 遊技プログラムを含む遊技用固定情報を収めたROMと、少なくとも前記ROMと分離困難に結合される第1のRAMと、前記遊技プログラムに基づいて遊技の手順を順次処理する第1の中央演算手段とを備える主制御部と、
    前記第1の中央演算手段からの制御指令に基づいて、各種表示手段の出力制御などを行う第2の中央演算手段と、第2のRAMとを備える常時通電状態の副制御部とからなり、
    前記第2の中央演算手段は、照合用データを抽出して、前記照合用データを前記第1のRAMおよび前記第2のRAMに記憶させるとともに、
    前記第1のRAM及び前記第2のRAMにそれぞれ記憶された前記照合用データが一致するか否かを検出し、両者が一致しない場合には前記主制御部のROMが正規のROMではないと判定して、不一致信号を出力するようにした遊技機において、
    前記照合用データは、時間の経過に応じて変化するものであることを特徴とした遊技機。
  2. 前記照合データは、前記ROM毎に個別に付与されるROM識別番号である請求項1に記載の遊技機。
JP2004024210A 2004-01-30 2004-01-30 遊技機 Expired - Fee Related JP4455080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004024210A JP4455080B2 (ja) 2004-01-30 2004-01-30 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004024210A JP4455080B2 (ja) 2004-01-30 2004-01-30 遊技機

Publications (2)

Publication Number Publication Date
JP2005211473A JP2005211473A (ja) 2005-08-11
JP4455080B2 true JP4455080B2 (ja) 2010-04-21

Family

ID=34906966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004024210A Expired - Fee Related JP4455080B2 (ja) 2004-01-30 2004-01-30 遊技機

Country Status (1)

Country Link
JP (1) JP4455080B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007117499A (ja) * 2005-10-28 2007-05-17 Samii Kk 遊技機
JP5473082B2 (ja) * 2011-11-18 2014-04-16 サミー株式会社 遊技機
JP2014158583A (ja) * 2013-02-20 2014-09-04 Sammy Corp 遊技機

Also Published As

Publication number Publication date
JP2005211473A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP6520995B2 (ja) 遊技機
JP6669227B2 (ja) 遊技機
JP6519699B2 (ja) 遊技機
JP6738162B2 (ja) 遊技機
JP2003340046A (ja) 遊技機
JP4056150B2 (ja) 遊技用演算処理装置
JP2005211517A (ja) 遊技機
JP2008284007A (ja) 遊技機
JP4112129B2 (ja) 遊技用演算処理装置
JP4455080B2 (ja) 遊技機
JP6520994B2 (ja) 遊技機
JP6738161B2 (ja) 遊技機
JP4493684B2 (ja) 遊技機
JP2007044420A (ja) 遊技機及び遊技システム
JP4199704B2 (ja) 遊技機及び遊技機における不正行為防止方法並びにプログラム
JP4518335B2 (ja) 遊技機
JP4056149B2 (ja) 遊技用演算処理装置
JP2008023377A (ja) 遊技用演算処理装置
JP4518334B2 (ja) 遊技機
JP4518337B2 (ja) 遊技機
JP4518336B2 (ja) 遊技機
JP2002346186A (ja) 遊技機管理装置
JP4518333B2 (ja) 遊技機
JP7568971B2 (ja) 遊技機
JP7568972B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4455080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees